JP2012508494A - 無線レシーバの利得を制御する方法および装置 - Google Patents

Abstract

無線レシーバのための自動利得制御（ＡＧＣ：automatic gain control）方法およびシステムが提案され、この方法およびシステムにおいて、ＡＧＣは、２つのＡＧＣループを備え、第１のループは、無線レシーバのアナログ部での信号利得を制御し、第２のループは、受信信号のデジタル化の後に、デジタル領域での利得を制御する。アナログＡＧＣループは、デジタルＡＧＣループよりも短い応答時間を有する。マルチブランチダイバーシティレシーバに適用されると、各ブランチは、ブランチ自身のデジタルＡＧＣループを有するが、アナログ利得は、各ブランチでのアナログ信号の測定に基づき、全てのブランチに対して共通にすることができる。

Description

本開示は、無線レシーバでの信号処理に関し、特に、システム性能に対するＤＣ過渡電流の影響を減少させた、自動利得制御（ＡＧＣ：automatic gain control）システムおよび方法に関する。

そのように構成され、かつ、所望の受信信号を無線周波数（ＲＦ）バンドからベースバンドにダウンコンバートする、無線装置での無線信号の受信は、一般に、種々の方法で行われる。一般的な方法は、ＲＦ信号を、中間周波数（ＩＦ）にダウンコンバートし、第２のステップで、結果として生じた信号を、ベースバンドにダウンコンバートする。変換動作は、通常、周知の混合動作によって、適切な混合周波数で行われる。

コスト削減のために、無線システムで広く用いられているゼロＩＦレシーバにおいては、ＲＦ受信信号からベースバンドへのダウンコンバージョンは、中間周波数ステップなしに、直接行われる。ゼロＩＦレシーバの１つの欠点は、受信信号のダウンコンバージョンの後の残留直流電流(ＤＣ)オフセットの存在であり、ローカル発振器の自己混合および／または用いられたミキサの２次相互変調が、ベースバンド信号にＤＣオフセットを生成する。また、偶数次数の歪みが、強い干渉信号を、ベースバンドに変換する可能性がある。さらに、すべての半導体装置において固有であり、かつ、周波数（ｆ）に対して反比例する、１／ｆ雑音が、ベースバンド信号をマスクする可能性がある。その上、直接変換レシーバは、ベースバンド信号処理成分に高い要求を課すが、それは、利得制御およびフィルタリングが、ベースバンド周波数範囲で行わなければならないからである。

近年のレシーバアーキテクチャでは、アナログＲＦ受信信号は、さらなる処理のために、アナログ領域からデジタル領域に変換されるが、それは、デジタル信号処理が、高性能かつ低コストで利用可能だからである。使用されるアナログ・デジタル変換器（ＡＤＣ）の前後でシステムによって要求される信号ダイナミクスを一致させるために、自動利得制御（ＡＧＣ）システムは、受信経路に位置する１つまたは複数の信号増幅器において、受信信号の増幅利得の制御に利用可能である。

ＤＣオフセットは、非常に大きくなることがあり、ＡＤＣの飽和を引き起こし、例えば、レシーバにおいてダイナミクスの損失や、他の問題をもたらす。これらの影響に対処するために、いわゆるＤＣオフセット補償回路が、無線レシーバの受信（ＲＸ）経路において、一般に用いられる。基本的に、ＤＣオフセット相殺の簡単な例は、キャパシタの適用であり、このキャパシタは、信号経路に対して直列に接続され、これによりＤＣ信号の伝播をブロックする。より複雑な手法は、自己混合物に固有の不要なＤＣ成分を除去するように構成された、アクティブハイパスフィルタである。

通常、ＡＧＣは、各々の利得制御アルゴリズムによって実施される。ほとんどのＡＧＣシステムのデジタル性質のために、アナログの利得は、すなわち、ＡＤＣの前の受信経路において、それぞれの増幅器の利得を段階的に変化させる、すなわち、利得を個別の利得ステップで制御する、ことによって調整される。しかし、信号経路での利得の切り替えは、ＤＣオフセットでのＤＣ過渡電流を生成し、これは、周波数スペクトルの観点からすると、より高い周波数成分を含み、これらの周波数成分は、ＤＣオフセット補償または相殺回路では、フィルタリングまたは相殺ができない。

よって、ＤＣ補償が恒久的にアクティブであっても、ＤＣ過渡電流は、利得ステップの遷移で、これらの利得ステップがトグルされるたびに発生する。さらに、これらの過渡電流は、ＲＦアーキテクチャに大きく依存する。それらの整定時間およびピーク電圧は、受信利得チェーンのインピーダンス、増幅器利得位置に関するＡＧＣループの位置、および利得ステップの重み等の、様々なＲＦ ＩＣアーキテクチャパラメータに依存する。

例えば、ＵＭＴＳリリース５、ＨＳＤＰＡに関するリンクレベルシミュレーションは、ＡＧＣループによって生じるフレームレートの次数のＤＣ過渡電流が、ベースバンド（ＢＢ）集積回路（ＩＣ）のスループット対システム性能、例えば信号対雑音比（ＳＮＲ）、を劣化させることを示した。

米国特許出願第２００５／０２０８９１６Ａ１号は、デジタル利得増幅器（ＤＶＧＡ）と、ＤＶＧＡおよびＲＦ／アナログ回路用の利得制御を提供する自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路用の制御を提供するシリアルバスインターフェイス（ＳＢＩ）部と、を備えた直接ダウンコンバージョンレシーバアーキテクチャを開示する。

米国特許出願第２００３／０１９９２６４Ａ１号は、ハイパスループ帯域幅を増加させ、かつ、ベースバンドでのＤＣオフセットレベルを調整することによって、高速取得ＤＣオフセット相殺のためのシステムおよび方法を開示する。その後、以前の推定を微調整し、かつ、ＤＣの小さな変動を除去するために、ハイパスループ帯域幅を減少させる。

以上の観点より、レシーバシステムの性能において、ＤＣ過渡電流の影響の減少を可能にする方法およびシステムが提案される。

本発明の第１の態様によると、無線レシーバ用の自動利得制御システムが提案され、このシステムは、アナログ部およびデジタル部を持つ、少なくとも１つの受信信号経路を有する。

概略的な特徴によれば、ＡＧＣシステムは、少なくとも２つのＡＧＣループを備えており、少なくとも１つの第１のＡＧＣループは、レシーバのアナログ部における少なくとも１つの信号増幅器の利得を制御するように構成され、かつ、第１のサイクル時間を有しており、少なくとも１つの第２のＡＧＣループは、レシーバのデジタル部における少なくとも１つの信号処理部の信号増幅を制御するように構成され、かつ、第２のサイクル時間を有しており、第２のサイクル時間は、第１のサイクル時間よりも短い。

特定の実施形態において、第１のサイクル時間は、第２のサイクル時間より
も桁が大きい。

他の実施形態において、例えば、信号受信状態の周波数変動が予期されない場合には、第１のサイクル時間は、まったく使用されない可能性もあるが、実際に現れる受信状態の変動が、レシーバのアナログ部における利得制御につながる。

特定の実施形態において、無線レシーバは、マルチブランチレシーバであり、このマルチブランチレシーバは、複数の概ね類似する受信信号経路を備え、各経路には、少なくとも２つのＡＧＣループが設けられ、すなわち、少なくとも１つは、アナログ部に配置され、少なくとも他の１つは、レシーバの各受信信号経路のデジタル部に配置される。

よって、ＡＧＣの他の特徴によれば、無線レシーバは、少なくとも２つの並列の受信信号経路を有するマルチブランチレシーバであり、各受信信号経路は、少なくとも１つの第１の自動利得制御ループと、少なくとも１つの第２の自動利得制御ループと、を備える。

特定の実施形態において、マルチブランチレシーバの配置は、ダイバーシティレシーバの一部であってもよく、このダイバーシティレシーバは、いくつかのアンテナを動作させて信号受信性能を高める。

さらなる展開では、各受信信号経路のアナログ部における受信信号増幅の利得は、同じ利得制御信号を用いて設定され、または、同じ利得制御信号を用いて制御される。例えば、二重ブランチダイバーシティレシーバにおいて、各ブランチが、それ自身のデジタルＡＧＣループを有するが、アナログ利得は、各ブランチにおけるアナログ信号の測定に基づき、両方のブランチに対して共通に配置可能である。これは、好適には、ハードウェア、およびファームウェア（ＦＷ）またはソフトウェア（ＳＷ）、すなわちベースバンド内の埋め込みコード、の複雑性の減少を可能にし、これによって、例えば、コストおよび重量を減少させる。

ＡＧＣシステムの基本アイディアは、無線レシーバにおけるアナログＡＧＣシステム内の利得ステップ遷移に起因するＤＣ過渡電流が、システム性能を減少させる、という認識に存在する。本開示は、改善されたＡＧＣシステムおよびそのＡＧＣ方法を提供し、これらによって、このようなＤＣ過渡電流に対する無線レシーバの感受性を著しく減少させる。これは、無線レシーバ信号経路において、少なくとも２つのＡＧＣループを組み合わせることによって達成され、ここで、第１のループは、レシーバのアナログ領域における利得を制御するために配置され、第２のループは、Ａ／Ｄ変換、すなわち受信信号のデジタル化、の後で、デジタル領域における利得を制御するために配置される。デジタルＡＧＣループよりも実質的に遅いサイクル時間を有するアナログＡＧＣループを構成することにより、ＤＣ過渡電流の発生を、効果的に減少させることができる。

例えば、システムは、移動体通信装置または移動局の受信信号経路に配置される。

移動体通信装置または移動局は、ＵＭＴＳ、ＷＣＤＭＡ、ＵＴＲＡＴＤＤ、ＵＴＲＡＦＤＤ、ＴＤＳＣＤＭＡ、ＣＤＭＡ２０００、およびＯＦＤＭＡの通信規格のうちの少なくとも１つに従う、無線通信システム、無線ローカルループ、無線ＬＡＮアプリケーション、および／またはセルラーシステムのうちの少なくとも１つのためのレシーバを備えてもよい。

例えば、移動体通信装置または移動局は、ハイスピードダウンリンクパケットアクセスが可能な装置である。

第２の態様によれば、アナログ部およびデジタル部を持つ少なくとも１つの受信信号経路を有する無線レシーバにおける自動利得制御（ＡＧＣ）のための方法が、ここに提案され、この方法は、
−アナログ受信信号がアナログ部において増幅される、少なくとも１つの第１の増幅ステップと、
−増幅されたアナログ受信信号を、デジタル受信信号にデジタル化するステップと、
−デジタル受信信号がデジタル部において増幅される、少なくとも１つの第２の増幅ステップと、
−第１のサイクル時間（ｔ１）に基づいて、第１の増幅ステップの第１の利得を制御するステップと、
−第２のサイクル時間（ｔ２）に基づいて、第２の増幅ステップの第２の利得を制御するステップと、を備え、
第２のサイクル時間は、第１のサイクル時間よりも短い。

他の特徴によれば、上記方法は、少なくとも２つの並列受信信号経路を有するマルチブランチレシーバにおいて、いくつかの受信信号を処理するステップを備え、第１の利得を制御するステップは、各ブランチにおいて１つの共通利得制御値を決定するステップを備える。

例えば、第２のサイクル時間は、第１のサイクル時間よりも桁が小さい。

上記方法は、受信状態において所定の変化の有無の決定に基づいて、第１のサイクル時間から独立して、第１の利得を制御するステップをさらに備えてもよい。

さらなる態様によれば、プログラム命令を備えるコンピュータプログラムがここに提案されるが、このプログラム命令は、プログラム可能なプロセッサにおいて実行された際に、上に定義されたように、方法の各ステップをプロセッサに実行させる。

本開示の好ましい実施形態およびさらなる展開は、独立請求項の従属請求項に定義される。本開示の装置および方法は、類似の、および／または、同一の好適な実施形態および利点を有することを理解されたい。

これらおよび他の態様は、以下に述べる実施形態から明らかとなり、これら実施形態を参照して説明される。以下の図面では、図が概略的に描かれており、縮尺は忠実ではなく、異なる図面において同じ参照番号がある場合には、それらの参照符号は、対応する要素を指し得る。代替であるが、同等の実施形態が、真に発明的な概念から逸脱することなく可能であることが、当業者には明らかであろう。

第１の態様の無線レシーバの実施形態における信号経路の例を示す図。 ＤＣ過渡電流を生じさせる、自動利得制御（ＡＧＣ）による利得調整動作中のＤＣオフセット変動を示す時間図。 ２つのＡＧＣループの処理を示すフローチャート。 二重ブランチレシーバに適用される無線レシーバのさらなる実施形態を示す図。

転送経路のアナログ部での利得を制御するＡＧＣループの更新レートが高いほど、ＤＣオフセットを含む受信されたアナログ信号の増幅利得の変化により生じる、ＤＣ過渡電流の発生、すなわち頻度が高くなる。

本開示は、受信信号のこのようなＤＣ過渡電流の著しい減少を目的とする、無線レシーバにおけるＡＧＣシステムおよびそのＡＧＣ方法についての改善を提案する。

これは、基本的に、無線レシーバ信号経路において、少なくとも２つの別々のＡＧＣループを採用することによって達成される。少なくとも１つの第１のＡＧＣループは、信号経路のアナログ部での信号増幅のみを制御するように構成される。ここに提示される解決策によれば、第１のＡＧＣループの第１のサイクルレートは、２つの可能な増幅適合の間、すなわち２つの可能なＤＣ過渡電流の間の期間を定義する。好ましくは、第１のサイクル時間は、特定のシステム要件と一致させるために、事前に定義される。例えば、サイクル時間は、伝播状態に依存して作ることができる。すなわち、システムは、伝播状態が静的である場合には、サイクル時間を自動的に所定の値より長い値に適合させるか、または、マルチパスフェージング状態の場合には、サクル時間を所定の値より短い値に適合させるように構成されてもよい。例えば、３Ｇ ＵＭＴＳ環境の想定では、マルチパスフェージング状態の下で、例えば、約３ｋｍ／ｈの２つの経路を、１つのＵＭＴＳフレームのサイクル時間、すなわち１０ｍｓ、または１つのスロット、すなわち６６７ｍｓとして使用してもよい。さらに、静的な伝播状態では、２０ＵＭＴＳフレームのサイクル時間、すなわち２００ｍｓ、またはそれ以上を適用してもよい。

少なくとも１つの第２のＡＧＣループは、信号経路のデジタル部での信号増幅を制御するように構成される。ここに提示される解決手段によれば、この第２のＡＧＣループは、第２のサイクル時間を有し、これは、第１のサイクル時間から独立して定義される。本開示によれば、第１のアナログＡＧＣループは、第２のデジタルＡＧＣループよりも実質的に長いサイクル時間を有する。

図１は、第１の実施形態に係る無線レシーバの受信信号経路の概略ブロック図を示している。対象の無線周波数信号を受信するためのアンテナ２０の後に、無線周波数（ＲＦ）受信信号増幅器２１、例えば低雑音増幅器（ＬＮＡ）が続く。増幅器２１の後に、アナログ・デジタル変換器（ＡＤＣ）２２が続く。

ＡＤＣ２２の後、受信信号は、イコライザ２５に供給される前に、フィルタ２３、例えばルート・レイズド・コサインフィルタ（ＲＲＣ）フィルタと、スケーラ２４と、を通過する。

ＡＤＣ２２の出力に基づき、プレフィルタＲＲＳＳ検出器２６は、ＡＤＣ２２の出力の信号レベルを検出し、および／または、ＡＤＣ２２が入力信号によって飽和しているか否かを示すＡＤＣ２２の出力を受信する。プレ（フィルタ）ＲＲＳＳ検出器２６は、受信（Ｒｘ）Ｉ／Ｑベースバンド信号の相対受信信号強度（ＲＲＳＳ）を測定するように構成される。検出器２６は、ＡＤＣ２２の後で受信されたＩ／Ｑ信号を、ＡＧＣアナログループ関連測定として測定し、これにより、（ＲＲＣフィルタを基準として）プレＲＲＳＳまたはプレＲＲＣと呼ばれる。検出器２６は、入力信号を、低速の第１のＡＧＣループＡＧＣ１に供給する。低速の第１のＡＧＣループＡＧＣ１は、第１の利得制御信号Ｇ１によって無線周波数増幅器２１を制御するシリアル周辺インターフェイスＳＰＩ ＲＦ制御２７、例えば、無線トランシーバ用の制御ワードを伝送する３ワイヤバスの制御、を動作させる。

スケーラ２４の後には、ポスト（フィルタ）ＲＲＳＳ検出器２８があり、このポスト（フィルタ）ＲＲＳＳ検出器２８は、高速の第２のＡＧＣループＡＧＣ２に入力信号を供給する。再び、ポスト（フィルタ）ＲＲＳＳ検出器は、スケーラ２４の後で受信したＲｘデジタルＩ／Ｑベースバンド信号強度を測定するように構成される。検出器２８は、ルート・レイズド・コサインフィルタがかけられたベースバンド信号を、ＡＧＣデジタルループ関連測定として測定するので、（ＲＲＣフィルタを基準として）ポストＲＲＳＳまたはポストＲＲＣとも呼ばれる。高速の第２のＡＧＣループＡＧＣ２は、スケーラ２４において、利得制御信号Ｇ２によってデジタル実施された利得を制御する。

ここで、図２を参照し、ＤＣオフセット補償タイミングの原理について述べる。図２は、段階的利得制御を有する無線レシーバ内の、変化するＤＣオフセット電流３０を示す概略タイミング図を示す。時刻３１での第１のポイントにおいて、アナログ信号増幅がトグルされ、信号のＤＣシェアをブーストする。このブーストは、フーリエ解析によると、受信信号からは生じず、かつ、関連もないが、干渉および雑音をもたらす同じ転送経路を介して伝播される、多数の周波数を含む。

さらに、既知のＤＣオフセット補償手段が、ＤＣオフセット電流を下げるまで、期間３２の間、電力は浪費され、信号ダイナミクスは減少し、一般に、不要な熱が装置内で生じる。既存のＤＣオフセット補償手段の特性によっては、グラフは違って見える可能性があるので、信号へのインパクトも、図２に示されるものとは異なる可能性がある。それでもやはり、通常は上述の効果が存在し、本教示を適用することは、それらの発生頻度を減少させることができる。

ここで、図３を参照し、ＡＧＣシステムの動作をより詳細に説明する。よって、図３は、ＡＧＣ方法のフローチャートを示しており、このＡＧＣ方法は、それぞれの無線レシーバで実施することができる。フローチャートにおいて、状態がチェックされるステップでは、“０”は“ＮＯ”に対応し、“１”は“ＹＥＳ”に対応することに留意されたい。

言うまでもなく、以下に述べる方法ステップは、プログラム可能なプロセッサによって実施することができ、ここで、方法ステップは、プログラムコード命令によってコード化され、これらの命令は、プロセッサ上で実行された場合に、プロセッサにＡＧＣ方法のステップを行なわせる。

ＡＧＣアルゴリズムの開始時に、ステップＳ１００において、第１のサイクルレートまたは時間に関し、第１のアナログＡＧＣループ、すなわち低速のＡＧＣループＡＧＣ１を制御するためのタイマＴ１がスタートされる。

受信信号経路のアナログ部に位置する、少なくとも１つの増幅器での信号利得が、ステップＳ２００において、特定の基準に従い、例えば、ＡＤＣ２２が飽和したか否かのチェックの結果などに従い、調整される。

次いで、ステップＳ３００において、増幅された受信信号が、レシーバのダイナミックレンジ内にあるか否かが判断される。増幅された受信信号がレシーバのダイナミックレンジ内にない場合には、手順はＳ２００に戻り、利得調整が行われる。すなわち、アナログ信号利得がレシーバのダイナミックレンジに一致するまで、調整ループを通される。

ここで、さらなる通知があるまでは、ステップＳ４００において、第１のアナログＡＧＣループが非アクティブ化される。よって、さらなるＤＣ過渡電流は、アナログ領域では生成されない。

ステップＳ５００において、第２のデジタルＡＧＣループＡＧＣ２の、第２のサイクルレートまたは時間の計時のための、第２のタイマＴ２がスタートされる。

ステップＳ６００において、受信信号経路のデジタル部の少なくとも１つのユニットで信号利得が調整される。以下のステップＳ７００では、一方で、受信信号の受信状態において、第２のデジタルＡＧＣループのみでは対処できない、重要なまたは著しい変化が起こったか否かのチェックが行われる。よって、第１のアナログＡＧＣループ、すなわち、無線レシーバのアナログ部において、利得調整が必要である。

第２のデジタルＡＧＣループのみでは対処できない、重要なまたは著しい変化が起こった場合には（ＹＥＳ）、手順はステップＳ８００に進み、アナログＡＧＣループが再びアクティブ化される。

第２のデジタルＡＧＣループのみでは対処できない、重要なまたは著しい変化が起こらなかった場合には（ＮＯ）、第１のタイマＴ１の状態が、ステップＳ９００でチェックされる。第１のタイマＴ１が満了すると（ＹＥＳ）、すなわち、第１のサイクル期間が終わると、手順はステップＳ８００にて継続される。換言すると、アナログＡＧＣループは、実際の設定利得制御値Ｇ１にかかわらず、ステップＳ８００において再びアクティブ化される。

第１のタイマＴ１が満了していない場合には（ＮＯ）、ステップＳ１０００において、第２のタイマＴ２がチェックされる。第２のタイマＴ２、すなわち第２のサイクル時間が終わると（ＹＥＳ）、ＡＧＣ手順がステップＳ５００に戻ることによって、第２のデジタルＡＧＣループが繰り返される。

第２のタイマＴ２が満了していない場合には（ＮＯ）、ＡＧＣ手順は、ステップＳ９００に進み、第１のタイマＴ１が、ステップＳ９００において再びチェックされる。

上記の説明と関連して、図３は、１つの特定の実施形態のみを例示することに留意すべきである。言うまでもなく、ここに開示される原理は、本開示の範囲から逸脱することなしに、変更または修正することができる。例えば、タイマＴ１を残すことができ、１つの時間のみを、中央のＡＧＣ制御部によって実施される、両方のＡＧＣループに用いることができる。次いで、受信状態の重要な変化の検出のみが、ステップS２００およびＳ３００で、アルゴリズムをアナログ利得調整に戻す。また、Ｓ４００をディセーブルし、Ｓ８００をイネーブルことにより、アナログＡＧＣループを、ここに述べた原理から逸脱することなく削除することもできる。

さらなる展開において、ここに開示したＡＧＣシステムは、マルチブランチ無線レシーバ、例えばダイバーシティレシーバなどの各ブランチで実施することができる。この場合には、１つのアンテナ２０または複数のアンテナとイコライザ２５との間の各受信信号経路またはブランチは、互いに独立して動作する、少なくとも２つの別々のＡＧＣループを備える。このようなＡＧＣシステムおよび方法の適用は、特に、空間ダイバーシティ受信において有用である。

また、他のさらなる展開において、レシーバは、少なくとも２つの並列の受信信号経路を備えており、ここで、各受信信号ブランチ内の、それぞれの少なくとも２つのアナログ増幅器を、１つの、すなわち、共通の増幅利得制御信号または係数によって、各ブランチまたは経路のアナログ信号の測定に基づき、それぞれ制御してもよい。

図４は、さらなる展開として、このようなマルチブランチレシーバアーキテクチャの実施形態を示しており、ここで、２つの基本的に同一の、図１に示すような受信信号ブランチまたは経路が、並列に配置される。受信信号ブランチは、第１のアナログＡＧＣループの部品を共有する。すなわち、第１の自動利得制御ＡＧＣ１は、アナログ部に全体的に位置する共通の構成要素であり、ＳＰＩ ＲＦ制御２７は、両方の受信信号経路の増幅を制御する。２つのブランチの他の要素は、別々のままであり、独立して動作し続け、すなわち、この動作は、図１〜図３と関連して説明したものと原則的に同じである。

よって、ハードウェア（ＨＷ）の複雑性を、ＨＷピンの数に関するのみならず、デジタルＲＦ制御インターフェイスおよびＦＷの複雑性またはＳＷの複雑性を減少させることによっても、減少させることができる。例えば、２組の３ワイヤバス、すなわち全体で６つの制御ラインのみを必要とする。よって、新規なＡＧＣアーキテクチャは、ＨＳＤＰＡシステムのＨＷ ＲＦ−Ｂｂｉインターフェイスの簡素化を可能にし、ここで、１つの共通の３ワイヤバスを用いて２つの無線を制御してもよい。

好適な実施形態において、本開示は、移動局において実施される。上述のように、特にゼロＩＦレシーバを備える無線装置は、効率的なＤＣオフセット補償の恩恵を受ける。特に、バッテリ駆動の装置は、ＤＣオフセット補償により減少した電力消費の恩恵を受ける。よって、バッテリ寿命およびユーザの移動性は、不必要に短縮されない。

本原理の可能な適用は、無線通信システム用のレシーバにあるが、この無線通信システムは、無線ローカルループ、無線ＬＡＮアプリケーション、および３Ｇ ＵＭＴＳなどのセルラー方式、すなわち、広帯域符号分割多重アクセス（ＷＣＤＭＡ）、ＵＭＴＳ地上波無線アクセス時分割複信（ＵＴＲＡＴＤＤ）およびＵＭＴＳ地上波無線アクセス周波数分割複信（ＵＴＲＡＦＤＤ）の両方、時分割同期符号分割多重アクセス（ＴＤＳＣＤＭＡ）、ＣＤＭＡ２０００、直交周波数分割多重アクセス（ＯＦＤＭＡ）システムを含む、無線通信システム用のレシーバにある。これらのレシーバは、セルラー通信ネットワークで動作可能な移動局において一般的である。

上述した本開示の例および実施形態は、上記の理解および使用を単に補助するものに過ぎず、かつ、多くの変形形態は、添付の特許請求の範囲に定義された本開示の範囲から逸脱することなく適用可能であることが当業者に明らかとなることを理解されたい。

本開示が、図面および前述の説明において詳細に例示され、かつ、述べられたが、そのような例示および説明は、例示または模範であって、かつ、限定ではないとみなすべきであり、本開示は、開示された実施形態に限定されない。開示された実施形態の他の変形形態が、本開示を実施する当業者によって、図面および添付の特許請求の範囲を検討することにより理解され、かつ、実行することができる。特許請求の範囲において、“備える”という語は、他の要素またはステップを除外せず、“１つの”という語（不定冠詞“ａ”または“ａｎ”）は、複数性を除外しない。単一の手段または他のユニットが、特許請求の範囲において述べられるいくつかの項目の機能を満たしてもよい。特定の手段が、相互に異なる従属請求項において述べられているという単なる事実は、これらの手段の組み合わせを有利に用いることができない、ということを示すものではない。特許請求の範囲におけるいずれの参照符号も、範囲の限定として解釈されるべきではない。

Claims (11)

1. アナログ部およびデジタル部を持つ、少なくとも１つの受信信号経路を有する無線レシーバ用の自動利得制御システムであって、
   少なくとも２つの自動利得制御ループを備え、
   少なくとも１つの第１の自動利得制御ループは、前記レシーバの前記アナログ部に位置する少なくとも１つの信号増幅器の利得を制御するように構成され、かつ、第１のサイクル時間（ｔ１）を有し、
   少なくとも１つの第２の自動利得制御ループは、前記レシーバの前記デジタル部における少なくとも１つの信号処理部の信号増幅を制御するように構成され、かつ、第２のサイクル時間（ｔ２）を有し、
   前記第２のサイクル時間（ｔ２）は、前記第１のサイクル時間（ｔ１）よりも短い、システム。
2. 前記無線レシーバは、少なくとも２つの並列の受信信号経路を有するマルチブランチレシーバであって、
   各受信信号経路は、少なくとも１つの第１の自動利得制御ループと、少なくとも１つの第２の自動利得制御ループと、を備える、請求項１に記載のシステム。
3. 各受信信号経路において、前記少なくとも１つの第１の自動利得制御ループは、同じ利得制御信号を用いて設定される、請求項２に記載のシステム。
4. 前記システムは、移動体通信装置または移動局の、受信信号経路に位置する、請求項１に記載のシステム。
5. 前記移動体通信装置または前記移動局は、ＵＭＴＳ、ＷＣＤＭＡ、ＵＴＲＡＴＤＤ、ＵＴＲＡＦＤＤ、ＴＤＳＣＤＭＡ、ＣＤＭＡ２０００、およびＯＦＤＭＡの通信規格のうちの少なくとも１つに従う、無線通信システム、無線ローカルループ、無線ＬＡＮアプリケーション、および／またはセルラーシステムのうちの少なくとも１つのレシーバを備える、請求項４に記載のシステム。
6. 前記移動体通信装置または前記移動局は、ハイスピードダウンリンクパケットアクセスが可能な装置である、請求項４に記載のシステム。
7. アナログ部およびデジタル部を持つ少なくとも１つの受信信号経路を有する無線レシーバにおける、自動利得制御（ＡＧＣ）のための方法であって、
   −アナログ受信信号が、前記アナログ部において増幅される、少なくとも１つの第１の増幅ステップと、
   −増幅された前記アナログ受信信号を、デジタル受信信号にデジタル化するステップと、
   −前記デジタル受信信号が、前記デジタル部において増幅される、少なくとも１つの第２の増幅ステップと、
   −前記第１の増幅ステップの第１の利得を、第１のサイクル時間（ｔ１）に基づいて制御するステップと、
   −前記第２の増幅ステップの第２の利得を、第２のサイクル時間（ｔ２）に基づいて制御するステップと、を備え、
   前記第２のサイクル時間（ｔ２）は、前記第１のサイクル時間（ｔ１）よりも短い、方法。
8. 当該方法は、少なくとも２つの並列の受信信号経路を有するマルチブランチレシーバにおいて、受信信号を処理するステップを備え、
   前記第１の利得を制御するステップは、各ブランチにおける１つの共通利得制御値を決定するステップを備える、請求項７に記載の方法。
9. 前記第２のサイクル時間は、前記第１のサイクル時間よりも桁が小さい、請求項７に記載の方法。
10. 前記第１のサイクル時間（ｔ１）から独立して、受信状態における所定の変化の有無の決定に基づいて、前記第１の利得を制御するステップをさらに備える、請求項７に記載の方法。
11. プログラム可能なプロセッサにおいて実行された際に、請求項７乃至１０のいずれかに記載の方法のステップを前記プロセッサに実行させる、プログラム命令を備える、コンピュータプログラム。

Images