KR102369411B1 - 무선 수신기 자동 이득 제어 장치 및 방법 - Google Patents

무선 수신기 자동 이득 제어 장치 및 방법 Download PDF

Info

Publication number
KR102369411B1
KR102369411B1 KR1020150134101A KR20150134101A KR102369411B1 KR 102369411 B1 KR102369411 B1 KR 102369411B1 KR 1020150134101 A KR1020150134101 A KR 1020150134101A KR 20150134101 A KR20150134101 A KR 20150134101A KR 102369411 B1 KR102369411 B1 KR 102369411B1
Authority
KR
South Korea
Prior art keywords
gain
signal
component
automatic gain
gain control
Prior art date
Application number
KR1020150134101A
Other languages
English (en)
Other versions
KR20160100790A (ko
Inventor
아슈토시 디팍 고어
지네쉬 피 나이르
박창순
키란 바이남
윤석주
홍영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/044,398 priority Critical patent/US9800279B2/en
Publication of KR20160100790A publication Critical patent/KR20160100790A/ko
Application granted granted Critical
Publication of KR102369411B1 publication Critical patent/KR102369411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0296—Arrangements to ensure DC-balance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

에너지 검출부가 아날로그-디지털 컨버터(Analog to Digital Converter) 출력 신호의 변화량을 계산하는 단계, 상기 변화량이 임계값을 초과하는 경우, 무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 자동 이득 제어부가 활성화되는 단계를 포함하는 무선 수신기의 자동 이득 제어를 수행하는 방법이 제공될 수 있다.

Description

무선 수신기 자동 이득 제어 장치 및 방법{METHOD AND SYSTEM FOR AUTOMATIC GAIN CONTROL IN WIRELESS RECEIVER}
무선 통신에 연관된다. 보다 구체적으로는, 무선 수신기에서 자동 이득 제어(Automatic gain control, AGC)를 수행하는 시스템 및 방법에 연관된다.
초저전력 무선 통신의 발전과 함께, 무선 사설망, 무선 센서 네트워크, 초저전력 무선 수신기의 설계에 대한 관심이 증가하였다. 초저전력 무선 수신기는 최소한의 전력 소비로 짧은 거리 내(최대 50미터)에서 동작하는 데 반해 낮은 데이터 전송속도(1Mbps 미만)에서 동작할 수 있다.
초저전력 무선 수신기는 다중경로효과 및 음영효과로 인해 수신 신호 전력에서 최대 100dB에 달하는 큰 변동 폭을 갖는다. 초저전력 무선 수신기에서, 자동 이득 제어부의 설계는 수신된 신호를 성공적인 디모듈레이션하는데 있어서 중요한 요소이다. 일반적으로, 초저전력 무선 수신기는 안테나와 아날로그 투 디지털 컨버터(analog to digital converter, ADC) 사이에서의 복수의 가변적인 이득 스테이지(gain stage)를 갖는다. 에러 없는 패킷의 수신 및 성공적인 베이스밴드 디모듈레이션(baseband demodulation)을 위해서, 아날로그 투 디지털 컨버터의 출력 신호는 높은 신호 대 잡음비(signal to noise ratio, SNR) 및 적절한 진폭을 가져야 한다. 가변적인 게인 스테이지가 정확하게 세팅되지 않은 경우, 아날로그 투 디지털 컨버터의 출력 신호는 주기적으로 포화되거나 낮은 SNR을 가져, 성공적이지 못한 디모듈레이션을 야기하게 될 것이다.
무선 근거리 통신망 및 2G/3G/4G 셀룰러 코히런트 무선 수신기(2G/3G/4G cellular coherent wireless receivers)와 같은 높은 스루풋(throughput)을 갖기 위한 현재의 자동 이득 제어의 설계는 아날로그 투 디지털 컨버터, 인접한 채널 제거 필터(channel rejection filter, CRF) 및 피크 검출 필터 출력 등 복수의 관측점에서 획득되는 복수의 입력이 사용된다. 자동 이득 제어의 동작은 수렴시간(convergence time), 및 복수의 관측점에서의 데이터의 프로세싱(processing)에 대한 엄격한 요건으로 인해 복잡하다.
일실시예에 따르면, 무선 수신기의 자동 이득 제어를 수행하는 방법은 에너지 검출부가 아날로그-디지털 컨버터 출력 신호의 변화량을 계산하는 단계, 상기 변화량이 임계값을 초과하는 경우, 무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 자동 이득 제어부가 활성화되는 단계를 포함할 수 있다.
일실시예에 따르면, 무선 수신기는 아날로그-디지털 컨버터의 출력 신호의 변화량을 계산하고, 상기 변화량이 임계값을 초과하는 경우, 자동 이득 제어부를 활성화하는 에너지 검출부 및 무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 활성화되는 자동 이득 제어부를 포함할 수 있다.
일실시예에 따르면, 컴퓨터로 판독 가능한 기록매체에 기록된, 컴퓨터로 수행 가능한 프로그램 코드를 포함하는 컴퓨터 프로그램은, 에너지 검출부가 아날로그-디지털 컨버터의 출력 신호의 변화량을 계산하는 단계, 상기 변화량이 임계값을 초과하는 경우, 무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 자동 이득 제어부가 활성화되는 단계를 수행할 수 있다.
도 1은 일실시예에 따른 초저전력 무선 수신기의 기술구조를 나타낸다.
도 2는 일실시예에 따른 에너지 검출부, 자동 이득 제어부 및 수신된 패킷의 헤더에 기반한 오프셋 보상부의 타이밍 다이어그램을 나타낸다.
도 3은 일실시예에 따른 아날로그 투 디지털 컨버터 출력 전력 및 초저전력 무선 수신기 안테나에서 수신된 신호 대 잡음비의 관계를 나타내는 그래프이다.
도 4a 및 도 4b는 일실시예에 따른 초저전력 무선 수신기 내부의 자동 이득 제어를 수행하는 방법을 설명하는 흐름도이다.
도 5a, 도 5b는 일실시예에 따른 에너지 검출부 및 자동 이득 제어부 각각의 상태도를 나타낸다.
도 6은 일실시예에 따른 아날로그 투 디지털 컨버터의 입력 신호 및 아날로그 투 디지털 컨버터의 출력 신호 대 자동 이득 제어 메커니즘을 이용하여 수신된 패킷의 디모듈레이션 시간의 예시적인 그래프를 도시한다.
도 7은 패킷 에러율 대 무선 사설망에서 사용되는 초저전력 무선 수신기의 베이스밴드(baseband) 신호대 잡음비의 예시적인 그래프이다.
도 8은 일실시예에 따라 순방향 오류 정정(forward error correction, FEC) 및 인터리빙 방식이 고려되는 경우, 무선 수신기의 베이스밴드 신호 대 잡음비의 예시적인 그래프이다.
도 9은 일실시예에 따른 패킷 에러율 대 간섭자(interferer)와 신호 대 간섭비의 예시적인 그래프이다.
도 10은 일실시예에 따른 자동 이득 제어를 수행하는 방법 및 시스템을 구현하는 컴퓨팅 시스템을 도시한다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하에서 설명되는 실시예들은 초저전력 무선 수신기에서의 자동 이득 제어를 위한 시스템 및 방법에 관한 것이다. 상기 방법은 에너지 검출부가 아날로그-디지털 컨버터(Analog to Digital Converter)의 출력 신호의 변화량을 계산하는 단계를 포함할 수 있다. 상기 방법은 상기 변화량이 임계값을 초과하는 경우 무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 자동 이득 제어부가 활성화되는 단계를 포함할 수 있다. 자동 이득 제어부가 활성화되면, 상기 방법은 상기 자동 이득 제어부가 상기 출력 신호의 출력 전력을 계산하는 단계 및 무선 주파수 집적 칩(Radio Frequency Integrated Chip) 내부의 적어도 하나의 구성 요소의 이득을 조정하는 단계를 포함할 수 있다. 적어도 하나의 구성요소의 이득은 상기 계산된 아날로그 투 디지털 컨버터의 출력 전력과 상기 초저전력 무선 수신기의 안테나에 수신된 신호 대 잡음비의 관계에 기초하여 조정될 수 있다. 무선 주파수집적 칩의 이득은 계산된 아날로그 투 디지털 출력 전압과 수신된 신호 대 잡음비의 관계에 기반하여 증가하거나 감소할 수 있다. 위와 같이 제안되는 자동 이득 제어 방법은 수신된 아날로그 투 디지털 출력 신호의 전력 측정에 기반하여 무선주파수 집적 칩의 적어도 하나의 구성요소의 이득을 조정함으로써 디지털 베이스밴드에서 신호를 성공적으로 디모듈레이션하도록 할 수 있다. 상기 출력 전력은 효과적인 베이스밴드 디모듈레이션을 위해 미리 결정된 타겟 전력에 가깝게 유지될 수 있다. 상기 제안되는 메커니즘은 출력 전력이 미리 결정된 타겟 전력에 가깝게 유지되도록 할 뿐 아니라 수신된 신호가 손실되지 않도록 할 수 있다.
무선 주파수 집적 칩의 복수의 관측점을 필요로 했던 종래의 방법과 달리, 상기 제안되는 방법은 단일의 관측점을 이용하는 베이스밴드에서의 신호 디모듈레이션을 제공할 수 있다.
또한, 본원의 일실시예에 따른 이득의 조정을 통해서, 이후에 이루어지는 시간 동기화 및 데이터 디모듈레이션과 같은 동작을 효율적으로 제공할 수 있다.
도 1은 일실시예에 따른, 초저전력 무선 수신기(100)의 표준기술구조를 나타낸다. 초저전력 무선 수신기(100)는 무선 주파수 집적 칩(102) 및 베이스 밴드 집적 회로(104)를 포함하고, 그들 사이에는 인터페이스 선이 존재한다. 무선 주파수 집적 칩(102)는 저잡음 증폭기(110), 믹서1(112), 같은 위상의 믹서 2-I(114) 및 직각 위상의 믹서2-Q(114), 복합 밴드 패스 필터(complex bandpass filter, 116), 이득 증폭기(118), 직류 오프셋 교정부(DC offset correction, DCOC, 120), 엔벨롭 검출부(122) 및 아날로그-디지털 컨버터(124)와 같은 아날로그 구성요소를 포함할 수 있다. 일실시예에 따라서, 초저전력 무선 수신기(100)는 중간 주파수의 비간섭성 수신기일 수 있다.
베이스 밴드 집적 칩(104)은 자동 이득 제어 및 직류 오프셋 교정부(115)를 포함할 수 있다. 자동 이득 제어 및 직류 오프셋 교정부(115)는 에너지 감지부(106), 자동 이득 제어부(108), 및 직류 오프셋 추정부를 포함할 수 있다. 아날로그-디지털 컨버터(124)의 출력은 자동 이득 제어부(108), 에너지 검출부(106), 및 직류 오프셋 추정부에 입력될 수 있다. 자동 이득 제어부(108)는 세 개의 출력을 포함하는데, 출력1은 저잡음 증폭기(110) 이득, 출력2는 믹서 2(114)의 이득, 출력3은 이득 증폭기(118)의 이득을 변화시킬 수 있다. 변화가 가능한 구성요소의 이득은 가변적인 이득이라고 불릴 수 있다. 자동 이득 제어 출력1은 저잡음 증폭기(110) 이득의 3개의 값을 선택하는 2-비트 라인일 수 있다. 자동 이득 제어 출력 2는 믹서 2-I 및 믹서 2-Q의 이득 값을 선택하는 1-비트 라인일 수 있다. 자동 이득 제어 출력3은 이득 증폭기(118)의 이득의 51개의 값을 선택하는 6-비트 라인일 수 있다.
오티에이 신호(OTA, over the air)는 초저전력 무선 수신기(100)에 영향을 미치며, r(t)=A cos(2πwt)+n(t)와 같이 표현될 수 있다. 여기서 n(t)는 -174dBm/Hz의 파워 스펙트럼 밀도를 갖는 백색 잡음이며, w는 중심주파수이다. 저잡음 증폭기(110)은 수신된 신호를 증폭하도록 구성될 수 있다. 저잡음 증폭기(110) 이득은 베이스밴드 집적 칩(104) 내부의 자동 이득 제어부(108)에 의해 제어될 수 있다.
저잡음 주파수를 지나서, 신호는 믹서1(112)에 영향을 미칠 수 있다. 믹서1(112)은 I쪽 레일에는 cos (2πw1t)를, Q쪽 레일에는 sin (2πw1t)를 신호에 곱하도록 설정될 수 있고, w1은 믹서1(112)의 비팅 주파수(beating frequency)일 수 있다. 믹서1(112)의 출력은 신호의 에너지가 (w+w1) 및 (w-w1)의 주파수를 갖도록 한다. 복합 밴드 패스 필터(116)는 높은 주파수(w+w1)를 갖는 구성요소를 제거하도록 설정될 수 있다. 따라서, 믹서1(112)은 무선 주파수 w로부터 (w-w1)의 주파수로 신호를 변조할 수 있다. 믹서2(114)는 "베이스밴드에 가까운" 필터링 및 엔벨롭 검출을 위해 믹서1(112)의 출력 신호를 중심 주파수 w2를 이용해 변조할 수 있다. 구체적으로는, 믹서1(112) 출력 신호는 I 레일에는 cos(2πfw2t), Q 레일에는 sin(2πfw2t)를 곱할 수 있고, w2는 믹서2(114)의 비팅 주파수에 해당할 수 있다(편의상 믹서2-I가 있는 레일을 I레일, 믹서2-Q가 있는 레일을 Q레일이라고 한다). 이로 인해 (w-w1+w2) 및 (w-w1-w2)의 주파수를 갖는 신호가 생성되며, 이 중 높은 주파수를 갖는 구성요소(w-w1+w2)는 복합 밴드 패스 필터(116)에 의해 제거된다. I 및 Q 레일 각각의 이득인 g2-I 및 g2-Q는 출력2를 통하여 자동 이득 제어부(108)에 의해 제어될 수 있다. I 및 Q 레일 상에서, 믹서2(114)의 이득은 같을 수 있다. 믹서2(114)의 출력은 각각 복합 밴드 패스 필터(116)으로 들어간다.
복합 밴드 패스 필터(116)는 (w+w1) 및 (w1+w2)의 주파수 대역의 신호를 제거할 수 있다. 복합 밴드 패스 필터(116)의 중심 주파수는 w2로 조정될 수 있다.
복합 밴드 패스 필터는 도 1에서 도시된 것처럼 전단부(front end)에 놓여질 수 있다. 믹서2(114)를 지난 후에, 신호는 (w-w1-w2)의 주파수를 가지는 것이 바람직하며 (w-w1+w2)의 주파수를 갖는 신호는 바람직하지 못하다. 복합 필터의 구현은 바람직한 신호만을 통과시켜야 할 뿐 아니라, 영상신호를 충분히 약화시켜야 한다.
복합 밴드 패스 필터(116)를 지나서, 이득 증폭기(118)의 이득은 I 및 Q 레일 상의 신호를 스케일링할 수 있다. 자동 이득 제어부(108)는 이득 증폭기 이득을 변화시킬 수 있다. 자동 이득 제어부(108)은 이러한 값들은 출력3을 통해 제어할 수 있다. 이득 증폭기의 출력(I, Q)은 엔벨롭 디텍터(122)에 입력될 수 있고, 엔벨롭 디텍터(122)는 위 값들의 제곱평균제곱근(root mean square) √(I^2+Q^2)을 계산할 수 있다. 엔벨롭 디텍터는 항상 같은 이득을 갖도록 설정될 수 있다.
엔벨롭 디텍터(122)의 출력은 자동 이득 제어부(124)로 입력된다. 일실시예에 따르면, 자동 이득 제어는 8비트 자동 이득 제어부에 의해 이루어지며, 자동 이득 제어부의 샘플링 주기는 3Msps이고 출력은 절대값 0.8mV로 제한된다. 구체적으로, 0.8을 넘는 전압은 0.8mV 이하로 낮춰진다. 게다가, 0mV 이하의 전압값은 0mV로 포화된다. 자동 이득 제어가 8비트 자동 이득 제어부에 의해 이루어질 때, 출력은 8비트의 무부호 정수(unsigned integer)로 표현될 수 있다.
자동 이득 제어부는 입력 신호를 시간에 대해 샘플링하고 크기에 대해서 양자화할 수 있다. 일실시예에 따라, 무선 주파수 집적 칩(102)는 8비트의 연속적 근사 레지스터 자동 이득 제어를 수행할 수 있다. 자동 이득 제어를 수행하는 동안에 신호는 [0, 800] mV로 제한된다.
일실시예에 따르면, 터너리 온오프 변조(ternary on-off keying) 베이스밴드 모듈레이션이 사용되고, 자동 이득 제어 입력은 음수 아닌 엔벨롭 디텍터(122) 출력으로부터 수신될 수 있다. 일실시예에 따르면, 자동 이득 제어부는 8비트로서, 자동 이득 제어 입력을 그 출력에서 256 단계로 균등하게 양자화할 수 있다.
자동 이득 제어 및 직류 오프셋 교정부(115)는 수신 신호 전력의 예측 불가능성을 예방할 수 있다. 예를 들면, 초저전력 무선 수신기(100)가 인체통신(body area network, BAN) 및 무선 센서 네트워크(wireless sensor network)에 적용되는 경우, 무선 주파수 신호 전력은 -100dBm부터 0dBm까지 변할 수 있다. 자동 이득 제어부(108)는 베이스밴드 자동 이득 제어 출력 신호의 전력을 일정하게 유지할 수 있고, 이로써 베이스밴드 집적 칩에서 수행되는 성공적인 디모듈레이션 및 디코딩을 보장할 수 있다.
자동 이득 제어부(108)는 에너지 검출부(106), 직류 오프셋 측정부 및 디지털 베이스밴드의 동기화 모듈과 연결되어 있다. 에너지 검출부(106)는 자동 이득 제어부(108)를 활성화시킨다. 초저전력 무선 수신기(100)이 동작하기 시작하면, 에너지 검출부(106)는 수신된 자동 이득 제어 출력 신호의 변화량을 측정할 수 있다. 하나의 인터벌로부터 다음 인터벌로의 상기 변화량은 미리 결정된 에너지 검출 임계값(1.5dB)을 초과할 수 있고, 에너지 검출 출력이 높아지면 자동 이득 제어부(108)가 활성화될 수 있다. 자동 이득 제어부가 수렴하고, 직류 오프셋 추정이 완료되면, 동기화 모듈이 활성화된다.
자동 이득 제어부(108)는 각각의 전력 측정 윈도우 동안에 자동 이득 제어 출력 전력을 측정할 수 있다. 전력 측정 윈도우는 "자동 이득 제어 루프 시간" 또는 "자동 이득 제어 윈도우"라고 불릴 수 있다.
자동 이득 제어부(108)는 자동 이득 제어 출력 전력을 전용 하드웨어 또는 펌웨어를 이용하여 dBm으로 계산할 수 있다. 일실시예에 따르면, 자동 이득 제어부(108)는 이득 룩업 테이블(gain lookup table)을 내부 메모리에 저장할 수 있다. 이득 룩업 테이블은 오프라인으로 결정되며 패킷 별로 변화하지 않는다. 자동 이득 제어부(108)는 저잡음 증폭기(110), 믹서2(114), 및 이득 증폭기(118) 등의 모든 가변적인 이득에 대해 알고 있다. 자동 이득 제어부(108)는 타겟 전력 및 타겟 전력의 허용오차에 대한 값을 포함할 수 있다. 상기 값들은 패킷 별로 변화하지 않는다.
일실시예에 따르면, 계산된 자동 이득 제어 출력 전력 및 신호대 잡음비와의 관계에 기초하여, 자동 이득 제어부(108)는 무선 주파수 집적 칩 내부의 적어도 하나의 구성요소의 이득을 조정할 수 있다. 컨버터의 출력 전력과 신호 대 잡음비의 관계는 도 3에서 자세하게 설명된다. 상기 이득을 조정하는 방법은 도 3에서 자세하게 설명한다.
Wn을 자동 이득 제어 전력 측정을 위한 윈도우(시간 인터벌)로 정의한다(n은 1, 2, 3). 예를 들어, 도 2에서 W1은 [16, 24](us)이다. Pn은 윈도우 Wn 동안에 측정된 컨버터의 출력 전력을 의미한다. 수학적으로, Xk가 이산 시간 k에서의 컨버터의 출력 크기라고 한다면, 을 얻을 수 있다.
ㅿPn이 타겟 전력에 관계되는 Wn에서의 아날로그-디지털 출력 전력이라고 하자. gn은 Wn 동안의 총 이득이라고 하고 ㅿg(n+1)은 총 이득의 변화량이라고 하면, 자동 이득 제어부(108)는 이득 룩업 테이블 및 이득 백오프 테이블(back off table)을 이용해 상기 변화량을 결정한다.
도1은 시스템(100)의 제한적인 개요를 도시하지만 다른 실시예들이 이에 한정되는 것은 아니다. 시스템(100)은 자동 이득 제어를 위한 어떠한 하드웨어 또는 소프트웨어의 구성 요소를 포함할 수 있다.
도 2는 일실시예에 따른, 에너지 검출부(106), 자동 이득 제어부(108) 및 수신된 패킷의 헤더에 기초한 직류 오프셋 보상부의 타이밍 다이어그램을 도시한다. 802.15.4q 패킷에 대한 자동 이득 제어부(108)의 시간 요건(timing requirement)은 802.15.4q의 패킷의 프리앰블에서 동작하도록 할 수 있다. 프리앰블은 256us 동안 지속되고, 자동 이득 제어부(108)는 직류 오프셋 교정 및 동기화 동작의 효율성을 보장하기 위해 프리앰블의 최초 24us 안에 수렴할 수 있다. 그러한 이유로, 구성요소의 이득의 조정은 프리앰블의 최초 24us 안에 끝나야 하며, 직류 오프셋 교정 및 동기화부(프레임 동기화 및 시간 동기화)는 나머지 232us 동안에 성공적으로 동작할 수 있다.
도 2로부터, 에너지 검출부(106)는 신호가 초저전력 무선 수신기의 안테나에서 수신되는 경우 자동 이득 제어부(108)를 작동시킴을 알 수 있다. 에너지 검출부(106)가 자동 이득 제어부(108)를 작동시키고 활성화시키는 경우, 무선 주파수 집적 칩 내부의 구성요소의 이득은 가변적이 되며, 컨트롤 비트(control bits)를 사용하는 자동 이득 제어부(108)는 가변적인 이득을 갖는 구성요소의 이득을 조정할 수 있다. 자동 이득 제어부(108)는 컨버터의 출력 전력을 3개의 연속적인 전력 측정 윈도우(16-24, 24-32 and 32-40)를 통해 측정할 수 있다. 도 2는. 자동 이득 제어 W1, 자동 이득 제어 W2, 자동 이득 제어 W3를 나타내며, 전력 측정 윈도우에서 측정된 전력은 전력 측정 윈도우의 총 이득을 결정할 수 있다. 40us에서, 구성요소들의 이득 변화가 종료되고, 자동 이득 제어부(108)는 윈도우의 총 이득을 변화시키기 위해 자동 이득 제어 W1, 자동 이득 제어 W2, 자동 이득 제어 W3 동안에 전력 측정을 수행할 수 있다.
도 3은 일실시예에 따른, 아날로그-디지털 컨버터 출력 전력과 신호 대 잡음비의 관계를 나타내는 그래프이다. 도 3을 살펴보면, 수신기에 수신된 신호의 순간 전력이 가장 낮은 값부터 가장 높은 값으로 변할 때, 자동 이득 제어 출력 전력은 특정 지점, 니포인트(knee-point)까지 선형적으로 변하고, 그 후로는 오목하게 변한다. 신호 대 잡음비는 초저전력 무선 수신기의 안테나에서 수신되는 신호에 기초하여 계산된다. 아날로그-디지털 컨버터의 출력 신호는 성공적인 디모듈레이션 및 디코딩을 위해 적절한 신호 대 잡음비를 가져야 한다.
일실시예에 따르면, 아날로그-디지털 컨버터 출력 신호 전력은 전용 하드웨어 또는 펌웨어를 이용하여 dBm으로 측정될 수 있다. 게다가, 자동 이득 제어부(108)에 의해 달성되는 타겟 전력은 니포인트와 같거나 매우 근접할 수 있다.
도 3으로부터, 두 개의 주요 패턴이 인식될 수 있다. 첫째, 아날로그-디지털 출력 전력은 신호 대 잡음비가 40dB가지 증가함에 따라 선형적으로 변화한다. 둘째, 신호 대 잡음비가 40dB를 초과하면, 아날로그-디지털 출력 전력은 신호 대 잡음비의함수에서 완만한 곡선의 함수를 갖는다. 무선 주파수 집적 칩의 이득의 조정은 두가지 관측에 기초하여 이루어진다. 무선 주파수 집적 칩(102)의 이득의 감소는 두 번째 패턴에 기초하며, 이득의 증가는 첫 번째 패턴에 기초한다.
도 4a 및 도 4b는 일실시예에 따른, 초저전력 무선 수신기에서 자동 이득 제어를 수행하는 방법을 나타내는 흐름도이다.
단계 402에서, 무선 수신기가 활성화될 수 있다. 무선 수신기가 활성화되면, 에너지 검출부(106)는 아날로그-디지털 출력 신호의 변화량을 측정할 수 있다.
단계 404에서, 복수의 연속적인 윈도우를 갖는 아날로그-디지털 출력 신호의 변화량을 계산할 수 있다. 일실시예에 따라, 변화량을 측정하기 위한 연속적인 윈도우의 길이는 4us일 수 있다. 연속적인 윈도우는 변화량 측정에 주로 사용될 수 있다.
단계 406에서, 상기 변화량이 임계값을 초과하는지 결정할 수 있다. 상기 변화량이 임계값을 초과하는 경우, 에너지 검출부(106)의 출력 값은 높아지고 에너지 검출부(106)는 자동 이득 제어부(108)를 활성화시킬 수 있다.
단계 408에서, 자동 이득 제어부(108)를 활성화할 수 있다. 초저전력 무선 수신기에서, 전력 소비를 줄이기 위하여 베이스밴드 집적 칩(104) 내부의 구성요소들은 정보 신호의 존재가 확인되는 경우 활성화될 수 있다. 베이스밴드 집적 칩(104)는 자동 이득 제어부(108), 시간 동기화 모듈, 프레임 동기화 모듈, 디모듈레이터 및 디코더를 포함할 수 있지만, 이에 제한되는 것은 아니다.
단계 410에서, 아날로그-디지털 컨버터 출력 전력을 계산할 수 있다. 무선 주파수 집적 칩 내부의 구성요소의 모든 가변적인 이득은 최고 값에 놓여질 수 있다. 자동 이득 제어부(108)는 효과적인 베이스밴드 디모듈레이션을 수행하기 위해 아날로그-디지털 출력 전력을 바람직한 값으로 설정할 수 있도록 상기 구성요소의 가변적인 이득을 증가시키거나 감소시킬 수 있다.
단계 412에서, 출력 신호의 출력 전력과 타겟 전력의 차이를 계산할 수 있다. 일실시예에 따르면, 타겟 전력을 이용하여, 출력 전력을 양자화할 수 있다. 따라서, 자동 이득 제어부(108)가 활성화되는 한(즉, 구성요소의 이득이 가변적인 경우), 출력 전력을 타겟 전력에 가깝게 유지하기 위해 가변적인 이득을 주기적으로 변경해주어야 한다(저잡음 증폭기(110), 믹서2(114), 및 이득 증폭기(118)). 이상적으로는, 수신된 신호 내에서 변화가 있더라도 총 이득을 변화함에 의해서 타겟 전력을 달성하여야 한다.
모든 가변적인 이득이 최대값이라고 하더라도, 초저전력 무선 수신기의 안테나에서의 낮은 무선 주파수 전력 값으로 인해 타겟 전력이 달성되지 못할 수도 있다는 것을 인식하여야 한다. 예를 들어, 수신된 전력이 -94dBm이고 총 이득이 91dB인 경우, 출력 전력은 -3 dBm 정도 될 것이다. 상기 수치는 베이스밴드 온오프 변조 신호를 디모듈레이팅 하는데 있어서 불충분한 값이다.
단계 414에서, 상기 차이가 타겟 전력의 허용 오차를 초과하는지 결정할 수 있다. 인접 채널 간섭 및 대안 채널 간섭(alternative channel interference)의 헤드룸을 제공하고자 할 때, 타겟 전력이 21dBm인 예시를 고려해보자. 타겟 전력의 허용오차는 자동 이득 제어부(108)가 출력 전력의 약간의 변화에 대하여는 이득을 주기적으로 변경하지 않도록 할 수 있다.
단계 416에서, 상기 결정에 기초하여 이득의 감소를 인식할 수 있다. 출력 전력과 타겟 전력의 차이가 허용 오차를 초과하는 경우, 자동 이득 제어부(108)는 이득의 감소를 인식한다. 일실시예에 따르면, 상기 이득의 감소에 기초하여 무선 주파수 집적 칩의 상기 적어도 하나의 구성 요소의 상기 이득을 조정할 수 있다.
일실시예에 따르면, 이득의 감소를 인식하는 단계는 전력 차이 인터벌과 이득의 감소를 매핑하는 단계를 포함할 수 있다. 이득 백오프 테이블은 전력 차이가 이득의 타겟 전력의 허용 오차를 초과하는 조건 하에서, 전력 차이 인터벌과 이득의 감소를 매핑할 수 있다. 이득 백오프 테이블의 예시는 표 1과 같다.
슬라이딩(sliding) 중간 주파수를 갖는 비간섭성 수신기의 이득 백오프 테이블(backoff table).
출력 전력의 변화량 총 이득의 변화(dB)
( 1.5, 3.0 ] -5
( 3.0, 4.0 ] -15
( 4.0, 4.8 ] -25
( 4.8, 5.5 ] -35
( 5.5, 6.1 ] -40
( 6.1, 6.6 ] -50
( 6.6, 7.0 ] -60
상기 백오프 테이블은 도 3에서의 신호 대 잡음비와 출력 전력의 함수의 역함수에 기초한다. 실제로는, 이득 백오프 테이블은 위상을 교정하는 동안에 오프라인으로 설정될 수 있다. 무선 주파수 집적 칩의 이득의 감소를 인식한 경우, 전체적인 이득을 이득 룩업 테이블을 이용해 조정할 수 있다.
일실시예에 따른, 이득 백오프 테이블은 신호 대 잡음비를 출력 전력과 타겟 전력의 차이인 전력 차이 인터벌에 매핑하여 생성될 수 있다. 이득 백오프 테이블은 출력 전력과 신호 대 잡음비의 그래프에 기초하여 생성될 수 있다. 이득 백오프 테이블을 생성하고 이득의 감소를 인식하기 위해, 그래프는 니포인트 이후로 제한되며 굴곡진 형태를 가지게 된다. 그래프가 니포인트 이후로 제한되면, 신호 대 잡음비 축 상에는 인터벌이 균일하게 나뉘어질 수 있다. 인터벌이 나뉘어지는 경우, 출력 전력에 대해 균일하게 나뉘어진 인터벌을 균일하지 않은 인터벌로 변환하기 위해 역-매핑이 수행될 수 있다. 이에 따라, 신호 대 잡음비 인터벌에 대응하는 전력 차이 인터벌이 획득될 수 있다. 타겟 전력에 관련되는 비균일한 인터벌은 이득의 감소를 계산하기 위해 연산될 수 있다. 타겟 신호 대 잡음비는 출력 전력과 타겟 전력의 차이에 비례할 수 있다. 테이블 상의 각각의 열에 대하여 총 이득의 감소는 타겟 신호 대 잡음비와 수평 축의 인터벌의 중간점 사이의 신호 대 잡음비 차이로 결정될 수 있다.
단계 418에서, 이득의 감소에 기초하여 적어도 하나의 구성요소의 이득을 조정할 수 있다. 일실시예에 따라, 무선 주파수 집적 칩의 적어도 하나의 구성요소의 이득은 현재 양자화된 이득의 합과 상기 인식된 이득의 감소량을 더함으로써 양자화되지 않은 이득을 계산하는 단계를 포함할 수 있다. 양자화되지 않은 이득에 기초하여, 구성요소들의 이득 값들은 이득 룩업 테이블에서 선택될 수 있고, 상기 이득값들은 조정될 수 있다. 일실시예에 따라, 양자화되지 않은 이득은 적어도 하나의 구성요소의 가변적인 이득과 상기 구성 요소의 고정 이득을 더하여 계산할 수 있다.
자동 이득 제어부(108)는 총 양자화된 이득의 고정값에 대한 가변적인 이득 값을 결정하기 위해 이득 룩업 테이블을 이용할 수 있다. 예를 들면, 총 양자화되지 않은 이득 100dB에 대하여, 저잡음 증폭기(110), 믹서 2(114), 및 이득 증폭기(118)의 이득은 각각 21dB, 12dB, 및 34.5dB일 수 있다. 믹서 1(112), 복합 밴드 패스 필터(116), 및 엔벨롭 디텍터(122)의 이득은 9.5dB, 8dB, 및 15dB로 각각 고정될 수 있다. 따라서, 고정된 이득의 누적 값은 32.5dB일 수 있다. 10dB를 한 단계로 하여 30dB부터 100dB까지 변할 때 총 이득 값에 대해 표 2에서 제시하고 있다. 상기 이득을 조정하기 위해, 총 양자화되지 않은 이득과의 절대값의 차이가 가장 작은 열(row)을 선택할 수 있다. 저잡음 증폭기(110), 믹서 2(114) 및 이득 증폭기(118)의 값에 기초하여, 해당 구성요소의 이득은 조정될 수 있다.
자동 이득 제어부(108)가 이용하는 이득 룩업 테이블
Gain in dB
Total LNA MX1 MX2 CBPF PGA QED
30.25 -3 9.5 0 8 0.75 15
40 -3 9.5 0 8 10.5 15
50.5 9 9.5 0 8 9 15
60.25 21 9.5 0 8 6.75 15
70 21 9.5 12 8 4.5 15
80.5 21 9.5 12 8 15 15
총 이득은 누적적인 고정 이득을 가변적인 이득의 모든 가능한 값을 더하여 계산할 수 있다. 이득 룩업 테이블에서, 열(row)은 총 이득의 오름차순으로 분류될 수 있다. 총 이득의 특정한 값은 복수의 구성요소(저잡음 증폭기, 믹서 2, 이득 증폭기)에 대한 가변적인 이득으로 매핑될 수 있다. 총 이득의 어떠한 값은 복수의 가변적인 이득의 값에 매핑될 수 있다. 예를 들면, 총 이득이 46dB일 때, 가변 이득은 다음과 같은 값들을 가질 수 있다.
저전압 증폭기 = -3 dB, 믹서 2 = 0 dB, 이득 증폭기 = 16.5 dB
저전압 증폭기 = -3 dB, 믹서 2 = 12 dB, 이득 증폭기 = 4.5 dB
저전압 증폭기 = 9 dB, 믹서 2 = 0 dB, 이득 증폭기 = 4.5 dB
이러한 문제를 해결하기 위해 "열 분류" 방식이 사용될 수 있는데, 같은 총 이득 값을 갖는 여러 경우에 대한 문제를 해결할 수 있다.
일실시예에 따르면, 잡음 지수를 감소시키기 위해 상기 구성요소에 우선순위를 할당할 수 있다. 또한, 상기 우선순위에 기초하여 구성요소와 관련되는 가변적인 이득을 선택할 수 있다. 위 방식은 가장 앞에 기재된 구성요소(저전압 증폭기)의 가장 높은 값에 대해 우선순위를 할당할 수 있다. 일실시예에 따른, 적어도 하나의 구성요소와 관련된 가변 이득은 각각의 구성요소에 할당된 우선순위에 기초할 수 있다. 우선순위는 잡음 지수를 감소시키기 위해 할당될 수 있다.
일실시예에 따라서, 잡음지수를 최소화하기 위해 가변 이득이 선택되고 분류될 수 있다. 연속된 스테이즈에 대한 총 잡음의 Friis' 방정식은 다음과 같다(저잡음증폭기, 믹서1, 믹서2, 이득 증폭기는 각각 LNA, MX1, MX2, PGA).
Figure 112015092457186-pat00001
따라서, 더 낮은 시스템 잡음 지수를 위해 저잡음 증폭기 이득은 최대값이 되어야 한다. 다음으로, 믹서 2의 이득은 그 최대값이어야 하며, 이는 믹서 2 및 이득 증폭기에도 적용된다. 시스템의 잡음 지수를 감소시키기 위해, 다음과 같이 이득 룩업 테이블의 열을 분류하는 방식을 제공할 수 있다. 먼저, 저잡음 증폭기의 이득을 내림 차순으로 정렬하고, 두 세개의 열이 동일한 저잡음 증폭기의 이득 값을 갖는 경우 믹서2를 내림차순으로 정렬하여 가장 위의 열을 선택할 수 있다.
이득 룩업 테이블에서 총 이득이 76dB인 열을 분류한 표
Gain in dB
Total LNA MX1 MX2 CBPF PGA QED
76 21 9.5 12 8 10.5 15
76 21 9.5 0 8 22.5 15
76 9 9.5 12 8 22.5 15
76 9 9.5 0 8 34.5 15
76 -3 9.5 12 8 34.5 15
단계 420에서, 상기 전력 차이가 허용 오차이 음수값 이하인지 결정할 수 있다. 출력 전력이 타겟 전력보다 작은 경우 자동 이득 제어부(108)는 무선 주파수 집적 칩(102)의 이득 증가시킴으로써 출력 전력을 타겟 전력에 가깝게 유도할 수 있다.
단계 422에서, 상기 차이에 기초하여 이득의 증가를 인식할 수 있다. 전력 차이가 타겟 전력의 허용 오차의 음수값 이하인 경우, 자동 이득 제어부(108)는 무선 주파수 집적 칩의 이득의 증가를 인식할 수 있다. 이득의 증가는 상기 전력 차이에 비례할 수 있다. 인식된 이득의 증가에 기초하여 자동 이득 제어부(108)는 이득 룩업 테이블의 가변적인 이득의 값을 이득 값으로 반환할 수 있다.
단계 424에서, 적어도 하나의 구성요소의 이득을 조정할 수 있다. 총 이득의 증가량 및 이득 룩업 테이블에서 선택된 구성요소들의 이득값에 기초하여 구성 요소의 이득 값들을 조정할 수 있다.
단계 426에서, 위 단계 410부터 424까지를 최대 3번 반복할 수 있다. 구성 요소의 이득은 초저전력 무선 수신기에 수신된 신호에 기초하여 변화할 수 있다. 표 4는 자동 이득 제어부(108)가 이득을 조정하는 구성을 예시적으로 나타낸다.
이득의 조정
자동 이득 제어 윈도우 시간 인터벌 측정된 출력 전력 총 이득(dB) 이득 벡터(dB) 자동 이득 제어의 동작
W1 [16, 24) μs 21.8 103 [21 12 37.5] 이득 변화 없음
W2 [24, 32) μs 24.4 103 [21 12 37.5] 총 이득의 15dB의 감소
W3 [32, 40) μs 11.3 88 [21 12 22.5] 총 이득 9dB 감소
- 앞으로 40 μs - 97 [21 12 31.5] 이득 고정
40dB의 신호 대 잡음비를 갖는 자동 이득 제어부(108)의 동작을 살펴볼 수 있다. 도 2로부터, 자동 이득 제어부(108)가 16us부터 40us까지 활성화됨을 알 수 있고, 3개의 연속적인 전력 측정 윈도우에 해당할 수 있다. 40us 이후에, 자동 이득 제어 출력은 컨버터의 입력과 겹쳐질 수 있다.
도 5에서 나타난 대로, 시스템 파라미터는 서로 다른 신호 대 잡읍비의 자동 이득 제어의 결과를 가져올 수 있다.
자동 이득 제어의 시스템 파라미터
시스템 파라미터 값
모듈레이션 1/1 TOOK
잡음 인터벌 [0, 16] μs
프리앰블 포함 헤더 인터벌 [16, 272] μs
SFD 인터벌 [272, 336] μs
데이터 인터벌 [336, 502] μs
컨버터 출력의 타겟 전력 21 dBm
타겟 전력의 허용 오차 1.5 dB
반복 횟수(윈도우) 3
[16, 24]us에 걸친 첫번째 자동 이득 제어 윈도우 W1에서, 출력 신호의 전력은 21.8dBm이며, 전력 차이는 0.8dBm이고, 이는 허용 오차 1.5dB 내이다. 자동 이득 제어부(108)는 이득을 변화시키지 않고 다음 전력 측정 윈도우로 진행한다.
[24, 32]us에 걸친 두번째 자동 이득 제어 윈도우 W2에서, 출력 신호의 전력은 24.4dBm에 해당한다. 타겟 전력에 관하여, 전력 차이는 3.4dB에 해당하며, 이는 허용 오차를 넘는 수치이다. 표 1의 3번째 열을 살펴볼 때, 총 이득은 15dB만큼 줄어 88dB가 되어야 한다. 이득 룩업 테이블에서, 88dB에는 [저잡음 증폭기, 믹서 2, 이득 증폭기] = [21 12 22.5]dB가 가장 가깝게 매칭된다. 저잡음 증폭기 및 믹서 2 이득이 이미 각각 21dB 및 12dB이므로, 이득 증폭기는 22.5dB까지 감소될 수 있다. 자동 이득 제어부(108)은 다음 전력 측정 윈도우로 진행할 수 있다.
[32, 40]us에 걸친 세번째 자동 이득 제어 윈도우 W3에서, 출력 전력은 11.3 dBm이다. 타겟 전력에 관하여, 전력 차이는 -9.7dB이고 이는 타겟 전력의 허용 오차보다 1.5dB만큼 작은 수치이다. 총 이득은
Figure 112015092457186-pat00002
만큼 증가하여야 한다. 이득 룩업 테이블에서, 97dB에는 [저잡음 증폭기, 믹서 2, 이득 증폭기] = [21, 12, 31.5] dB가 가장 가까운 매칭이다. 따라서, 이득 증폭기의 이득은 31.5까지 증가할 수 있다.
도 5a 및 도 5b는 일실시예에 따른 에너지 검출부(106) 및 자동 이득 제어부(108) 각각의 상태도를 나타낸다. 502(ED_START)에서, 에너지 검출부(106)는 초저전력 무선 수신기가 켜지면 동작을 시작할 수 있다.
도 5a는 에너지 검출부(106)의 상태도를 나타낸다. 504(ED_COMPUTE_VARIANCE)에서, 초저전력 무선 수신기(100)는 on되며, 에너지 검출부(106)는 출력 신호의 변화량을 측정할 수 있다. 복수의 연속적인 윈도우의 상기 차이가 임계값을 초과하는 경우, 에너지 검출부(106)의 출력은 506(ED_HIGH)에서 높은 값을 갖게 된다. 변화량이 임계값 이하인 경우, 에너지 검출부(106)의 출력은 508(ED_LOW)에서 낮은 값을 가지며 에너지 검출부(106)는 출력 신호의 변화량을 계속하여 측정할 수 있다. 510(ED_TRIGGER_AGC)에서, 에너지 검출부(106)는 자동 이득 제어(108)를 작동시킨다. 512(ED_END)에서, 에너지 검출부는 꺼진다(turned off).
도 5b는 자동 이득 제어부(108)의 상태도를 나타낸다. 514(AGC_GAIN_RESET)는 ED_HIGH 입력을 에너지 검출부(106)로부터 수신하기 전까지 최초 상태에 있을 수 있다. 에너지 검출부(106)의 출력이 높아지면, 자동 이득 제어부(106)가 제어하는 이득은 516(AGC_GAIN_UNLOCK)에서 가변적이 된다. 518(AGC_POWER_MEASUREMENT)에서, 자동 이득 제어부(108)는 수신된 신호의 아날로그-컨버터 출력 전력을 측정할 수 있다. 520(AGC_GAIN_CHANGE)에서, 무선 주파수 집적 칩 내부의 구성요소의 이득은 각각의 전력 측정 윈도우의 끝에서 변할 수 있다. 522(AGC_GAIN_LOCK)에서 전력 측정을 최대로 반복한 후에, 구성요소의 이득은 고정될 수 있다. 524(AGC_TRIGGER_DCOC)에서, 자동 이득 제어부는 직류 오프셋 보상부를 작동시킬 수 있다. 526(AGC_TRIGGER_SYNC)에서, 자동 이득 제어부는 베이스밴드 집적 칩(104) 내의 동기화부를 작동시킬 수 있다.
도 6은 시간에 대한 아날로그-디지털 컨버터 입력 신호와 출력 신호를 도시하는 예시적인 그래프를 나타낸다.
도 6으로부터, 자동 이득 제어부(108)가 타겟 전력(21dBm)을 달성함을 알 수 있다. 또한, 자동 이득 제어부(108)는 베이스밴드 디모듈레이션을 위해 신호가 잘리지 않도록 할 수 있다.
도 1에서의 PHY의 동작을 평가하기 위해 Monte Carlo 시뮬레이션이 이용될 수 있다. 측정 메트릭은 패킷 에러율(PER)일 수 있다. 표 6에서는 회귀 시뮬레이션을 위한 시스템 파라미터를 나타낸다.
자동 이득 제어 동작을 나타내는 시스템 파라미터
시스템 파라미터 값
아날로그-디지털 샘플링 주기 3 Msps
칩 속도 1 Mcps
신호 중심 주파수 80 MHz
믹서 1 주기 64 MHz
믹서 2 주기 14.7 MHz
복합 밴드 패스 필터의 중심 주파수 1.3 MHz
데이터 비트의 개수 160
헤더의 확산 인자
(프리앰블preading 포함)		 8
패킷 전 노이즈의 지속시간 16 μs
아날로그-디지털 컨버터의 깊이 8 bits
아날로그-디지털 컨버터 출력의 타겟 전력 21 dBm
타겟 전력 허용 오차 1.5 dB
백색 잡음의 파워 스펙트럼 밀도 -174 dBm/Hz
도 7은 자동 이득 제어부(108)가 활성화 된 경우 모든 데이터 전송 속도(D1부터 D6까지)에서의 슬라이딩 중간 주파수(intermediate frequency, IF) 수신기의 동작을 나타낸다.
표 7은 순방향 오류 정정 및 인터리빙 방식이 적용되지 않는 1% 패킷 에러율에 대한 민감도 값을 나타낸다.
1% 패킷 에러율에 대한 민감도
데이터 전송 속도 베이스밴드 민감도
1/1 TOOK (D1) 13.5 dB
2/4 TOOK (D2) 8 dB
3/8 TOOK (D3) 7 dB
5/32 TOOK (D6) 2.5 dB
도 8은 순방향 오류 정정 및 인터리빙 방식이 적용될 때 패킷 에러율과 베이스밴드 신호 대 잡음비의 관계에 대한 예시적인 그래프이다.
표 8에는 해당하는 민감도가 기재되어 있다.
순방향 오류 정정 및 인터리빙 방식이 적용될 때 디지털 베이스 밴드에서의 민감도
데이터 전송 속도 디지털 베이스밴드에서의 민감도
1/1 TOOK (D1) 9 dB
2/4 TOOK (D2) 4.7 dB
3/8 TOOK (D3) 4.3 dB
5/32 TOOK (D6) 3.3 dB
도 9는 패킷 에러율과 신호 대 간섭비의 관계를 나타내는 예시적인 그래프이다. 도 9는 데이터 전송 속도 D2에서의 인접 채널 간섭 및 대안 채널 간섭 동작을 나타낸다. 패킷 에러율과 신호 대 간섭비의 관계를 통해 인접 채널 간섭 및 대안 채널 간섭 제거율을 결정할 수 있다.
인접 채널 간섭은 의도한 신호의 중심주파수에서 5MHz 차이 나는 간섭으로 정의할 수 있다. 따라서, 중심 주파수가 80MHz인 신호에서, 인접 채널 간섭은 75MHz 또는 85MHz의 인접 채널 간섭을 가질 수 있다. 대안 채널 간섭은 신호의 중심 주파수로부터 10MHz 떨어진 간섭으로 정의할 수 있다. 주어진 데이터 전송 속도 내에서의 신호의 전력에 대한 최대 허용 간섭 전력을 양자화하기 위해, 신호의 전력의 고정값은 수신 민감도보다 3dB 높게 설정될 수 있다. 그러므로, 인접 채널 간섭 또는 대안 채널 간섭 제거율을 결정하기 위해, 신호 대 잡음비는 고정되고 신호 대 간섭비는 패킷 에러율이 1% 미만이 될 때까지 증가할 수 있다. 상기 제거율은 신호 간섭비 값의 음수값으로 정의될 수 있다. 신호 대 잡음비는 20dB를 갖는 것이 바람직하다. 데이터 전송 속도 D6(5/32 TOOK)을 갖는 바람직하지 않은 간섭 신호는 수신 안테나에서 바람직한 신호보다 높은 전력을 갖는다. 신호로부터 -5MHz 떨어진 대안 채널 간섭에 대하여, -5MHz의 차이를 갖는 인접 채널 간섭에 대하여, 인접 채널 간섭의 중심 주파수를 75MHz로 고정하자. 그리고, 패킷 에러율이 1% 미만이 될때까지 신호 대 간섭비를 낮은 값부터 증가시키자. 신호 대 간섭비가 증가할 때 패킷 에러율은 1% 미만이어야 한다. 도면을 살펴보면, 인접 채널 간섭이 75MHz일 때 신호 대 간섭비 -28dB에서 패킷 에러율은 1% 미만이 된다. 이는 75 간섭 중심 주파수 75MHz에서의 제거율이 28dB에 해당한다는 것을 알 수 있고, 비슷하게 85MHz에서의 제거율은 57dB인 것을 알 수 있다. 인접 채널 간섭 제거율을 이러한 값들의 최소값인 28dB로 취하고, 비슷하게 대안 채널 간섭 제거율은 76dB가 될 수 있다. 표 9에 이러한 제거율을 기재하였다.
2/4 TOOK 신호 및 5/32 TOOK 간섭에 대한 제거율
슬라이딩(sliding) 중간 주파수 802.15.4 표준
인접 채널 간섭 제거율 28 0
대안 채널 간섭 제거율 76 20
도 10은 초저전력 무선 수신기에서 자동 이득 제어를 수행하는 방법 및 장치를 구현하는 컴퓨팅 시스템을 나타낸 것이다. 도시된 대로, 컴퓨팅 시스템(1002)은 적어도 하나의 제어부(1006), 산술 연산 장치(1008), 메모리(1011), 스토리지 디바이스(1012), 클락(1014), 복수의 네트워크 디바이스(1016), 및 복수의 입/출력 디바이스(1018)와 함께 탑재된 프로세서(1004)를 포함할 수 있다. 프로세서(1004)는 알고리즘을 수행할 수 있고, 상기 수행을 위해 제어부(1006)로부터 명령을 수신할 수 있다. 또한, 산술 연산 장치(1008)는 알고리즘 수행을 위한 논리적이고 산술적인 동작들을 수행할 수 있다. 전체적인 컴퓨팅 시스템(1002)은 다수의 동종 또는 이종의 코어, 여러 종류의 CPU, 및 가속기 등을 포함할 수 있다. 또한, 복수의 프로세서는 단일 칩 또는 복수의 칩에 놓여질 수 있다. 상기 알고리즘은 메모리(1011) 또는 스토리지 디바이스(1012)에 저장될 수 있다. 프로세서(1004)는 메모리(1010) 또는 스토리지 디바이스(1012)로부터 명령을 읽어와 알고리즘을 수행할 수 있다. 프로세서(1004)는 작업을 동기화하고 클락(1014)으로부터의 타이밍 신호에 기초하여 명령을 수행할 수 있다.
본 발명의 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (20)

  1. 에너지 검출부가 아날로그-디지털 컨버터(Analog to Digital Converter) 출력 신호의 변화량을 계산하는 단계;
    상기 변화량이 임계값을 초과하는 경우, 무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 자동 이득 제어부가 활성화되는 단계;
    상기 자동 이득 제어부가 상기 출력 신호의 출력 전력을 계산하는 단계; 및
    상기 출력 전력과 수신된 신호의 신호 대 잡음비의 관계에 기초하여 상기 적어도 하나의 구성 요소의 상기 이득을 조정하는 단계
    를 포함하고,
    상기 이득을 조정하는 단계는,
    상기 계산된 아날로그-디지털 컨버터의 출력 전력과 타겟 전력의 차이를 계산하는 단계;
    상기 차이가 타겟 전력의 허용 오차(tolerance)를 초과하는지 결정하는 단계;
    상기 결정에 기초하여 상기 이득의 감소를 인식하는 단계; 및
    상기 이득의 감소에 기초하여 상기 적어도 하나의 구성 요소의 상기 이득을 조정하는 단계
    를 포함하는 무선 수신기의 자동 이득 제어를 수행하는 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서
    상기 이득의 감소를 인식하는 단계는
    전력 차이 인터벌과 이득의 감소를 매핑하는 단계를 포함하는 방법
  5. 제4항에 있어서,
    상기 매핑하는 단계는,
    신호 대 잡음비 인터벌에 대응하는 전력 차이 인터벌을 획득하는 단계;
    타겟 신호 대 잡음비에서, 각각의 신호 대 잡음비 인터벌의 중간 값을 빼는 연산을 하는 단계; 및
    상기 연산에 기초하여 상기 차이 인터벌 각각에 대한 이득의 감소를 인식하는 단계;
    를 포함하는 방법.
  6. 에너지 검출부가 아날로그-디지털 컨버터(Analog to Digital Converter) 출력 신호의 변화량을 계산하는 단계;
    상기 변화량이 임계값을 초과하는 경우, 무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 자동 이득 제어부가 활성화되는 단계;
    상기 자동 이득 제어부가 상기 출력 신호의 출력 전력을 계산하는 단계; 및
    상기 출력 전력과 수신된 신호의 신호 대 잡음비의 관계에 기초하여 상기 적어도 하나의 구성 요소의 상기 이득을 조정하는 단계
    를 포함하고,
    상기 이득을 조정하는 단계는,
    상기 계산된 아날로그-디지털 컨버터의 출력 전력과 타겟 전력의 차이를 계산하는 단계;
    상기 차이가 상기 타겟 전력의 허용 오차(tolerance)를 초과하는지 결정하고, 상기 차이에 기초하여 상기 이득의 증가를 인식하는 단계; 및
    상기 이득의 증가에 기초하여 상기 구성 요소의 이득을 조정하는 단계
    를 포함하는 방법.
  7. 에너지 검출부가 아날로그-디지털 컨버터(Analog to Digital Converter) 출력 신호의 변화량을 계산하는 단계;
    상기 변화량이 임계값을 초과하는 경우, 무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 자동 이득 제어부가 활성화되는 단계;
    상기 자동 이득 제어부가 상기 출력 신호의 출력 전력을 계산하는 단계; 및
    상기 출력 전력과 수신된 신호의 신호 대 잡음비의 관계에 기초하여 상기 적어도 하나의 구성 요소의 상기 이득을 조정하는 단계
    를 포함하고,
    상기 적어도 하나의 구성 요소의 이득을 조정하는 단계는,
    현재 양자화된 이득의 합과 인식된 이득의 감소량을 더함으로써 양자화되지 않은 이득을 계산하는 단계
    를 포함하는 방법.
  8. 제7항에 있어서,
    상기 양자화되지 않은 이득을 계산하는 단계는,
    각각의 이득은 적어도 하나의 구성요소의 가변적인 이득과 상기 적어도 하나의 구성 요소의 고정 이득을 더하여 계산되는 단계를 포함하는 방법.
  9. 제8항에 있어서,
    잡음 지수(noise figure)를 감소시키기 위해 상기 구성 요소에 우선순위를 할당하는 단계; 및
    상기 우선순위에 기초하여 상기 구성 요소와 관련되는 가변적인 이득을 선택하는 단계를 더 포함하는 방법.
  10. 제8항에 있어서,
    가변적인 이득을 갖는 상기 구성요소는 저 잡음 증폭기(low noise amplifier), 믹서(mixer), 필터(filter), 프로그래머블 이득 증폭기(programmable gain amplifier), 및 포락선 검출기(envelope detector) 중 적어도 하나에 연관되는 방법.
  11. 아날로그-디지털 컨버터의 출력 신호의 변화량을 계산하고, 상기 변화량이 임계값을 초과하는 경우, 자동 이득 제어부를 활성화하는 에너지 검출부; 및
    무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 활성화되는 자동 이득 제어부
    를 포함하고,
    상기 자동 이득 제어부는,
    상기 출력 신호의 출력 전력을 계산하고, 상기 출력 전력과 수신된 신호의 신호 대 잡음비의 관계에 기초하여 상기 적어도 하나의 구성요소의 상기 이득을 조정하고,
    상기 자동 이득 제어부는,
    상기 적어도 하나의 구성요소의 상기 이득을 조정하기 위해서,
    상기 아날로그-디지털 컨버터의 출력 전력과 타겟 전력의 차이를 계산하고,
    상기 차이가 상기 타겟 전력의 허용 오차를 초과하는지 결정하고,
    상기 결정에 기초하여 이득의 감소를 인식하고,
    상기 이득의 감소에 기초하여 상기 적어도 하나의 구성 요소의 상기 이득을 조정하는
    무선 수신기.
  12. 삭제
  13. 삭제
  14. 제11항에 있어서
    상기 자동 이득 제어부는,
    차이 인터벌와 이득의 감소를 매핑함하여 상기 이득의 감소를 인식하는,
    무선 수신기.
  15. 제14항에 있어서,
    상기 자동 이득 제어부는,
    신호 대 잡음비 인터벌에 대응하는 차이 인터벌을 획득하고,
    타겟 신호 대 잡음비에서, 각각의 신호 대 잡음비 인터벌의 중간 값을 빼는 연산을 하고,
    상기 연산에 기초하여 상기 차이 인터벌 각각에 대한 이득의 감소를 인식하는
    무선 수신기.
  16. 아날로그-디지털 컨버터의 출력 신호의 변화량을 계산하고, 상기 변화량이 임계값을 초과하는 경우, 자동 이득 제어부를 활성화하는 에너지 검출부; 및
    무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 활성화되는 자동 이득 제어부
    를 포함하고,
    상기 자동 이득 제어부는,
    상기 출력 신호의 출력 전력을 계산하고, 상기 출력 전력과 수신된 신호의 신호 대 잡음비의 관계에 기초하여 상기 적어도 하나의 구성요소의 상기 이득을 조정하고,
    상기 자동 이득 제어부는,
    상기 적어도 하나의 구성요소의 상기 이득을 조정하기 위해서,
    상기 아날로그-디지털 컨버터의 출력 전력과 타겟 전력의 차이를 계산하고,
    상기 차이가 상기 타겟 전력의 허용 오차(tolerance)를 초과하는지 결정하고, 상기 차이에 기반하여 이득의 증가를 인식하고,
    상기 이득의 증가에 기초하여 상기 구성 요소의 이득을 조정하는
    무선 수신기.
  17. 아날로그-디지털 컨버터의 출력 신호의 변화량을 계산하고, 상기 변화량이 임계값을 초과하는 경우, 자동 이득 제어부를 활성화하는 에너지 검출부; 및
    무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 활성화되는 자동 이득 제어부
    를 포함하고,
    상기 자동 이득 제어부는,
    상기 출력 신호의 출력 전력을 계산하고, 상기 출력 전력과 수신된 신호의 신호 대 잡음비의 관계에 기초하여 상기 적어도 하나의 구성요소의 상기 이득을 조정하고,
    상기 자동 이득 제어부는,
    상기 적어도 하나의 구성요소의 상기 이득을 조정하기 위해서,
    현재 양자화된 이득의 합과 인식된 이득의 감소량을 더함으로써 양자화되지 않은 이득을 계산하는
    무선 수신기.
  18. 제17항에 있어서,
    상기 자동 이득 제어부는,
    상기 적어도 하나의 구성요소의 가변적인 이득과 상기 적어도 하나의 구성 요소의 고정 이득을 더하여 양자화 되지 않은 이득을 계산하는
    무선 수신기.
  19. 제18항에 있어서,
    상기 자동 이득 제어부는,
    잡음 지수(noise figure)를 감소시키기 위해 상기 구성 요소에 우선 순위를 할당하고,
    상기 우선 순위에 기초하여 상기 구성 요소와 관련되는 가변적인 이득을 선택하는
    무선 수신기.
  20. 컴퓨터로 판독 가능한 기록매체에 기록된, 컴퓨터로 수행 가능한 프로그램 코드를 포함하는 컴퓨터 프로그램에 있어서,
    에너지 검출부가 아날로그-디지털 컨버터의 출력 신호의 변화량을 계산하는 단계;
    상기 변화량이 임계값을 초과하는 경우, 무선 주파수 집적 칩의 적어도 하나의 구성 요소의 이득을 조정하도록 자동 이득 제어부가 활성화되는 단계;
    상기 자동 이득 제어부가 상기 출력 신호의 출력 전력을 계산하는 단계; 및
    상기 출력 전력과 수신된 신호의 신호 대 잡음비의 관계에 기초하여 상기 적어도 하나의 구성 요소의 상기 이득을 조정하는 단계를 수행하고,
    상기 이득을 조정하는 단계는,
    상기 계산된 아날로그-디지털 컨버터의 출력 전력과 타겟 전력의 차이를 계산하는 단계;
    상기 차이가 타겟 전력의 허용 오차(tolerance)를 초과하는지 결정하는 단계;
    상기 결정에 기초하여 상기 이득의 감소를 인식하는 단계; 및
    상기 이득의 감소에 기초하여 상기 적어도 하나의 구성 요소의 상기 이득을 조정하는 단계
    를 포함하는
    컴퓨터로 판독 가능한 기록매체에 기록된, 컴퓨터로 수행 가능한 프로그램 코드를 포함하는 컴퓨터 프로그램.
KR1020150134101A 2015-02-16 2015-09-22 무선 수신기 자동 이득 제어 장치 및 방법 KR102369411B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/044,398 US9800279B2 (en) 2015-02-16 2016-02-16 Method and apparatus for automatic gain control in wireless receiver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN754CH2015 2015-02-16
IN0754/CHE/2015 2015-02-16

Publications (2)

Publication Number Publication Date
KR20160100790A KR20160100790A (ko) 2016-08-24
KR102369411B1 true KR102369411B1 (ko) 2022-03-03

Family

ID=80818551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134101A KR102369411B1 (ko) 2015-02-16 2015-09-22 무선 수신기 자동 이득 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102369411B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599805B (zh) * 2018-07-06 2020-09-18 航天恒星科技有限公司 一种基于基带射频一体化设计的前向通信电路
KR102267079B1 (ko) * 2020-11-19 2021-06-18 (주)캐스트윈 무선통신 가로채기 기능을 갖는 무선통신 보조 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163979A1 (en) * 2001-05-01 2002-11-07 Tantivy Communictions, Inc. Narrowband gain control of receiver with digital post filtering
US20060034401A1 (en) * 2004-08-10 2006-02-16 Samsung Electronics Co., Ltd. Apparatus and method for controlling a digital automatic gain controller in an orthogonal frequency division multiple access communication system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163979A1 (en) * 2001-05-01 2002-11-07 Tantivy Communictions, Inc. Narrowband gain control of receiver with digital post filtering
US20060034401A1 (en) * 2004-08-10 2006-02-16 Samsung Electronics Co., Ltd. Apparatus and method for controlling a digital automatic gain controller in an orthogonal frequency division multiple access communication system

Also Published As

Publication number Publication date
KR20160100790A (ko) 2016-08-24

Similar Documents

Publication Publication Date Title
JP5746979B2 (ja) 帯域幅及び遅延広がりに基づく自動利得制御
US6993291B2 (en) Method and apparatus for continuously controlling the dynamic range from an analog-to-digital converter
US7668523B2 (en) Adaptive AGC in a wireless network receiver
US8103301B2 (en) Dynamic noise floors in a wireless device
US8000302B2 (en) Adaptive multi-channel modem
US7929650B2 (en) AGC for narrowband receivers
JP3528727B2 (ja) 受信電力計算回路及びそれを用いた受信機
US9800279B2 (en) Method and apparatus for automatic gain control in wireless receiver
EP1130797A2 (en) Base station apparatus, mobile communication system, and method of controlling transmission power
US9762271B2 (en) Method for adjusting lo frequencies in receiver and associated receiver
US20100073080A1 (en) Automatic gain control circuit and method for automatic gain control
WO2011100920A2 (zh) 无线接收机中自动增益调整的方法及装置
CN104703272A (zh) 一种适用于ofdm系统的自动增益控制方法
KR20010072319A (ko) 통신 장치 및 방법
KR102369411B1 (ko) 무선 수신기 자동 이득 제어 장치 및 방법
KR100956667B1 (ko) 트랜스시버 디바이스에 대한 디지털 자동 이득 제어
JP5389934B2 (ja) 無線レシーバの利得を制御する方法および装置
CN106559866B (zh) 一种自动增益控制方法及系统
KR101643952B1 (ko) 이동 통신 시스템에서 채널 추정 장치 및 방법
US11405813B2 (en) Radio link monitoring (RLM) procedures in new radio unlicensed bands (NR-U)
JP4515481B2 (ja) デジタル通信システムにおける量子化装置及び方法
WO2003092178A1 (en) Dynamic noise floors in a wireless device
JP4148813B2 (ja) 受信回路およびこれを用いた移動無線受信機
US8976840B2 (en) Radio receiver for detecting an additive white Gaussian noise channel
Gore et al. AGC and DCOC algorithms for sliding IF non-coherent ULP wireless receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right