JP2012506091A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012506091A5 JP2012506091A5 JP2011532106A JP2011532106A JP2012506091A5 JP 2012506091 A5 JP2012506091 A5 JP 2012506091A5 JP 2011532106 A JP2011532106 A JP 2011532106A JP 2011532106 A JP2011532106 A JP 2011532106A JP 2012506091 A5 JP2012506091 A5 JP 2012506091A5
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt request
- processor
- request
- identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 claims 18
- 230000000875 corresponding Effects 0.000 claims 12
- 230000005540 biological transmission Effects 0.000 claims 1
Claims (18)
- データ処理システムであって、
プロセッサと;
前記プロセッサに接続された割込コントローラと
を備え、
前記割込コントローラは、割込ソースから割込要求を受信し、前記割込要求に優先権を割り当て、割込ベクトルを前記割込要求に割り当て、前記割込要求の状態をペンディング状態に設定するように構成され、
前記割込コントローラはさらに、前記プロセッサのためのペンディング状態の他の割込要求と比較して、前記割込要求が最優先割込要求である場合に、前記プロセッサに、前記割込要求と、前記割込要求に対応する割込識別子と、前記割込要求に対応する前記割込ベクトルとを提供するように構成され、
前記プロセッサは、前記割込要求を受入れると、前記割込コントローラに、前記割込要求に対応する割込承認と、前記割込要求に対応する前記割込識別子とを送信するように構成されることを特徴とする、データ処理システム。 - 前記割込コントローラは、非同期インターフェースを介して前記プロセッサに接続され、
前記非同期インターフェースは、前記割込要求と、前記割込識別子と、前記割込ベクトルと、前記割込承認とを提供するように構成される、
請求項1記載のデータ処理システム。 - 前記プロセッサは、前記割込要求を受入れる場合には、割込取得/非取得表示子をアサートすることによって、前記プロセッサが前記割込要求を受入れたことを表示し、
前記割込取得/非取得表示子は、前記プロセッサから前記割込コントローラに送信される、
請求項1記載のデータ処理システム。 - 前記プロセッサは、前記割込要求を受入れない場合には、前記割込取得/非取得表示子をネゲートすることによって、前記プロセッサが前記割込要求を受入れないことを表示する、
請求項3記載のデータ処理システム。 - 前記割込要求が前記最優先割込要求の場合に、前記割込コントローラは、前記割込識別子を生成し、且つ前記割込識別子を未処理割込要求キューに格納する、
請求項1記載のデータ処理システム。 - 前記割込要求が前記最優先割込要求の場合に、前記割込コントローラは、前記割込ソースに対応するソース識別子を、前記未処理割込要求キュー内に格納することを特徴とする、
請求項5記載のデータ処理システム。 - 前記割込コントローラは、前記プロセッサから前記割込承認と前記割込識別子とを受信すると、前記割込識別子を使用することによって、前記割込識別子に一致する、前記未処理割込要求キュー内の一致エントリを特定する、
請求項5記載のデータ処理システム。 - 前記割込コントローラは、前記プロセッサから前記割込承認と前記割込識別子を受信すると、状態更新表示子を提供することによって、前記ペンディング状態を実行中状態に変更する、
請求項7記載のデータ処理システム。 - 前記割込コントローラは、第1クロックに従って動作し、
前記プロセッサは、第2クロックに従って動作し、
前記第1クロックは、前記第2クロックに対する任意の位相と周波数の関係を有する、
請求項1記載のデータ処理システム。 - プロセッサを有するデータ処理システム内の処理方法であり、
前記プロセッサに、割込要求と、前記割込要求に対応する割込識別子と、前記割込要求に対応する割込ベクトルとを送信するステップと;
前記プロセッサが前記割込要求を受入れる場合に、前記プロセッサから、前記割込要求と前記割込識別子とに応じる割込承認を受信するステップと;
前記プロセッサから割込取得/非取得表示子を受信するステップと
を有し、
前記プロセッサは、前記割込取得/非取得表示子をアサートすることによって、前記プロセッサが前記割込要求を受入れたことを表示し、
前記プロセッサは、前記割込取得/非取得表示をネゲートすることによって、前記割込要求を受入れなかったことを表示する、プロセッサを有するデータ処理システム内の処理方法。 - 前記プロセッサに送信する前に、前記処理方法はさらに、
割込ソースから、前記割込要求を受信するステップと;
前記割込要求に、優先権と前記割込ベクトルとを割り当てるステップと;
前記割込要求の状態を、ペンディング状態に設定するステップと;
前記プロセッサへのペンディング状態の複数の前記割込要求をソートすることによって、最優先割込要求を識別するステップと
を有し、
前記割込要求が最優先割込要求として識別された時に、前記プロセッサへの送信は実行される、
請求項10記載の処理方法。 - 前記処理方法はさらに、前記割込要求が前記最優先割込要求として識別された時に、前記割込識別子を生成し、且つ未処理割込要求キューの第1エントリに前記割込識別子を格納するステップを有する、
請求項11記載の処理方法。 - 前記処理方法はさらに、前記割込要求が前記最優先割込要求として識別された時に、前記割込ソースに対応するソース識別子を、前記第1エントリに格納するステップを有する、
請求項12記載の処理方法。 - 前記処理方法はさらに、前記プロセッサから前記割込承認と前記割込識別子とを受信した後、前記割込識別子を使用することによって、前記割込識別子に一致する、前記未処理割込要求キュー内の一致エントリを特定するステップを有する、
請求項12記載の処理方法。 - 前記処理方法はさらに、前記一致エントリが特定された時に、前記割込要求の前記ペンディング状態を実行中状態に変更し、且つ前記一致エントリを前記未処理割込要求キューから除去するステップを有する、
請求項14記載の処理方法。 - プロセッサを有するデータ処理システム内の処理方法であり、
第1割込ソースから第1割込要求を受信するステップと;
前記第1割込要求の状態をペンディング状態に設定するステップと;
前記第1割込要求に対応する第1割込要求識別子を生成するステップと;
前記第1割込要求識別子を、未処理割込要求キューに格納するステップと;
前記プロセッサに、前記第1割込要求と、前記第1割込要求識別子と、前記第1割込要求に対応する第1割込ベクトルとを提供するステップと;
前記プロセッサが前記第1割込要求を受入れた時に、前記第1割込要求と前記第1割込要求識別子とに対応する第1割込承認を、前記プロセッサから受信するステップと
を有する、プロセッサを有するデータ処理システム内の処理方法。 - 前記処理方法はさらに、
前記プロセッサから前記第1割込承認と前記第1割込要求識別子とを受信後に、前記第1割込要求識別子に一致する、前記未処理割込要求キュー内の一致エントリを特定するために、前記第1割込要求識別子を使用するステップと;
前記一致エントリが特定された時、前記ペンディング状態を実行中状態に変更するステップと
を有する、
請求項16記載の処理方法。 - 前記処理方法はさらに、プロセッサからの受信前に、
第2割込ソースから、第2割込要求を受信するステップと;
前記第2割込要求の状態をペンディング状態に設定するステップと
を有し、
前記第2割込要求が前記第1割込要求よりも優先する場合に、前記処理方法はさらに、
前記第2割込要求に応じる第2割込要求識別子を生成するステップと;
前記第2割込要求を、前記未処理割込要求キューに格納するステップと;
前記第2割込要求と、前記第2割込要求識別子と、前記第2割込要求に応じる第2割込ベクトルとを、前記プロセッサに提供するステップと
を有する、
請求項16に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/250,682 | 2008-10-14 | ||
US12/250,682 US7849247B2 (en) | 2008-10-14 | 2008-10-14 | Interrupt controller for accelerated interrupt handling in a data processing system and method thereof |
PCT/US2009/054850 WO2010044954A1 (en) | 2008-10-14 | 2009-08-25 | Interrupt acknowledgment in a data processing system |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012506091A JP2012506091A (ja) | 2012-03-08 |
JP2012506091A5 true JP2012506091A5 (ja) | 2012-09-27 |
JP5500741B2 JP5500741B2 (ja) | 2014-05-21 |
Family
ID=42099921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011532106A Expired - Fee Related JP5500741B2 (ja) | 2008-10-14 | 2009-08-25 | データ処理システムにおける割込承認 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7849247B2 (ja) |
EP (1) | EP2340480A4 (ja) |
JP (1) | JP5500741B2 (ja) |
WO (1) | WO2010044954A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5322567B2 (ja) * | 2008-10-02 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | データ処理システム及び半導体集積回路 |
US8055827B2 (en) * | 2009-01-26 | 2011-11-08 | Advanced Micro Devices, Inc. | Guest interrupt controllers for each processor to aid interrupt virtualization |
TWI460007B (zh) | 2009-04-13 | 2014-11-11 | Entegris Inc | 多孔複合薄膜 |
US8458386B2 (en) | 2010-12-07 | 2013-06-04 | Apple Inc. | Atomic interrupt masking in an interrupt controller to prevent delivery of same interrupt vector for consecutive interrupt acknowledgements |
US8959270B2 (en) | 2010-12-07 | 2015-02-17 | Apple Inc. | Interrupt distribution scheme |
US8972642B2 (en) | 2011-10-04 | 2015-03-03 | Qualcomm Incorporated | Low latency two-level interrupt controller interface to multi-threaded processor |
US9229884B2 (en) | 2012-04-30 | 2016-01-05 | Freescale Semiconductor, Inc. | Virtualized instruction extensions for system partitioning |
US9152587B2 (en) | 2012-05-31 | 2015-10-06 | Freescale Semiconductor, Inc. | Virtualized interrupt delay mechanism |
US9442870B2 (en) | 2012-08-09 | 2016-09-13 | Freescale Semiconductor, Inc. | Interrupt priority management using partition-based priority blocking processor registers |
US9436626B2 (en) | 2012-08-09 | 2016-09-06 | Freescale Semiconductor, Inc. | Processor interrupt interface with interrupt partitioning and virtualization enhancements |
JP6079065B2 (ja) | 2012-08-31 | 2017-02-15 | 富士通株式会社 | 情報処理装置,処理方法及びプログラム |
FR2996935B1 (fr) * | 2012-10-16 | 2016-01-15 | Bull Sas | Procede et dispositif de traitement d'interruptions dans un systeme multiprocesseur |
US9009368B2 (en) | 2012-10-23 | 2015-04-14 | Advanced Micro Devices, Inc. | Interrupt latency performance counters |
FR3089322B1 (fr) * | 2018-11-29 | 2020-12-18 | St Microelectronics Rousset | Gestion des restrictions d’accès au sein d’un système sur puce |
TWI764082B (zh) | 2019-02-14 | 2022-05-11 | 美商萬國商業機器公司 | 用於經引導中斷虛擬化之中斷信號之方法、電腦系統及電腦程式產品 |
TWI727607B (zh) | 2019-02-14 | 2021-05-11 | 美商萬國商業機器公司 | 用於具有中斷表之經引導中斷虛擬化之方法、電腦系統及電腦程式產品 |
TWI759677B (zh) | 2019-02-14 | 2022-04-01 | 美商萬國商業機器公司 | 用於具有回退之經引導中斷虛擬化之方法、電腦系統及電腦程式產品 |
WO2020164935A1 (en) | 2019-02-14 | 2020-08-20 | International Business Machines Corporation | Directed interrupt virtualization with running indicator |
JP7459119B2 (ja) | 2019-02-14 | 2024-04-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 割り込みテーブルを使用したマルチレベルの仮想化のための有向割り込み方法、システム、プログラム |
WO2020164818A1 (en) | 2019-02-14 | 2020-08-20 | International Business Machines Corporation | Directed interrupt for multilevel virtualization |
CN113454590A (zh) | 2019-02-14 | 2021-09-28 | 国际商业机器公司 | 定向中断虚拟化 |
CN112559403B (zh) * | 2019-09-25 | 2024-05-03 | 阿里巴巴集团控股有限公司 | 一种处理器及其中的中断控制器 |
US11630789B2 (en) * | 2020-09-11 | 2023-04-18 | Apple Inc. | Scalable interrupts |
US11803471B2 (en) | 2021-08-23 | 2023-10-31 | Apple Inc. | Scalable system on a chip |
TWI835614B (zh) * | 2023-01-10 | 2024-03-11 | 聯發科技股份有限公司 | 控制器積體電路、主機裝置及其存儲裝置的控制方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6182260A (ja) * | 1984-09-05 | 1986-04-25 | Fujitsu Ltd | 入出力割込み制御方式 |
JPH07262023A (ja) * | 1994-03-23 | 1995-10-13 | Fujitsu Ltd | 割込制御方式 |
US6002877A (en) * | 1994-03-23 | 1999-12-14 | Fujitsu Limited | Interrupt control method for controlling an interrupt from a peripheral device to a processor |
US5905898A (en) * | 1994-05-31 | 1999-05-18 | Advanced Micro Devices, Inc. | Apparatus and method for storing interrupt source information in an interrupt controller based upon interrupt priority |
EP0685798B1 (en) | 1994-05-31 | 2003-07-16 | Advanced Micro Devices, Inc. | Interrupt controllers in symmetrical multiprocessing systems |
US5721931A (en) * | 1995-03-21 | 1998-02-24 | Advanced Micro Devices | Multiprocessing system employing an adaptive interrupt mapping mechanism and method |
US5765195A (en) * | 1995-12-08 | 1998-06-09 | Ncr Corporation | Method for distributing interprocessor interrupt requests via cache memory coherency mechanisms |
US5848279A (en) * | 1996-12-27 | 1998-12-08 | Intel Corporation | Mechanism for delivering interrupt messages |
US5968159A (en) * | 1997-09-12 | 1999-10-19 | Infineon Technologies Corporation | Interrupt system with fast response time |
US6356354B1 (en) * | 1998-09-18 | 2002-03-12 | Hewlett-Packard Co. | System having an arithmetic-logic circuit for determining the maximum or minimum of a plurality of codes |
US6889279B2 (en) * | 2000-12-11 | 2005-05-03 | Cadence Design Systems, Inc. | Pre-stored vector interrupt handling system and method |
US6880030B2 (en) * | 2000-12-13 | 2005-04-12 | Wind River Systems, Inc. | Unified exception handling for hierarchical multi-interrupt architectures |
US6813665B2 (en) * | 2001-09-21 | 2004-11-02 | Intel Corporation | Interrupt method, system and medium |
JP2003281112A (ja) * | 2002-03-25 | 2003-10-03 | Fujitsu Ltd | マルチプロセッサシステム |
US7350005B2 (en) * | 2003-05-23 | 2008-03-25 | Arm Limited | Handling interrupts in a system having multiple data processing units |
US7552236B2 (en) * | 2005-07-14 | 2009-06-23 | International Business Machines Corporation | Routing interrupts in a multi-node system |
JP4817834B2 (ja) * | 2005-12-19 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 割り込み制御装置及び割り込み制御方法 |
US7424563B2 (en) * | 2006-02-24 | 2008-09-09 | Qualcomm Incorporated | Two-level interrupt service routine |
US7873770B2 (en) * | 2006-11-13 | 2011-01-18 | Globalfoundries Inc. | Filtering and remapping interrupts |
US7685347B2 (en) * | 2007-12-11 | 2010-03-23 | Xilinx, Inc. | Interrupt controller for invoking service routines with associated priorities |
-
2008
- 2008-10-14 US US12/250,682 patent/US7849247B2/en not_active Expired - Fee Related
-
2009
- 2009-08-25 EP EP09820959A patent/EP2340480A4/en not_active Withdrawn
- 2009-08-25 WO PCT/US2009/054850 patent/WO2010044954A1/en active Application Filing
- 2009-08-25 JP JP2011532106A patent/JP5500741B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012506091A5 (ja) | ||
JP2018092577A5 (ja) | ||
CA2794339A1 (en) | Transfer of user data between logical data sites | |
EP2500817A3 (en) | Information processing apparatus, information processing system and device linkage method | |
MX2014001194A (es) | Sistema y metodo para proveer audio para una nota requerida utilizando una memoria cache de procesamiento. | |
WO2013025428A3 (en) | Prescription of electronic resources based on observational assessments | |
WO2012050747A3 (en) | System and method to balance servers based on server load status | |
RU2016104900A (ru) | Устройство обработки информации, способ обработки информации и система обработки информации | |
WO2013016385A3 (en) | Multi-core shared page miss handler | |
IN2014KN01388A (ja) | ||
IN2012DN02567A (ja) | ||
WO2011114090A3 (en) | Requests and data handling in a bus architecture | |
GB2513690A (en) | Starting a process | |
WO2014048349A1 (zh) | 一种传输数据的方法和设备 | |
WO2012011745A3 (en) | Apparatus and method for transmitting and receiving remote user interface data in a remote user interface system | |
BR112015000269A2 (pt) | método e dispositivo para a transmissão de imagem | |
EP2800393A3 (en) | Image transmitting apparatus, image receiving apparatus, and control methods thereof | |
EP2650773A3 (en) | Data processing system with out of order transfer | |
JP2016012188A5 (ja) | 画像形成システム | |
JP2010200034A5 (ja) | ||
JP2008005060A5 (ja) | ||
EP2538335A3 (en) | Apparatus and method for sharing i/o device | |
RU2015146594A (ru) | Способ идентификации типа операционной системы и устройство USB | |
WO2013109234A3 (en) | Method to accelerate message signaled interrupt processing | |
EP2333670A3 (en) | Processor and method of control of processor |