JP2012256643A - 相変化メモリ及び相変化メモリの製造方法 - Google Patents

相変化メモリ及び相変化メモリの製造方法 Download PDF

Info

Publication number
JP2012256643A
JP2012256643A JP2011127522A JP2011127522A JP2012256643A JP 2012256643 A JP2012256643 A JP 2012256643A JP 2011127522 A JP2011127522 A JP 2011127522A JP 2011127522 A JP2011127522 A JP 2011127522A JP 2012256643 A JP2012256643 A JP 2012256643A
Authority
JP
Japan
Prior art keywords
phase change
electrode
pole
opening
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011127522A
Other languages
English (en)
Inventor
Hajime Nakabayashi
肇 中林
Kenichi Koyama
賢一 小山
Yoshihiro Hirota
良浩 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011127522A priority Critical patent/JP2012256643A/ja
Priority to TW101118873A priority patent/TW201314980A/zh
Priority to US13/487,826 priority patent/US8687405B2/en
Priority to KR1020120060317A priority patent/KR20120136295A/ko
Publication of JP2012256643A publication Critical patent/JP2012256643A/ja
Priority to US14/177,858 priority patent/US20140162428A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】信頼性の高い相変化メモリを低コストで提供する。
【解決手段】基板上に形成された絶縁膜と、前記絶縁膜内に設けられた一方の極の電極層及び他方の極の電極層と、前記絶縁膜の上部に設けられた底部が略正方形または略長方形の形状となる開口部と、前記開口部の底部の各々の辺に沿って前記基板面と略平行な面に形成された相変化部と、前記開口部の底部の４隅のうち、対向する２つの隅において前記相変化部と各々接続される一方の極の接続電極と、他の対向する２つの隅において前記相変化部と各々接続される他方の極の接続電極と、を有し、前記一方の極の接続電極は、前記一方の極の電極層と接続されているダイオード部と前記相変化部とを各々接続するものであって、前記他方の極の接続電極は、前記相変化部と前記他方の極の電極層とを各々接続するものであることを特徴とする相変化メモリを提供することにより上記課題を解決する。
【選択図】 図１７

Description

本発明は、相変化メモリ及び相変化メモリの製造方法に関する。
現在、記憶媒体としては半導体メモリ、磁気記憶媒体、光ディスク等が存在している。特に、半導体メモリは小型で電気的に高速で読出しや書込を行なうことができるという特徴を有している。
このような半導体メモリ等の記憶媒体では、大容量化等の要望から１つのメモリセルを縮小化することが求められているが、１つのメモリセルは所定の数のトランジスタを必要とし、また、製造工程においては回折限界等より加工することのできる寸法の限界を有しているため、メモリセルの縮小化には限界を有している。
このため、特許文献１には、１つのメモリセルの大きさをより小さくすることのできる相変化材料を用いた相変化メモリが開示されている。この相変化メモリは、相変化材料が、結晶状態とアモルファス状態とにおいて抵抗率が大きく異なるという現象に基づくものであり、この現象をメモリとして利用したものである。
米国特許第７６４６６３０号明細書
ところで、特許文献１では、相変化メモリにおいては、小型化のため相変化材料からなる相変化部を基板面に対し垂直方向に形成したものが開示されている。しかしながら、このような相変化部を形成するためには、基板面に対し垂直方向に開口部を形成し、この開口部に相変化材料を埋め込む必要がある。このため、スパッタリング等の成膜方法を用いることができず、成膜方法が限定され高価な装置を用いる必要があり、また、有機金属材料を原料として用いた場合、形成された相変化部に有機金属材料に含まれるＣ（炭素）等が不純物として混入するため、信頼性が低下するといった問題点を有している。
更には、形成された開口部の開口が狭く奥行きが長い場合には、３元または４元の化合物からなる相変化材料を欠陥等のない状態で均一に形成することは困難である。
本発明は、上記に鑑みてなされたものであり、信頼性の高い相変化メモリを低コストで提供することを目的とするものである。
本発明は、基板上に形成された絶縁膜と、前記絶縁膜内に設けられた一方の極の電極層及び他方の極の電極層と、前記絶縁膜の上部に設けられた底部が略正方形または略長方形の形状となる開口部と、前記開口部の底部の各々の辺に沿って前記基板面と略平行な面に形成された相変化部と、前記開口部の底部の４隅のうち、対向する２つの隅において前記相変化部と各々接続される一方の極の接続電極と、他の対向する２つの隅において前記相変化部と各々接続される他方の極の接続電極と、を有し、前記一方の極の接続電極は、前記一方の極の電極層と接続されているダイオード部と前記相変化部とを各々接続するものであって、前記他方の極の接続電極は、前記相変化部と前記他方の極の電極層とを各々接続するものであることを特徴とする。
また、本発明は、前記一方の極の接続電極は、前記絶縁膜内において前記基板面に対し垂直方向に形成されており、前記他方の極の接続電極は、前記絶縁膜内において前記基板面に対し垂直方向に形成されていることを特徴とする。
また、本発明は、前記一方の極の電極層と前記他方の極の電極層は、前記絶縁膜内において前記基板面より異なる位置に形成されており、前記一方の極の電極層の伸びる方向と前記他方の極の電極層の伸びる方向とは、前記基板面に投影した面上において直交するものであることを特徴とする。
また、本発明は、前記開口部の底部の各々の辺は、前記一方の極の電極層の伸びる方向及び前記他方の極の電極層の伸びる方向に対し、約４５°の角度となるように形成されていることを特徴とする。
また、本発明は、前記相変化部は、ＧｅＳｂＴｅまたはＡｇＩｎＳｂＴｅにより形成されているものであることを特徴とする。
また、本発明は、前記一方の極の接続電極及び前記他方の極の接続電極の一部は、筒状に形成されていることを特徴とする。
また、本発明は、絶縁膜に略正方形または略長方形状の開口部を形成する工程と、前記開口部及び前記絶縁膜上に相変化膜を成膜する工程と、前記相変化膜をエッチバックし、前記開口部の底面の辺に沿って相変化部を形成する工程と、を有し、前記開口部の４隅には、一方の極の電極と他方の極の電極が各々２つずつ露出しており、前記相変化部は前記開口部の４隅において、前記一方の極の電極または前記他方の極の電極と接続されているものであることを特徴とする。
また、本発明は、基板上に形成された絶縁膜上に一方の極の電極層及びダイオード層を形成する工程と、前記一方の極の電極層を覆う絶縁膜を形成し、前記一方の極の電極層を覆う絶縁膜上に他方の極の電極層を形成する工程と、前記他方の極の電極層を覆う絶縁膜を形成し、更に、前記ダイオード層と接続される一方の極の接続電極を形成し、前記他方の極の電極層と接続される他方の極の接続電極を形成する工程と、前記略正方形または、前記略長方形の形状で形成された開口部を有する絶縁膜を形成する工程と、前記開口部の形成されている面に相変化膜を形成する工程と、前記相変化膜をエッチバックし、前記開口部の底面の辺に沿って相変化部を形成する工程と、を有し、前記開口部の底面の４隅において、前記一方の極の接続電極の一部及び前記他方の極の接続電極の一部と、前記相変化部とが接続されているものであることを特徴とする。
また、本発明は、前記一方の極の接続電極及び前記他方の極の接続電極を形成する工程の後、前記一方の極の接続電極及び前記他方の極の接続電極をエッチバックする工程と、前記エッチバックした後、導電部となる膜を形成する工程と、前記導電部上に、絶縁膜を形成する工程と、前記絶縁膜及び前記導電部となる膜を研磨する工程と、を有し、前記一方の極の接続電極及び前記他方の極の接続電極の一部は、前記導電部により筒状に形成されていることを特徴とする。
また、本発明は、前記相変化膜はスパッタリングにより形成されるものであることを特徴とする。
また、本発明は、前記相変化膜をエッチバックする工程は、ドライエッチングにより行なわれるものであることを特徴とする。
本発明における相変化メモリ及び相変化メモリの製造方法では、信頼性の高い相変化メモリを低コストで提供することができる。
第１の実施の形態における相変化メモリの製造方法の工程図（１） 第１の実施の形態における相変化メモリの製造方法の工程図（２） 第１の実施の形態における相変化メモリの製造方法の工程図（３） 第１の実施の形態における相変化メモリの製造方法の工程図（４） 第１の実施の形態における相変化メモリの製造方法の工程図（５） 第１の実施の形態における相変化メモリの製造方法の工程図（６） 第１の実施の形態における相変化メモリの製造方法の工程図（７） 第１の実施の形態における相変化メモリの製造方法の工程図（８） 第１の実施の形態における相変化メモリの製造方法の工程図（９） 第１の実施の形態における相変化メモリの製造方法の工程図（１０） 第１の実施の形態における相変化メモリの製造方法の工程図（１１） 第１の実施の形態における相変化メモリの製造方法の工程図（１２） 第１の実施の形態における相変化メモリの製造方法の工程図（１３） 第１の実施の形態における相変化メモリの製造方法の工程図（１４） 第１の実施の形態における相変化メモリの製造方法の工程図（１５） 第１の実施の形態における相変化メモリの相変化部の斜視図 第１の実施の形態における相変化メモリの構造図 第１の実施の形態における相変化メモリの上面図 第１の実施の形態における相変化メモリの説明図 第２の実施の形態における相変化メモリの製造方法の工程図（１） 第２の実施の形態における相変化メモリの製造方法の工程図（２） 第２の実施の形態における相変化メモリの製造方法の工程図（３） 第２の実施の形態における相変化メモリの製造方法の工程図（４） 第２の実施の形態における相変化メモリの製造方法の工程図（５） 第２の実施の形態における相変化メモリの製造方法の工程図（６） 第２の実施の形態における相変化メモリの製造方法の工程図（７） 第２の実施の形態における相変化メモリの製造方法の工程図（８） 第２の実施の形態における相変化メモリの製造方法の工程図（９）
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（相変化メモリの製造方法）
第１の実施の形態における相変化メモリの製造方法について説明する。
最初に、図１に示すように、シリコン等の半導体基板からなる基板１１上にＴＥＯＳ等からなる第１の絶縁膜１２を形成し、第１の絶縁膜１２上に、下部電極層１３、ダイオード層１４、ＳｉＮ層１５をスパッタリングまたはＣＶＤ（Chemical Vapor Deposition）等により形成する。下部電極層１３は、金属等の導電性材料により形成されており、ダイオード層１４は、半導体材料等により形成されており、ＰＮ接合またはショットキー接合等が形成されるものである。尚、図１（ａ）は、この工程における上面図であり、図１（ｂ）は、一点鎖線１ＸＡ−１ＸＢにおいて切断した断面図である。また、基板１１面に垂直な方向をＺ軸方向とし、基板１１面はＸＹ面であるものとり、Ｘ軸とＹ軸は直交しているものとする。
次に、図２に示すように、ＳｉＮ層１５上にレジストパターン５１を形成する。具体的には、ＳｉＮ層１５の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン５１を形成する。このレジストパターン５１は、下部電極層１３等を分離することにより下部電極等を形成するためのものである。尚、図２（ａ）は、この工程における上面図であり、図２（ｂ）は、一点鎖線２ＸＡ−２ＸＢにおいて切断した断面図であり、図２（ｃ）は、一点鎖線２ＹＡ−２ＹＢにおいて切断した断面図であり、図２（ｄ）は、一点鎖線２ＡＡ−２ＢＢにおいて切断した断面図である。
次に、図３に示すように、レジストパターン５１の形成されていない領域の下部電極層１３、ダイオード層１４、ＳｉＮ層１５を除去する。具体的には、レジストパターン５１の形成されていない領域のＳｉＮ層１５をＲＩＥ（Reactive Ion Etching）等により除去し、この後、有機溶剤等によりレジストパターン５１を除去した後、残存するＳｉＮ層１５ａをマスクとして、ＳｉＮ層１５ａが形成されていない領域のダイオード層１４及び下部電極層１３を除去する。これにより、ダイオード層１４ａと下部電極となる下部電極層１３ａが形成される。尚、図３（ａ）は、この工程における上面図であり、図３（ｂ）は、一点鎖線３ＸＡ−３ＸＢにおいて切断した断面図であり、図３（ｃ）は、一点鎖線３ＹＡ−３ＹＢにおいて切断した断面図であり、図３（ｄ）は、一点鎖線３ＡＡ−３ＢＢにおいて切断した断面図である。
次に、図４に示すように、第２の絶縁層１６、第３の絶縁層１７、上部電極１８、ＳｉＮ層１９を形成する。具体的には、下部電極層１３ａ、ダイオード層１４ａ及びＳｉＮ層１５ａが形成されているものの上に、全体にＴＥＯＳ等からなる絶縁膜を形成した後、ＣＭＰ（Chemical Mechanical Polishing）等により、ＳｉＮ層１５ａの表面が露出するまで研磨する。これにより、第１の絶縁膜１２が露出している領域に、下部電極層１３ａ、ダイオード層１４ａ、ＳｉＮ層１５ａの高さまで第２の絶縁層１６が形成される。この後、ＴＥＯＳ等からなる第３の絶縁層１７を形成し、第３の絶縁層１７上に上部電極層１８、ＳｉＮ層１９をスパッタリングやＣＶＤにより形成する。尚、図４（ａ）は、この工程における上面図であり、図４（ｂ）は、一点鎖線４ＸＡ−４ＸＢにおいて切断した断面図であり、図４（ｃ）は、一点鎖線４ＹＡ−４ＹＢにおいて切断した断面図であり、図４（ｄ）は、一点鎖線４ＡＡ−４ＢＢにおいて切断した断面図である。
次に、図５に示すように、ＳｉＮ層１９上にレジストパターン５２を形成する。具体的には、ＳｉＮ層１９の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン５２を形成する。このレジストパターン５２は、上部電極層１８を分離して上部電極を形成するためのものである。尚、図５（ａ）は、この工程における上面図であり、図５（ｂ）は、一点鎖線５ＸＡ−５ＸＢにおいて切断した断面図であり、図５（ｃ）は、一点鎖線５ＹＡ−５ＹＢにおいて切断した断面図であり、図５（ｄ）は、一点鎖線５ＡＡ−５ＢＢにおいて切断した断面図である。
次に、図６に示すように、レジストパターン５２の形成されていない領域の上部電極層１８、ＳｉＮ層１９を除去する。具体的には、レジストパターン５２の形成されていない領域のＳｉＮ層１９をＲＩＥ等により除去し、この後、有機溶剤等によりレジストパターン５２を除去した後、残存するＳｉＮ層１９ａをマスクとして、ＳｉＮ層１９ａが形成されていない領域の上部電極層１８を除去する。これにより、上部電極となる上部電極層１８ａが形成される。尚、図６（ａ）は、この工程における上面図であり、図６（ｂ）は、一点鎖線６ＸＡ−６ＸＢにおいて切断した断面図であり、図６（ｃ）は、一点鎖線６ＹＡ−６ＹＢにおいて切断した断面図であり、図６（ｄ）は、一点鎖線６ＡＡ−６ＢＢにおいて切断した断面図である。
次に、図７に示すように、第４の絶縁層２０、第５の絶縁層２１を形成する。具体的には、上部電極層１８ａ及びＳｉＮ層１９ａが形成されているものの上に、全体にＴＥＯＳ等からなる絶縁膜を形成した後、ＣＭＰ等により、ＳｉＮ層１９ａの表面が露出するまで研磨する。これにより、第３の絶縁層１７が露出している領域に上部電極層１８ａ、ＳｉＮ層１９ａの高さまで第４の絶縁層２０が形成される。この後、ＴＥＯＳ等からなる第５の絶縁層２１を形成する。尚、図７（ａ）は、この工程における上面図であり、図７（ｂ）は、一点鎖線７ＸＡ−７ＸＢにおいて切断した断面図であり、図７（ｃ）は、一点鎖線７ＹＡ−７ＹＢにおいて切断した断面図であり、図７（ｄ）は、一点鎖線７ＡＡ−７ＢＢにおいて切断した断面図である。
次に、図８に示すように、第５の絶縁層２１上にレジストパターン５３を形成する。具体的には、第５の絶縁層２１の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン５３を形成する。このレジストパターン５３は、後述する接続電極３１を形成するためのものである。尚、図８（ａ）は、この工程における上面図であり、図８（ｂ）は、一点鎖線８ＸＡ−８ＸＢにおいて切断した断面図であり、図８（ｃ）は、一点鎖線８ＹＡ−８ＹＢにおいて切断した断面図であり、図８（ｄ）は、一点鎖線８ＡＡ−８ＢＢにおいて切断した断面図である。
次に、図９に示すように、レジストパターン５３の形成されていない領域の第５の絶縁層２１、第４の絶縁層２０、第３の絶縁層１７、ＳｉＮ層１５ａをＲＩＥ等によるエッチングにより除去し開口部２２を形成する。ＲＩＥ等によるエッチングは、ダイオード層１４ａの表面が露出するまで行なわれる。この後、レジストパターン５３を有機溶剤等により除去する。尚、図９（ａ）は、この工程における上面図であり、図９（ｂ）は、一点鎖線９ＸＡ−９ＸＢにおいて切断した断面図であり、図９（ｃ）は、一点鎖線９ＹＡ−９ＹＢにおいて切断した断面図であり、図９（ｄ）は、一点鎖線９ＡＡ−９ＢＢにおいて切断した断面図である。
次に、図１０に示すように、開口部２２内に接続電極３１を形成する。具体的には、開口部２２の形成されている面に、ＣＶＤ等によりＴｉＮまたはＷからなる膜を形成する。これにより、ＴｉＮまたはＷは第５の絶縁層２１の表面に堆積するとともに、ＴｉＮまたはＷにより開口部２２内を埋め込むことができる。この後、ＣＭＰ等を行なうことにより、第５の絶縁層２１の表面のＴｉＮまたはＷからなる膜を研磨により除去し、開口部２２内に埋め込まれたＴｉＮまたはＷにより接続電極３１を形成する。尚、図１０（ａ）は、この工程における上面図であり、図１０（ｂ）は、一点鎖線１０ＸＡ−１０ＸＢにおいて切断した断面図であり、図１０（ｃ）は、一点鎖線１０ＹＡ−１０ＹＢにおいて切断した断面図であり、図１０（ｄ）は、一点鎖線１０ＡＡ−１０ＢＢにおいて切断した断面図である。
次に、図１１に示すように、第５の絶縁層２１上にレジストパターン５４を形成する。具体的には、第５の絶縁層２１の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン５４を形成する。このレジストパターン５４は、後述する接続電極３２を形成するためのものである。尚、図１１（ａ）は、この工程における上面図であり、図１１（ｂ）は、一点鎖線１１ＸＡ−１１ＸＢにおいて切断した断面図であり、図１１（ｃ）は、一点鎖線１１ＹＡ−１１ＹＢにおいて切断した断面図であり、図１１（ｄ）は、一点鎖線１１ＡＡ−１１ＢＢにおいて切断した断面図である。
次に、図１２に示すように、レジストパターン５４の形成されていない領域の第５の絶縁層２１、ＳｉＮ層１９ａをＲＩＥ等によるエッチングにより除去し開口部２３を形成する。ＲＩＥ等によるエッチングは、上部電極層１８ａの表面が露出するまで行なわれる。この後、レジストパターン５４は有機溶剤等により除去する。尚、図１２（ａ）は、この工程における上面図であり、図１２（ｂ）は、一点鎖線１２ＸＡ−１２ＸＢにおいて切断した断面図であり、図１２（ｃ）は、一点鎖線１２ＹＡ−１２ＹＢにおいて切断した断面図であり、図１２（ｄ）は、一点鎖線１２ＡＡ−１２ＢＢにおいて切断した断面図である。
次に、図１３に示すように、開口部２３内に接続電極３２を形成する。具体的には、開口部２３の形成されている面に、ＣＶＤ等によりＴｉＮまたはＷからなる膜を形成する。これにより、ＴｉＮまたはＷは第５の絶縁層２１の表面に堆積するとともに、ＴｉＮまたはＷにより開口部２３内を埋め込むことができる。この後、ＣＭＰ等を行なうことにより、第５の絶縁層２１の表面のＴｉＮまたはＷからなる膜を研磨により除去し、開口部２３内に埋め込まれたＴｉＮまたはＷにより接続電極３２を形成する。尚、図１３（ａ）は、この工程における上面図であり、図１３（ｂ）は、一点鎖線１３ＸＡ−１３ＸＢにおいて切断した断面図であり、図１３（ｃ）は、一点鎖線１３ＹＡ−１３ＹＢにおいて切断した断面図であり、図１３（ｄ）は、一点鎖線１３ＡＡ−１３ＢＢにおいて切断した断面図である。
次に、図１４に示すように、第６の絶縁層２４及びレジストパターン５５を形成する。具体的には、第５の絶縁層２１、接続電極３１、３２が形成されているものの上に、全体にＴＥＯＳ等からなる第６の絶縁膜２４を形成する。この後、第６の絶縁層２４の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン５５を形成する。このレジストパターン５５は、相変化部を形成するための開口部を形成するためのものである。尚、図１４（ａ）は、この工程における上面図であり、図１４（ｂ）は、一点鎖線１４ＡＡ−１４ＢＢにおいて切断した断面図である。
次に、図１５に示すように、開口部２５を形成し、更に、開口部２５内に相変化部３３を形成する。具体的には、レジストパターン５５の形成されていない領域の第６の絶縁層２４をＲＩＥ等により除去し、開口部２５を形成し、接続電極３１、３２の一部を露出させる。尚、開口部２５の底面は略正方形状に形成されている。開口部２５の底面における略正方形の辺は、前記下部電極層１３の伸びる方向に対し約４５°であって、前記上部電極層１８の伸びる方向に対し約４５°となるように形成されている。この後、有機溶剤等によりレジストパターン５５を除去し、スパッタリングによりＧｅＳｂＴｅ膜を成膜した後、ＲＩＥ等によりＧｅＳｂＴｅ膜をエッチバックする。この際、第６の絶縁膜２４の壁面近傍においては、ＧｅＳｂＴｅ膜が厚く成膜されるため、エッチバックした場合に、第６の絶縁膜２４の壁面近傍においてＧｅＳｂＴｅ膜が残る。また、ＧｅＳｂＴｅ膜のエッチバックでは、第６の絶縁膜２４の壁面近傍においてはエッチングレートが遅くなる場合がある。従って、サイドウォールが形成される場合と同様に、略正方形に形成されている開口部２５の隅を結ぶ辺に沿ってＧｅＳｂＴｅ膜が残存し、このように残存したＧｅＳｂＴｅ膜により相変化部３３が形成される。尚、図１５（ａ）は、この工程における上面図であり、図１５（ｂ）は、一点鎖線１５ＡＡ−１５ＢＢにおいて切断した断面図である。
図１６に示すように、このように形成された相変化部３３により、接続電極３１と接続電極３２とが各々接続される。即ち、開口部２５の４隅には、２つの接続電極３１と２つの接続電極３２が形成されており、接続電極３１と接続電極３２との間に相変化部３３を形成することにより接続されている。相変化部３３は開口部２５の底面の４つの辺に沿って４つ形成されており、この４つの相変化部３３は各々が１つの記憶素子となる。即ち、本実施の形態における相変化メモリでは、１つの開口部２５に４つの記憶素子が形成される。
本実施の形態における相変化メモリの製造方法では、相変化部３３を形成するＧｅＳｂＴｅの成膜をスパッタリングにより行なうことができるため、信頼性の高い相変化メモリを低コストで得ることができる。即ち、ＧｅＳｂＴｅ等の相変化材料はスパッタリングにより成膜されたものが最も優れており、スパッタリングにより成膜されたＧｅＳｂＴｅ膜の信頼性は高い。また、スパッタリングは、ＣＶＤやＡＬＤ等と比較して低コストで成膜することのできる方法であり、更には、有機金属材料を原料として用いていないためＧｅＳｂＴｅ膜の中には有機金属材料に含まれるＣ等が混入することもない。
以上の工程により、本実施の形態における相変化メモリを製造することができる。尚、相変化部３３の上部には、パッシベーション等のため絶縁膜を形成してもよい。
（相変化メモリ）
次に、本実施の形態における相変化メモリについて説明する。本実施の形態における相変化メモリは、図１７及び図１８に示すように、上述した製造方法により製造されたものである。尚、第１の絶縁層１２、第２の絶縁層１６、第３の絶縁層１７、第４の絶縁層２０、第５の絶縁層２１、第６の絶縁層２４等により層間絶縁膜が形成されている。
本実施の形態における相変化メモリは、シリコン等の半導体基板からなる基板１１上に第１の絶縁層１２が形成されており、第１の絶縁層１２の上には、Ｘ軸方向に沿って下部電極層１３ａ、ダイオード層１４ａ及びＳｉＮ層１５ａが形成されている。下部電極層１３ａが形成されていない領域には、第２の絶縁層１６が形成されており、ＳｉＮ層１５ａ及び第２の絶縁層１６の上には、第３の絶縁層１７が形成されている。第３の絶縁層１７の上には、Ｙ軸方向に沿って上部電極１８ａ及びＳｉＮ層１９ａが形成されている。上部電極層１８ａが形成されていない領域には、第４の絶縁層２０が形成されており、ＳｉＮ層１９ａ及び第４の絶縁層２０の上には、第５の絶縁層２１が形成されている。尚、図１７はＸ軸及びＹ軸に対し約４５°の角度で切断した断面を示すものである。
また、ダイオード層１４ａと接続される接続電極３１が基板１１の基板面に略垂直に形成されており、上部電極層１８ａと接続される接続電極３２が基板１１の基板面に略垂直に形成されている。接続電極３１は、基板１１の基板面に略垂直に第５の絶縁層２１、第４の絶縁層２０、第３の絶縁層１７、ＳｉＮ層１５ａを除去することにより形成された開口部内に形成されており、接続電極３２は、基板１１の基板面に略垂直に第５の絶縁層２１、ＳｉＮ層１９ａを除去することにより形成された開口部内に形成されている。
また、第５の絶縁層２１上には開口部２５を有する第６の絶縁層２４が形成されている。開口部２５は、略正方形の形状で形成されており、開口部２５の４隅には、２つの接続電極３１の一部と２つの接続電極３２の一部が露出している。更に、この上には、略正方形の開口部２５の４辺に沿って、相変化部３３が形成されている。相変化部３３は基板１１面に略平行に形成されており、接続電極３１と接続電極３２とが相変化部３３により接続されるように形成されている。１つの接続電極３１と１つの接続電極３２との間の相変化部３３が１つの記憶素子となるため、開口部２５内には４つの記憶素子が形成される。接続電極３１及び３２が形成される領域の幅を露光装置等により制限される最小線幅１Ｆとした場合、４つの記憶素子は４Ｆ×４Ｆの領域ごとに形成される。従って、（４Ｆ）２／４ｂｉｔ＝４Ｆ２／ｂｉｔとなるため、１ｂｉｔあたりに占める領域の面積は４Ｆ２となる。
本実施の形態における相変化メモリでは、相変化部３３に流れる電流量等により情報の書き込みを行なうことができる。即ち、相変化部３３を形成する相変化材料はアモルファス状態と結晶化状態とで異なる抵抗値を示すが、これらの状態は相変化部３３を流れる電流量等により変化させることが可能である。具体的には、下部電極層１３ａを接地し、上部電極層１８ａに所定の電圧を印加し電流を流すことにより行なう。相変化部３３に電流を流すことにより相変化部３３が加熱され高温となるが、この温度等を制御することにより、相変化部３３をアモルファス状態や、結晶化状態とすることができる。一般的には、相変化部３３は高温にした後急冷することによりアモルファス状態とすることができ、徐々に冷却することにより結晶化状態とすることができる。よって、昇温する温度や時間により相変化部３３を所望の結晶とすることができる。このような相変化材料としては、ＧｅＳｂＴｅが一般的であるが、ＡｇＩｎＳｂＴｅ等を用いることも可能である。
尚、本実施の形態における相変化メモリにおける相変化部３３は基板１１面に略平行に形成されているものであるが、図１９（ａ）の概念図に示される従来のもの、即ち、下部電極１１３ａ１及び１１３ａ２と上部電極１１８ａ１及び１１８ａ２の間において、相変化部１３３を基板面に対し垂直方向に形成した構造のものとトポロジー的に同一である。図１９（ｂ）には、本実施の形態における相変化メモリの概念図を示す。尚、下部電極１３ａ１及び１３ａ２は下部電極１３ａの一部であり、上部電極１８ａ１及び１８ａ２は上部電極１８ａの一部である。上述したように、本実施の形態における相変化メモリにおける１ｂｉｔあたりに占める領域の面積は４Ｆ２であり、図１９（ａ）に示す従来の相変化メモリに比べて面積が大きくなることはない。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、相変化メモリの製造方法であり、第１の実施の形態における図１０に示す工程までは同一である。よって、図１０以降の工程について説明する。
図１０まで形成した後、図２０に示すように、接続電極３１のエッチバックを行なう。具体的には、ＴｉＮまたはＷ等のみを選択的にエッチングすることのできるエッチング方法により、接続電極３１の表面の一部をエッチングにより除去する。尚、図２０（ａ）は、この工程における上面図であり、図２０（ｂ）は、一点鎖線２０ＸＡ−２０ＸＢにおいて切断した断面図であり、図２０（ｃ）は、一点鎖線２０ＹＡ−２０ＹＢにおいて切断した断面図であり、図２０（ｄ）は、一点鎖線２０ＡＡ−２０ＢＢにおいて切断した断面図である。
次に、図２１に示すように、接続電極３１がエッチバックされた領域に、開口部２２の壁面に沿った導電部１４１を形成し、中心部に第７の絶縁層１４２を形成する。具体的には、接続電極３１がエッチバックされた領域にＣＶＤによりＴｉＮ等からなる導電膜を形成し、更にその上に、絶縁膜を形成する。成膜される導電膜及び絶縁膜は接続電極３１がエッチバックされた領域以外にも第５の絶縁層２１の表面にも形成される。この後、第５の絶縁膜２１の表面に形成されている導電膜及び絶縁膜をＣＭＰによる研磨により除去し、導電膜からなる導電部１４１と第７の絶縁膜１４２を形成する。このように形成された導電部１４１は中心部分に形成された第７の絶縁膜１４２の周囲を囲むように形成される。これにより接続電極３１に接続される導電部１４１は筒状に形成される。尚、図２１（ａ）は、この工程における上面図であり、図２１（ｂ）は、一点鎖線２１ＸＡ−２１ＸＢにおいて切断した断面図であり、図２１（ｃ）は、一点鎖線２１ＹＡ−２１ＹＢにおいて切断した断面図であり、図２１（ｄ）は、一点鎖線２１ＡＡ−２１ＢＢにおいて切断した断面図である。
次に、図２２に示すように、第５の絶縁層２１上にレジストパターン５４を形成する。具体的には、第５の絶縁層２１の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン５４を形成する。このレジストパターン５４は、後述する接続電極３２を形成するためのものである。尚、図２２（ａ）は、この工程における上面図であり、図２２（ｂ）は、一点鎖線２２ＸＡ−２２ＸＢにおいて切断した断面図であり、図２２（ｃ）は、一点鎖線２２ＹＡ−２２ＹＢにおいて切断した断面図であり、図２２（ｄ）は、一点鎖線２２ＡＡ−２２ＢＢにおいて切断した断面図である。
次に、図２３に示すように、レジストパターン５４の形成されていない領域の第５の絶縁層２１、ＳｉＮ層１９ａをＲＩＥ等によるエッチングにより除去し開口部２３を形成する。ＲＩＥ等によるエッチングは、上部電極層１８ａの表面が露出するまで行なわれる。この後、レジストパターン５４は有機溶剤等により除去する。尚、図２３（ａ）は、この工程における上面図であり、図２３（ｂ）は、一点鎖線２３ＸＡ−２３ＸＢにおいて切断した断面図であり、図２３（ｃ）は、一点鎖線２３ＹＡ−２３ＹＢにおいて切断した断面図であり、図２３（ｄ）は、一点鎖線２３ＡＡ−２３ＢＢにおいて切断した断面図である。
次に、図２４に示すように、開口部２３内に接続電極３２を形成する。具体的には、開口部２３の形成されている面に、ＣＶＤ等によりＴｉＮまたはＷからなる膜を形成する。これにより、ＴｉＮまたはＷは第５の絶縁層２１の表面に堆積するとともに、ＴｉＮまたはＷにより開口部２３内を埋め込むことができる。この後、ＣＭＰ等を行なうことにより、第５の絶縁層２１の表面のＴｉＮまたはＷからなる膜を研磨により除去し、開口部２３内に埋め込まれたＴｉＮまたはＷにより接続電極３２を形成する。尚、図２４（ａ）は、この工程における上面図であり、図２４（ｂ）は、一点鎖線２４ＸＡ−２４ＸＢにおいて切断した断面図であり、図２４（ｃ）は、一点鎖線２４ＹＡ−２４ＹＢにおいて切断した断面図であり、図２４（ｄ）は、一点鎖線２４ＡＡ−２４ＢＢにおいて切断した断面図である。
次に、図２５に示すように、接続電極３２のエッチバックを行なう。具体的には、ＴｉＮまたはＷ等のみを選択的にエッチングすることのできるエッチング方法により、接続電極３２の表面の一部をエッチングにより除去する。尚、図２５（ａ）は、この工程における上面図であり、図２５（ｂ）は、一点鎖線２５ＸＡ−２５ＸＢにおいて切断した断面図であり、図２５（ｃ）は、一点鎖線２５ＹＡ−２５ＹＢにおいて切断した断面図であり、図２５（ｄ）は、一点鎖線２５ＡＡ−２５ＢＢにおいて切断した断面図である。
次に、図２６に示すように、接続電極３２がエッチバックされた領域に、開口部２３の壁面に沿った導電部１４３を形成し、中心部に第８の絶縁層１４４を形成する。具体的には、接続電極３２がエッチバックされた領域にＣＶＤによりＴｉＮ等からなる導電膜を形成し、更にその上に、絶縁膜を形成する。成膜される導電膜及び絶縁膜は接続電極３２がエッチバックされた領域以外にも第５の絶縁層２１の表面にも形成される。この後、第５の絶縁膜２１の表面に形成されている導電膜及び絶縁膜をＣＭＰによる研磨により除去し、導電膜からなる導電部１４３と第８の絶縁膜１４４を形成する。このように形成された導電部１４３は中心部分に形成された第８の絶縁膜１４４の周囲を囲むように形成される。これにより接続電極３２に接続される導電部１４３は筒状に形成される。尚、図２６（ａ）は、この工程における上面図であり、図２６（ｂ）は、一点鎖線２６ＸＡ−２６ＸＢにおいて切断した断面図であり、図２６（ｃ）は、一点鎖線２６ＹＡ−２６ＹＢにおいて切断した断面図であり、図２６（ｄ）は、一点鎖線２６ＡＡ−２６ＢＢにおいて切断した断面図である。
次に、図２７に示すように、第６の絶縁層２４及びレジストパターン５５を形成する。具体的には、第５の絶縁層２１等が形成されているものの上に、全体にＴＥＯＳ等からなる第６の絶縁膜２４を形成する。この後、第６の絶縁層２４の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン５５を形成する。このレジストパターン５５は、相変化部を形成するための開口部を形成するためのものである。尚、図２７（ａ）は、この工程における上面図であり、図２７（ｂ）は、一点鎖線２７ＡＡ−２７ＢＢにおいて切断した断面図である。
次に、図２８に示すように、開口部２５を形成し、更に、開口部２５内に相変化部３３を形成する。具体的には、レジストパターン５５の形成されていない領域の第６の絶縁層２４をＲＩＥ等により除去し、開口部２５を形成し、接続電極３１と接続される導電部１４１及び接続電極３２と接続される導電部１４３の一部を露出させる。尚、開口部２５は略正方形状に形成されている。この後、有機溶剤等によりレジストパターン５５を除去し、スパッタリングによりＧｅＳｂＴｅ膜を成膜した後、ＲＩＥ等によりＧｅＳｂＴｅ膜をエッチバックする。ＧｅＳｂＴｅ膜のエッチバックでは、第６の絶縁膜２４の壁面近傍においてはエッチングレートが遅くなる。従って、サイドウォールが形成される場合と同様に、略正方形に形成されている開口部２５の隅を結ぶ辺に沿ってＧｅＳｂＴｅ膜が残存し、このように残存したＧｅＳｂＴｅ膜により相変化部３３が形成される。尚、図２８（ａ）は、この工程における上面図であり、図２８（ｂ）は、一点鎖線２８ＡＡ−２８ＢＢにおいて切断した断面図である。
本実施の形態では、相変化部３３は、開口部２５の４隅において、四角形の筒状に形成された導電部１４１または導電部１４３の一部と接続されるため、接触面積をより均一にすることができ、相変化部３３を形成する際のアライメントずれ等の影響を極力防ぐことができる。上記以外の内容については、第１の実施の形態と同様である。
尚、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。
１１ 基板
１２ 第１の絶縁層
１３、１３ａ 下部電極層
１４、１４ａ ダイオード層
１５、１５ａ ＳｉＮ層
１６ 第２の絶縁層
１７ 第３の絶縁層
１８、１８ａ 上部電極層
１９、１９ａ ＳｉＮ層
２０ 第４の絶縁層
２１ 第５の絶縁層
２２ 開口部
２３ 開口部
２４ 第６の絶縁層
２５ 開口部
３１ 接続電極
３２ 接続電極
３３ 相変化部
５１ レジストパターン
５２ レジストパターン
５３ レジストパターン
５４ レジストパターン
５５ レジストパターン

Claims (11)

  1. 基板上に形成された絶縁膜と、
    前記絶縁膜内に設けられた一方の極の電極層及び他方の極の電極層と、
    前記絶縁膜の上部に設けられた底部が略正方形または略長方形の形状となる開口部と、
    前記開口部の底部の各々の辺に沿って前記基板面と略平行な面に形成された相変化部と、
    前記開口部の底部の４隅のうち、対向する２つの隅において前記相変化部と各々接続される一方の極の接続電極と、他の対向する２つの隅において前記相変化部と各々接続される他方の極の接続電極と、
    を有し、
    前記一方の極の接続電極は、前記一方の極の電極層と接続されているダイオード部と前記相変化部とを各々接続するものであって、
    前記他方の極の接続電極は、前記相変化部と前記他方の極の電極層とを各々接続するものであることを特徴とする相変化メモリ。
  2. 前記一方の極の接続電極は、前記絶縁膜内において前記基板面に対し垂直方向に形成されており、
    前記他方の極の接続電極は、前記絶縁膜内において前記基板面に対し垂直方向に形成されていることを特徴とする請求項１に記載の相変化メモリ。
  3. 前記一方の極の電極層と前記他方の極の電極層は、前記絶縁膜内において前記基板面より異なる位置に形成されており、
    前記一方の極の電極層の伸びる方向と前記他方の極の電極層の伸びる方向とは、前記基板面に投影した面上において直交するものであることを特徴とする請求項１または２に記載の相変化メモリ。
  4. 前記開口部の底部の各々の辺は、前記一方の極の電極層の伸びる方向及び前記他方の極の電極層の伸びる方向に対し、約４５°の角度となるように形成されていることを特徴とする請求項１から３のいずれかに記載の相変化メモリ。
  5. 前記相変化部は、ＧｅＳｂＴｅまたはＡｇＩｎＳｂＴｅにより形成されているものであることを特徴とする請求項１から４のいずれかに記載の相変化メモリ。
  6. 前記一方の極の接続電極及び前記他方の極の接続電極の一部は、筒状に形成されていることを特徴とする請求項１から５のいずれかに記載の相変化メモリ。
  7. 絶縁膜に略正方形または略長方形状の開口部を形成する工程と、
    前記開口部及び前記絶縁膜上に相変化膜を成膜する工程と、
    前記相変化膜をエッチバックし、前記開口部の底面の辺に沿って相変化部を形成する工程と、
    を有し、
    前記開口部の４隅には、一方の極の電極と他方の極の電極が各々２つずつ露出しており、
    前記相変化部は前記開口部の４隅において、前記一方の極の電極または前記他方の極の電極と接続されているものであることを特徴とする相変化メモリの製造方法。
  8. 基板上に形成された絶縁膜上に一方の極の電極層及びダイオード層を形成する工程と、
    前記一方の極の電極層を覆う絶縁膜を形成し、前記一方の極の電極層を覆う絶縁膜上に他方の極の電極層を形成する工程と、
    前記他方の極の電極層を覆う絶縁膜を形成し、更に、前記ダイオード層と接続される一方の極の接続電極を形成し、前記他方の極の電極層と接続される他方の極の接続電極を形成する工程と、
    前記略正方形または、前記略長方形の形状で形成された開口部を有する絶縁膜を形成する工程と、
    前記開口部の形成されている面に相変化膜を形成する工程と、
    前記相変化膜をエッチバックし、前記開口部の底面の辺に沿って相変化部を形成する工程と、
    を有し、
    前記開口部の底面の４隅において、前記一方の極の接続電極の一部及び前記他方の極の接続電極の一部と、前記相変化部とが接続されているものであることを特徴とする相変化メモリの製造方法。
  9. 前記一方の極の接続電極及び前記他方の極の接続電極を形成する工程の後、
    前記一方の極の接続電極及び前記他方の極の接続電極をエッチバックする工程と、
    前記エッチバックした後、導電部となる膜を形成する工程と、
    前記導電部上に、絶縁膜を形成する工程と、
    前記絶縁膜及び前記導電部となる膜を研磨する工程と、
    を有し、
    前記一方の極の接続電極及び前記他方の極の接続電極の一部は、前記導電部により筒状に形成されていることを特徴とする請求項８に記載の相変化メモリの製造方法。
  10. 前記相変化膜はスパッタリングにより形成されるものであることを特徴とする請求項７から９のいずれかに記載の相変化メモリの製造方法。
  11. 前記相変化膜をエッチバックする工程は、ドライエッチングにより行なわれるものであることを特徴とする請求項７から１０のいずれかに記載の相変化メモリの製造方法。
JP2011127522A 2011-06-07 2011-06-07 相変化メモリ及び相変化メモリの製造方法 Withdrawn JP2012256643A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011127522A JP2012256643A (ja) 2011-06-07 2011-06-07 相変化メモリ及び相変化メモリの製造方法
TW101118873A TW201314980A (zh) 2011-06-07 2012-05-25 相變化記憶體及相變化記憶體之製造方法
US13/487,826 US8687405B2 (en) 2011-06-07 2012-06-04 Phase change memory and method for fabricating phase change memory
KR1020120060317A KR20120136295A (ko) 2011-06-07 2012-06-05 상 변화 메모리 및 상 변화 메모리의 제조 방법
US14/177,858 US20140162428A1 (en) 2011-06-07 2014-02-11 Method for fabricating phase change memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011127522A JP2012256643A (ja) 2011-06-07 2011-06-07 相変化メモリ及び相変化メモリの製造方法

Publications (1)

Publication Number Publication Date
JP2012256643A true JP2012256643A (ja) 2012-12-27

Family

ID=47293093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011127522A Withdrawn JP2012256643A (ja) 2011-06-07 2011-06-07 相変化メモリ及び相変化メモリの製造方法

Country Status (4)

Country Link
US (2) US8687405B2 (ja)
JP (1) JP2012256643A (ja)
KR (1) KR20120136295A (ja)
TW (1) TW201314980A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646630B2 (en) 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
JP4345676B2 (ja) * 2005-01-12 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
JP5295606B2 (ja) 2008-03-28 2013-09-18 株式会社東芝 Ｎａｎｄ型不揮発性半導体メモリ装置
KR20100011651A (ko) * 2008-07-25 2010-02-03 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
WO2010029645A1 (ja) * 2008-09-12 2010-03-18 株式会社 東芝 不揮発性記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20120314493A1 (en) 2012-12-13
US20140162428A1 (en) 2014-06-12
US8687405B2 (en) 2014-04-01
TW201314980A (zh) 2013-04-01
KR20120136295A (ko) 2012-12-18

Similar Documents

Publication Publication Date Title
US7569845B2 (en) Phase-change memory and fabrication method thereof
JP2021523577A (ja) ３次元メモリデバイスにおける階段の形成
US20100270527A1 (en) Phase-change memory device and method of manufacturing the phase-change memory device
US8829483B2 (en) Semiconductor device and manufacturing method thereof
CN108807667B (zh) 一种三维堆叠存储器及其制备方法
JP2019046918A (ja) 記憶装置及び記憶装置の製造方法
CN105118917A (zh) 相变化存储器单元的形成方法
KR20140077501A (ko) 저항변화 메모리 소자 및 그 제조 방법
JP5838012B1 (ja) 半導体装置、及び半導体装置の製造方法
JP5832057B1 (ja) 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法
JP5707003B1 (ja) 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法
JP2015072977A (ja) 不揮発性半導体記憶装置及びその製造方法
CN102479920B (zh) 纳米环型磁隧道结的制造方法、磁阻内存的制造方法
US8981326B2 (en) Phase change memory cell with heat shield
JP2012256643A (ja) 相変化メモリ及び相変化メモリの製造方法
CN106960905A (zh) 一种半导体器件及其制造方法、电子装置
KR101130014B1 (ko) 비휘발성 저장 장치의 제조 방법
JP6143830B2 (ja) 半導体装置、及び半導体装置の製造方法
WO2015071982A1 (ja) 記憶装置、及び記憶装置の製造方法
CN113517311B (zh) 一种三维相变存储器的制备方法及三维相变存储器
CN112436008B (zh) 半导体存储装置及其制造方法
CN112951991B (zh) 相变存储器及其制备方法
JP5984983B2 (ja) 記憶装置
JP6190435B2 (ja) 記憶装置、及び半導体装置
CN105720191A (zh) 相变存储器及其形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902