JP2012253169A - Printed wiring board and manufacturing method therefor - Google Patents
Printed wiring board and manufacturing method therefor Download PDFInfo
- Publication number
- JP2012253169A JP2012253169A JP2011124005A JP2011124005A JP2012253169A JP 2012253169 A JP2012253169 A JP 2012253169A JP 2011124005 A JP2011124005 A JP 2011124005A JP 2011124005 A JP2011124005 A JP 2011124005A JP 2012253169 A JP2012253169 A JP 2012253169A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- jumper
- base substrate
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000007639 printing Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract 2
- 238000012546 transfer Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 17
- 229920002799 BoPET Polymers 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 63
- 239000011229 interlayer Substances 0.000 description 16
- 238000013508 migration Methods 0.000 description 7
- 230000005012 migration Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
この発明は、配線パターンが形成されたベース基板上にジャンパ線を複数層有するプリント配線基板及びその製造方法に関する。 The present invention relates to a printed wiring board having a plurality of jumper wires on a base substrate on which a wiring pattern is formed, and a method for manufacturing the same.
プリント配線基板として、例えばフレキシブルプリント基板は薄く可撓性に優れた特性を有するので、電子機器等に組み込まれるなど多用されている。近年の電子機器の軽薄短小化や半導体チップ等の電子部品の小型化、或いは端子の狭ピッチ化などに伴い、プリント配線基板の配線の精細化や高密度化、高多層化などが進んでいる。 As a printed wiring board, for example, a flexible printed board is thin and has excellent flexibility, so that it is frequently used such as being incorporated in an electronic device or the like. In recent years, with the miniaturization of electronic devices such as electronic devices such as semiconductor chips, or the reduction in the pitch of terminals, finer and higher density wiring of printed wiring boards and higher multi-layers are progressing. .
このような状況の下で、多層構造のプリント配線基板には薄いこと、表面平滑性が高いこと、層間の電気的接続信頼性が高いことなどが求められている。このような要求に応えるために、配線パターン間を架橋接続するジャンパ線を備えたプリント配線基板として、例えば下記特許文献1に開示されているプリント配線基板が知られている。 Under such circumstances, a printed wiring board having a multilayer structure is required to be thin, have high surface smoothness, and have high electrical connection reliability between layers. In order to meet such demands, for example, a printed wiring board disclosed in Patent Document 1 below is known as a printed wiring board provided with a jumper wire that bridges and connects between wiring patterns.
このプリント配線基板は、プリント配線基板の配線パターン上に層間絶縁層をスクリーン印刷により形成した後に仮乾燥させ、更にその上にジャンパ層として導電性ペーストを印刷して仮乾燥させ、更に上層を積層したのちに高温で焼成処理をすることにより形成される。 In this printed wiring board, an interlayer insulating layer is formed on the wiring pattern of the printed wiring board by screen printing, and then temporarily dried. Further, a conductive paste is printed thereon as a jumper layer and then temporarily dried, and an upper layer is laminated. Then, it is formed by baking at a high temperature.
ここで、上記特許文献1に開示されているプリント配線基板は、基板の配線側の面に層間絶縁層をスクリーン印刷等により形成しているため、層間絶縁層が配線のエッジ部分近傍において薄くなってしまう。 Here, since the printed wiring board disclosed in Patent Document 1 has an interlayer insulating layer formed on the wiring side surface of the board by screen printing or the like, the interlayer insulating layer becomes thin near the edge portion of the wiring. End up.
このことは、例えば図8に示すように、ジャンパ線101,102を2層構造のように多層にした場合においては信頼性に悪影響を及ぼす可能性がある。すなわち、層間絶縁層103が印刷形成されると、層間絶縁層103がジャンパ線101のエッジ部分において薄くなってしまう。この場合、十分な厚さを確保できていない部分で、ジャンパ線101,102間の絶縁不良が発生することがある。特に、導電性ペーストとして使用される銀は、イオンマイグレーションを誘発し易いので、層間絶縁層103の薄くなった部分におけるジャンパ線間の層間絶縁の信頼性を保持することができなくなってしまう。
For example, as shown in FIG. 8, this may adversely affect the reliability when the
これに対して、厚さを十分に確保して絶縁信頼性を保持するように層間絶縁層を複数回の印刷により形成したとすると、工数が増えるばかりではなく、各回毎に印刷の位置や厚さのばらつきが発生し、製品としての品質が悪化しかねない。 On the other hand, if the interlayer insulating layer is formed by multiple printing so as to secure sufficient thickness and maintain insulation reliability, not only the number of man-hours increases but also the printing position and thickness each time. Variations in length may occur, and product quality may deteriorate.
この発明は、上述した従来技術による問題点を解消するため、ジャンパ線間の絶縁層の厚さを確保して絶縁信頼性を向上させることができるプリント配線基板及びその製造方法を提供することを目的とする。 The present invention provides a printed wiring board and a method for manufacturing the same, which can improve the insulation reliability by securing the thickness of the insulating layer between the jumper wires in order to eliminate the above-described problems caused by the prior art. Objective.
本発明に係るプリント配線基板の製造方法は、配線パターンが形成されたベース基板上にジャンパ線を複数層有するプリント配線基板の製造方法において、前記ベース基板上に第1のジャンパ線を形成する工程と、凹部が形成された転写体に前記複数層のジャンパ線間の絶縁層を構成するレジストインクを印刷する工程と、前記転写体を前記ベース基板に対し、前記第1のジャンパ線と前記凹部とが対向するように位置合わせを行った上で貼り合わせ、前記レジストインクを前記ベース基板に転写し、前記絶縁層を形成する工程と、前記絶縁層が形成されたベース基板上に第2のジャンパ線を形成する工程とを備えたことを特徴とする。 A method for manufacturing a printed wiring board according to the present invention is a method for manufacturing a printed wiring board having a plurality of jumper lines on a base substrate on which a wiring pattern is formed, wherein the first jumper line is formed on the base substrate. Printing a resist ink constituting an insulating layer between the plurality of jumper lines on the transfer body in which the recesses are formed; and the first jumper lines and the recesses on the transfer body with respect to the base substrate. Are aligned so as to face each other and bonded together, the resist ink is transferred to the base substrate, the insulating layer is formed, and a second substrate is formed on the base substrate on which the insulating layer is formed. And a step of forming a jumper line.
本発明に係るプリント配線基板の製造方法によれば、凹部が形成された転写体にレジストインクを印刷してから絶縁層を形成するために第1のジャンパ線上に転写し、その上に第2のジャンパ線を形成する。従って、第1及び第2のジャンパ線間における絶縁層の厚さを確保して絶縁信頼性を向上させることができる。なお、転写体の凹部の形状を調整すれば、絶縁層の厚さを制御することができ、所望且つ均一の厚さの絶縁層を形成することができる。 According to the method for manufacturing a printed wiring board according to the present invention, a resist ink is printed on a transfer body in which a recess is formed, and then transferred onto a first jumper line to form an insulating layer, and a second jumper is formed thereon. The jumper wire is formed. Therefore, the insulation reliability can be improved by securing the thickness of the insulating layer between the first and second jumper wires. If the shape of the concave portion of the transfer body is adjusted, the thickness of the insulating layer can be controlled, and an insulating layer having a desired and uniform thickness can be formed.
前記レジストインクは感光性レジストインクであり、前記絶縁層はフォトリソグラフィによってパターン形成される構成としてもよい。 The resist ink may be a photosensitive resist ink, and the insulating layer may be patterned by photolithography.
この場合、前記絶縁層は、例えば前記転写体を前記ベース基板に貼り合わせた状態のままマスクを介して前記レジストインクを露光することによりパターン形成される。 In this case, the insulating layer is patterned by, for example, exposing the resist ink through a mask while the transfer body is bonded to the base substrate.
また、前記絶縁層は、例えば前記レジストインクの露光後に前記転写体を剥離して現像することによりパターン形成されてもよい。 The insulating layer may be patterned by, for example, peeling and developing the transfer body after exposure of the resist ink.
前記レジストインクは熱硬化性レジストインクである構成としてもよい。 The resist ink may be a thermosetting resist ink.
本発明に係るプリント配線基板は、配線パターンが形成されたベース基板上にジャンパ線を複数層有するプリント配線基板において、前記複数層のジャンパ線間の絶縁層は矩形状断面を有するように形成されていることを特徴とする。 The printed wiring board according to the present invention is a printed wiring board having a plurality of jumper wires on a base substrate on which a wiring pattern is formed, and the insulating layer between the plurality of jumper wires is formed to have a rectangular cross section. It is characterized by.
本発明に係るプリント配線基板によれば、ジャンパ線間の絶縁層が矩形状断面を有するように形成されている。従って、絶縁層の厚さが均一となり層間の絶縁信頼性を確保することができる。 According to the printed wiring board according to the present invention, the insulating layer between the jumper wires is formed to have a rectangular cross section. Therefore, the thickness of the insulating layer is uniform, and the insulation reliability between the layers can be ensured.
本発明に係る他のプリント配線基板の製造方法は、配線パターンが形成されたベース基板上にジャンパ線を複数層有するプリント配線基板の製造方法において、前記ベース基板上に第1のジャンパ線を形成する工程と、凹部が形成された転写体に前記複数層のジャンパ線間の絶縁層を構成するレジストインクを印刷する工程と、前記転写体を前記ベース基板に対し、前記第1のジャンパ線と前記凹部とが対向するように位置合わせを行った上で貼り合わせ、前記レジストインクを前記ベース基板に転写し、前記絶縁層を形成する工程と、前記レジストインクにより前記絶縁層を階段状断面を有するようにパターン形成する工程と、前記絶縁層が形成されたベース基板上に第2のジャンパ線を形成する工程とを備えたことを特徴とする。 Another printed wiring board manufacturing method according to the present invention is a printed wiring board manufacturing method having a plurality of jumper wires on a base substrate on which a wiring pattern is formed, wherein the first jumper wires are formed on the base substrate. A step of printing a resist ink constituting an insulating layer between the plurality of jumper lines on the transfer body having a recess formed thereon; and the first jumper line with respect to the base substrate and the transfer body. After aligning the concave portions so as to face each other, bonding, transferring the resist ink to the base substrate, forming the insulating layer, and forming a stepped cross section of the insulating layer with the resist ink Forming a pattern so as to include a step of forming a second jumper line on the base substrate on which the insulating layer is formed.
また、本発明に係る他のプリント配線基板は、配線パターンが形成されたベース基板上にジャンパ線を複数層有するプリント配線基板において、前記複数層のジャンパ線間の絶縁層は階段状断面を有するように形成されていることを特徴とする。 Another printed wiring board according to the present invention is a printed wiring board having a plurality of jumper wires on a base substrate on which a wiring pattern is formed, wherein the insulating layer between the plurality of jumper wires has a stepped cross section. It is formed as follows.
本発明によれば、層間における絶縁層の厚さを確保して絶縁信頼性を向上させることができる。 According to the present invention, the insulation reliability can be improved by securing the thickness of the insulating layer between the layers.
以下、添付の図面を参照して、本発明に係るプリント配線基板及びその製造方法の実施の形態を詳細に説明する。 Embodiments of a printed wiring board and a method for manufacturing the same according to the present invention will be described below in detail with reference to the accompanying drawings.
図1は、本発明の一実施形態に係るプリント配線基板の構造を示す断面図である。図1に示すように、プリント配線基板1は、ベース基材2上に配線回路3がパターン形成された銅張積層板(CCL)などからなるベース基板4を備える。また、プリント配線基板1は、ベース基板4上に接着剤5を介して貼り付けられたカバーレイ6を備える。なお、カバーレイ6(及び接着剤5)の所定箇所には貫通孔6aが形成されている。
FIG. 1 is a cross-sectional view showing the structure of a printed wiring board according to an embodiment of the present invention. As shown in FIG. 1, the printed wiring board 1 includes a
このプリント配線基板1には、カバーレイ6上に第1のジャンパ線からなる第1ジャンパ回路7と、第2のジャンパ線からなる第2ジャンパ回路8とが形成されている。また、第1ジャンパ回路7と第2ジャンパ回路8との間には、層間絶縁層としての第1絶縁層9が形成され、第2ジャンパ回路8の上には、カバーコート層としての第2絶縁層10が形成されている。このように、プリント配線基板1は、これら第1及び第2ジャンパ回路7,8により、配線回路3の架橋接続が行われる多層構造を備えて構成されている。
On the printed wiring board 1, a
ベース基材2は、例えばPET、PEN、PI、PA等の絶縁性樹脂からなり、配線回路3は、銅、銅合金又はアルミニウムなどの導電材からなる。また、接着剤5は、例えばエポキシ系樹脂などを用いた熱硬化性接着剤であり、カバーレイ6は、ベース基材2と同様の絶縁性樹脂からなる。
The
第1及び第2ジャンパ回路7,8は、銅ペーストや銀ペーストなどの導電性ペーストからなる。また、第1絶縁層9はレジストインクからなり、第2絶縁層10は熱硬化性、紫外線硬化性、感光性などのインクからなる。このように構成されたプリント配線基板1は、第1及び第2ジャンパ回路7,8間の第1絶縁層9が、その断面が矩形状断面となるように形成されている。
The first and
具体的には、第1絶縁層9は、第1ジャンパ回路7の平面上における上端点から第2ジャンパ回路8の下端点までの垂直距離aが、第1ジャンパ回路7のエッジ点から第1絶縁層9のエッジ点までの斜距離bよりも小さくなるような矩形状断面となるように形成されている。このため、従来技術と比べると、回路間(層間)における第1絶縁層9の厚さを均一に確保することができる。これにより、層間の絶縁信頼性を向上させることができる。
Specifically, the first insulating
このように構成されたプリント配線基板1は、例えば次のように製造される。図2は、本発明の一実施形態に係るプリント配線基板の製造方法による製造工程を示すフローチャートである。図3A〜図3Kは、この製造工程を説明するための断面図である。ここでは、図2を参照しながら図3A〜図3Kに基づき製造工程を説明する。 The printed wiring board 1 configured as described above is manufactured, for example, as follows. FIG. 2 is a flowchart showing a manufacturing process according to a method for manufacturing a printed wiring board according to an embodiment of the present invention. 3A to 3K are cross-sectional views for explaining this manufacturing process. Here, the manufacturing process will be described based on FIGS. 3A to 3K with reference to FIG.
まず、図3Aに示すように、ベース基材2上に銅箔3aが貼り付けられた片面CCLを用意する(ステップS100)。次に、図3Bに示すように、エッチングなどを行って配線回路3を形成し(ステップS102)、ベース基板4を形成する。そして、図3Cに示すように、予め貫通穴6aが形成されたカバーレイ6を、接着剤5を介してベース基板4の配線回路3側に貼り合わせ、熱圧着する(ステップS104)。
First, as shown in FIG. 3A, a single-sided CCL in which a copper foil 3a is attached on a
カバーレイ6を熱圧着したら、カバーレイ6の表面に銀ペーストをスクリーン印刷し、図3Dに示すように、第1ジャンパ回路7を形成する(ステップS106)。第1ジャンパ回路7は、図示しない所定箇所に設けられた貫通穴6aを介して配線回路3と電気的に接続される。
After the
次に、転写体としてのPETフィルムを用意し、図3Eに示すように、このPETフィルム11にYAGレーザなどによってザグリ加工を施し、第1ジャンパ回路7を十分に覆うことができる所望の形状、深さ(例えば、20μm)及び幅の凹部11aを形成する(ステップS108)。なお、このとき、PETフィルム11には、位置合わせ用のガイド穴(図示せず)も形成しておく。
Next, a PET film as a transfer body is prepared, and as shown in FIG. 3E, a desired shape capable of sufficiently covering the
その後、図3Fに示すように、PETフィルム11の凹部11a側に、感光性レジストインクを全面印刷し(ステップS110)、所定の温度雰囲気(例えば、温度80℃)下で所定時間(例えば、30分間)放置して感光性レジストを仮硬化させ、レジスト12を形成する。
After that, as shown in FIG. 3F, the photosensitive resist ink is printed on the entire surface of the
そして、図3Gに示すように、PETフィルム11をベース基板4に対し、凹部11a側が第1ジャンパ回路7と対向するように配置して、ガイド穴を利用して位置合わせを行った上で貼り合わせ、例えば真空ラミネータを用いて貼着する(ステップS112)。なお、例えばこのときのラミネート条件は、例えば、温度100℃、真空引き時間20秒、加圧時間20秒、加圧力0.1Mpaなどである。
Then, as shown in FIG. 3G, the
次に、図3Hに示すように、PETフィルム11をベース基板4に貼着させた状態のまま、図示しないマスク等を用いて図中白抜き矢印で示すように紫外線等の光を選択的に照射して、レジスト12を露光する(ステップS114)。その後、図3Iに示すように、レジスト12からPETフィルム11を剥離し(ステップS116)、現像を行って余分なレジスト12を除去し、図3Jに示すような矩形状断面を有する第1絶縁層9をパターン形成する(ステップS118)。
Next, as shown in FIG. 3H, with the
その後、例えば所定の温度雰囲気(例えば、温度150℃)下で所定時間(例えば、30分間)ベーキングを施して第1絶縁層9を硬化させ(ステップS120)、銀ペーストを印刷することにより第2ジャンパ回路8をベース基板4上に形成する(ステップS122)。最後に、上述したようなインクを印刷して第2絶縁層10を形成し(ステップS124)、図3Kに示すようなプリント配線基板1を完成させる。
After that, for example, baking is performed for a predetermined time (for example, 30 minutes) in a predetermined temperature atmosphere (for example, a temperature of 150 ° C.) to cure the first insulating layer 9 (step S120), and the second is obtained by printing the silver paste. The
このように製造されたプリント配線基板1は、図3Kに示すように、第1絶縁層9が矩形状断面となる。このため、第1及び第2ジャンパ回路7,8間の厚さを一定に確保し、絶縁信頼性を向上させることができる。なお、図示の例では、第2ジャンパ回路8により貫通孔6aを介して両端の配線回路3が電気的に接続されていることが示されている。
In the printed wiring board 1 manufactured in this way, as shown in FIG. 3K, the first insulating
上述した実施形態においては、レジスト12の転写体としてPETフィルム11を用いたものを例に挙げて説明したが、光透過性を有し加工可能な材料(例えば、PENフィルムなど)であればこれに限定されることはない。また、プリント配線基板1には2層のジャンパ回路7,8が形成されたものとしたが、それ以上の多層構造を有するものであってもよい。
In the above-described embodiment, the transfer film of the resist 12 has been described by using the
更に、レジスト12として感光性レジストインクを例に挙げて説明したが、例えば熱硬化性レジストインクを用いるようにしてもよい。 Furthermore, although the photosensitive resist ink has been described as an example of the resist 12, for example, a thermosetting resist ink may be used.
以下、実施例によりプリント配線基板1について具体的に説明する。本実施例においては、上記第1絶縁層9の構造を有するプリント配線基板1のサンプルを5つ(実施例)用意した。また、従来の絶縁層の構造を有するプリント配線基板のサンプルを5つ(比較例)用意した。そして、これらのサンプルについて層間マイグレーション試験を実施した。
Hereinafter, the printed wiring board 1 will be specifically described by way of examples. In this example, five samples (Examples) of the printed wiring board 1 having the structure of the first insulating
各サンプルにおいては、図4に示すように、ベース基材2を厚さ25μmのPIで構成し、配線回路3を厚さ12μmのCuで構成した。また、カバーレイ6は最薄部が厚さ12.5μm及び最厚部が厚さ20μmとなるように構成し、第1及び第2ジャンパ回路7,8は厚さ10μmのAgで構成した。
In each sample, as shown in FIG. 4, the
また、貫通孔6aの孔径をφ0.8mm、図5に示すような第1及び第2ジャンパ回路7,8のパッド7a,8aの径をφ1.3mm、このパッド7a,8a上の第2絶縁層10の径をφ1.7mmに設定した。なお、第1及び第2ジャンパ回路7,8のパッド7a,8aの中心から中心までのジャンパ線長は、例えば15mmに設定した。
Further, the hole diameter of the through
更に、第1絶縁層9及び従来の絶縁層の第1ジャンパ回路7上の厚さを30μmと設定して、各パッド7a,8aから引き出され配線回路3に電気的に接続された引出部7b,8bの先端に、層間マイグレーション試験機200のケーブル201,202を半田19により接続した。そして、次のような条件下で試験を行った。
Further, the thickness of the first insulating
試験条件は、温度85℃、相対湿度85%の雰囲気中に各サンプルを曝し、層間マイグレーション試験機200からケーブル201,202を介して各ジャンパ回路7,8に50Vの電圧を1000時間印加した。その後、これら回路7,8間の絶縁抵抗を測定した。
The test condition was that each sample was exposed to an atmosphere having a temperature of 85 ° C. and a relative humidity of 85%, and a voltage of 50 V was applied to the
図6に示すように、5つの比較例は、全て250時間〜400時間くらいで短絡してしまった。これは、ジャンパ回路7,8間の絶縁層の厚さを十分に確保できていないことが原因と考えられる。一方、5つの実施例は、全て1000時間を超えても短絡することなく試験を合格した。従って、本発明に係るプリント配線基板では、層間における絶縁層の厚さを確保して絶縁信頼性を向上させることが確認できた。
As shown in FIG. 6, all of the five comparative examples were short-circuited in about 250 hours to 400 hours. This is considered to be because the thickness of the insulating layer between the
なお、他の実施例として、例えば図7に示すように、第1絶縁層9が、段部9aを有する階段状断面に形成されていてもよい。これにより、段部9aがない場合と比べて第1絶縁層9の両端の高さを段階的に低くすることができる。このため、上記実施例の作用効果と同様の作用効果を有すると共に、第1絶縁層9を形成した後の工程で第2ジャンパ回路8を例えば印刷により形成する際に、例えば銀ペーストを第1絶縁層9の上に確実且つ支障無く形成することができる。
As another example, for example, as shown in FIG. 7, the first insulating
1 プリント配線基板
2 ベース基材
3 配線回路
4 ベース基板
5 接着剤
6 カバーレイ
6a 貫通孔
7 第1ジャンパ回路
8 第2ジャンパ回路
9 第1絶縁層
10 第2絶縁層
DESCRIPTION OF SYMBOLS 1 Printed
Claims (8)
前記ベース基板上に第1のジャンパ線を形成する工程と、
凹部が形成された転写体に前記複数層のジャンパ線間の絶縁層を構成するレジストインクを印刷する工程と、
前記転写体を前記ベース基板に対し、前記第1のジャンパ線と前記凹部とが対向するように位置合わせを行った上で貼り合わせ、前記レジストインクを前記ベース基板に転写し、前記絶縁層を形成する工程と、
前記絶縁層が形成されたベース基板上に第2のジャンパ線を形成する工程とを備えた
ことを特徴とするプリント配線基板の製造方法。 In a method for manufacturing a printed wiring board having a plurality of jumper wires on a base substrate on which a wiring pattern is formed,
Forming a first jumper line on the base substrate;
Printing a resist ink that constitutes an insulating layer between the plurality of jumper wires on a transfer body having a recess;
The transfer body is bonded to the base substrate after alignment so that the first jumper line and the concave portion face each other, the resist ink is transferred to the base substrate, and the insulating layer is Forming, and
And a step of forming a second jumper wire on the base substrate on which the insulating layer is formed.
ことを特徴とする請求項1記載のプリント配線基板の製造方法。 The method for manufacturing a printed wiring board according to claim 1, wherein the resist ink is a photosensitive resist ink, and the insulating layer is patterned by photolithography.
ことを特徴とする請求項2記載のプリント配線基板の製造方法。 The printed wiring board according to claim 2, wherein the insulating layer is patterned by exposing the resist ink through a mask while the transfer body is bonded to the base substrate. Method.
ことを特徴とする請求項3記載のプリント配線基板の製造方法。 The method for manufacturing a printed wiring board according to claim 3, wherein the insulating layer is patterned by peeling and developing the transfer body after exposure of the resist ink.
ことを特徴とする請求項1記載のプリント配線基板の製造方法。 The method for manufacturing a printed wiring board according to claim 1, wherein the resist ink is a thermosetting resist ink.
前記複数層のジャンパ線間の絶縁層は矩形状断面を有するように形成されている
ことを特徴とするプリント配線基板。 In a printed wiring board having a plurality of jumper wires on a base substrate on which a wiring pattern is formed,
The printed wiring board, wherein an insulating layer between the plurality of jumper wires is formed to have a rectangular cross section.
前記ベース基板上に第1のジャンパ線を形成する工程と、
凹部が形成された転写体に前記複数層のジャンパ線間の絶縁層を構成するレジストインクを印刷する工程と、
前記転写体を前記ベース基板に対し、前記第1のジャンパ線と前記凹部とが対向するように位置合わせを行った上で貼り合わせ、前記レジストインクを前記ベース基板に転写し、前記絶縁層を形成する工程と、
前記レジストインクにより前記絶縁層を階段状断面を有するようにパターン形成する工程と、
前記絶縁層が形成されたベース基板上に第2のジャンパ線を形成する工程とを備えた
ことを特徴とするプリント配線基板の製造方法。 In a method for manufacturing a printed wiring board having a plurality of jumper wires on a base substrate on which a wiring pattern is formed,
Forming a first jumper line on the base substrate;
Printing a resist ink that constitutes an insulating layer between the plurality of jumper wires on a transfer body having a recess;
The transfer body is bonded to the base substrate after alignment so that the first jumper line and the concave portion face each other, the resist ink is transferred to the base substrate, and the insulating layer is Forming, and
Patterning the insulating layer with the resist ink so as to have a stepped cross section;
And a step of forming a second jumper wire on the base substrate on which the insulating layer is formed.
前記複数層のジャンパ線間の絶縁層は階段状断面を有するように形成されている
ことを特徴とするプリント配線基板。 In a printed wiring board having a plurality of jumper wires on a base substrate on which a wiring pattern is formed,
The printed wiring board, wherein the insulating layer between the plurality of jumper wires is formed to have a stepped cross section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011124005A JP5413748B2 (en) | 2011-06-02 | 2011-06-02 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011124005A JP5413748B2 (en) | 2011-06-02 | 2011-06-02 | Printed wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012253169A true JP2012253169A (en) | 2012-12-20 |
JP5413748B2 JP5413748B2 (en) | 2014-02-12 |
Family
ID=47525721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011124005A Expired - Fee Related JP5413748B2 (en) | 2011-06-02 | 2011-06-02 | Printed wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5413748B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112616241A (en) * | 2020-12-08 | 2021-04-06 | 捷讯精密橡胶(苏州)有限公司 | Flexible circuit board for printing protective film and production process thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63185276U (en) * | 1987-05-19 | 1988-11-29 | ||
JPH08186375A (en) * | 1994-12-29 | 1996-07-16 | Dainippon Printing Co Ltd | Multilayer printed wiring board and manufacture thereof |
JPH11233945A (en) * | 1998-02-17 | 1999-08-27 | Dainippon Printing Co Ltd | Multilayer printed wiring board and its manufacture |
JP2006319254A (en) * | 2005-05-16 | 2006-11-24 | Matsushita Electric Ind Co Ltd | Process for manufacturing multilayer wiring board |
JP2007059184A (en) * | 2005-08-24 | 2007-03-08 | Citizen Electronics Co Ltd | Key sheet module |
-
2011
- 2011-06-02 JP JP2011124005A patent/JP5413748B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63185276U (en) * | 1987-05-19 | 1988-11-29 | ||
JPH08186375A (en) * | 1994-12-29 | 1996-07-16 | Dainippon Printing Co Ltd | Multilayer printed wiring board and manufacture thereof |
JPH11233945A (en) * | 1998-02-17 | 1999-08-27 | Dainippon Printing Co Ltd | Multilayer printed wiring board and its manufacture |
JP2006319254A (en) * | 2005-05-16 | 2006-11-24 | Matsushita Electric Ind Co Ltd | Process for manufacturing multilayer wiring board |
JP2007059184A (en) * | 2005-08-24 | 2007-03-08 | Citizen Electronics Co Ltd | Key sheet module |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112616241A (en) * | 2020-12-08 | 2021-04-06 | 捷讯精密橡胶(苏州)有限公司 | Flexible circuit board for printing protective film and production process thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5413748B2 (en) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7346982B2 (en) | Method of fabricating printed circuit board having thin core layer | |
KR100796983B1 (en) | Printed circuit board and method for manufacturing thereof | |
JP5010737B2 (en) | Printed wiring board | |
JP5997260B2 (en) | Printed circuit board and manufacturing method thereof | |
JP5097827B2 (en) | Flex-rigid wiring board and electronic device | |
US7937833B2 (en) | Method of manufacturing circuit board | |
US20130003314A1 (en) | Multilayer printed circuit board and manufacturing method therefor | |
WO2010007704A1 (en) | Flex-rigid wiring board and electronic device | |
TWI479972B (en) | Multi-layer flexible printed wiring board and manufacturing method thereof | |
CN109788666B (en) | Circuit substrate and manufacturing method thereof | |
US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
TW201334647A (en) | Multi-layer wiring substrate and method for manufacturing the same | |
JP4497548B2 (en) | Wiring board | |
JP5227753B2 (en) | Method for manufacturing printed circuit board | |
JP5302920B2 (en) | Manufacturing method of multilayer wiring board | |
CN109788664B (en) | Circuit substrate and manufacturing method thereof | |
JP6099902B2 (en) | Wiring board manufacturing method | |
JP5413748B2 (en) | Printed wiring board and manufacturing method thereof | |
TW201703604A (en) | Rigid-flex print circuit board and method for manufacturing same | |
TWI637666B (en) | Printed circuit board and mthod for manufacturing same | |
JP2006310532A (en) | Semiconductor device and its manufacturing method | |
JP2005175185A (en) | Flexible wiring board | |
JP2015204379A (en) | Printed wiring board | |
US20120043121A1 (en) | Printed circuit board and method of manufacturing the same | |
KR20140025824A (en) | Manufacturing method of electronic chip embedded circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5413748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |