JP2012253131A - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
JP2012253131A
JP2012253131A JP2011123417A JP2011123417A JP2012253131A JP 2012253131 A JP2012253131 A JP 2012253131A JP 2011123417 A JP2011123417 A JP 2011123417A JP 2011123417 A JP2011123417 A JP 2011123417A JP 2012253131 A JP2012253131 A JP 2012253131A
Authority
JP
Japan
Prior art keywords
optical
optical module
circuit
mounting surface
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011123417A
Other languages
English (en)
Inventor
Koji Mori
弘嗣 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011123417A priority Critical patent/JP2012253131A/ja
Publication of JP2012253131A publication Critical patent/JP2012253131A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

【課題】小型化を図ることができる光モジュールを提供することである。
【解決手段】光ファイバ50の一端に設けられる光モジュール10。SERDES回路14は、パラレル信号をシリアル信号に変換する。駆動回路16は、シリアル信号に基づいて駆動信号を生成する。光素子18は、駆動信号に基づく光信号を光ファイバ50に出力する。SERDES回路14は、回路基板12上に実装されている。駆動回路16は、SERDES回路14上に搭載されていると共に、回路基板12に電気的に接続されている。
【選択図】図1

Description

本発明は、光モジュールに関し、より特定的には、光ファイバの一端に設けられる光モジュールに関する。
従来の光モジュールとしては、例えば、特許文献1に記載の光ケーブルモジュールが知られている。図5は、特許文献1に記載の光ケーブルモジュール500の構成を示した図である。
光ケーブルモジュール500は、光ケーブル502、発光素子504、駆動IC506、パラレルシリアル変換IC508及び基板510を備えている。パラレルシリアル変換IC508は、外部から入力してくるパラレル信号をシリアル信号に変換する。駆動IC506は、シリアル信号に基づいて、発光素子504の駆動信号を生成する。発光素子504は、駆動信号に基づいて光信号を生成し、該光信号を光ケーブル502に対して出力する。
ところで、光ケーブルモジュール500では、図5に示すように、発光素子504、駆動IC506及びパラレルシリアル変換IC508は、基板510上に一列に並ぶように実装されている。そのため、基板510が大型化し、光ケーブルモジュール500が大型化してしまう。
特開2007−148107号公報
そこで、本発明の目的は、小型化を図ることができる光モジュールを提供することである。
本発明の第1の形態に係る光モジュールは、光ファイバの一端に設けられる光モジュールであって、第1の実装面を有する第1の回路基板と、パラレル信号をシリアル信号に変換する変換回路素子と、前記シリアル信号に基づいて駆動信号を生成する駆動回路素子と、前記駆動信号に基づく光信号を前記光ファイバに出力する光素子と、を備えており、前記変換回路素子は、前記第1の実装面上に実装されており、前記駆動回路素子は、前記変換回路素子上に設けられていると共に、前記第1の回路基板に電気的に接続されていること、を特徴とする。
本発明の第2の形態に係る光モジュールは、光ファイバの一端に設けられる光モジュールであって、第1の実装面を有する第1の回路基板と、前記光ファイバからの光信号に基づく出力信号を生成する光素子と、前記出力信号に基づいてシリアル信号を生成する駆動回路素子と、前記シリアル信号をパラレル信号に変換する変換回路素子と、を備えており、前記変換回路素子は、前記第1の実装面上に実装されており、前記駆動回路素子は、前記変換回路素子上に設けられていると共に、前記第1の回路基板に電気的に接続されていること、を特徴とする。
本発明によれば、光モジュールの小型化を図ることができる。
光モジュールの上面図、正面図及び側面図である。 光モジュールのブロック図である。 光モジュールへの光ファイバの取り付け時の工程図ある。 変形例に係る光モジュールの上面図、正面図及び側面図である。 特許文献1に記載の光ケーブルモジュールの構成を示した図である。
以下に、本発明の実施形態に係る光モジュールについて説明する。
(光モジュールの構成)
以下に、一実施形態に係る光モジュールの構成について図面を参照しながら説明する。図1は、光モジュール10の上面図、正面図及び側面図である。図2は、光モジュール10のブロック図である。図1に示すように、上面図における上下方向をy軸方向と定義し、上面図における左右方向をx軸方向と定義し、上面図における紙面垂直方向をz軸方向と定義する。
光モジュール10は、光ファイバ50の一端に設けられ、プラグとして用いられる。すなわち、光モジュール10は、レセプタクルに装着され、レセプタクルと共にコネクタを構成する。光モジュール10は、図1に示すように、回路基板12,20、SERDES回路14、駆動回路16、光素子18、枠22、外部端子24a〜24d、透明樹脂30及び封止樹脂32を備えている。
回路基板12は、z軸に垂直な主面を有し長方形状をなす多層基板であり、表面及び内部に回路を有している。以下では、回路基板12のz軸方向の正方向側の主面を実装面S1と呼ぶ。
外部端子24a〜24dは、実装面S1においてx軸方向の正方向側の辺近傍に設けられており、y軸方向の正方向側から負方向側へとこの順に並んでいる。外部端子24a〜24dは、光モジュール10がレセプタクルに装着された際に、レセプタクルの外部端子に接続される。そして、外部端子24a〜24dには、パラレル信号が入力してくる。
SERDES回路(変換回路素子)14は、外部端子24a〜24dを介して入力してきたパラレル信号をシリアル信号に変換する半導体集積回路であり、実装面S1上に実装されている。SERDES回路14は、導電性接着剤により実装面S1上に固定されている。また、SERDES回路14は、周囲が樹脂等により封止されていないベアチップであり、z軸方向の正方向側の主面において外部電極を有している。そして、SERDES回路14の外部電極は、図1に示すように、ワイヤWにより、回路基板12の外部電極(図示せず)に接続されている。これにより、外部端子24a〜24dから入力してきたパラレル信号は、図2に示すように、回路基板12及びワイヤWを介して、SERDES回路14に入力する。SERDES回路14は、パラレル信号をシリアル信号に変換し、ワイヤWを介して回路基板12に出力する。なお、SERDES回路14が出力するシリアル信号は、図2に示すように、1対の差動信号である。
駆動回路(駆動回路素子)16は、シリアル信号に基づいて、光素子18を駆動するためのアナログ信号である駆動信号を生成する半導体集積回路であり、SERDES回路14上に搭載されていると共に、回路基板12に電気的に接続されている。駆動回路16は、導電性接着剤によりSERDES回路14のz軸方向の正方向側の主面上に固定されている。よって、駆動回路16は、z軸方向から平面視したときに、SERDES回路14よりも小さい。また、駆動回路16は、周囲が樹脂等により封止されていないベアチップであり、z軸方向の正方向側の主面において外部電極を有している。そして、駆動回路16の外部電極は、図1に示すように、ワイヤWにより、回路基板12の外部電極(図示せず)に接続されている。これにより、SERDES回路14が出力したシリアル信号は、図2に示すように、回路基板12及びワイヤWを介して、駆動回路16に入力する。駆動回路16は、シリアル信号を駆動信号に変換し、ワイヤWを介して回路基板12に出力する。
枠22は、実装面S1上に設けられており、z軸方向から平面視したときに、SERDES回路14及び駆動回路16を囲むロ字型をなしている。すなわち、枠22は、壁22a〜22dにより構成されている。壁22aは、x軸に垂直な面を有し、かつ、y軸方向に延在しており、駆動回路16よりもx軸方向の正方向側に設けられている。壁22bは、x軸に垂直な面を有し、かつ、y軸方向に延在しており、駆動回路16よりもx軸方向の負方向側に設けられている。壁22cは、y軸に垂直な面を有し、かつ、x軸方向に延在しており、駆動回路16よりもy軸方向の正方向側に設けられている。壁22dは、y軸に垂直な面を有し、かつ、x軸方向に延在しており、駆動回路16よりもy軸方向の負方向側に設けられている。
回路基板20は、実装面S1に垂直な実装面S2を有し、かつ、回路基板12の実装面S1上に実装されている。より詳細には、回路基板20は、壁22aのx軸方向の負方向側の面に取り付けられている。そして、回路基板20の主面及び内部には、回路が設けられており、回路基板20の回路は、回路基板12の回路と電気的に接続されている。
光素子18は、駆動信号に基づく光信号を光ファイバ50に出力する発光素子であり、回路基板20の実装面S2上に実装されている。これにより、駆動回路16が出力したシリアル信号は、図2に示すように、ワイヤW及び回路基板12,20を介して、光素子18に入力する。光素子18は、駆動信号に基づいて、光信号を出力する。ここで、光素子18の発光面は、光素子18が実装面S2上に実装されることにより、実装面S2と同方向(x軸方向の負方向側)を向いている。したがって、光素子18は、x軸方向の負方向側に向かって光信号を出力する。
光ファイバ50は、図1に示すように、被膜52及び芯線54を含んでおり、x軸方向に延在している。光ファイバ50は、z軸方向(実装面S1の法線方向)から平面視したときに、SERDES回路14と重なり、かつ、駆動回路16とは重なっていない。そして、光ファイバ50は、y軸方向から平面視したときに、駆動回路16と重なっている。
また、光ファイバ50のx軸方向の正方向側の端部の被膜52が除去されることにより、芯線54が露出している。芯線54のx軸方向の正方向側の先端は、光素子18の発光面と対向している。更に、透明樹脂30は、芯線54のx軸方向の正方向側の先端と光素子18の発光面との間に設けられている。これにより、光素子18と光ファイバ50とが光学的に結合している。よって、光素子18が出力した光信号は、図2に示すように、光ファイバ50内を伝送される。
封止樹脂32は、実装面S1上であって枠22に囲まれた空間内に充填されている絶縁性樹脂であり、実装面S1、SERDES回路14、駆動回路16及び光素子18等を保護していると共に、光ファイバ50を固定している。
(光ファイバの取り付け)
次に、光モジュール10への光ファイバ50の取り付けについて図面を参照しながら説明する。図3は、光モジュール10への光ファイバ50の取り付け時の工程図ある。理解の容易のために、図3において、封止樹脂32は、ハッチングを施して示した。
まず、図3(a)に示すように、光ファイバ50を光モジュール10に挿入する。
次に、図3(b)に示すように、光素子18の発光面と光ファイバ50の芯線54との光軸合わせを行い、透明樹脂30を塗布し硬化させる。
最後に、実装面S1上であって枠22に囲まれた空間内に封止樹脂32を充填する。以上の工程により、光ファイバ50が光モジュール10に取り付けられる。
(効果)
以上のような光モジュール10によれば、光モジュール10の小型化を図ることができる。より詳細には、特許文献1に記載の光ケーブルモジュール500では、図5に示すように、発光素子504、駆動IC506及びパラレルシリアル変換IC508は、基板510上に一列に並ぶように実装されている。そのため、基板510が大型化し、光ケーブルモジュール500が大型化してしまう。
一方、光モジュール10では、駆動回路16は、SERDES回路14上に搭載されている。そのため、光モジュール10の回路基板12の面積は、光ケーブルモジュール500の基板510の面積よりも小さくてすむ。その結果、光モジュール10の小型化が図られる。
また、光モジュール10では、光ファイバ50は、z軸方向から平面視したときに、SERDES回路14と重なっている。そのため、光モジュール10では、光ファイバがSERDES回路と重なっていない光モジュールに比べて、小型化が図られる。
また、光モジュール10では、光ファイバ50は、z軸方向から平面視したときに、駆動回路16とは重なっていない。これにより、光ファイバ50は、y軸方向から平面視したときに、駆動回路16と重なることができる。その結果、光ファイバ50を回路基板12に近づけて配置することが可能となる。よって、光モジュール10の低背化が図られる。
(変形例)
次に、変形例に係る光モジュール10aについて図面を参照しながら説明する。図4は、変形例に係る光モジュール10aの上面図、正面図及び側面図である。
光モジュール10と光モジュール10aとの相違点は、光モジュール10aでは、ワイヤWが用いられていない点である。以下に、光モジュール10aの構成について、かかる相違点を中心に説明を行う。
光モジュール10aは、中継基板40及びはんだバンプBを更に備えている。中継基板40は、y軸に垂直な実装面S3を有する回路基板であり、主面及び内部に回路を有している。また、中継基板40は、SERDES回路14のz軸方向の正方向側に位置しており、該SERDES回路14を覆っている。以下では、中継基板40のz軸方向の正方向側の主面を実装面S3と称す。
駆動回路16は、中継基板40に対してフリップチップ実装されている。すなわち、光モジュール10aの駆動回路16は、光モジュール10の駆動回路16の表裏を反転させた状態で配置されている。そして、駆動回路16の外部電極が中継基板40の実装面S3に設けられている外部電極と導電性接着剤により固定されている。これにより、駆動回路16は、SERDES回路14上に設けられている。
ビアホール導体Vは、中継基板40をz軸方向に貫通しており、中継基板40の実装面S1上の回路や中継基板40内の回路と中継基板40のz軸方向の負方向側の主面上の回路とを電気的に接続している。
はんだバンプBは、中継基板40のz軸方向の負方向側の主面上の回路と実装面S3に設けられている外部電極とを電気的に接続している。以上のような中継基板40及びはんだバンプBにより、駆動回路16と回路基板12とが電気的に接続されている。
また、SERDES回路14は、回路基板12に対してフリップチップ実装されている。すなわち、光モジュール10aのSERDES回路14は、光モジュール10のSERDES回路14の表裏を反転させた状態で配置されている。そして、SERDES回路14の外部電極が回路基板12の実装面S1に設けられている外部電極と導電性接着剤により固定されている。
以上のように構成された光モジュール10aにおいても、光モジュール10と同じ作用効果を奏することができる。
(その他の実施形態)
本発明に係る光モジュールは、前記実施形態に係る光モジュール10,10aに限らず、その要旨の範囲内において変更可能である。
光モジュール10,10aでは、光素子18は、発光素子であるとしたが、受光素子であってもよい。以下に、光素子18が受光素子である場合の光モジュール10について図1を参照しながら説明する。
光素子18は、光ファイバ50からの光信号に基づく出力信号を生成する。駆動回路16は、光素子18が生成した出力信号に基づいて、シリアル信号を生成する。SERDES回路14は、シリアル信号をパラレル信号に変換する。パラレル信号は、外部端子24a〜24dから光モジュール10外へと出力される。
なお、SERDES回路14は、SERDES回路に加えてブリッジ回路を含んでいてもよい。これにより、SERDES回路14は、低速差動信号と高速差動信号との変換機能を有するようになる。よって、外部端子24a,24bには、1対の差動信号が入力し、外部端子24c,24dには、1対の差動信号が入力する。
以上のように、本発明は、光モジュールに有用であり、特に、光モジュールの小型化を図ることができる点で優れている。
S1〜S3 実装面
W ワイヤ
10,10a 光モジュール
12,20 回路基板
14 SERDES回路
16 駆動回路
18 光素子
22 枠
24a〜24d 外部端子
30 透明樹脂
32 封止樹脂
40 中継基板
50 光ファイバ

Claims (6)

  1. 光ファイバの一端に設けられる光モジュールであって、
    第1の実装面を有する第1の回路基板と、
    パラレル信号をシリアル信号に変換する変換回路素子と、
    前記シリアル信号に基づいて駆動信号を生成する駆動回路素子と、
    前記駆動信号に基づく光信号を前記光ファイバに出力する光素子と、
    を備えており、
    前記変換回路素子は、前記第1の実装面上に実装されており、
    前記駆動回路素子は、前記変換回路素子上に設けられていると共に、前記第1の回路基板に電気的に接続されていること、
    を特徴とする光モジュール。
  2. 光ファイバの一端に設けられる光モジュールであって、
    第1の実装面を有する第1の回路基板と、
    前記光ファイバからの光信号に基づく出力信号を生成する光素子と、
    前記出力信号に基づいてシリアル信号を生成する駆動回路素子と、
    前記シリアル信号をパラレル信号に変換する変換回路素子と、
    を備えており、
    前記変換回路素子は、前記第1の実装面上に実装されており、
    前記駆動回路素子は、前記変換回路素子上に設けられていると共に、前記第1の回路基板に電気的に接続されていること、
    を特徴とする光モジュール。
  3. 前記光ファイバは、前記第1の実装面の法線方向から平面視したときに、前記変換回路素子と重なっていること、
    を特徴とする請求項1又は請求項2のいずれかに記載の光モジュール。
  4. 前記光ファイバは、前記第1の実装面の法線方向から平面視したときに、前記駆動回路素子とは重なっていないこと、
    を特徴とする請求項3に記載の光モジュール。
  5. 前記光モジュールは、
    前記第1の実装面に垂直な第2の実装面を有し、かつ、前記第1の回路基板に実装されている第2の回路基板を、
    更に備えており、
    前記光素子が前記第2の実装面上に実装されることにより、該光素子の受光面又は発光面は、該第2の実装面と同方向を向いていること、
    を特徴とする請求項1ないし請求項4のいずれかに記載の光モジュール。
  6. 前記駆動回路素子は、前記変換回路素子上に搭載されていること、
    を特徴とする請求項1ないし請求項5のいずれかに記載の光モジュール。
JP2011123417A 2011-06-01 2011-06-01 光モジュール Pending JP2012253131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011123417A JP2012253131A (ja) 2011-06-01 2011-06-01 光モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011123417A JP2012253131A (ja) 2011-06-01 2011-06-01 光モジュール

Publications (1)

Publication Number Publication Date
JP2012253131A true JP2012253131A (ja) 2012-12-20

Family

ID=47525694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011123417A Pending JP2012253131A (ja) 2011-06-01 2011-06-01 光モジュール

Country Status (1)

Country Link
JP (1) JP2012253131A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363610A (ja) * 1989-07-31 1991-03-19 Nec Corp 光受信モジュール
JP2000196112A (ja) * 1998-12-28 2000-07-14 Nec Corp 受光モジュ―ル
JP2003232965A (ja) * 2002-02-07 2003-08-22 Sumitomo Electric Ind Ltd 光受信モジュール
JP2004086137A (ja) * 2002-07-01 2004-03-18 Seiko Epson Corp 光トランシーバ及びその製造方法
US20050224946A1 (en) * 2004-02-27 2005-10-13 Banpil Photonics, Inc. Stackable optoelectronics chip-to-chip interconnects and method of manufacturing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363610A (ja) * 1989-07-31 1991-03-19 Nec Corp 光受信モジュール
JP2000196112A (ja) * 1998-12-28 2000-07-14 Nec Corp 受光モジュ―ル
JP2003232965A (ja) * 2002-02-07 2003-08-22 Sumitomo Electric Ind Ltd 光受信モジュール
JP2004086137A (ja) * 2002-07-01 2004-03-18 Seiko Epson Corp 光トランシーバ及びその製造方法
US20050224946A1 (en) * 2004-02-27 2005-10-13 Banpil Photonics, Inc. Stackable optoelectronics chip-to-chip interconnects and method of manufacturing

Similar Documents

Publication Publication Date Title
CN106371176B (zh) 具有改善的热管理的光电模块
JP5821242B2 (ja) 固体撮像装置及びその製造方法、並びに電子機器
JP2009088510A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP5790610B2 (ja) 半導体装置、及び通信機器
JP5452282B2 (ja) 固体撮像装置
JP4005994B2 (ja) コネクター及びこれを用いたイメージセンサーモジュール
JP2010237640A (ja) 光モジュールおよびモジュール付きケーブル
JP2008015336A (ja) 回路基板及び半導体デバイスの光結合方法
JP4768433B2 (ja) 光半導体装置およびそれを備えた電子機器
CN104966724A (zh) 配置摄像头模组于终端主板的方法及终端设备
WO2018092234A1 (ja) 光モジュール、撮像モジュールおよび内視鏡
US11353668B2 (en) Packaging with substrate and printed circuit board cutouts
JP2007300031A (ja) 光モジュール用シールド部品及び光モジュール並びにその製造方法
KR101276508B1 (ko) 광전 배선 모듈
JP4730135B2 (ja) 画像センサパッケージ
JP2012253131A (ja) 光モジュール
JP2015029774A (ja) 基板モジュール
CN108321141B (zh) 一种芯片的绑定结构和电子装置
JP2009267044A (ja) 光伝送モジュール
TWI578052B (zh) 光纖連接器電路板及光纖連接器
TW201422077A (zh) 光纖連接器電路基板及光纖連接器
JP2013214593A (ja) 光モジュールおよび光ユニット
JP5737085B2 (ja) カメラモジュール
CN210040172U (zh) 芯片封装结构和电子设备
US20100314632A1 (en) Integrated circuit package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150324