JP2012243143A - フラッシュメモリ装置 - Google Patents
フラッシュメモリ装置 Download PDFInfo
- Publication number
- JP2012243143A JP2012243143A JP2011113808A JP2011113808A JP2012243143A JP 2012243143 A JP2012243143 A JP 2012243143A JP 2011113808 A JP2011113808 A JP 2011113808A JP 2011113808 A JP2011113808 A JP 2011113808A JP 2012243143 A JP2012243143 A JP 2012243143A
- Authority
- JP
- Japan
- Prior art keywords
- block
- value
- latest
- block management
- latest value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】第2のブロックB2への最新値のコピーが完了した後に、第1のブロックB1におけるブロック管理値を未使用状態とするとともに、第1のブロックB1のデータを消去するメンテナンスが実行される。このように、メンテナンス実行時には、第1のブロックB1のブロック管理値は、「$FFF0」から「$FFFF」とされる。メンテナンス中に電源がオフ状態となるリセットが発生した場合には、ブロック管理値における「$0」の桁が、16進法における「1」〜「E」となる可能性がある。このように、ブロック管理値が1桁の「1」〜「E」と、3桁の「F」とで構成される場合には、その値を有するブロックからの最新値の読み出しが規制される。
【選択図】図2
Description
図6の上側に示すように、第1のブロックがアクティブ状態であって、第2のブロックが未使用状態であるとする。両ブロックは、データを格納する第1〜第nのデータエリアA1〜Anを有する(nは自然数)。未使用状態にある第2のブロックにおける全てのデータエリアA1〜Anは、データが存在しない空き状態である。データ(最新値)の書き込み要求があると、その最新値は第1のブロックにおける第1〜第nのデータエリアA1〜Anに順番に書き込まれていく。これにより、空き状態であるデータエリアが減っていく。そして、図6の下側に示すように、第1のブロックにおける第nのデータエリアAnに最新値が書き込まれたとき、第2のブロックにおけるブロック管理値が未使用状態「$FFFF」からアクティブ状態「$1111」に書き換えられるとともに、当該最新値が第2のブロックにおける第1のデータエリアA1にコピーされる。その後に、第1のブロックに記憶されるデータが全て消去されるとともに、そのブロック管理値がアクティブ状態から未使用状態に書き換えられるメンテナンスが実行される。
請求項1に記載の発明は、蓄えられる電荷が閾値以上に保持されるとき「0」を示し、電荷が閾値未満に保持されるとき「1」を示す複数のセルを備え、前記各セルが示す「0」及び「1」の組み合わせで表される情報が複数のブロックとして記憶されるフラッシュメモリ部と、前記各ブロックの使用状態を示すブロック管理値を前記各ブロックに付加し、最新値が認識される毎に、前記各ブロックの何れかに同最新値を書き込むメモリ制御部と、を備え、前記ブロック管理値は、各セルが示す「0」及び「1」の組み合わせで表される2進数を複数桁で区切り、これら区切り単位で進数変換することにより得られる複数桁のN進数(N>2)であって、前記メモリ制御部は、前記ブロック管理値に基づき各ブロックが使用状態及び未使用状態の何れであるかを判定し、未使用状態である特定のブロックに前記最新値を書き込んだとき、そのブロック管理値を未使用状態から使用状態とし、前記特定のブロックのデータ容量によって次の最新値の書き込みが不可と判断したとき、前記特定のブロックの最新値を次の未使用のブロックにコピーするとともに、前記次のブロックにおける前記ブロック管理値を未使用状態から使用状態とした後、前記書き込みが不可と判断された前のブロックのブロック管理値を使用状態から未使用状態とするとともに、前記前のブロックの情報を消去するフラッシュメモリ装置において、前記メモリ制御部は、前記未使用状態においては前記ブロック管理値に対応する全てのセルを「1」として、これらを前記区切り単位でN進数に変換することにより前記ブロック管理値の各桁を全て同一のN進数である「初期記号」とするとともに、前記使用状態においては前記ブロック管理値におけるN進数の複数桁の何れか1桁に対応する複数のセルのうち2つ以上を「0」としたうえで当該複数のセルの「0」及び「1」をN進数に変換することで前記複数桁の何れか1桁を「特定記号」とし、前記ブロック管理値におけるその他の桁を前記「初期記号」として、前記ブロック管理値を未使用状態から使用状態とする際には、同ブロック管理値を前記ブロック毎に前記「特定記号」の桁の位置を予め定められた順番でずらした前記ブロック管理値とし、前記使用状態である前記ブロックが複数存在する場合において、前記ブロック管理値の「特定記号」の位置に基づき直近に使用状態とされたと判断した前記ブロックにおける最新値を読み出し、前記ブロックの前記ブロック管理値における前記その他の桁が前記「初期記号」であっても、前記「特定記号」とされるべき1桁が「特定記号」以外であるとき、そのブロックからの前記最新値の読み出しを規制することをその要旨としている。
図1に示すように、フラッシュメモリ装置は、メモリ制御部11と、フラッシュメモリ部15とを備える。フラッシュメモリ部15は不揮発性メモリであって、複数のセル10で構成される。フラッシュメモリ部15は、上記背景技術において説明したように、複数のセル10の「0」及び「1」を通じてデータを記憶する。
図2に示すように、メモリ制御部11は、フラッシュメモリ部15のデータ領域を複数のブロックB1〜Bnに分割して使用する。各ブロックB1〜Bnは、ブロック管理値と、第1〜第nのデータエリアA1〜Anとで構成される。ブロック管理値は、16進法による4桁の数字から構成される。具体的には、図2に示すように、アクティブ状態においては「$FFF0」、「$FF0F」、「$F0FF」及び「$0FFF」の何れかが順番に割り当てられる。すなわち、本例では、アクティブ状態のブロック管理値はブロック毎に異なる。また、未使用状態においては、全てのブロックに対して「$FFFF」が割り当てられる。本例では、「F」は「初期記号」に相当し、「0」は「特定記号」に相当する。
以上、説明した実施形態によれば、以下の効果を奏することができる。
・上記実施形態においては、ブロック管理値は、16進法による4桁の数字から構成されていた。しかし、ブロック管理値は16進法に限らず、例えば8進法、10進法又は32進法であってもよい。例えば32進法の場合、ブロック管理値は5桁の数字から構成されて、ブロック管理値に対応する全てのセルが「0」となる初期記号は「V」となる。よって、「VVVV0」、「VVV0V」…といった順番でブロック毎に異なるアクティブ状態のブロック管理値が付与される。
4桁の2進法の数字において2以上の「0」が存在する16進法の数字であれば「0」でなくてもよい。具体的には、「7」、「B」、「D」、「E」及び「F」以外の数字であればよい。
Claims (3)
- 蓄えられる電荷が閾値以上に保持されるとき「0」を示し、電荷が閾値未満に保持されるとき「1」を示す複数のセルを備え、前記各セルが示す「0」及び「1」の組み合わせで表される情報が複数のブロックとして記憶されるフラッシュメモリ部と、
前記各ブロックの使用状態を示すブロック管理値を前記各ブロックに付加し、最新値が認識される毎に、前記各ブロックの何れかに同最新値を書き込むメモリ制御部と、を備え、
前記ブロック管理値は、各セルが示す「0」及び「1」の組み合わせで表される2進数を複数桁で区切り、これら区切り単位で進数変換することにより得られる複数桁のN進数(N>2)であって、前記メモリ制御部は、前記ブロック管理値に基づき各ブロックが使用状態及び未使用状態の何れであるかを判定し、未使用状態である特定のブロックに前記最新値を書き込んだとき、そのブロック管理値を未使用状態から使用状態とし、前記特定のブロックのデータ容量によって次の最新値の書き込みが不可と判断したとき、前記特定のブロックの最新値を次の未使用のブロックにコピーするとともに、前記次のブロックにおける前記ブロック管理値を未使用状態から使用状態とした後、前記書き込みが不可と判断された前のブロックのブロック管理値を使用状態から未使用状態とするとともに、前記前のブロックの情報を消去するフラッシュメモリ装置において、
前記メモリ制御部は、前記未使用状態においては前記ブロック管理値に対応する全てのセルを「1」として、これらを前記区切り単位でN進数に変換することにより前記ブロック管理値の各桁を全て同一のN進数である「初期記号」とするとともに、
前記使用状態においては前記ブロック管理値におけるN進数の複数桁の何れか1桁に対応する複数のセルのうち2つ以上を「0」としたうえで当該複数のセルの「0」及び「1」をN進数に変換することで前記複数桁の何れか1桁を「特定記号」とし、前記ブロック管理値におけるその他の桁を前記「初期記号」として、
前記ブロック管理値を未使用状態から使用状態とする際には、同ブロック管理値を前記ブロック毎に前記「特定記号」の桁の位置を予め定められた順番でずらした前記ブロック管理値とし、
前記使用状態である前記ブロックが複数存在する場合において、前記ブロック管理値の「特定記号」の位置に基づき直近に使用状態とされたと判断した前記ブロックにおける最新値を読み出し、前記ブロックの前記ブロック管理値における前記その他の桁が前記「初期記号」であっても、前記「特定記号」とされるべき1桁が「特定記号」以外であるとき、そのブロックからの前記最新値の読み出しを規制するフラッシュメモリ装置。 - 請求項1に記載のフラッシュメモリ装置において、
前記ブロック管理値は、その各桁が4つの前記セルの「0」及び「1」を通じて示される16進法の4桁の数字であって、
16進法において前記「初期記号」は「F」であり、前記「特定記号」は「0」であるフラッシュメモリ装置。 - 請求項1又は2に記載のフラッシュメモリ装置において、
前記メモリ制御部は、前記最新値の書き込みが不可と判断された前のブロックから次のブロックに前記最新値をコピーしているときに、前記最新値が更新された場合には、この更新を反映させた最新値を次のブロックに書き込み、
前記コピー中にリセットが発生した場合には、前記ブロック管理値の「特定記号」の位置に基づき前記次のブロックの最新値を読み出すとともに、同最新値においてコピーが完了していない領域においては前記前のブロックの最新値を読み出して前記領域を補完するフラッシュメモリ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011113808A JP5451682B2 (ja) | 2011-05-20 | 2011-05-20 | フラッシュメモリ装置 |
US13/469,596 US9021184B2 (en) | 2011-05-20 | 2012-05-11 | Flash memory device |
CN201210164652.XA CN102880562B (zh) | 2011-05-20 | 2012-05-17 | 闪存装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011113808A JP5451682B2 (ja) | 2011-05-20 | 2011-05-20 | フラッシュメモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012243143A true JP2012243143A (ja) | 2012-12-10 |
JP5451682B2 JP5451682B2 (ja) | 2014-03-26 |
Family
ID=47175830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011113808A Active JP5451682B2 (ja) | 2011-05-20 | 2011-05-20 | フラッシュメモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9021184B2 (ja) |
JP (1) | JP5451682B2 (ja) |
CN (1) | CN102880562B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5451682B2 (ja) * | 2011-05-20 | 2014-03-26 | 株式会社東海理化電機製作所 | フラッシュメモリ装置 |
US9398373B2 (en) * | 2014-02-28 | 2016-07-19 | Bose Corporation | Direct selection of audio source |
JP2016035692A (ja) * | 2014-08-04 | 2016-03-17 | キヤノン株式会社 | 画像処理装置、システム、情報処理方法及びプログラム |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134312A (ja) * | 1995-11-08 | 1997-05-20 | Olympus Optical Co Ltd | フラッシュメモリ装置 |
JP2001051883A (ja) * | 1999-08-12 | 2001-02-23 | Nec Corp | 不揮発性メモリにおける自己修復方法および不揮発性メモリ装置 |
JP2001249855A (ja) * | 2000-03-07 | 2001-09-14 | Hitachi Ltd | 不揮発性メモリのデータ書き替え方法及び加入者回路 |
JP2002229847A (ja) * | 2001-02-06 | 2002-08-16 | Seiko Epson Corp | フラッシュメモリのデータ管理装置 |
JP2002312253A (ja) * | 2001-04-17 | 2002-10-25 | Denso Corp | 携帯情報端末装置 |
JP2005235028A (ja) * | 2004-02-23 | 2005-09-02 | Sony Corp | 情報処理装置及び情報処理方法、並びにコンピュータ・プログラム |
JP2005234957A (ja) * | 2004-02-20 | 2005-09-02 | Nec Electronics Corp | フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム |
JP2006126919A (ja) * | 2004-10-26 | 2006-05-18 | Kyocera Corp | フラッシュメモリのデータ管理装置およびフラッシュメモリの制御方法 |
JP2009295089A (ja) * | 2008-06-09 | 2009-12-17 | Sony Computer Entertainment Inc | メモリアクセス制御方法及びメモリ制御装置、コンピュータプログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256642B1 (en) * | 1992-01-29 | 2001-07-03 | Microsoft Corporation | Method and system for file system management using a flash-erasable, programmable, read-only memory |
US5640529A (en) * | 1993-07-29 | 1997-06-17 | Intel Corporation | Method and system for performing clean-up of a solid state disk during host command execution |
US6728851B1 (en) * | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
JP3721725B2 (ja) * | 1997-07-09 | 2005-11-30 | ソニー株式会社 | 情報処理方法および情報処理装置 |
JP4079506B2 (ja) | 1997-08-08 | 2008-04-23 | 株式会社東芝 | 不揮発性半導体メモリシステムの制御方法 |
JP2007293917A (ja) | 1997-08-08 | 2007-11-08 | Toshiba Corp | メモリシステムの制御方法 |
US7350044B2 (en) * | 2004-01-30 | 2008-03-25 | Micron Technology, Inc. | Data move method and apparatus |
JP2006048585A (ja) | 2004-08-09 | 2006-02-16 | Fujitsu Ltd | フラッシュメモリのアクセス方法 |
US7849381B2 (en) * | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
JP4950886B2 (ja) | 2005-07-15 | 2012-06-13 | パナソニック株式会社 | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
US9552175B2 (en) * | 2011-02-08 | 2017-01-24 | Diablo Technologies Inc. | System and method for providing a command buffer in a memory system |
JP5520880B2 (ja) * | 2011-05-13 | 2014-06-11 | 株式会社東海理化電機製作所 | フラッシュメモリ装置 |
JP5451682B2 (ja) * | 2011-05-20 | 2014-03-26 | 株式会社東海理化電機製作所 | フラッシュメモリ装置 |
-
2011
- 2011-05-20 JP JP2011113808A patent/JP5451682B2/ja active Active
-
2012
- 2012-05-11 US US13/469,596 patent/US9021184B2/en active Active
- 2012-05-17 CN CN201210164652.XA patent/CN102880562B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134312A (ja) * | 1995-11-08 | 1997-05-20 | Olympus Optical Co Ltd | フラッシュメモリ装置 |
JP2001051883A (ja) * | 1999-08-12 | 2001-02-23 | Nec Corp | 不揮発性メモリにおける自己修復方法および不揮発性メモリ装置 |
JP2001249855A (ja) * | 2000-03-07 | 2001-09-14 | Hitachi Ltd | 不揮発性メモリのデータ書き替え方法及び加入者回路 |
JP2002229847A (ja) * | 2001-02-06 | 2002-08-16 | Seiko Epson Corp | フラッシュメモリのデータ管理装置 |
JP2002312253A (ja) * | 2001-04-17 | 2002-10-25 | Denso Corp | 携帯情報端末装置 |
JP2005234957A (ja) * | 2004-02-20 | 2005-09-02 | Nec Electronics Corp | フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム |
JP2005235028A (ja) * | 2004-02-23 | 2005-09-02 | Sony Corp | 情報処理装置及び情報処理方法、並びにコンピュータ・プログラム |
JP2006126919A (ja) * | 2004-10-26 | 2006-05-18 | Kyocera Corp | フラッシュメモリのデータ管理装置およびフラッシュメモリの制御方法 |
JP2009295089A (ja) * | 2008-06-09 | 2009-12-17 | Sony Computer Entertainment Inc | メモリアクセス制御方法及びメモリ制御装置、コンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5451682B2 (ja) | 2014-03-26 |
CN102880562A (zh) | 2013-01-16 |
US20120297124A1 (en) | 2012-11-22 |
CN102880562B (zh) | 2015-08-05 |
US9021184B2 (en) | 2015-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10509570B2 (en) | Method, device, and program for managing a flash memory for mass storage | |
US7472331B2 (en) | Memory systems including defective block management and related methods | |
US8386697B2 (en) | Memory managing method for non-volatile memory and controller using the same | |
US20090089489A1 (en) | Memory controller, flash memory system with memory controller, and control method of flash memory | |
TW200823925A (en) | Logical super block mapping for NAND flash memory | |
JP2005242897A (ja) | フラッシュディスク装置 | |
JP5451682B2 (ja) | フラッシュメモリ装置 | |
US7328302B2 (en) | Device and method for treating a state of a memory | |
CN106484308B (zh) | 数据保护方法、存储器控制电路单元及存储器储存装置 | |
JP4488048B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4636005B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2006221743A (ja) | 記憶システムと半導体記憶装置の書き込み方法 | |
JP5520880B2 (ja) | フラッシュメモリ装置 | |
CN109119126A (zh) | 半导体器件和错误管理方法 | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JP4434171B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2007323159A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
CN109656835B (zh) | 非易失性存储器的数据改写方法以及半导体装置 | |
JP4000124B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP2007206774A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4254933B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
US20240176531A1 (en) | Non-volatile memory | |
JP2021068129A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2011123560A (ja) | フラッシュディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131120 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20131120 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20131210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5451682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |