JP2012242197A - Probe card - Google Patents
Probe card Download PDFInfo
- Publication number
- JP2012242197A JP2012242197A JP2011111088A JP2011111088A JP2012242197A JP 2012242197 A JP2012242197 A JP 2012242197A JP 2011111088 A JP2011111088 A JP 2011111088A JP 2011111088 A JP2011111088 A JP 2011111088A JP 2012242197 A JP2012242197 A JP 2012242197A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- pad
- wiring
- substrate
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、プローブカード等に関する。 The present invention relates to a probe card and the like.
従来から、プローブユニットとメイン基板との間にセラミック基板を挟持した構成を有するプローブカードがある（例えば、特許文献１参照）。 Conventionally, there is a probe card having a configuration in which a ceramic substrate is sandwiched between a probe unit and a main substrate (see, for example, Patent Document 1).
上記特許文献１に記載されたプローブカードでは、複数のプローブを有するプローブユニットとしてのプローブチップと、メイン基板としてのマザーボードとの間に、セラミック基板であるＺブロック基板が挟持されている。このようなプローブユニットとメイン基板との間にセラミック基板を挟持した構成では、セラミック基板のプローブユニット側の面、及びセラミック基板のメイン基板側の面の両面の平坦性や平行度に高い精度が求められる。セラミック基板の両面において高精度の平坦性や平行度を達成することによって、プローブと検査対象との間の高精度な平行度を実現し得る。
このように、従来のプローブカードでは、セラミック基板の両面を高精度に形成しなければならないという課題がある。
In the probe card described in Patent Document 1, a Z block substrate, which is a ceramic substrate, is sandwiched between a probe chip as a probe unit having a plurality of probes and a motherboard as a main substrate. In such a configuration in which the ceramic substrate is sandwiched between the probe unit and the main substrate, the flatness and parallelism of both the surface of the ceramic substrate on the probe unit side and the surface of the ceramic substrate on the main substrate side are highly accurate. Desired. By achieving high-precision flatness and parallelism on both surfaces of the ceramic substrate, high-precision parallelism between the probe and the inspection object can be realized.
Thus, the conventional probe card has a problem that both surfaces of the ceramic substrate must be formed with high accuracy.
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
［適用例１］電子部品に電気信号を授受するための複数のプローブと、前記複数のプローブが突出して設けられた第１面を有し、且つ、前記複数のプローブに電気的に接続する第１配線が設けられたセラミック基板と、前記セラミック基板の前記第１面側に設けられ、前記第１配線に電気的に接続する第２配線を有するメイン基板と、を有し、前記メイン基板は、前記第１面に対して平面視で、前記複数のプローブを囲む領域の外側に設けられている、ことを特徴とするプローブカード。 [Application Example 1] A first example in which a plurality of probes for transmitting and receiving an electrical signal to an electronic component and a first surface on which the plurality of probes protrude are provided, and are electrically connected to the plurality of probes. A ceramic substrate provided with one wiring, and a main substrate having a second wiring provided on the first surface side of the ceramic substrate and electrically connected to the first wiring. The probe card is provided outside the region surrounding the plurality of probes in a plan view with respect to the first surface.
この適用例のプローブカードでは、セラミック基板の第１面に、複数のプローブと、メイン基板とが設けられている。このため、セラミック基板の第１面とは反対側の面が、複数のプローブと電子部品との間の平行度に影響することを避けやすくすることができる。この結果、セラミック基板の両面を高精度に形成しなければならないことを避けやすくすることができる。 In the probe card of this application example, a plurality of probes and a main substrate are provided on the first surface of the ceramic substrate. For this reason, it can be made easy to avoid that the surface on the opposite side to the 1st surface of a ceramic substrate affects the parallelism between a some probe and electronic components. As a result, it is possible to easily avoid having to form both surfaces of the ceramic substrate with high accuracy.
［適用例２］上記のプローブカードであって、前記第１配線は、インクジェット法で形成されている、ことを特徴とするプローブカード。 Application Example 2 In the probe card described above, the first wiring is formed by an ink jet method.
この適用例では、第１配線がインクジェット法で形成されているので、例えば、フォトリソグラフィー技術で形成する場合に比較して、マスクにかかる費用を削減することができる。 In this application example, since the first wiring is formed by the inkjet method, for example, the cost for the mask can be reduced as compared with the case of forming by the photolithography technique.
実施形態について説明する。
本実施形態におけるプローブカード１は、平面図である図１（ａ）、及び図１（ａ）中のＡ−Ａ線における断面図である図１（ｂ）に示すように、メイン基板３と、プローブ基板５と、プローブユニット７と、を有している。
メイン基板３は、図１（ｂ）に示すように、互いに対向する第１面１１ａと、第２面１１ｂとを有している。メイン基板３には、第１面１１ａと第２面１１ｂとの間を貫通する開口部１３が設けられている。
Embodiments will be described.
The probe card 1 in this embodiment includes a main board 3 as shown in FIG. 1A, which is a plan view, and FIG. 1B, which is a cross-sectional view taken along line AA in FIG. And a probe substrate 5 and a probe unit 7.
As shown in FIG. 1B, the main substrate 3 has a first surface 11a and a second surface 11b facing each other. The main board 3 is provided with an opening 13 penetrating between the first surface 11a and the second surface 11b.
プローブ基板５は、互いに対向する第１面１２ａと、第２面１２ｂとを有している。プローブ基板５は、メイン基板３の第２面１１ｂ側に設けられており、且つ開口部１３に重なる領域に設けられている。本実施形態では、プローブ基板５の第１面１２ａが、メイン基板３の第２面１１ｂ側に向けられている。また、本実施形態では、プローブ基板５は、セラミック基板８１とセラミック基板８２とを積層した構成を有している。セラミック基板８１及びセラミック基板８２のうち、セラミック基板８１の方がメイン基板３側に設けられている。また、セラミック基板８２が、セラミック基板８１のメイン基板３側とは反対側に設けられている。なお、第１面１２ａは、セラミック基板８１の面である。また、第２面１２ｂは、セラミック基板８２の面である。 The probe substrate 5 has a first surface 12a and a second surface 12b facing each other. The probe substrate 5 is provided on the second surface 11 b side of the main substrate 3 and is provided in a region overlapping the opening 13. In the present embodiment, the first surface 12 a of the probe substrate 5 is directed to the second surface 11 b side of the main substrate 3. In the present embodiment, the probe substrate 5 has a configuration in which a ceramic substrate 81 and a ceramic substrate 82 are laminated. Of the ceramic substrate 81 and the ceramic substrate 82, the ceramic substrate 81 is provided on the main substrate 3 side. A ceramic substrate 82 is provided on the opposite side of the ceramic substrate 81 from the main substrate 3 side. The first surface 12a is the surface of the ceramic substrate 81. The second surface 12b is a surface of the ceramic substrate 82.
また、本実施形態では、プローブ基板５は、開口部１３の広さよりも広い大きさを有している。そして、プローブ基板５は、メイン基板３の第２面１１ｂ側から開口部１３を覆っている。
メイン基板３とプローブ基板５とは、図２に示すように、互いに重なる領域１５を有している。
プローブユニット７は、図１（ｂ）に示すように、プローブ基板５の第１面１２ａ（メイン基板３側）に設けられており、且つ開口部１３に重なる領域に設けられている。本実施形態では、プローブユニット７は、開口部１３の広さよりも狭い大きさを有している。そして、プローブユニット７は、平面視で、開口部１３の領域内に収まっている。つまり、メイン基板３は、プローブユニット７を囲む領域の外側に設けられている。
In the present embodiment, the probe substrate 5 has a size larger than the width of the opening 13. The probe substrate 5 covers the opening 13 from the second surface 11 b side of the main substrate 3.
As shown in FIG. 2, the main board 3 and the probe board 5 have regions 15 that overlap each other.
As shown in FIG. 1B, the probe unit 7 is provided on the first surface 12 a (on the main substrate 3 side) of the probe substrate 5 and is provided in a region overlapping the opening 13. In the present embodiment, the probe unit 7 has a size smaller than the width of the opening 13. And the probe unit 7 is settled in the area | region of the opening part 13 by planar view. That is, the main board 3 is provided outside the region surrounding the probe unit 7.
メイン基板３は、平面図である図３に示すように、第２面１１ｂに、複数の配線パターン２１ａと、複数の配線パターン２１ｂと、を有している。複数の配線パターン２１ａは、それぞれ、パッド２３と、配線部２５と、パッド２７と、を有している。また、複数の配線パターン２１ｂも、それぞれ、パッド２３と、配線部２５と、パッド２７と、を有している。
複数の配線パターン２１ａと複数の配線パターン２１ｂとは、開口部１３を挟んで互いに対峙する位置に設けられている。
As shown in FIG. 3 which is a plan view, the main substrate 3 has a plurality of wiring patterns 21a and a plurality of wiring patterns 21b on the second surface 11b. Each of the plurality of wiring patterns 21 a includes a pad 23, a wiring portion 25, and a pad 27. Each of the plurality of wiring patterns 21 b also includes a pad 23, a wiring part 25, and a pad 27.
The plurality of wiring patterns 21 a and the plurality of wiring patterns 21 b are provided at positions facing each other across the opening 13.
複数のパッド２３は、それぞれ、領域１５の外側に設けられている。複数のパッド２３は、それぞれ、後述するプローブ装置との電気的な接点となる。
複数のパッド２７は、それぞれ、領域１５の内側に設けられている。複数のパッド２７は、それぞれ、後述するプローブ基板５の配線パターンとの電気的な接点となる。
複数の配線部２５は、それぞれ、領域１５の外側から領域１５の内側に延在している。各配線部２５は、各パッド２３と各パッド２７とを電気的に接続している。
The plurality of pads 23 are respectively provided outside the region 15. Each of the plurality of pads 23 serves as an electrical contact with a probe device described later.
The plurality of pads 27 are respectively provided inside the region 15. Each of the plurality of pads 27 serves as an electrical contact with a wiring pattern of the probe substrate 5 described later.
Each of the plurality of wiring portions 25 extends from the outside of the region 15 to the inside of the region 15. Each wiring part 25 electrically connects each pad 23 and each pad 27.
ここで、複数の配線パターン２１ａにおいて、複数のパッド２７は、パッド列２９ａとパッド列２９ｂとの２列に配列している。また、複数の配線パターン２１ｂにおいても、複数のパッド２７は、パッド列２９ａとパッド列２９ｂとの２列に配列している。
パッド列２９ａは、パッド列２９ｂよりも開口部１３側に設けられている。パッド列２９ｂは、パッド列２９ａの開口部１３側とは反対側に設けられている。以下において、複数のパッド２７を、パッド列２９ａ及びパッド列２９ｂごとに区別する場合、パッド列２９ａに属するパッド２７がパッド２７ａと表記され、パッド列２９ｂに属するパッド２７がパッド２７ｂと表記される。
Here, in the plurality of wiring patterns 21a, the plurality of pads 27 are arranged in two rows of a pad row 29a and a pad row 29b. Also in the plurality of wiring patterns 21b, the plurality of pads 27 are arranged in two rows of a pad row 29a and a pad row 29b.
The pad row 29a is provided closer to the opening 13 than the pad row 29b. The pad row 29b is provided on the side opposite to the opening 13 side of the pad row 29a. Hereinafter, when the plurality of pads 27 are distinguished for each of the pad row 29a and the pad row 29b, the pad 27 belonging to the pad row 29a is represented as a pad 27a, and the pad 27 belonging to the pad row 29b is represented as a pad 27b. .
プローブ基板５は、底面図である図４に示すように、複数の配線パターン３１ａと、複数の配線パターン３１ｂと、を有している。複数の配線パターン３１ａと、複数の配線パターン３１ｂとは、それぞれ、セラミック基板８１に設けられている。
複数の配線パターン３１ａは、それぞれ、パッド３３と、配線部３５と、パッド３７と、を有している。また、複数の配線パターン３１ｂも、それぞれ、パッド３３と、配線部３５と、パッド３７と、を有している。
複数の配線パターン３１ａと複数の配線パターン３１ｂとは、互いに対峙する位置に設けられている。
The probe board 5 has a plurality of wiring patterns 31a and a plurality of wiring patterns 31b as shown in FIG. 4 which is a bottom view. The plurality of wiring patterns 31 a and the plurality of wiring patterns 31 b are respectively provided on the ceramic substrate 81.
Each of the plurality of wiring patterns 31 a includes a pad 33, a wiring part 35, and a pad 37. Each of the plurality of wiring patterns 31 b also includes a pad 33, a wiring part 35, and a pad 37.
The plurality of wiring patterns 31a and the plurality of wiring patterns 31b are provided at positions facing each other.
複数のパッド３３は、それぞれ、開口部１３（図２）に重なる領域である領域３８の外側に設けられている。複数のパッド３３は、それぞれ、メイン基板３のパッド２７（図３）との電気的な接点となる。
複数のパッド３７は、図４に示すように、それぞれ、領域３８の内側に設けられている。複数のパッド３７は、それぞれ、後述するプローブユニット７との電気的な接点となる。
複数の配線部３５は、それぞれ、領域３８の外側から領域３８の内側に延在している。各配線部３５は、各パッド３３と各パッド３７とを電気的に接続している。
Each of the plurality of pads 33 is provided outside a region 38 that is a region overlapping the opening 13 (FIG. 2). Each of the plurality of pads 33 serves as an electrical contact with the pad 27 (FIG. 3) of the main board 3.
As shown in FIG. 4, the plurality of pads 37 are respectively provided inside the region 38. Each of the plurality of pads 37 serves as an electrical contact with the probe unit 7 described later.
Each of the plurality of wiring portions 35 extends from the outside of the region 38 to the inside of the region 38. Each wiring part 35 electrically connects each pad 33 and each pad 37.
ここで、複数の配線パターン３１ａにおいて、複数のパッド３３は、パッド列３９ａとパッド列３９ｂとの２列に配列している。また、複数の配線パターン３１ｂにおいても、複数のパッド３３は、パッド列３９ａとパッド列３９ｂとの２列に配列している。
パッド列３９ａは、パッド列３９ｂよりも領域３８側に設けられている。パッド列３９ｂは、パッド列３９ａの領域３８側とは反対側に設けられている。以下において、複数のパッド３３を、パッド列３９ａ及びパッド列３９ｂごとに区別する場合、パッド列３９ａに属するパッド３３がパッド３３ａと表記され、パッド列３９ｂに属するパッド３３がパッド３３ｂと表記される。
Here, in the plurality of wiring patterns 31a, the plurality of pads 33 are arranged in two rows of a pad row 39a and a pad row 39b. Also in the plurality of wiring patterns 31b, the plurality of pads 33 are arranged in two rows of a pad row 39a and a pad row 39b.
The pad row 39a is provided closer to the region 38 than the pad row 39b. The pad row 39b is provided on the side opposite to the region 38 side of the pad row 39a. Hereinafter, when the plurality of pads 33 are distinguished for each of the pad row 39a and the pad row 39b, the pad 33 belonging to the pad row 39a is represented as a pad 33a, and the pad 33 belonging to the pad row 39b is represented as a pad 33b. .
なお、パッド列３９ａは、メイン基板３のパッド列２９ａに対応している。また、パッド列３９ｂは、メイン基板３のパッド列２９ｂに対応している。つまり、プローブ基板５のパッド列３９ａに属するパッド３３ａと、メイン基板３のパッド列２９ａに属するパッド２７ａとが、互いに電気的に接続される。また、プローブ基板５のパッド列３９ｂに属するパッド３３ｂと、メイン基板３のパッド列２９ｂに属するパッド２７ｂとが、互いに電気的に接続される。
以下において、複数の配線部３５を、パッド列３９ａ及びパッド列３９ｂごとに区別する場合、パッド列３９ａに対応する配線部３５が配線部３５ａと表記され、パッド列３９ｂに対応する配線部３５が配線部３５ｂと表記される。つまり、配線部３５ａは、パッド列３９ａに属するパッド３３ａにつながっている。また、配線部３５ｂは、パッド列３９ｂに属するパッド３３ｂにつながっている。
The pad row 39a corresponds to the pad row 29a of the main board 3. The pad row 39b corresponds to the pad row 29b of the main board 3. That is, the pads 33a belonging to the pad row 39a of the probe board 5 and the pads 27a belonging to the pad row 29a of the main board 3 are electrically connected to each other. Further, the pads 33b belonging to the pad row 39b of the probe substrate 5 and the pads 27b belonging to the pad row 29b of the main substrate 3 are electrically connected to each other.
Hereinafter, when the plurality of wiring portions 35 are distinguished for each of the pad row 39a and the pad row 39b, the wiring portion 35 corresponding to the pad row 39a is referred to as a wiring portion 35a, and the wiring portion 35 corresponding to the pad row 39b is provided. This is represented as a wiring part 35b. That is, the wiring part 35a is connected to the pad 33a belonging to the pad row 39a. The wiring part 35b is connected to the pad 33b belonging to the pad row 39b.
また、複数のパッド３７を、パッド列３９ａ及びパッド列３９ｂごとに区別する場合、パッド列３９ａに対応するパッド３７がパッド３７ａと表記され、パッド列３９ｂに対応するパッド３７がパッド３７ｂと表記される。つまり、パッド３７ａは、配線部３５ａを介してパッド３３ａにつながっている。また、パッド３７ｂは、配線部３５ｂを介してパッド３３ｂにつながっている。
なお、本実施形態では、複数の配線部３５は、図１（ｂ）中のプローブ基板５の拡大図である図５に示すように、セラミック基板８１の第１面１２ａとは反対側の面８１ａ（第１面１２ａの裏面）に設けられている。このため、図４では、配線部３５が、破線で図示されている。そして、パッド３３と配線部３５とは、図５に示すように、セラミック基板８１に設けられたビア配線４１ａを介してつながっている。また、パッド３７と配線部３５とも、セラミック基板８１に設けられたビア配線４１ｂを介してつながっている。ビア配線４１ａ及びビア配線４１ｂは、それぞれ、セラミック基板８１の第１面１２ａと、第１面１２ａの裏面である面８１ａとの間を貫通して設けられている。
When the plurality of pads 37 are distinguished for each pad row 39a and pad row 39b, the pad 37 corresponding to the pad row 39a is represented as a pad 37a, and the pad 37 corresponding to the pad row 39b is represented as a pad 37b. The That is, the pad 37a is connected to the pad 33a via the wiring part 35a. The pad 37b is connected to the pad 33b via the wiring part 35b.
In the present embodiment, the plurality of wiring portions 35 are surfaces opposite to the first surface 12a of the ceramic substrate 81 as shown in FIG. 5 which is an enlarged view of the probe substrate 5 in FIG. 81a (the back surface of the first surface 12a) is provided. For this reason, in FIG. 4, the wiring part 35 is illustrated with a broken line. And the pad 33 and the wiring part 35 are connected via the via wiring 41a provided in the ceramic substrate 81, as shown in FIG. Further, the pad 37 and the wiring part 35 are connected via a via wiring 41 b provided in the ceramic substrate 81. The via wiring 41a and the via wiring 41b are provided so as to penetrate between the first surface 12a of the ceramic substrate 81 and the surface 81a that is the back surface of the first surface 12a.
プローブユニット７は、図１（ｂ）中のプローブユニット７の拡大図である図６に示すように、複数のプローブ５１と、保持板５３と、を有している。プローブ５１は、プローブ基板５のパッド３７（図４）に対応して設けられている。なお、本実施形態では、プローブ５１として、垂直型のプローブピンが採用されている。
複数のプローブ５１は、図６に示すように、保持板５３に保持されており、一端側の端部５１ａが保持板５３のプローブ面５５ａから突出している。複数のプローブ５１は、それぞれ、端部５１ａ側とは反対側の他端側が保持板５３に挿入されている。各プローブ５１の他端側の端部５１ｂは、保持板５３のプローブ面５５ａとは反対側の面である接続面５５ｂに設けられたパッド５７に接続されている。このため、パッド５７と端部５１ａとの間が、電気的に導通している。
パッド５７は、プローブ基板５のパッド３７との電気的な接点となる。また、パッド５７は、プローブ５１に対応して設けられている。
The probe unit 7 includes a plurality of probes 51 and a holding plate 53 as shown in FIG. 6 which is an enlarged view of the probe unit 7 in FIG. The probe 51 is provided corresponding to the pad 37 (FIG. 4) of the probe substrate 5. In the present embodiment, a vertical probe pin is employed as the probe 51.
As shown in FIG. 6, the plurality of probes 51 are held by a holding plate 53, and an end portion 51 a on one end side protrudes from the probe surface 55 a of the holding plate 53. Each of the plurality of probes 51 is inserted into the holding plate 53 at the other end opposite to the end 51 a side. An end 51b on the other end side of each probe 51 is connected to a pad 57 provided on a connection surface 55b which is a surface opposite to the probe surface 55a of the holding plate 53. For this reason, the pad 57 and the end 51a are electrically connected.
The pad 57 serves as an electrical contact with the pad 37 of the probe substrate 5. The pad 57 is provided corresponding to the probe 51.
本実施形態では、メイン基板３の各パッド２７ａ（図３）と、プローブ基板５の各パッド３３ａ（図４）とが、はんだによって導通接続されている。また、メイン基板３の各パッド２７ｂ（図３）と、プローブ基板５の各パッド３３ｂ（図４）とも、はんだによって導通接続されている。
また、本実施形態では、プローブ基板５の各パッド３７（図４）と、プローブユニット７の各パッド５７とが、はんだによって導通接続されている。
上記により、メイン基板３の各パッド２３と、プローブ５１とが、メイン基板３の配線パターン２１ａや配線パターン２１ｂ、プローブ基板５の配線パターン３１ａや配線パターン３１ｂ、プローブユニット７のパッド５７を介して導通している。
なお、プローブカード１において、複数のプローブ５１は、図１に示すように、メイン基板３の第１面１１ａよりも、第２面１１ｂ側とは反対側に突出している。
In this embodiment, each pad 27a (FIG. 3) of the main board 3 and each pad 33a (FIG. 4) of the probe board 5 are conductively connected by solder. Also, each pad 27b (FIG. 3) of the main board 3 and each pad 33b (FIG. 4) of the probe board 5 are conductively connected by solder.
In the present embodiment, each pad 37 (FIG. 4) of the probe substrate 5 and each pad 57 of the probe unit 7 are conductively connected by solder.
Thus, each pad 23 of the main board 3 and the probe 51 are connected via the wiring pattern 21a and wiring pattern 21b of the main board 3, the wiring pattern 31a and wiring pattern 31b of the probe board 5, and the pad 57 of the probe unit 7. Conducted.
In the probe card 1, the plurality of probes 51 protrude from the first surface 11 a of the main board 3 to the side opposite to the second surface 11 b side, as shown in FIG. 1.
上記の構成を有するプローブカード１は、図示しないプローブ装置に適用され得る。
プローブ装置は、例えば半導体装置などの電子デバイスの電気的な特性を確認するための装置である。プローブ装置では、半導体装置などの電子デバイスの電気的な特性を、ウエハー単位で確認することができる。プローブ装置では、ウエハーに形成されているパッドにプローブカード１のプローブ５１を接触させた状態で、電子デバイスの電気的な特性を確認することができる。
このプローブ装置では、プローブカード１を介してプローブ装置とウエハーとの間で、電気信号が授受される。プローブカード１を介して授受される電気信号を確認することによって、電子デバイスの電気的な特性が確認される。
The probe card 1 having the above configuration can be applied to a probe device (not shown).
The probe device is a device for confirming electrical characteristics of an electronic device such as a semiconductor device. In the probe device, the electrical characteristics of an electronic device such as a semiconductor device can be confirmed on a wafer basis. In the probe apparatus, the electrical characteristics of the electronic device can be confirmed in a state where the probe 51 of the probe card 1 is in contact with the pad formed on the wafer.
In this probe apparatus, electrical signals are exchanged between the probe apparatus and the wafer via the probe card 1. By confirming the electric signal transmitted / received via the probe card 1, the electrical characteristics of the electronic device are confirmed.
プローブ基板５の製造方法について説明する。
プローブ基板５の製造では、まず、図７（ａ）に示すように、グリーンシート６１にスルーホール６３ａ、及びスルーホール６３ｂを形成する。スルーホール６３ａ、及びスルーホール６３ｂは、それぞれ、パンチャー法やレーザー加工法などによって形成され得る。
本実施形態では、グリーンシート６１として、ガラス系セラミックが採用されている。グリーンシート６１は、ガラスセラミック粉末やバインダー等を含むガラスセラミック組成物からなるシートである。
A method for manufacturing the probe substrate 5 will be described.
In manufacturing the probe substrate 5, first, as shown in FIG. 7A, a through hole 63 a and a through hole 63 b are formed in the green sheet 61. The through hole 63a and the through hole 63b can be formed by a puncher method, a laser processing method, or the like, respectively.
In the present embodiment, a glass-based ceramic is employed as the green sheet 61. The green sheet 61 is a sheet made of a glass ceramic composition containing glass ceramic powder, a binder, and the like.
ガラスセラミック粉末は、０．１μｍ〜５μｍの平均粒径を有する粉末であり、例えばアルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合したガラス複合セラミックなどが採用され得る。また、ガラスセラミック粉末としては、ＺｎＯ−ＭｇＯ−Ａｌ2Ｏ3−ＳｉＯ2系の結晶化ガラスを用いた結晶化ガラスセラミック、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系セラミック粉末やＡｌ2Ｏ3−ＣａＯ−ＳｉＯ2−ＭｇＯ−Ｂ2Ｏ3系セラミック粉末等も採用され得る。
なお、グリーンシート６１は、ガラス系セラミックに限定されず、非ガラス系セラミックも採用され得る。
バインダーは、ガラスセラミック粉末の結合剤としての機能を有し、後述する焼成工程で分解して容易に除去できる有機高分子である。バインダーとしては、例えばブチラール系、アクリル系、セルロース系等のバインダー樹脂などが採用され得る。また、バインダーとしては、例えばアジピン酸エステル系可塑剤、ジオクチルフタレート（ＤＯＰ）、ジブチルフタレート（ＤＢＰ）フタル酸エステル系可塑剤、グリコールエステル系可塑剤等の可塑剤を含有したものも採用され得る。
The glass ceramic powder is a powder having an average particle diameter of 0.1 μm to 5 μm. For example, a glass composite ceramic in which a borosilicate glass is mixed with a ceramic powder such as alumina or forsterite can be used. Further, as the glass ceramic powder, a crystallized glass ceramic using a crystallized glass of ZnO—MgO—Al 2 O 3 —SiO 2 , BaO—Al 2 O 3 —SiO 2 ceramic powder, Al 2 O 3 — CaO—SiO 2 —MgO—B 2 O 3 ceramic powder or the like may also be employed.
The green sheet 61 is not limited to glass-based ceramics, and non-glass-based ceramics can also be employed.
The binder is an organic polymer that has a function as a binder for the glass ceramic powder and can be easily removed by being decomposed in a firing step described later. As the binder, for example, a butyral, acrylic or cellulose binder resin may be employed. Moreover, as a binder, what contains plasticizers, such as an adipate ester plasticizer, a dioctyl phthalate (DOP), a dibutyl phthalate (DBP) phthalate ester plasticizer, a glycol ester plasticizer, can be employ | adopted, for example.
スルーホール６３ａ及びスルーホール６３ｂの形成に次いで、図７（ｂ）に示すように、スルーホール６３ａ及びスルーホール６３ｂのそれぞれに、導電ペースト６５を充填する。導電ペースト６５は、導電性を有する金属を含有するペーストである。
導電ペースト６５の充填に次いで、図７（ｃ）に示すように、金属粒子を含む液状体６７をグリーンシート６１に塗布することによって、グリーンシート６１に液状体６７で描画パターン６９を形成する。
描画パターン６９の描画には、吐出ヘッド７１を利用したインクジェット法が活用され得る。
吐出ヘッド７１から液状体６７を液滴６７ａとして吐出する技術は、インクジェット技術と呼ばれる。そして、インクジェット技術を活用して液状体６７などを所定の位置に配置する方法は、インクジェット法と呼ばれる。このインクジェット法は、塗布法の１つである。
After the formation of the through hole 63a and the through hole 63b, as shown in FIG. 7B, the conductive paste 65 is filled in each of the through hole 63a and the through hole 63b. The conductive paste 65 is a paste containing a conductive metal.
After filling with the conductive paste 65, as shown in FIG. 7C, a liquid material 67 containing metal particles is applied to the green sheet 61, thereby forming a drawing pattern 69 with the liquid material 67 on the green sheet 61.
For drawing the drawing pattern 69, an ink jet method using the discharge head 71 can be used.
A technique for ejecting the liquid 67 from the ejection head 71 as droplets 67a is called an inkjet technique. And the method of arrange | positioning the liquid body 67 etc. in a predetermined position using an inkjet technique is called the inkjet method. This ink jet method is one of coating methods.
本実施形態では、液状体６７は、水系分散媒と、金属粒子と、バインダーと、を含んでいる。
水系分散媒とは、水を主成分とする液体である。水系分散媒において、水の含有率は、７０ｗｔ％以上であることが好ましく、９０ｗｔ％以上であることがより好ましい。
水系分散媒を構成する成分としては、例えば、水、メタノール、エタノール、ブタノール、プロパノール、イソプロパノール等のアルコール系溶媒、１，４−ジオキサン、テトラヒドロフラン（ＴＨＦ）等のエーテル系溶媒、ピリジン、ピラジン、ピロール等の芳香族複素環化合物系溶媒、Ｎ，Ｎ−ジメチルホルムアミド（ＤＭＦ）、Ｎ，Ｎ−ジメチルアセトアミド（ＤＭＡ）等のアミド系溶媒、アセトニトリル等のニトリル系溶媒、アセトアルデヒド等のアルデヒド系溶媒等が挙げられ、これらのうち、１種または２種以上を組み合わせて用いることができる。
また、液状体６７における水系分散媒の含有率は、２５ｗｔ％以上６０ｗｔ％以下であることが好ましく、３０ｗｔ％以上５０ｗｔ％以下であることがより好ましい。これにより、液状体６７の粘度を好適なものとしつつ、分散媒の揮発による粘度の変化を少ないものとすることができる。
In the present embodiment, the liquid 67 includes an aqueous dispersion medium, metal particles, and a binder.
The aqueous dispersion medium is a liquid mainly composed of water. In the aqueous dispersion medium, the water content is preferably 70 wt% or more, and more preferably 90 wt% or more.
Examples of components constituting the aqueous dispersion medium include water, alcohol solvents such as methanol, ethanol, butanol, propanol and isopropanol, ether solvents such as 1,4-dioxane and tetrahydrofuran (THF), pyridine, pyrazine and pyrrole. Aromatic heterocyclic compound solvents such as N, N-dimethylformamide (DMF), amide solvents such as N, N-dimethylacetamide (DMA), nitrile solvents such as acetonitrile, aldehyde solvents such as acetaldehyde, etc. Among these, it can be used 1 type or in combination of 2 or more types.
Further, the content of the aqueous dispersion medium in the liquid 67 is preferably 25 wt% or more and 60 wt% or less, and more preferably 30 wt% or more and 50 wt% or less. Thereby, while making the viscosity of the liquid 67 suitable, the change of the viscosity by volatilization of a dispersion medium can be made small.
金属粒子は、形成される描画パターン６９の主成分であり、描画パターン６９の導電性を確保する成分である。金属粒子は、液状体６７中において分散している。金属粒子としては、導電性を有するものであれば特に限定されない。本実施形態では、金属粒子として銀の粒子が採用されている。
銀粒子の平均粒径は、１ｎｍ以上２００ｎｍ以下であるのが好ましく、１０ｎｍ以上１００ｎｍ以下であるのがより好ましい。粒径が１ｎｍ以下となった場合、粒子同士の凝集による、経時的な粒径の変化が生じてしまう。また、粒径が２００ｎｍ以上となると粒子の沈降が生じるため、吐出ヘッド７１から安定的に液滴６７ａを吐出することが困難になる。なお、本実施形態では、「平均粒径」とは、特に断りのない限り、体積基準の平均粒径のことを指すものとする。
The metal particles are a main component of the drawn pattern 69 to be formed, and are components for ensuring the conductivity of the drawn pattern 69. The metal particles are dispersed in the liquid 67. The metal particles are not particularly limited as long as they have conductivity. In the present embodiment, silver particles are employed as the metal particles.
The average particle diameter of the silver particles is preferably 1 nm or more and 200 nm or less, and more preferably 10 nm or more and 100 nm or less. When the particle diameter is 1 nm or less, the particle diameter changes with time due to aggregation of the particles. Further, when the particle size is 200 nm or more, the particles are settled, so that it is difficult to stably discharge the droplets 67a from the discharge head 71. In the present embodiment, the “average particle size” means a volume-based average particle size unless otherwise specified.
バインダーは、液状体６７によって形成された描画パターン６９を乾燥（脱分散媒）させた際に、描画パターン６９にクラックが発生するのを防止する。
バインダーとしては、特には限定されないが、例えば、ポリエチレングリコール＃２００（重量平均分子量２００）、ポリエチレングリコール＃３００（重量平均分子量３００）、ポリエチレングリコール＃４００（重量平均分子量４００）、ポリエチレングリコール＃６００（重量平均分子量６００）、ポリエチレングリコール＃１０００（重量平均分子量１０００）、ポリエチレングリコール＃１５００（重量平均分子量１５００）、ポリエチレングリコール＃１５４０（重量平均分子量１５４０）、ポリエチレングリコール＃２０００（重量平均分子量２０００）等のポリエチレングリコール、ポリビニルアルコール＃２００（重量平均分子量：２００）、ポリビニルアルコール＃３００（重量平均分子量：３００）、ポリビニルアルコール＃４００（重量平均分子量：４００）、ポリビニルアルコール＃６００（重量平均分子量：６００）、ポリビニルアルコール＃１０００（重量平均分子量：１０００）、ポリビニルアルコール＃１５００（重量平均分子量：１５００）、ポリビニルアルコール＃１５４０（重量平均分子量：１５４０）、ポリビニルアルコール＃２０００（重量平均分子量：２０００）等のポリビニルアルコール、ポリグリセリン、ポリグリセリンエステル等のポリグリセリン骨格を有するポリグリセリン化合物が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。また、ポリグリセリンエステルとしては、例えば、ポリグリセリンのモノステアレート、トリステアレート、テトラステアレート、モノオレエート、ペンタオレエート、モノラウレート、モノカプリレート、ポリシノレート、セスキステアレート、デカオレエート、セスキオレエート等が挙げられる。
また、液状体６７中のバインダーの含有率は、１ｗｔ％以上３０ｗｔ％以下であるのが好ましく、５ｗｔ％以上２０ｗｔ％以下であるのがより好ましい。これにより、クラックの発生をより効果的に防止することができる。
The binder prevents the drawing pattern 69 from cracking when the drawing pattern 69 formed of the liquid 67 is dried (dedispersing medium).
The binder is not particularly limited. For example, polyethylene glycol # 200 (weight average molecular weight 200), polyethylene glycol # 300 (weight average molecular weight 300), polyethylene glycol # 400 (weight average molecular weight 400), polyethylene glycol # 600 ( Weight average molecular weight 600), polyethylene glycol # 1000 (weight average molecular weight 1000), polyethylene glycol # 1500 (weight average molecular weight 1500), polyethylene glycol # 1540 (weight average molecular weight 1540), polyethylene glycol # 2000 (weight average molecular weight 2000), etc. Polyethylene glycol, polyvinyl alcohol # 200 (weight average molecular weight: 200), polyvinyl alcohol # 300 (weight average molecular weight: 300), polyvinyl alcohol # 400 (weight average molecular weight: 400), polyvinyl alcohol # 600 (weight average molecular weight: 600), polyvinyl alcohol # 1000 (weight average molecular weight: 1000), polyvinyl alcohol # 1500 (weight average molecular weight: 1500), polyvinyl alcohol Polyglycerin compounds having a polyglycerin skeleton such as # 1540 (weight average molecular weight: 1540), polyvinyl alcohol # 2000 (weight average molecular weight: 2000), polyglycerin, polyglycerin ester, etc. Species or a combination of two or more can be used. Examples of polyglycerol esters include polyglycerol monostearate, tristearate, tetrastearate, monooleate, pentaoleate, monolaurate, monocaprylate, polycinnolate, sesquistearate, decaoleate, and sesquioleate. Etc.
Further, the content of the binder in the liquid 67 is preferably 1 wt% or more and 30 wt% or less, and more preferably 5 wt% or more and 20 wt% or less. Thereby, generation | occurrence | production of a crack can be prevented more effectively.
描画パターン６９の描画に次いで、図７（ｄ）に示すように、グリーンシート６１の面８１ａ上にグリーンシート７３を積層することによって、積層体７５を形成する。本実施形態では、グリーンシート７３として、グリーンシート６１と同様のセラミック材料が採用されている。
次いで、積層体７５を焼成する。このとき、例えば、ベルト炉などによって積層体７５を焼成する。積層体７５を焼成することによって、グリーンシート６１は、図５に示すセラミック基板８１となる。また、積層体７５を焼成することによって、グリーンシート７３は、セラミック基板８２（図５）となる。また、描画パターン６９は、これを構成する金属粒子が焼結して配線パターン３１ａ及び配線パターン３１ｂ（図４）となる。また、導電ペースト６５は、ビア配線４１ａ及びビア配線４１ｂ（図５）となる。つまり、積層体７５が焼成されることで、この積層体７５は、図５に示すプローブ基板５となる。
Following the drawing of the drawing pattern 69, as shown in FIG. 7D, the green sheet 73 is stacked on the surface 81 a of the green sheet 61 to form a stacked body 75. In the present embodiment, the same ceramic material as that of the green sheet 61 is used as the green sheet 73.
Next, the laminate 75 is fired. At this time, for example, the laminated body 75 is fired by a belt furnace or the like. By firing the laminated body 75, the green sheet 61 becomes a ceramic substrate 81 shown in FIG. Further, by firing the laminate 75, the green sheet 73 becomes the ceramic substrate 82 (FIG. 5). Further, the drawing pattern 69 becomes the wiring pattern 31a and the wiring pattern 31b (FIG. 4) by sintering the metal particles constituting the drawing pattern 69. Further, the conductive paste 65 becomes the via wiring 41a and the via wiring 41b (FIG. 5). That is, by firing the laminate 75, the laminate 75 becomes the probe substrate 5 shown in FIG.
ここで、積層体７５の焼成温度としては、グリーンシート６１やグリーンシート７３中に含まれるガラスの軟化点以上とするのが好ましく、具体的には、６００℃以上９００℃以下とするのが好ましい。また、焼成条件としては、適宜な速度で温度を上昇させ、かつ下降させるようにし、さらに、最大加熱温度、すなわち６００℃以上９００℃以下の温度では、その温度に応じて適宜な時間保持するようにする。
このようにガラスの軟化点以上の温度、すなわち６００℃以上９００℃以下の温度範囲にまで温度を上げることにより、得られるセラミック基板８１及びセラミック基板８２のガラス成分を軟化させることができる。したがって、その後常温にまで冷却し、ガラス成分を硬化させることにより、プローブ基板５を構成するセラミック基板８１と配線パターン３１ａ及び配線パターン３１ｂとの間がより強固に固着するようになる。
このように製造されたプローブ基板５では、配線パターン３１ａ及び配線パターン３１ｂやセラミック基板３０などに亀裂が発生することを低く抑えることができる。この結果、プローブ基板５の品質や信頼性を向上させやすくすることができる。
Here, the firing temperature of the laminated body 75 is preferably not less than the softening point of the glass contained in the green sheet 61 or the green sheet 73, and specifically, not less than 600 ° C. and not more than 900 ° C. . As firing conditions, the temperature is raised and lowered at an appropriate rate, and the maximum heating temperature, that is, a temperature of 600 ° C. or higher and 900 ° C. or lower, is maintained for an appropriate time according to the temperature. To.
Thus, the glass component of the ceramic substrate 81 and the ceramic substrate 82 to be obtained can be softened by raising the temperature to a temperature equal to or higher than the softening point of the glass, that is, a temperature range of 600 ° C. to 900 ° C. Therefore, after cooling to room temperature and hardening the glass component, the ceramic substrate 81 constituting the probe substrate 5 and the wiring pattern 31a and the wiring pattern 31b are more firmly fixed.
In the probe substrate 5 manufactured in this way, the occurrence of cracks in the wiring pattern 31a, the wiring pattern 31b, the ceramic substrate 30, and the like can be suppressed to a low level. As a result, the quality and reliability of the probe substrate 5 can be easily improved.
本実施形態において、セラミック基板８１がセラミック基板に対応し、配線パターン３１ａ及び配線パターン３１ｂのそれぞれが第１配線に対応し、配線パターン２１ａ及び配線パターン２１ｂのそれぞれが第２配線に対応している。
本実施形態では、プローブ基板５の第１面１２ａ側に、メイン基板３とプローブユニット７とが設けられている。このため、プローブ基板５の第１面１２ａとは反対側の面である第２面１２ｂが、プローブユニット７と電子部品との間の平行度に影響することを避けやすくすることができる。この結果、プローブ基板５の両面を高精度に形成しなければならないことを避けやすくすることができる。
また、本実施形態では、配線パターン３１ａ及び配線パターン３１ｂのそれぞれがインクジェット法で形成されているので、例えば、フォトリソグラフィー技術で形成する場合に比較して、マスクにかかる費用を削減することができる。
In the present embodiment, the ceramic substrate 81 corresponds to the ceramic substrate, each of the wiring pattern 31a and the wiring pattern 31b corresponds to the first wiring, and each of the wiring pattern 21a and the wiring pattern 21b corresponds to the second wiring. .
In the present embodiment, the main substrate 3 and the probe unit 7 are provided on the first surface 12 a side of the probe substrate 5. For this reason, it can be made easy to avoid that the 2nd surface 12b which is a surface on the opposite side to the 1st surface 12a of the probe board | substrate 5 influences the parallelism between the probe unit 7 and an electronic component. As a result, it is possible to easily avoid having to form both surfaces of the probe substrate 5 with high accuracy.
Further, in the present embodiment, since each of the wiring pattern 31a and the wiring pattern 31b is formed by the ink jet method, for example, the cost for the mask can be reduced as compared with the case of forming by the photolithography technique. .
１…プローブカード、３…メイン基板、５…プローブ基板、７…プローブユニット、１１ａ…第１面、１１ｂ…第２面、１２ａ…第１面、１２ｂ…第２面、１３…開口部、１５…領域、２１ａ，２１ｂ…配線パターン、２３…パッド、２５…配線部、２７，２７ａ，２７ｂ…パッド、３０…セラミック基板、３１ａ，３１ｂ…配線パターン、３３，３３ａ，３３ｂ…パッド、３５…配線部、３５ａ，３５ｂ…配線部、３７，３７ａ，３７ｂ…パッド、３８…領域、４１ａ，４１ｂ…ビア配線、５１…プローブ、５７…パッド、６１…グリーンシート、６３ａ，６３ｂ…スルーホール、６５…導電ペースト、６７…液状体、６７ａ…液滴、６９…描画パターン、７１…吐出ヘッド、７３…グリーンシート、７５…積層体、８１…セラミック基板、８２…セラミック基板。 DESCRIPTION OF SYMBOLS 1 ... Probe card, 3 ... Main board, 5 ... Probe board, 7 ... Probe unit, 11a ... 1st surface, 11b ... 2nd surface, 12a ... 1st surface, 12b ... 2nd surface, 13 ... Opening part, 15 ... region, 21a, 21b ... wiring pattern, 23 ... pad, 25 ... wiring part, 27, 27a, 27b ... pad, 30 ... ceramic substrate, 31a, 31b ... wiring pattern, 33, 33a, 33b ... pad, 35 ... wiring 35a, 35b ... wiring part, 37, 37a, 37b ... pad, 38 ... area, 41a, 41b ... via wiring, 51 ... probe, 57 ... pad, 61 ... green sheet, 63a, 63b ... through hole, 65 ... Conductive paste, 67 ... liquid, 67a ... droplet, 69 ... drawing pattern, 71 ... discharge head, 73 ... green sheet, 75 ... laminated body, 81 ... ceramic substrate 82 ... ceramic substrate.
Claims (2)
前記複数のプローブが突出して設けられた第１面を有し、且つ、前記複数のプローブに電気的に接続する第１配線が設けられたセラミック基板と、
前記セラミック基板の前記第１面側に設けられ、前記第１配線に電気的に接続する第２配線を有するメイン基板と、を有し、
前記メイン基板は、前記第１面に対して平面視で、前記複数のプローブを囲む領域の外側に設けられている、
ことを特徴とするプローブカード。 A plurality of probes for sending and receiving electrical signals to electronic components;
A ceramic substrate having a first surface projecting from the plurality of probes, and provided with a first wiring electrically connected to the plurality of probes;
A main substrate provided on the first surface side of the ceramic substrate and having a second wiring electrically connected to the first wiring;
The main substrate is provided on the outside of a region surrounding the plurality of probes in a plan view with respect to the first surface.
A probe card characterized by that.
ことを特徴とする請求項１に記載のプローブカード。 The first wiring is formed by an inkjet method.
The probe card according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011111088A JP2012242197A (en) | 2011-05-18 | 2011-05-18 | Probe card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011111088A JP2012242197A (en) | 2011-05-18 | 2011-05-18 | Probe card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012242197A true JP2012242197A (en) | 2012-12-10 |
Family
ID=47464065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011111088A Withdrawn JP2012242197A (en) | 2011-05-18 | 2011-05-18 | Probe card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012242197A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015045815A1 (en) * | 2013-09-30 | 2015-04-02 | 日本電気硝子株式会社 | Ceramic wiring substrate, ceramic green sheet for ceramic wiring substrate, and glass ceramic powder for ceramic wiring substrate |
| KR20220148681A (en) * | 2021-04-29 | 2022-11-07 | (주)샘씨엔에스 | Slurry composition for LTCC substrate, method of fabricating LTCC substrate, LTCC substrate, space transformer and method of fabricating space transformer |
| JP7569018B2 (en) | 2019-08-06 | 2024-10-17 | 日本電気硝子株式会社 | Ceramic wiring board, ceramic green sheet for ceramic wiring board, and glass ceramic powder for ceramic wiring board |
-
2011
- 2011-05-18 JP JP2011111088A patent/JP2012242197A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015045815A1 (en) * | 2013-09-30 | 2015-04-02 | 日本電気硝子株式会社 | Ceramic wiring substrate, ceramic green sheet for ceramic wiring substrate, and glass ceramic powder for ceramic wiring substrate |
| JP2015092541A (en) * | 2013-09-30 | 2015-05-14 | 日本電気硝子株式会社 | Ceramic wiring board, ceramic green sheet for ceramic wiring board, and glass ceramic powder for ceramic wiring board |
| CN105579418A (en) * | 2013-09-30 | 2016-05-11 | 日本电气硝子株式会社 | Ceramic wiring substrate, ceramic green sheet for ceramic wiring substrate, and glass ceramic powder for ceramic wiring substrate |
| KR20160064072A (en) * | 2013-09-30 | 2016-06-07 | 니폰 덴키 가라스 가부시키가이샤 | Ceramic wiring substrate, ceramic green sheet for ceramic wiring substrate, and glass ceramic powder for ceramic wiring substrate |
| KR102174577B1 (en) * | 2013-09-30 | 2020-11-05 | 니폰 덴키 가라스 가부시키가이샤 | Ceramic wiring substrate, ceramic green sheet for ceramic wiring substrate, and glass ceramic powder for ceramic wiring substrate |
| JP7569018B2 (en) | 2019-08-06 | 2024-10-17 | 日本電気硝子株式会社 | Ceramic wiring board, ceramic green sheet for ceramic wiring board, and glass ceramic powder for ceramic wiring board |
| KR20220148681A (en) * | 2021-04-29 | 2022-11-07 | (주)샘씨엔에스 | Slurry composition for LTCC substrate, method of fabricating LTCC substrate, LTCC substrate, space transformer and method of fabricating space transformer |
| KR102575742B1 (en) | 2021-04-29 | 2023-09-06 | (주)샘씨엔에스 | Slurry composition for LTCC substrate, method of fabricating LTCC substrate, LTCC substrate, space transformer and method of fabricating space transformer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102174577B1 (en) | Ceramic wiring substrate, ceramic green sheet for ceramic wiring substrate, and glass ceramic powder for ceramic wiring substrate | |
| JP2012242197A (en) | Probe card | |
| JP5248631B2 (en) | Probe board repair method and probe board using the same | |
| CN114208402B (en) | Ceramic wiring board, ceramic green sheet for ceramic wiring board, and glass ceramic powder for ceramic wiring board | |
| JP2006226751A (en) | Strain sensor and its manufacturing method | |
| JP2013008893A (en) | Method for manufacturing circuit board | |
| US6762369B2 (en) | Multilayer ceramic substrate and method for manufacturing the same | |
| JP2011181701A (en) | Method of forming conductor pattern, wiring substrate, droplet discharge apparatus, and program | |
| JP2011146485A (en) | Method of forming conductor pattern, wiring board, and liquid droplet ejecting device | |
| JP2011166095A (en) | Method of forming conductor pattern, wiring board, droplet discharging device, and program | |
| JP2011146540A (en) | Method of forming conductor pattern, wiring board, and liquid droplet ejecting device | |
| KR102211998B1 (en) | Multi layer ceramic substrate with upper and lower surfaces having different coefficients of expansion and method of manufacturing the same | |
| JP2007123507A (en) | Method for manufacturing ceramic multilayer wiring substrate | |
| JP2013101090A (en) | Method for forming conductor pattern | |
| JP2011049417A (en) | Ceramic circuit substrate, and method of manufacturing the same | |
| TW202229876A (en) | Ceramic substrate, greensheet for ceramic substrate, and composite powder for ceramic substrate | |
| JP2012089544A (en) | Manufacturing method of circuit board | |
| JP2011082237A (en) | Ceramic circuit board coordinate-converting method and method of manufacturing ceramic circuit board | |
| JP2007036203A (en) | Pattern forming method and apparatus therefor | |
| JP2011192812A (en) | Wiring board | |
| JP2012182341A (en) | Method for manufacturing circuit board | |
| JP2012151245A (en) | Manufacturing method of multilayer wiring board and multilayer wiring board | |
| JP2007005425A (en) | Method and device for forming multilayered circuit board | |
| JP2011171574A (en) | Method of forming conductor pattern, and device for ejecting droplet | |
| JP2012138389A (en) | Multilayer wiring board manufacturing method and multilayer wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |