JP2012238277A - フラッシュメモリ装置 - Google Patents

フラッシュメモリ装置 Download PDF

Info

Publication number
JP2012238277A
JP2012238277A JP2011108380A JP2011108380A JP2012238277A JP 2012238277 A JP2012238277 A JP 2012238277A JP 2011108380 A JP2011108380 A JP 2011108380A JP 2011108380 A JP2011108380 A JP 2011108380A JP 2012238277 A JP2012238277 A JP 2012238277A
Authority
JP
Japan
Prior art keywords
block
value
latest value
latest
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011108380A
Other languages
English (en)
Other versions
JP5520880B2 (ja
Inventor
Kazunori Arakawa
和典 荒川
Tetsuya Egawa
哲也 江川
Hidekazu Adachi
秀和 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2011108380A priority Critical patent/JP5520880B2/ja
Priority to US13/461,171 priority patent/US9465730B2/en
Priority to CN201210158304.1A priority patent/CN102880561B/zh
Publication of JP2012238277A publication Critical patent/JP2012238277A/ja
Application granted granted Critical
Publication of JP5520880B2 publication Critical patent/JP5520880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7209Validity control, e.g. using flags, time stamps or sequence numbers

Abstract

【課題】フラッシュメモリ装置において、ブロック間で最新値をコピーしている間にリセットが発生した場合であっても、真の最新値を認識することにある。
【解決手段】ブロック管理値をアクティブ状態とする際に、ブロック管理値がブロック毎に異なるとともに順に大きくなるように設定される。例えば、ブロック管理値として第1のブロックB1には「$1111」が、第2のブロックB2には「$1112」が記憶される。このため、たとえ、アクティブ状態であるブロックが複数存在する場合であっても、ブロック管理値が大きいブロックの最新値を読み出すことで、真の最新値を読み出すことができる。
【選択図】図2

Description

この発明は、フラッシュメモリ装置に関する。
従来、フラッシュメモリ装置においては、データの読み出し時間の短縮を図るべく、メモリ領域をブロックという単位に分けて管理している(例えば、特許文献1参照)。そして、各ブロックにはブロック管理値が付与されている。ブロック管理値とは、そのブロックが使用状態(アクティブ状態)及び未使用状態の何れであるかを示す情報である。
図4に示すように、ブロック管理値は、例えば、16進法による4桁の数字から構成される。具体的には、アクティブ状態においては「$1111」が割り当てられ、未使用状態においては「$FFFF」が割り当てられる。以下、本明細書では、「$」の後に示される数字は16進法の数字とする。
図4の上側に示すように、第1のブロックがアクティブ状態であって、第2のブロックが未使用状態であるとする。両ブロックは、データを格納する第1〜第nのデータエリアA1〜Anを有する。未使用状態にある第2のブロックにおける全てのデータエリアA1〜Anは、データが存在しない空き状態である。データ(最新値)の書き込み要求があると、その最新値は第1のブロックにおける第1〜第nのデータエリアA1〜Anに順番に書き込まれていく。これにより、空き状態であるデータエリアが減っていく。そして、図4の下側に示すように、第1のブロックにおける第nのデータエリアAnに最新値が書き込まれたとき、第2のブロックにおけるブロック管理値が未使用状態からアクティブ状態に書き換えられるとともに、当該最新値が第2のブロックにおける第1のデータエリアA1にコピーされる。その後に、第1のブロックに記憶されるデータが全て消去されるとともに、そのブロック管理値がアクティブ状態から未使用状態に書き換えられる。
なお、上記コピー中に、最新値が更新される場合もある。この場合、更新された最新値が第2のブロックの第1のデータエリアA1に書き込まれる。
特開平9−134312号公報
ところで、第1のブロックから第2のブロックへの最新値のコピー中に、フラッシュメモリ装置の電源が一時的にオフ状態とされることでリセットが発生するおそれがある。この場合、第1のブロックが未使用状態へ切り替えられないため、上記リセット時に再度電源がオンとなったときアクティブ状態となるブロックが2つ存在することになって最新値が不明となる。
特に、コピー中に、最新値が更新された場合には、第1及び第2のブロック間で最新値が異なるデータとなる。このとき、真の最新値は、第2のブロックにおける最新値であるものの、それを判断することができない。よって、誤って第1のブロックにおける最新値が読み出されるおそれがある。
この発明は、こうした実情に鑑みてなされたものであり、その目的は、ブロック間で最新値をコピーしている間にリセットが発生した場合であっても、真の最新値が認識されるフラッシュメモリ装置を提供することにある。
以下、上記目的を達成するための手段及びその作用効果について説明する。
請求項1に記載の発明は、情報が記憶されるデータ領域を有するフラッシュメモリ部と、前記フラッシュメモリ部のデータ領域を複数のブロックに区画し、前記各ブロックに同ブロックの使用状態を示すブロック管理値を付加するとともに、最新値が認識される毎に、前記複数のブロックのうち特定のブロックに同最新値を書き込み、前記特定のブロックの前記ブロック管理値が未使用状態である場合には前記最新値を書き込んだときに、前記ブロック管理値を未使用状態から使用状態とし、前記特定のブロックのデータ容量によって次の最新値の書き込みが不可と判断したとき、前記特定のブロックの最新値を次のブロックにコピーするとともに、前記次のブロックにおける前記ブロック管理値を使用状態とするメモリ制御部と、を備えたフラッシュメモリ装置において、前記メモリ制御部は、前記ブロック管理値を使用状態とする際に、前記ブロック管理値を前記ブロック毎に異なるように予め定められた規則で設定し、前記使用状態である前記ブロックが複数存在する場合には、それらのブロック管理値を前記予め定められた規則に基づき比較して真の最新値を読み出すことをその要旨としている。
同構成によれば、ブロック管理値を使用状態とする際に、ブロック管理値がブロック毎に異なるように予め定められた規則で設定される。このため、たとえ、使用状態であるブロックが複数存在する場合であっても、それらのブロック管理値を予め定められた規則に基づき比較することで真の最新値を読み出すことができる。
請求項2に記載の発明は、請求項1に記載のフラッシュメモリ装置において、前記予め定められた規則とは、前記ブロック管理値を前記ブロック毎に異なるように順に大きく若しくは小さく設定することであって、前記メモリ制御部は、前記使用状態である前記ブロックが複数存在する場合には、前記ブロック管理値が大きい若しくは小さい前記ブロックにおける最新値を真の最新値として読み出すことをその要旨としている。
同構成によれば、ブロック管理値を使用状態とする際に、ブロック管理値がブロック毎に異なるとともに順に大きく若しくは小さくなるように設定される。このため、たとえ、使用状態であるブロックが複数存在する場合であっても、ブロック管理値が大きい若しくは小さいブロックの最新値を読み出すことで、真の最新値を読み出すことができる。
請求項3に記載の発明は、請求項1又は2に記載のフラッシュメモリ装置において、前記メモリ制御部は、前記最新値の書き込みが不可と判断された前のブロックから次のブロックに前記最新値をコピーしているときに、前記最新値が更新された場合には、この更新を反映させた最新値を次のブロックに書き込み、前記コピー中にリセットが発生した場合には、前記前のブロック及び次のブロックにおけるブロック管理値の比較に基づき前記次のブロックの最新値を読み出すとともに、同最新値においてコピーが完了していない領域においては前記前のブロックの最新値を読み出して前記領域を補完することをその要旨としている。
同構成によれば、最新値を次のブロックにコピーしているときに、最新値が更新された場合には、更新された最新値が次のブロックに書き込まれる。例えば、コピー中に電源が一時的にオフ状態とされてリセットが発生した場合には、使用状態のブロックが2つ存在することになる。この場合、両ブロックのブロック管理値に基づき次のブロックの最新値が読み出されるとともに、同最新値においてコピーが完了していない領域においては前のブロックの最新値が読み出されることで補完される。これにより、最新値において更新された領域のコピーが完了した後にリセットが発生した場合であっても、真の最新値を読み出すことができる。
請求項4に記載の発明は、請求項1〜3の何れか一項に記載のフラッシュメモリ装置において、前記メモリ制御部は、前記次のブロックにおける前記ブロック管理値を使用状態とした後に、前記書き込みが不可と判断された前のブロックにおける前記ブロック管理値を使用状態から未使用状態とするとともに、前記前のブロックのデータを消去することをその要旨としている。
同構成によれば、次のブロックにおけるブロック管理値が使用状態とされた後に、前のブロックにおけるブロック管理値が使用状態から未使用状態とされるとともに、前のブロックのデータが消去される。従って、コピー中にリセットが発生しない限り、使用状態となるブロックを1つとすることができる。よって、ブロック管理値を比較する処理の回数を低減させることができる。
本発明によれば、フラッシュメモリ装置において、ブロック間で最新値をコピーしている間にリセットが発生した場合であっても、真の最新値を認識することができる。
フラッシュメモリ装置の構成図。 各ブロック、特にそのブロック管理値を示したメモリマップ。 (a)はコピー中に最新値が更新された場合の第1及び第2のブロックを示したメモリマップ、(b)は(a)の途中でリセットが発生した場合の第1及び第2のブロックを示したメモリマップ。 従来の各ブロックを示したメモリマップ。
以下、本発明にかかるフラッシュメモリ装置を具体化した一実施形態について図1〜図3を参照して説明する。
図1に示すように、フラッシュメモリ装置は、メモリ制御部11と、フラッシュメモリ部15とを備える。フラッシュメモリ部15は不揮発性メモリである。メモリ制御部11は、フラッシュメモリ部15のデータ領域を利用して最新値を管理する。この最新値は、図示しない外部装置からの情報に応じてメモリ制御部11によって認識される。
詳しくは、図2に示すように、メモリ制御部11は、フラッシュメモリ部15のデータ領域を複数のブロックB1〜Bnに区画して使用する。各ブロックB1〜Bnは、ブロック管理値と、第1〜第nのデータエリアA1〜Anとで構成される。
ブロック管理値は、16進法による4桁の数字から構成される。具体的には、アクティブ状態においては「$1111」〜「$111F」が割り当てられ、未使用状態においては「$FFFF」が割り当てられる。本例では、「F」は何の情報も付加されていない初期状態を示す。また、最新値も、ブロック管理値と同様に、16進法による複数桁の数字から構成される。
また、各データエリアA1〜Anは、それぞれ同一のデータ容量を有している。ここで、全てのブロックB1〜Bnに何もデータが記憶されていない状態においては、メモリ制御部11は、全てのブロック管理値を未使用状態(「$FFFF」)とする。
この状態において、メモリ制御部11は、最新値を認識すると、その最新値を第1のブロックB1における第1のデータエリアA1に書き込むとともに、第1のブロックB1におけるブロック管理値を未使用状態(「$FFFF」)からアクティブ状態(「$1111」)とする。以下、同様に、メモリ制御部11は、最新値を第2〜第nのデータエリアA2〜Anに順番に書き込んでいく。すなわち、このとき古い最新値は消去されない。また、ブロック管理値は「$1111」に維持される。
図2の下側に示すように、メモリ制御部11は、第1のブロックB1における第nのデータエリアAnに最新値を書き込むと、第2のブロックB2のブロック管理値を未使用状態(「$FFFF」)からアクティブ状態(「$1112」)に書き換える。このとき、第2のブロックB2におけるアクティブ状態を示す「$1112」は、第1のブロックB1におけるアクティブ状態を示す「$1111」より「1」だけ大きい。そして、メモリ制御部11は、第1のブロックB1の最新値を、第2のブロックB2における第1のデータエリアA1にコピーする。その後に、メモリ制御部11は、第1のブロックB1に記憶されたデータを消去するとともに、ブロック管理値をアクティブ状態(「$1111」)から未使用状態(「$FFFF」)に書き換える。
また、第1のブロックと同様にして、第2のブロックB2における第nのデータエリアAnに最新値が書き込まれると、第3のブロックB3におけるブロック管理値がアクティブ状態(「$1113」)に書き換えられた後に、第3のブロックB3の第1のデータエリアA1に最新値がコピーされる。その後、第2のブロックB2のデータが消去されるとともに、そのブロック管理値がアクティブ状態から未使用状態に書き換えられる。以下同様に、第4〜第nのブロックB4〜Bnがアクティブ状態とされるときにはブロック管理値として「$1114」〜「$111F」が書き込まれる。このように、アクティブ状態となるブロック管理値が「1」ずつ大きく、すなわち連番として設定される。そして、本例では、「$111F」の次は再び「$1111」とされる。
また、メモリ制御部11は、第1のブロックB1の第n−1のデータエリアAn−1まで最新値を書き込んで、次の最新値が容量の観点から第nのデータエリアAnに入りきらない場合、次の最新値を第2のブロックB2に書き込む。この場合、第2のブロックB2の第1及び第2のデータエリアA1,A2が使用される。その後、上記と同様に、メモリ制御部11は、第1のブロックB1に記憶されたデータを消去するとともに、そのブロック管理値をアクティブ状態から未使用状態に書き換える。
上記構成によれば、特定のブロックにおける最新値をコピーした後に、そのブロックは未使用状態に書き換えられるため、基本的にはアクティブ状態となっているブロックは1つである。このため、メモリ制御部11は、アクティブ状態におけるブロックから最新値を読み出すことができる。
ここで、コピー中に、フラッシュメモリ装置の電源が一時的にオフされることでリセットが発生するおそれがある。この場合、図2の下側の例では、第2のブロックB2におけるブロック管理値の書き換えは完了しているものの第1のブロックB1におけるブロック管理値の書き換えは完了していないため、アクティブ状態となるブロックが2つ存在することになる。
ここで、上述のようにブロック管理値が連番とされる。これを利用して、メモリ制御部11は、最新値を読み出す際に、アクティブ状態のブロックが複数あれば、ブロック管理値の大小関係に基づき最新値を読み出す。例えば、メモリ制御部11は、ブロック管理値が「$1111」である第1のブロックB1と、ブロック管理値が「$1112」である第2のブロックB2とがある場合には、「$1112」>「$1111」の関係により、大きい方の「$1112」に対応した第2のブロックB2における最新値を読み出す。これを原則として、本例では、ブロック管理値が「$111F」の次は再び「$1111」とされるため、例外的に「$1111」は「$111F」より大きいと判断される。
ここで、図3(a)に示すように、第1のブロックB1の最新値を、第2のブロックB2にコピーしている最中に、最新値が更新される場合がある。ここでは、更新後の最新値を真の最新値と呼ぶ。メモリ制御部11は、最新値のコピー中に最新値が更新されると、真の最新値を第2のブロックB2に書き込む。図3(a)の例では、メモリ制御部11は、4桁目の「5」をコピーしているとき、3桁目が「A」から「3」に更新された旨認識した場合には、3桁目に更新後の「3」を書き込む。これにより、第2のブロックB2には真の最新値(「$5391」)を書き込むことができる。
さらに、上記状況に加えて、図3(b)に示すように、2桁目である「9」の書き込み中にリセットが発生したとする。この場合、3桁目及び4桁目(「3」及び「5」)のコピーが完了し、残りの2桁である「9」及び「1」のコピーが完了しないため初期状態の「F」となる。
この状態において、再度、電源がオンされた後に最新値を読み出す場合には、メモリ制御部11は、まず、上記同様にブロック管理値の大小に基づき、第2のブロックB2における最新値(「$53FF」)を読み出す。そして、その最新値に「F」が存在する場合、コピー中にリセットが発生したとして、「F」の桁を、第1のブロックB1における最新値で補完する。これにより、アクティブ状態となるブロックが2つある場合であっても、正しい順番で最新値が読み取られる。これにより、誤って第1のブロックB1における真の最新値と異なる更新前の最新値が読み取られることが防止される。よって、真の最新値をより確実に読み出すことができる。
以上、説明した実施形態によれば、以下の効果を奏することができる。
(1)ブロック管理値をアクティブ状態とする際に、ブロック管理値がブロック毎に異なるとともに順に大きくなるように設定される。具体的には、ブロック管理値として第1のブロックB1には「$1111」が、第2のブロックB2には「$1112」が記憶される。このため、たとえ、アクティブ状態であるブロックが複数存在する場合であっても、ブロック管理値が大きい、上記例では第2のブロックB2の最新値を読み出すことで、真の最新値を読み出すことができる。
(2)最新値を第1のブロックB1から第2のブロックB2にコピーしているときに、最新値が更新された場合には、更新された真の最新値が第2のブロックB2に書き込まれる。例えば、コピー中にリセットが発生した場合には、ブロック管理値の大小関係に基づき、第2のブロックB2の最新値が読み出されるとともに、同最新値においてコピーが完了していない領域においては第1のブロックB1の最新値が読み出されることで補完される。図3(b)の例では、第2のブロックB2の最新値における1桁目及び2桁目が、コピーが完了していない領域であって、これらは第1のブロックB1の最新値が利用される。これにより、最新値において更新された領域(図3(b)では3桁目)のコピーが完了した後にリセットが発生した場合であっても、真の最新値を読み出すことができる。
(3)第2のブロックB2におけるブロック管理値がアクティブ状態とされた後に、第1のブロックB1におけるブロック管理値がアクティブ状態から未使用状態とされるとともに、第1のブロックB1のデータが消去される。従って、コピー中にリセットが発生しない限り、アクティブ状態となるブロックを1つとすることができる。よって、ブロック管理値の大小関係を比較する処理の回数を低減させることができる。
(4)第1のブロックB1の第n−1のデータエリアAn−1まで最新値を書き込んで、次の最新値が容量の観点から第nのデータエリアAnに入りきらない場合、つぎの最新値が第2のブロックB2に書き込まれる。この状況において、コピーの完了時にリセットが発生した場合には、両ブロックB1,B2間で最新値が異なる。この場合であっても、ブロック管理値の大小関係に基づき、正しく第2のブロックB2の最新値が読み出される。
(5)たとえ両ブロック間の最新値が同じ場合であっても、上記実施形態のようにブロック管理値の大小関係に基づく優先順位があれば、常に同一の処理が行われる。
なお、上記実施形態は、これを適宜変更した以下の形態にて実施することができる。
・上記実施形態においては、ブロック管理値における大小関係は、1桁目で判断されていた。しかし、その他の桁を順番に増やすことで、ブロックを連番化してもよい。これにより、ブロック管理値を、16を超えて連番化することができる。
また、ブロック管理値は順に大きくなっていれば連番に限らず、例えば「$1111」、「$1113」、「$1115」…として、2ずつ大きくしてもよい。
・さらに、ブロック管理値は順に小さくなるように設定されてもよい。例えば、第1のブロックB1のブロック管理値を「$111F」とした場合には、第2のブロックB2のブロック管理値を「$111E」とする。このようにブロック管理値を順に小さく設定する場合も、上記と同様にブロック管理値は連番でなくてもよい。本構成において、リセット後にアクティブ状態のブロックが複数あれば、メモリ制御部11は、まずブロック管理値が小さい方の第2のブロックB2における最新値を読み出す。これにより、上記実施形態と同様に、真の最新値を読み出すことができる。
・さらに、予め定められた規則に基づきブロック管理値が設定されれば、ブロック管理値を上記のように順に大きく若しくは小さく設定しなくてもよい。例えば、第1のブロックのブロック管理値を「$1111」とし、第2のブロックのブロック管理値を「$1115」とし、第3のブロックのブロック管理値を「$1113」としてもよい。この場合であっても、予め定められた規則を認識しているため、ブロック管理値の比較を通じて真の最新値を読み出すことができる。
・上記実施形態においては、アクティブ状態には「$1111」〜「$111F」が割り当てられ、未使用状態には「$FFFF」が割り当てられていた。しかし、これらの割り当て方法はこれに限定されない。例えば、未使用状態には「$0000」を割り当て、アクティブ状態には「$0001」〜「$000F」を割り当ててもよい。
・上記実施形態においては、図2の下側に示すように、メモリ制御部11は、第1のブロックB1の最新値を第2のブロックB2における第1のデータエリアA1にコピーした後に、第1のブロックB1に記憶されるデータを消去するとともに、ブロック管理値をアクティブ状態から未使用状態に書き換えていた。しかし、このデータの消去及びブロック管理値の未使用状態への書き換えを省略してもよい。この場合、アクティブ状態となるブロックが複数存在することになるものの、上記実施形態のようにブロック管理値の大小関係に基づき真の最新値を読み出すことができる。本構成は、より多くの過去の最新値を記憶させる場合に有効である。
次に、前記実施形態から把握できる技術的思想をその効果と共に記載する。
(イ)請求項1〜4の何れか一項に記載のフラッシュメモリ装置において、前記各ブロックは複数のデータエリアから構成され、前記メモリ制御部は、前記最新値を各データエリアに格納するフラッシュメモリ装置。
11…メモリ制御部、15…フラッシュメモリ部。

Claims (4)

  1. 情報が記憶されるデータ領域を有するフラッシュメモリ部と、
    前記フラッシュメモリ部のデータ領域を複数のブロックに区画し、前記各ブロックに同ブロックの使用状態を示すブロック管理値を付加するとともに、最新値が認識される毎に、前記複数のブロックのうち特定のブロックに同最新値を書き込み、前記特定のブロックの前記ブロック管理値が未使用状態である場合には前記最新値を書き込んだときに、前記ブロック管理値を未使用状態から使用状態とし、前記特定のブロックのデータ容量によって次の最新値の書き込みが不可と判断したとき、前記特定のブロックの最新値を次のブロックにコピーするとともに、前記次のブロックにおける前記ブロック管理値を使用状態とするメモリ制御部と、を備えたフラッシュメモリ装置において、
    前記メモリ制御部は、前記ブロック管理値を使用状態とする際に、前記ブロック管理値を前記ブロック毎に異なるように予め定められた規則で設定し、前記使用状態である前記ブロックが複数存在する場合には、それらのブロック管理値を前記予め定められた規則に基づき比較して真の最新値を読み出すフラッシュメモリ装置。
  2. 請求項1に記載のフラッシュメモリ装置において、
    前記予め定められた規則とは、前記ブロック管理値を前記ブロック毎に異なるように順に大きく若しくは小さく設定することであって、
    前記メモリ制御部は、前記使用状態である前記ブロックが複数存在する場合には、前記ブロック管理値が大きい若しくは小さい前記ブロックにおける最新値を真の最新値として読み出すフラッシュメモリ装置。
  3. 請求項1又は2に記載のフラッシュメモリ装置において、
    前記メモリ制御部は、前記最新値の書き込みが不可と判断された前のブロックから次のブロックに前記最新値をコピーしているときに、前記最新値が更新された場合には、この更新を反映させた最新値を次のブロックに書き込み、
    前記コピー中にリセットが発生した場合には、前記前のブロック及び次のブロックにおけるブロック管理値の比較に基づき前記次のブロックの最新値を読み出すとともに、同最新値においてコピーが完了していない領域においては前記前のブロックの最新値を読み出して前記領域を補完するフラッシュメモリ装置。
  4. 請求項1〜3の何れか一項に記載のフラッシュメモリ装置において、
    前記メモリ制御部は、前記次のブロックにおける前記ブロック管理値を使用状態とした後に、前記書き込みが不可と判断された前のブロックにおける前記ブロック管理値を使用状態から未使用状態とするとともに、前記前のブロックのデータを消去するフラッシュメモリ装置。
JP2011108380A 2011-05-13 2011-05-13 フラッシュメモリ装置 Active JP5520880B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011108380A JP5520880B2 (ja) 2011-05-13 2011-05-13 フラッシュメモリ装置
US13/461,171 US9465730B2 (en) 2011-05-13 2012-05-01 Flash memory device
CN201210158304.1A CN102880561B (zh) 2011-05-13 2012-05-11 闪存装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011108380A JP5520880B2 (ja) 2011-05-13 2011-05-13 フラッシュメモリ装置

Publications (2)

Publication Number Publication Date
JP2012238277A true JP2012238277A (ja) 2012-12-06
JP5520880B2 JP5520880B2 (ja) 2014-06-11

Family

ID=47142670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011108380A Active JP5520880B2 (ja) 2011-05-13 2011-05-13 フラッシュメモリ装置

Country Status (3)

Country Link
US (1) US9465730B2 (ja)
JP (1) JP5520880B2 (ja)
CN (1) CN102880561B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110895444A (zh) * 2018-09-12 2020-03-20 厦门歌乐电子企业有限公司 一种电子设备以及数据读写方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5451682B2 (ja) * 2011-05-20 2014-03-26 株式会社東海理化電機製作所 フラッシュメモリ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134312A (ja) 1995-11-08 1997-05-20 Olympus Optical Co Ltd フラッシュメモリ装置
JP2003216511A (ja) 2002-01-23 2003-07-31 Matsushita Electric Ind Co Ltd 不揮発性メモリ装置、データ更新方法、データ更新プログラム及びそのプログラムが記録されたコンピュータ読み取り可能な記録媒体
JP4412722B2 (ja) * 2004-07-28 2010-02-10 株式会社日立製作所 リモートコピーシステム
JP2006323499A (ja) 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
KR100843135B1 (ko) * 2006-11-20 2008-07-02 삼성전자주식회사 비휘발성 메모리 관리 방법 및 장치
CN101930387A (zh) * 2009-06-19 2010-12-29 上海惠普有限公司 用于更新压缩只读文件系统的改进的容错方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110895444A (zh) * 2018-09-12 2020-03-20 厦门歌乐电子企业有限公司 一种电子设备以及数据读写方法

Also Published As

Publication number Publication date
JP5520880B2 (ja) 2014-06-11
CN102880561A (zh) 2013-01-16
US20120290770A1 (en) 2012-11-15
CN102880561B (zh) 2015-07-15
US9465730B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
JP5336060B2 (ja) 不揮発性メモリ装置およびそれを動作させる方法
KR101110785B1 (ko) 프로그램 가능한 내구력을 가진 플래시 메모리
US20100125696A1 (en) Memory Controller For Controlling The Wear In A Non-volatile Memory Device And A Method Of Operation Therefor
US20100077135A1 (en) Memory wear leveling method, system and device
EP1909184A2 (en) Mapping information managing apparatus and method for non-volatile memory supporting different cell types
JP2006048893A (ja) 不良ブロック管理機能を有するフラッシュメモリ装置及びフラッシュメモリ装置の不良ブロック管理方法
JP2005242897A (ja) フラッシュディスク装置
JP4666081B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
WO2016180093A1 (zh) Flash芯片读写控制电路和方法、AMOLED应用电路
JP2010287049A (ja) メモリシステムおよびメモリシステムの管理方法
JP2009205689A (ja) フラッシュディスク装置
JP2020086739A (ja) メモリコントローラ及びこれを備えるフラッシュメモリシステム
JP4488048B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP4366420B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP2010250413A (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP4821845B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP5520880B2 (ja) フラッシュメモリ装置
US9021184B2 (en) Flash memory device
JP2007323159A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
CN109656835B (zh) 非易失性存储器的数据改写方法以及半导体装置
JP2008097339A (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP4821844B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP2015049722A (ja) マイクロコンピュータ及び不揮発性メモリのブロック管理方法
US9116794B2 (en) Storage device data protection system
JP2010250534A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131120

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20131120

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5520880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150