JP2012238277A - フラッシュメモリ装置 - Google Patents
フラッシュメモリ装置 Download PDFInfo
- Publication number
- JP2012238277A JP2012238277A JP2011108380A JP2011108380A JP2012238277A JP 2012238277 A JP2012238277 A JP 2012238277A JP 2011108380 A JP2011108380 A JP 2011108380A JP 2011108380 A JP2011108380 A JP 2011108380A JP 2012238277 A JP2012238277 A JP 2012238277A
- Authority
- JP
- Japan
- Prior art keywords
- block
- value
- latest value
- latest
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
Abstract
【解決手段】ブロック管理値をアクティブ状態とする際に、ブロック管理値がブロック毎に異なるとともに順に大きくなるように設定される。例えば、ブロック管理値として第1のブロックB1には「$1111」が、第2のブロックB2には「$1112」が記憶される。このため、たとえ、アクティブ状態であるブロックが複数存在する場合であっても、ブロック管理値が大きいブロックの最新値を読み出すことで、真の最新値を読み出すことができる。
【選択図】図2
Description
請求項1に記載の発明は、情報が記憶されるデータ領域を有するフラッシュメモリ部と、前記フラッシュメモリ部のデータ領域を複数のブロックに区画し、前記各ブロックに同ブロックの使用状態を示すブロック管理値を付加するとともに、最新値が認識される毎に、前記複数のブロックのうち特定のブロックに同最新値を書き込み、前記特定のブロックの前記ブロック管理値が未使用状態である場合には前記最新値を書き込んだときに、前記ブロック管理値を未使用状態から使用状態とし、前記特定のブロックのデータ容量によって次の最新値の書き込みが不可と判断したとき、前記特定のブロックの最新値を次のブロックにコピーするとともに、前記次のブロックにおける前記ブロック管理値を使用状態とするメモリ制御部と、を備えたフラッシュメモリ装置において、前記メモリ制御部は、前記ブロック管理値を使用状態とする際に、前記ブロック管理値を前記ブロック毎に異なるように予め定められた規則で設定し、前記使用状態である前記ブロックが複数存在する場合には、それらのブロック管理値を前記予め定められた規則に基づき比較して真の最新値を読み出すことをその要旨としている。
図1に示すように、フラッシュメモリ装置は、メモリ制御部11と、フラッシュメモリ部15とを備える。フラッシュメモリ部15は不揮発性メモリである。メモリ制御部11は、フラッシュメモリ部15のデータ領域を利用して最新値を管理する。この最新値は、図示しない外部装置からの情報に応じてメモリ制御部11によって認識される。
(1)ブロック管理値をアクティブ状態とする際に、ブロック管理値がブロック毎に異なるとともに順に大きくなるように設定される。具体的には、ブロック管理値として第1のブロックB1には「$1111」が、第2のブロックB2には「$1112」が記憶される。このため、たとえ、アクティブ状態であるブロックが複数存在する場合であっても、ブロック管理値が大きい、上記例では第2のブロックB2の最新値を読み出すことで、真の最新値を読み出すことができる。
なお、上記実施形態は、これを適宜変更した以下の形態にて実施することができる。
・さらに、ブロック管理値は順に小さくなるように設定されてもよい。例えば、第1のブロックB1のブロック管理値を「$111F」とした場合には、第2のブロックB2のブロック管理値を「$111E」とする。このようにブロック管理値を順に小さく設定する場合も、上記と同様にブロック管理値は連番でなくてもよい。本構成において、リセット後にアクティブ状態のブロックが複数あれば、メモリ制御部11は、まずブロック管理値が小さい方の第2のブロックB2における最新値を読み出す。これにより、上記実施形態と同様に、真の最新値を読み出すことができる。
(イ)請求項1〜4の何れか一項に記載のフラッシュメモリ装置において、前記各ブロックは複数のデータエリアから構成され、前記メモリ制御部は、前記最新値を各データエリアに格納するフラッシュメモリ装置。
Claims (4)
- 情報が記憶されるデータ領域を有するフラッシュメモリ部と、
前記フラッシュメモリ部のデータ領域を複数のブロックに区画し、前記各ブロックに同ブロックの使用状態を示すブロック管理値を付加するとともに、最新値が認識される毎に、前記複数のブロックのうち特定のブロックに同最新値を書き込み、前記特定のブロックの前記ブロック管理値が未使用状態である場合には前記最新値を書き込んだときに、前記ブロック管理値を未使用状態から使用状態とし、前記特定のブロックのデータ容量によって次の最新値の書き込みが不可と判断したとき、前記特定のブロックの最新値を次のブロックにコピーするとともに、前記次のブロックにおける前記ブロック管理値を使用状態とするメモリ制御部と、を備えたフラッシュメモリ装置において、
前記メモリ制御部は、前記ブロック管理値を使用状態とする際に、前記ブロック管理値を前記ブロック毎に異なるように予め定められた規則で設定し、前記使用状態である前記ブロックが複数存在する場合には、それらのブロック管理値を前記予め定められた規則に基づき比較して真の最新値を読み出すフラッシュメモリ装置。 - 請求項1に記載のフラッシュメモリ装置において、
前記予め定められた規則とは、前記ブロック管理値を前記ブロック毎に異なるように順に大きく若しくは小さく設定することであって、
前記メモリ制御部は、前記使用状態である前記ブロックが複数存在する場合には、前記ブロック管理値が大きい若しくは小さい前記ブロックにおける最新値を真の最新値として読み出すフラッシュメモリ装置。 - 請求項1又は2に記載のフラッシュメモリ装置において、
前記メモリ制御部は、前記最新値の書き込みが不可と判断された前のブロックから次のブロックに前記最新値をコピーしているときに、前記最新値が更新された場合には、この更新を反映させた最新値を次のブロックに書き込み、
前記コピー中にリセットが発生した場合には、前記前のブロック及び次のブロックにおけるブロック管理値の比較に基づき前記次のブロックの最新値を読み出すとともに、同最新値においてコピーが完了していない領域においては前記前のブロックの最新値を読み出して前記領域を補完するフラッシュメモリ装置。 - 請求項1〜3の何れか一項に記載のフラッシュメモリ装置において、
前記メモリ制御部は、前記次のブロックにおける前記ブロック管理値を使用状態とした後に、前記書き込みが不可と判断された前のブロックにおける前記ブロック管理値を使用状態から未使用状態とするとともに、前記前のブロックのデータを消去するフラッシュメモリ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011108380A JP5520880B2 (ja) | 2011-05-13 | 2011-05-13 | フラッシュメモリ装置 |
US13/461,171 US9465730B2 (en) | 2011-05-13 | 2012-05-01 | Flash memory device |
CN201210158304.1A CN102880561B (zh) | 2011-05-13 | 2012-05-11 | 闪存装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011108380A JP5520880B2 (ja) | 2011-05-13 | 2011-05-13 | フラッシュメモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012238277A true JP2012238277A (ja) | 2012-12-06 |
JP5520880B2 JP5520880B2 (ja) | 2014-06-11 |
Family
ID=47142670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011108380A Active JP5520880B2 (ja) | 2011-05-13 | 2011-05-13 | フラッシュメモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9465730B2 (ja) |
JP (1) | JP5520880B2 (ja) |
CN (1) | CN102880561B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110895444A (zh) * | 2018-09-12 | 2020-03-20 | 厦门歌乐电子企业有限公司 | 一种电子设备以及数据读写方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5451682B2 (ja) * | 2011-05-20 | 2014-03-26 | 株式会社東海理化電機製作所 | フラッシュメモリ装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134312A (ja) | 1995-11-08 | 1997-05-20 | Olympus Optical Co Ltd | フラッシュメモリ装置 |
JP2003216511A (ja) | 2002-01-23 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ装置、データ更新方法、データ更新プログラム及びそのプログラムが記録されたコンピュータ読み取り可能な記録媒体 |
JP4412722B2 (ja) * | 2004-07-28 | 2010-02-10 | 株式会社日立製作所 | リモートコピーシステム |
JP2006323499A (ja) | 2005-05-17 | 2006-11-30 | Renesas Technology Corp | 半導体装置 |
KR100843135B1 (ko) * | 2006-11-20 | 2008-07-02 | 삼성전자주식회사 | 비휘발성 메모리 관리 방법 및 장치 |
CN101930387A (zh) * | 2009-06-19 | 2010-12-29 | 上海惠普有限公司 | 用于更新压缩只读文件系统的改进的容错方法及装置 |
-
2011
- 2011-05-13 JP JP2011108380A patent/JP5520880B2/ja active Active
-
2012
- 2012-05-01 US US13/461,171 patent/US9465730B2/en active Active
- 2012-05-11 CN CN201210158304.1A patent/CN102880561B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110895444A (zh) * | 2018-09-12 | 2020-03-20 | 厦门歌乐电子企业有限公司 | 一种电子设备以及数据读写方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5520880B2 (ja) | 2014-06-11 |
CN102880561A (zh) | 2013-01-16 |
US20120290770A1 (en) | 2012-11-15 |
CN102880561B (zh) | 2015-07-15 |
US9465730B2 (en) | 2016-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5336060B2 (ja) | 不揮発性メモリ装置およびそれを動作させる方法 | |
KR101110785B1 (ko) | 프로그램 가능한 내구력을 가진 플래시 메모리 | |
US20100125696A1 (en) | Memory Controller For Controlling The Wear In A Non-volatile Memory Device And A Method Of Operation Therefor | |
US20100077135A1 (en) | Memory wear leveling method, system and device | |
EP1909184A2 (en) | Mapping information managing apparatus and method for non-volatile memory supporting different cell types | |
JP2006048893A (ja) | 不良ブロック管理機能を有するフラッシュメモリ装置及びフラッシュメモリ装置の不良ブロック管理方法 | |
JP2005242897A (ja) | フラッシュディスク装置 | |
JP4666081B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
WO2016180093A1 (zh) | Flash芯片读写控制电路和方法、AMOLED应用电路 | |
JP2010287049A (ja) | メモリシステムおよびメモリシステムの管理方法 | |
JP2009205689A (ja) | フラッシュディスク装置 | |
JP2020086739A (ja) | メモリコントローラ及びこれを備えるフラッシュメモリシステム | |
JP4488048B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4366420B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2010250413A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4821845B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP5520880B2 (ja) | フラッシュメモリ装置 | |
US9021184B2 (en) | Flash memory device | |
JP2007323159A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
CN109656835B (zh) | 非易失性存储器的数据改写方法以及半导体装置 | |
JP2008097339A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4821844B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2015049722A (ja) | マイクロコンピュータ及び不揮発性メモリのブロック管理方法 | |
US9116794B2 (en) | Storage device data protection system | |
JP2010250534A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131120 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20131120 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20131219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5520880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |