JP2012235832A - 被検体情報取得装置 - Google Patents

Abstract

【課題】ＣＭＰ法を高速で計算する計算回路を安価で小型の回路とするための手段を提供する。
【解決手段】被検体から放出された音響波を受信して受信信号に変換する複数の受信素子と、受信信号の位相を揃える整相遅延手段と、整相遅延手段から出力された受信信号を複素信号に変換する複素変換手段と、位相の揃った複数の複素信号からなる複素信号群を用いて一定周期ごとに複素相関行列を求める複素相関行列計算手段と、複素信号群および複素相関行列に含まれる行列要素の少なくともいずれか一方からなる入力データのビット数を削減する削減手段と、複素相関行列に基づいて注目位置毎の電力値を計算する電力計算手段を有し、削減手段は一つの複素相関行列に関する全ての入力データに対して共通のレベル変換処理を行いビット数を削減する被検体情報取得装置を用いる。
【選択図】図１

Description

本発明は、被検体から放出される音響波を受信して、被検体内部の構造を画像化する被検体情報取得装置に関する。

超音波を用いて被検体内部の３次元構造を画像化する超音波イメージング装置は、安価かつ副作用の少ない超音波診断装置として、広く医療現場において活用されている。
超音波イメージング装置の性能は、超音波イメージング技術の向上により年々急速に向上している。この性能を更に向上させる技術の一つとして、ＣＭＰ法（Constrained Minimization of Power：拘束付電力最小化法）を用いた画像再構成技術が研究されている（
非特許文献１参照）。ここで述べるＣＭＰ法はＤＣＭＰ法（Directionally Constrained Minimization of Power：方向拘束付電力最小化法）、あるいはＣＡＰＯＮ法とも呼ばれ
ている。

ＣＭＰ法はアダプティブアンテナ技術の一つとして開発された信号処理技術であり、適応型信号処理の一種である。ＣＭＰ法は、所望方向からの到来電波の受信ゲインを一定にするという拘束条件のもとに受信の指向性を適応的に調整し、常時妨害波を含む全受信信号の電力を最小にする受信方法である。この方法によれば、信号電力に対する妨害波電力の比率を最小に出来るので、ＳＮ比の良い信号の受信が可能になる。

ＣＭＰ法の具体的計算は、概略次の（１）〜（６）の各ステップで実行することができる。
（ステップ１）：複数（ｎ）個の受信素子で受信した超音波受信信号を整相遅延して、同一目標位置から発生したｎ個の超音波受信信号が同一時刻に揃うように位相を一致させる。
（ステップ２）：位相の一致したｎ個の受信信号を複素信号化する。以降の説明のために時刻ｔにおけるｎ個の複素信号をｎ個の要素からなる受信複素ベクトルＸ［ｔ］とおく。

（ステップ３）：受信複素ベクトルＸ［ｔ］を基に、一定の時間周期Ｔクロックで複素相関行列Ａ［ｋ］を計算する。計算式は、以下の数式（１）である。

ここで、Ｘ［ｔ］の右肩の記号Ｈはベクトルの転置、複素共役を示す。

（ステップ４）：行列Ａ［ｋ］と既知の拘束ベクトルＣを用いて最適重みベクトルＷ［ｋ］を計算する。計算式は、以下の数式（２）である。

ここで、Ａ［ｋ］の右肩の−１はＡ［ｋ］の逆行列を示す。また、拘束ベクトルＣは信号の到来方向を指定する既知のベクトルであり、整相遅延の出力信号に対しては通常、全ての要素を１とするベクトルである。

（ステップ５）：最適重みベクトルＷ［ｋ］と受信複素ベクトルＸ［ｔ］とから、以下の数式（３）により拘束付最小電力Ｐｏｗ［ｋ］を計算する。

ただし、数式（３）に数式（１）、数式（２）を代入すれば、数式（４）のように変形できる。従って、拘束付最小電力Ｐｏｗは、重みベクトルＷ［ｋ］の計算を省略し直接数式（４）で計算することができる。

（ステップ６）：電力Ｐｏｗ［ｋ］の対数を計算し、出力ライン画像のｋ番目画素（注目位置）の濃淡値ｑとする。計算式は、以下の数式（５）である。

この対数変換は必ずしも必要な処理ではないが、通常、出力画像を見やすくするために実施する。
なお、実際の計算においては、これらのステップに加えて行列Ａに対する空間平均化処理や対角要素への微小正数加算処理なども併用される。しかし、これらの詳細な処理は本発明と直接関係がないのでここでは省略している。

以上の計算を行うことによりＣＭＰ法に基づく画像再構成が可能である。ＣＭＰ法を用いれば、通常の整相加算法による再構成画像に比べて分解能やコントラストの改善された画像の得られることが知られている。

J.F.Synnevag, et al. "Adaptive Beamforming Applied to Medical Ultrasound Imaging", IEEE Trans. ULTRASONIC, FERROELECTRICS, AND FREQUENCY CONTROL, VOL. 54, NO.8, AUGUST 2007

超音波イメージング装置の性能は、ＣＭＰ法の適用により大幅に改善できると期待されている。しかし、ＣＭＰ法を超音波イメージング装置に適用するためには、前述のＣＭＰ法の複雑な計算をリアルタイムに処理する小型で低価格な計算処理装置が必要であるが、そのような装置は従来知られておらず適用が困難であった。

超音波イメージング装置の場合、目標位置から発するエコー信号に重畳する雑音信号は被検体内部の様々の位置から到来するエコー信号であり、その到来方向や強度は時間の経過とともに急激に変化する。そのため、ＣＭＰ法によって良好なエコー画像を得ようとすれば、エコー画像の各画素ごとに前述のステップ（１）〜（６）で示されるＣＭＰ法の計算ステップを実行し、急変する雑音信号に対処することが必要である。

従来からＣＭＰ法が適用されているレーダーや通信の分野では、妨害波の方向や強度が超音波ほど急激に変わることはないので、最適重みベクトルの計算は比較的遅い周期とすることができた。しかし、超音波イメージング装置では１画素ごとの極めて短い周期で逆行列を含む複雑な計算を連続的に実行することが必要であり、超高速で低価格な小型計算回路の開発がＣＭＰ法を超音波イメージング装置に適用する際の最大の課題となっていた。

例えば、５０ＭＨｚのサンプリングクロックで入力される受信信号に対し、１０クロックごとに相関行列を計算して拘束付最小電力の計算を行う場合を考える。この場合、被検体となる人体の超音波伝搬速度が凡そ１５００ｍ／ｓなので、１画素寸法が０．１５ｍｍ程度のエコー画像を構成できる。このエコー画像をリアルタイムで再構成しようとすれば、ＣＭＰ法の計算を２００ｎｓ以下の時間周期で完了することが必要である。このような超高速計算を可能とする低価格な小型計算回路は知られていない。

本発明は上記課題に鑑みて成されたものであり、その目的は、ＣＭＰ法を高速で計算する計算回路を安価で小型の回路とするための手段を提供することである。

本発明は以下の構成を採用する。すなわち、被検体から放出された音響波を受信して受信信号に変換する複数の受信素子と、前記受信信号の位相を揃える整相遅延手段と、前記整相遅延手段から出力された受信信号を複素信号に変換する複素変換手段と、位相の揃った複数の複素信号からなる複素信号群を用いて一定周期ごとに複素相関行列を求める複素相関行列計算手段と、前記複素信号群、および、前記複素相関行列に含まれる行列要素の少なくともいずれか一方を入力データとし、当該入力データのビット数を削減する削減手段と、前記複素相関行列に基づいて注目位置毎の電力値を計算する電力計算手段と、を有する被検体情報取得装置であって、前記削減手段は、一つの複素相関行列に関する全ての入力データに対して共通のレベル変換処理を行い、ビット数を削減することを特徴とする被検体情報取得装置である。

本発明によれば、ＣＭＰ法を高速で計算する計算回路を安価で小型の回路とするための手段を提供することができる。

超音波イメージング装置の実施例を説明する図。 レベル変換回路の詳細構成を説明する図。 レベル変換回路の数値計算例を説明する図。 シフト量計算回路、ビットシフト回路の構成を説明する図。 複素相関行列計算回路の詳細構成を説明する図。 拘束付最小電力計算回路の詳細構成を説明する図。 超音波イメージング装置の別の実施例を説明する図。

以下、図面を参照しつつ本発明を実施するための形態を説明する。

本発明の超音波イメージング装置は、被検体に超音波を送信して反射波を受信することで情報を取得する、超音波エコー技術を利用した装置を含む。更にその他にも、被検体に光（電磁波）を照射することにより被検体内から放出された音響波を受信して、被検体情報を画像データとして取得する光音響効果を利用した装置を含む。したがって本発明の超音波イメージング装置は、被検体情報取得装置とも呼べる。被検体が生体である場合、被検体情報取得装置は生体情報取得装置とも呼べる。ここで音響波とは、典型的には超音波であり、音波、超音波、光音響波、光超音波と呼ばれる弾性波を含む。

前者の超音波エコー技術を利用した被検体情報取得装置の場合、被検体情報とは、被検体内部の組織の音響インピーダンスの違いを反映した情報である。後者の光音響効果を利用した被検体情報取得装置の場合、被検体情報とは、光照射によって生じた音響波の発生源分布や、被検体内の初期音圧分布、初期音圧分布から導かれる光エネルギー吸収密度分布、吸収係数分布、組織を構成する物質の濃度分布を示す。物質の濃度分布とは、例えば、酸素飽和度分布や酸化・還元ヘモグロビン濃度分布などである。本発明で取得する電力分布は、こちらの被検体情報に対応する分布であり、この電力分布を画像データとして取得する。

ここで、計算回路の規模が増大する原因と、それを抑制する方法について検討する。
ＣＭＰ法の様な適応型信号処理は、逆行列を含む複雑な計算を必要とする。このような複雑な計算を電子回路で実現する場合には通常、計算による打ち切り誤差の累積を最小にするために浮動小数点型の演算回路が用いられる。しかし、浮動小数点型の演算回路は規模が大きく、多数の演算回路を並列に実装して高速化を図ろうとすると、装置全体の回路規模が非常に大きくなって安価な実用装置にすることは難しい。

一方、固定小数点型の演算回路を用いて構成する場合には、超音波の広いダイナミックレンジに対応するために、受信信号をビット数の大きなデータとする必要があり、やはり回路規模が大きくなることが避けられない。例えば、受信信号が２４ビットであれば、複素相関行列の各要素は４８ビット以上となる。しかし、４８ビット以上のデータを入力とする逆行列を含む拘束付最小電力計算回路を固定小数点型計算回路で構成することは、回路規模的にも計算速度的にも難しかった。

本発明では、以下の実施例で述べるように、特に代数計算数の多い複素相関計算の前段と拘束付最小電力計算の前段の少なくとも一方に、レベル変換処理を用いてデータのビット数を削減する手段を設ける。これによりＣＭＰ法の計算を超高速で実施する小型回路を実現する。本発明で用いるレベル変換処理とは、一つの相関行列に関する信号データ群を、相関行列単位に最大値がオーバフローしない範囲で信号データを上位方向にビットシフトし、下位ビットを削除する処理である。その際、上位ビットシフト数に関しては、入力データ（一つの相関行列の行列要素または一つの複素信号群に含まれる信号）を単位として、当該単位に共通のビット数をシフトする。また、下位ビット削除数に関しては、全ての入力データに対して共通のビット数を削除する。

このようにすれば、小さい信号は大きい信号に変換されるので、下位ビットを削除しても計算精度が大きく損なわれることはない。これにより計算精度の劣化を最小限としながら信号データのビット数を削減できるので、計算回路全体を小型化することができる。

更に、相関行列ごとのビットシフト量を指数として後段に転送し、転送された指数を基に拘束付最小電力計算値を補正する手段を設け、レベル変換処理による拘束付最小電力計算値の違いを補正するようにする。

以下に説明する本発明の実施例では、前述のように一つの相関行列に関する信号データ群に対して一つの共通ビットシフト数でビットシフトすることがポイントである。それにより一つの複素相関行列から計算される拘束付最小電力計算値を補正することが可能になる。このため、一つの相関行列に関する信号データ群が容易に分離可能な、複素相関行列計算の前段と拘束付最小電力計算の前段が、本発明のレベル変換処理に好適な実施位置となる。

超音波イメージング装置の超音波信号は、元々ダイナミックレンジが広く信号ビット数が大きいので、回路規模は大きくならざるを得ない。しかし、本発明のレベル変換処理により計算回路の信号ビット数を削減できれば、ＣＭＰ法の計算を、固定小数点型計算回路を主体とした比較的小型で高速の計算回路で実現できる。固定小数点型計算回路においては、加減算回路の回路規模は計算ビット数にほぼ比例し、乗算回路の規模は計算ビット数の２乗にほぼ比例する。従って、例えば本発明により複素相関行列の各行列要素が４８ビットから２４ビットに変換できれば、全体の回路規模を１／３〜１／４程度へと削減できる。計算ビット数が削減できれば、それに応じて計算速度も向上させることができる。

回路規模が削減できると、ＣＭＰ法の計算回路全体が１個の大規模ＦＰＧＡ（Field Programmable Gate Array）で実現できる可能性がある。あるいは、より性能の高い複素相
関行列計算回路と拘束付最小電力計算回路を１個の大規模ＦＰＧＡに実装できる可能性がある。全体回路が１個の大規模ＦＰＧＡに収まれば、それぞれの演算回路の駆動周波数を高く設定し、計算を更に高速化することも容易である。

＜実施例１＞
図１に本発明に関わる超音波イメージング装置の構成例を示す。図において、送信信号処理回路２はＣＰＵの指示により送信信号３を発生し、スイッチ回路４を介して超音波探触子１の超音波送受信素子群５を駆動し、パルス状の超音波ビーム６を送信する。

超音波ビーム６が被検体内部で反射することによって、超音波エコー波７が発生する。超音波エコー波７は、超音波送受信素子群５によってｎチャネルの電気信号に変換され、スイッチ回路４を通って整相遅延回路８に送られる。送られた電気信号は不図示のＡＤ変換回路によってディジタル信号に変換される。整相遅延回路８は超音波ビーム６上の任意の点Ｐからのエコー信号の到着時刻が揃うように各信号の遅延時間を調整する。

複素変換回路９は到着時間の揃えられたｎチャネルの信号をそれぞれ複素信号に変換する。複素変換回路９における複素変換処理は、実数値列からなる入力信号を元に、各周波数成分の位相が９０°ずれた信号を生成し、その９０°位相のずれた信号を虚数部として付加することにより複素信号１０へと変換する処理である。９０°位相のずれた信号は、奇数タップ、奇対称係数のＦＩＲフィルタを用いることにより、容易に生成することができる。

レベル変換回路１４（削減手段）は、後段の複素相関行列計算回路１１において一つの複素相関行列を計算するために必要な複素信号群ごとに、複素信号のレベル変換処理を行う。すなわち、一つの複素相関行列を計算するために必要な複素信号群ごとに、その最大値がオーバフローしない範囲で最適ビットシフト量ｍ０を決定する。そして、その決定された最適ビットシフト量ｍ０でそれぞれの複素信号を上位方向にビットシフトする。
更に、レベル変換回路１４はビットシフトされた複素信号の下位ｍ１ビットを削除し、削除された複素信号群１５を出力するとともに、最適ビットシフト量ｍ０を指数データ１６として後段に出力する。なお、削除ビット数ｍ１は予め定められた全行列共通の固定値である。

複素相関行列計算回路１１は、数式（１）に従って、Ｔクロック間のｎチャネル複素信号を使用して複素相関行列Ａ［ｋ］を計算する。つまり、複素相関行列計算回路１１は、一定周期毎に複素相関行列を計算する。
なお、Ｔクロック間のｎチャネル複素信号は、
Ｘ［ｋＴ］，Ｘ［ｋＴ＋１］，Ｘ［ｋＴ＋２］，．．．，Ｘ［ｋＴ＋Ｔ−１］
のように表される。前述のレベル変換回路における「一つの複素相関行列を計算するために必要な複素信号群」は、このＴクロック分のｎチャネル複素信号に相当する。

レベル調整回路により小さな数値は大きな数値に変換されているので、下位ビットを削除しても計算精度の劣化は少ない。複素相関行列計算回路は高速化のために複素数の積和回路を多数並列に駆動する必要があるので、計算ビット数削減による回路規模の削減効果は非常に大きい。

拘束付最小電力計算回路１２は、複素相関行列計算回路１１から入力される複素相関行列Ａ［ｋ］；（ｋ＝０，１，２，．．．）を、数式（４）、数式（５）に従って次々と注目位置毎の濃淡値ｑへと変換する。このとき、レベル変換回路１４で複素信号の下位ｍ１ビットが削除されていれば、複素相関行列計算の結果は下位２×ｍ１ビットが削減されることになる。拘束付最小電力計算回路１２の回路規模は、数式（４）からも容易に想像できるように逆行列計算を含む計算量の非常に大きな回路である。そのため、入力データのビット数が２×ｍ１ビット削減されていれば、拘束付最小電力計算回路１２の回路規模の削減効果も非常に大きい。

拘束付最小電力計算回路１２で計算される電力値は、入力となる複素相関行列の大きさに比例する。従って、レベル変換回路によってｍ０ビット上位へシフトした複素信号に対しては、２の２×ｍ０乗倍の電力値となり、数式（５）のＬＯＧ変換の結果、濃淡値ｑの値は真の値に対して２×ｍ０×Ｌｏｇ［２］が加算された値となる。

補正回路６１は、指数データ１６として転送される指数ｍ０を用いて、拘束付電力計算回路１２の出力値から２×ｍ０×Ｌｏｇ［２］を減算する回路である。これにより、補正回路６１はレベル変換回路１４のシフト量に関わらず正しい濃淡値ｑをＣＰＵに転送できる。なお、レベル変換回路１４は下位ｍ１ビットを削除しているので、正しくは２×ｍ１×Ｌｏｇ［２］を加算してビット削除分も補正する必要があるが、全ての出力濃淡値ｑに共通のオフセットなので、目的により補正してもしなくてもよい。

ＣＰＵは送信信号処理回路２によって超音波ビームの発信位置と方向を適切に走査しながら各超音波ビーム経路上の注目位置毎のエコー画像信号ｑ（濃淡値）を収集して濃淡値の分布（電力分布に対応）とし、それを元にエコー画像データを作成する。そして作成した画像データを表示装置１３に表示させる。このようにすれば、本発明により回路規模の大幅に削減されたＣＭＰ法に基づく超音波イメージング装置を実現することができる。

図２Ａはレベル変換回路１４の詳細な実施例である。図において、複素変換回路９から入力されるｎチャネル複素信号１０はそれぞれ実数部と虚数部に分離され並列に正値化回路２１に入力される。正値化回路２１は入力される複数の信号の符号をそれぞれ判定し、負の数値があればその数値をビットごとに反転して全ての数値を正値信号２１ｓとする。

ＯＲ回路２２は変換された複数の正値信号２１ｓのビットごとＯＲ処理を行う。累積ＯＲ回路２３と累積レジスタ２４は、一つの複素相関行列の計算に関わる所定の周期Ｔクロックの間、ＯＲ回路２２の出力２２ｓを累積ＯＲ処理してレジスタ２５に出力する。すなわち、累積ＯＲ回路２３は、Ｔクロックの先頭クロックでは、ＯＲ信号２２ｓをそのまま出力２３ｓとし、累積レジスタ２４にセットする。そして、継続するクロックでは、累積
レジスタ２４の出力２４ｓとＯＲ回路２２の出力信号２２ｓとのビットごとＯＲ処理を行って累積ＯＲ回路２３の出力２３ｓとし、累積レジスタ２４にセットする。この処理をＴクロックの最後まで繰り返せば、一つの複素相関行列計算に関わる全ての正値信号２１ｓのビットごとＯＲ処理の結果がレジスタ２４に保持される。したがって、次のＴクロックの先頭で累積レジスタ２４の結果２４ｓをレジスタ２５にセットするようにすれば、Ｔクロックごとに一つの複素相関行列計算に関わる全ての入力信号の正値化とＯＲ処理が完了し、その結果がレジスタ２５にセットされることになる。

シフト量計算回路２６は、累積ＯＲの結果であるレジスタ２５の信号２５ｓを参照し、最適ビットシフト量ｍ０として（上位ビットに連なる０ビットの数−１）を計算する。
遅延回路２７は、最適ビットシフト量を計算する間、入力される複素信号を遅延させる回路であり、ビットシフト回路２８は遅延された入力信号２７ｓを最適シフトビット数ｍ０だけ上位にシフトし、下位ｍ１ビットを削除して出力する。

図２Ｂは、複素信号１０の実数部、虚数部として６個の数値（１４５５，１１，−２０６，１８５，−８０２，８６０）が入力された場合の具体的な数値計算例である。ブロック１０は入力数値を２進数で表現したものであり、ブロック１０の数値を正値化回路２１により正値化するとブロック２１ｓのようになる。更に正値化された数値をＯＲ回路２２でＯＲ処理して累積レジスタ２４にセットするとブロック２４ｓの結果が得られる。

複素相関行列を計算する周期Ｔが１よりも大きい場合、ブロック２４ｓの数値は後続するＯＲ信号２２ｓと連続的にＯＲ処理されブロック２４ｓの数値は更新される。累積ＯＲされた結果は行列計算周期Ｔごとにレジスタ２５にセットされブロック２５ｓとなる。シフト量計算回路２７はブロック２５ｓの信号を参照し、最適シフト量として上位の連続する０のビット数を計数する。この例では最適シフト量は１２である。

ビットシフト回路２８は、遅延された入力信号２７ｓを１２ビット上位にシフトし、更に下位１２ビットを削除し、複素信号１５として出力する。この結果、２４ビットの入力信号は１２ビットへと削減でき、後続の複素相関行列計算回路１１、拘束付最小電力計算回路１２の計算回路規模を大幅に削減することができる。

図３は、シフト量計算回路２６、ビットシフト回路２８の別の実施例である。この実施例では、最大７ビットのビットシフト処理を４ビット、２ビット、１ビットのシフト処理の多段構成で実現している。

４ビットシフト判定回路４１ａはレジスタ２５の上位５ビットの値を判定し、全てのビットが０であれば４ビットシフト信号４１ａｓを発生する。４ビットシフト回路４１ｂ、４１ｃは、４ビットシフト信号４１ａｓがオンのときは信号２５ｓ、２７ｓをそれぞれ４ビットシフトし、オフの時はシフトせずに信号４１ｂｓ、４１ｃｓとして次段に出力する。

２ビットシフト判定回路４２ａは前段からの信号４１ｂｓの上位３ビットの値を判定し、全てのビットが０であれば２ビットシフト信号４２ａｓを発生する。２ビットシフト回路４２ｂ、４２ｃは、２ビットシフト信号４２ａｓがオンのときは入力信号４１ｂｓ、４１ｃｓをそれぞれ２ビットシフトし、オフの時はシフトせずに信号４２ｂｓ、４２ｃｓとして次段に出力する。

１ビットシフト判定回路４３ａは前段からの信号４２ｂｓの上位２ビットの値を判定し、全てのビットが０であれば１ビットシフト信号４３ａｓを発生する。１ビットシフト回路４３ｃは、１ビットシフト信号４３ａｓがオンのときは入力信号４２ｃｓを１ビットシ
フトし、オフの時はシフトせずに信号４３ｃｓとして次段に出力する。

指数計算回路４４は、シフト信号４１ａｓ，４２ａｓ，４３ａｓのオンオフを判定し、オンの時はそれぞれ４、２、１を加算してトータルのシフト量とする。トータルのシフト量は指数データとして後段回路へと出力する。

このような構成により、レジスタ２５の上位ビットの連続０ビットの数をカウントするというやや面倒な処理を省略し、最大７ビットのビットシフト処理を実行することができる。シフト処理の段数を増加させれば更に大きなビットシフト処理も実現できる。また、設計仕様によっては、後段の小さいビット数のシフト回路を省略し、全体回路の規模を縮小することもできる。

図４は、４チャネルの複素信号１５が入力された場合の複素相関行列計算回路１１の詳細構成を示す。複素相関行列計算回路１１は、複素信号ベクトルの各要素間の乗算を１６個の複素乗算回路Ｍ００，Ｍ０１，．．．，Ｍ３３によって計算し、その結果を行列計算周期Ｔクロックの間累積加算回路５１によって累積加算し、１６個の行列要素５２を出力する。
このように、複素相関行列計算回路１１は入力チャネル数の２乗に比例する多数の複素乗算回路と累積加算回路が必要であり、計算精度を劣化させずに入力信号のビット数が削減できれば、回路規模の削減効果は非常に大きい。

図５は数式（４）と数式（５）を計算する拘束付最小電力計算回路１２の詳細な実施例である。拘束付最小電力計算回路１２は、信号６２として入力される複素相関行列Ａと固定の拘束ベクトルＣとを用いて数式（４）を計算する回路として、ＱＲ分解回路６３、後退代入計算回路６４、電力計算回路６５を含む。更に数式（５）を計算するためのＬＯＧ変換回路６６から構成される。

数式（４）の分母の項は、以下の数式（６）で表される。

通常、この式は、以下の数式（７）のような連立一次方程式の解ベクトルYとCの内積として計算される。

ＱＲ分解計算と後退代入計算（Back Substitution）は、数式（７）に示す連立一次方
程式の解ベクトルＹを求める計算処理である。

数式（７）は要素に展開して記述すると、以下の数式（８）のように表される。

ＱＲ分解回路６３はこの数式（８）の両辺に回転行列を乗算し、係数行列が上三角化した連立一次方程式、すなわち以下の数式（９）になるように変形する処理回路である。

具体的な計算手順としてはGivens RotationやHouseholder変換などのアルゴリズムが知られている。

後退代入計算回路６４は、数式（９）を、以下の数式（１０）のような手順で計算し、解ベクトルＹを求める計算回路である。

電力計算回路６５は、求められた解ベクトルＹと既知の拘束ベクトルＣを用いて、以下の数式（１１）のように拘束付最小電力Ｐｏｗを計算する回路である。

このように拘束付最小電力計算は公知の計算アルゴリズムを回路化することによって実現することができる。しかし、ＱＲ分解計算は複素相関行列の大きさの凡そ３乗に比例する複素乗算数が必要であり、回路の並列化によって計算処理の高速化を図ろうとすると、その計算回路は大規模にならざるを得なかった。レベル変換回路によって入力となる行列要素の信号ビット数が削減されれば、その削減効果は実用上非常に大きい。

ＬＯＧ変換回路６６は、数式（５）のＬＯＧ変換計算を行う回路である。また、補正回路６１は、指数データ２０として入力される指数ｍ０を用いて、レベル変換処理の結果を補正する回路である。補正回路６１は、以下の数式（１２）の値をＬＯＧ変換回路６６の出力から減算し、後段のＣＰＵへ出力する。

以上のように構成すれば、本発明を適用したＣＭＰ法に基づく超音波イメージング装置を容易に実現することができる。
ＣＭＰ法の特徴である複素相関行列計算回路と拘束付最小電力計算回路は、前述のごとく多数の複素乗算処理を含んでいる。この多数の複素乗算を高速に処理するため、複素相関行列計算回路と拘束付最小電力計算回路は多数の乗算回路を並列に駆動する必要があり、大規模な回路にならざるを得なかった。乗算回路の回路規模は通常信号ビット数の２乗に比例するので、信号ビット数の削減による回路規模削減効果に非常に大きい。例えば、信号ビット数が１／２になれば、全体の回路規模は１／３〜１／４にすることができ、本発明による回路規模の削減効果は実用上極めて大である。また、信号ビット数が削減できれば、それに応じて計算回路の駆動クロック周波数を高めることができ、高速化を実現することもできる。

＜実施例２＞
図６は、実施例１に対して、拘束付最小電力計算回路１２の前段にレベル変換回路１７を追加した別の実施例である。レベル変換回路１７は、複素相関行列計算回路１１で計算された行列要素に対して、相関行列単位にレベル変換を行い、ビット数の削減された行列要素を拘束付最小電力計算回路１２に出力する。

レベル変換回路１７の詳細構成は、図２に示したレベル変換回路１４の構成とほぼ同等である。レベル変換回路１７の場合は、信号１０として行列要素の実数部と虚数部を並列に入力する。入力する行列要素は、一つの相関行列を構成する行列要素ごとに、それぞれ正値化ののちに累積ＯＲされ、レジスタ２５に設定される。シフト量計算回路２６はレジスタ２５を基に最適シフト量を計算し、ビットシフト回路２８は遅延回路２７の出力である個々の行列要素を最適シフト量だけ上位にシフトする。ビットシフト回路２８は、更に下位の固定ビットを削除し、ビット削減された行列要素データとして後段の拘束付最小電力計算回路１２に出力する。

複素相関行列の各行列要素のビット数はレベル変換回路１４によって既に削減されているが、計算された行列要素の大小関係は複素相関行列の計算により変化している可能性がある。そのため実施例２のように拘束付最小電力計算回路１２の前にレベル変換回路１７を追加して行列要素のビット数削減を行えば、更に拘束付最小電力計算回路１２の回路規模を削減することができる。

この場合、補正回路６１に転送すべき指数データは、図のように二つのレベル変換回路から出力される指数データ１６と指数データ１８の合成されたものとなる。具体的には、レベル変換回路１４から出力される指数１６は複素相関行列計算により２倍に換算されるので、指数１６の２倍とレベル変換回路１７の指数１８を指数合成回路１９において加算し、その結果を指数データ２０として補正回路６１に転送する。

以上のように構成すれば、実施例１に比較して更に回路規模の削減された超音波イメージング装置を実現することができる。また、実施例２では二個のレベル変換回路１４、１７を実装しているが、レベル変換回路１４を省略し、レベル変換回路１７のみとしても効果があることは明らかである。

なお、上記の各実施例では超音波ビームの照射によって被検体内部に誘起されたエコー信号を処理する装置について説明した。しかし、本発明は被検体に電磁波（典型的には光）を照射して被検体内部に誘起され放出される超音波信号（光音響波）を処理する場合であっても同様に有効である。そのために本発明の装置は、電磁波を照射する照射手段を備えても良い。照射手段としては例えば、レーザー光を照射する光源を用いることができる
。

５：超音波送受信素子群、８：整相遅延回路、９：複素変換回路、１１：複素相関行列計算回路、１２：拘束付最小電力計算回路、１４：レベル変換回路

Claims (6)

1. 被検体から放出された音響波を受信して受信信号に変換する複数の受信素子と、
   前記受信信号の位相を揃える整相遅延手段と、
   前記整相遅延手段から出力された受信信号を複素信号に変換する複素変換手段と、
   位相の揃った複数の複素信号からなる複素信号群を用いて一定周期ごとに複素相関行列を求める複素相関行列計算手段と、
   前記複素信号群、および、前記複素相関行列に含まれる行列要素の少なくともいずれか一方を入力データとし、当該入力データのビット数を削減する削減手段と、
   前記複素相関行列に基づいて注目位置毎の電力値を計算する電力計算手段と、
   を有する被検体情報取得装置であって、
   前記削減手段は、一つの複素相関行列に関する全ての入力データに対して共通のレベル変換処理を行い、ビット数を削減する
   ことを特徴とする被検体情報取得装置。
2. 前記削減手段は、前記一つの複素相関行列に関する入力データごとに、前記入力データの最大値がオーバフローしない範囲で、前記入力データに含まれる信号に対して共通のビットシフト数だけ上位方向へのビットシフトを行うとともに、すべての前記入力データに対して、共通の削除数だけ下位ビットを削除する
   ことを特徴とする請求項１に記載の被検体情報取得装置。
3. 前記削減手段によるビットシフト数に応じて、前記電力計算手段により計算された電力値を補正する手段を更に有する
   ことを特徴とする請求項２に記載の被検体情報取得装置。
4. 前記削減手段は、正値化されて２進数で表現された前記入力データに含まれる信号に対してビットごとにＯＲ処理を行った結果に基づいてビットシフト数を決定する
   ことを特徴とする請求項２または３に記載の被検体情報取得装置。
5. 被検体から放出された音響波とは、前記受信素子から送信された音響波が被検体内部で反射したものである
   ことを特徴とする請求項１ないし４のいずれか１項に記載の被検体情報取得装置。
6. 被検体に電磁波を照射する光源をさらに有し、
   被検体から放出された音響波とは、前記光源から電磁波の照射を受けた被検体から発生する光音響波である
   ことを特徴とする請求項１ないし４のいずれか１項に記載の被検体情報取得装置。

Images