JP2012228002A

JP2012228002A - 電池監視システム及び放電方法

Info

Publication number: JP2012228002A
Application number: JP2011091293A
Authority: JP
Inventors: Koji Suzuki; 浩二鈴木
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2011-04-15
Filing date: 2011-04-15
Publication date: 2012-11-15
Anticipated expiration: 2031-04-15
Also published as: JP5961347B2

Abstract

【課題】保護回路に設けられた端子数を増加させることなく、保護回路の外部に設けられた第２スイッチング素子により電池の放電を行うことができる、電池監視システム及び放電方法を提供する。
【解決手段】セルバランス回路１４の保護回路２０の内蔵セルバランス用ＦＥＴ２２におけるＮＭＯＳトランジスタＮをオン状態にすることにより、ダイオードＤの順方向電圧及び外付けセルバランス用ＦＥＴ１２のＮＭＯＳトランジスタＮのゲート−ソース間の信号線Ｌに設けられた抵抗Ｒによる電圧降下を利用して、ＮＭＯＳトランジスタＮのゲート−ソース間電圧を大きくしてＮＭＯＳトランジスタＮをオン状態にして、電池セルの正極（高電位）側・負極（低電位）側を短絡させて放電させる。
【選択図】図３

Description

本発明は、電池監視システム及び放電方法、特に複数の電池セルを含む組電池の各電池セルの電池電圧のバランスを監視する電池監視システム及び放電方法に関するものである。

一般に、ハイブリッド自動車や電気自動車のモータ駆動等に用いられる大容量で高出力なバッテリーとして、充電可能な、複数の電池（電池セル）が直列に接続された組電池であるバッテリー（具体的一例としては、リチウムイオンバッテリー等が挙げられる）が用いられている。当該バッテリーの電池セルの電池電圧を監視・制御するための電池監視システムが知られている。

当該電池監視システムは、組電池に含まれる各電池セルの電池電圧を測定し、組電池のセル電圧均等化（各電池セルの電池電圧を均等にする）処理や充放電制御（各電池セルの充放電の制御）処理等を行うセルバランス回路を備えて構成されている。

当該電池監視システムでは、各電池セル毎に設けられたセルバランス用スイッチング素子（例えば、ＦＥＴ）のオン・オフを、セルバランス回路の保護回路により制御することにより電圧均等化処理等を行っている。

セルバランス用スイッチング素子が保護回路の内部に組み込まれている場合のセルバランス回路を備えた従来の電池監視システムの一例を図８に示す。

図８に示した電池監視システム１０００に備えられたセルバランス回路１０１４の保護回路（保護ＩＣ）１０２０は、組電池８の各電池セル毎に設けられた信号線に接続されるセルモニタ端子Ｖ（Ｖ１０〜Ｖ１３）と、各電池セル毎に設けられたＮＭＯＳトランジスタＮ（Ｎ１１〜Ｎ１３）より成る内蔵セルバランス用ＦＥＴ１０２２と、各電池セルの電池電圧を検出して監視する電圧監視回路１０２４と、電圧監視回路１０２４の指示により、放電させる電池セルに対応するＮＭＯＳトランジスタＮ（Ｎ１１〜Ｎ１３）をオン・オフさせるための制御信号を出力するバランス制御回路１０２６と、を備えて構成されている。

電池監視システム１０００では、放電させたい電池セルに対応するＮＭＯＳトランジスタＮ（Ｎ１１〜Ｎ１３）をオンさせて、当該電池セルの高電位側と低電位側との間を短絡させることにより、電池セルを放電させて各電池セルの電池電圧を均等化する。

また、例えば、特許文献２に記載された技術のように、セルバランス用スイッチング素子が保護回路の外部に組み込まれている場合のセルバランス回路を備えた従来の電池監視システムの一例を図９に示す。

また、図９に示した電池監視システム２０００では、各電池セル毎に設けられたＮＭＯＳトランジスタＭ（Ｍ１１〜Ｍ１３）より成る外付けセルバランス用ＦＥＴ１０１２と、セルバランス回路２０１４と、を備えて構成されている。セルバランス回路２０１４の保護回路（保護ＩＣ）２０２０は、組電池８の各電池セル毎に設けられた信号線に接続されるセルモニタ端子Ｖ（Ｖ１０〜Ｖ１３）と、外付けセルバランス用ＦＥＴ１０１２の制御端子（ゲート端子）に接続される端子ＶＧ（Ｖ１１Ｇ〜Ｖ１３Ｇ）と、各電池セルの電池電圧を検出して監視する電圧監視回路１０２４と、電圧監視回路１０２４の指示により、放電させる電池セルに対応するＮＭＯＳトランジスタＮ（Ｎ１１〜Ｎ１３）をオン・オフさせるための制御信号を出力するバランス制御回路１０２６と、を備えて構成されている。

電池監視システム２０００では、放電させたい電池セルに対応するＮＭＯＳトランジスタＭ（Ｍ１１〜Ｍ１３）をオンさせて、当該電池セルの高電位側と低電位側との間を短絡させることにより、電池セルを放電させて各電池セルの電池電圧を均等化する。

特開２０１０−１８３７０８号公報

しかしながら、上述の従来の電池監視システム１０００のセルバランス回路１０１４では、組電池８の各電池セルを放電させるためのセルバランス用ＦＥＴとして、内蔵セルバランス用ＦＥＴ１０２２を用いているため、他の回路に与える影響から、大きなバランス電流（電池セルの放電の際に流れる電流）を流すことができず、電池セルのバランスが取れるまで、すなわち所定量の電荷を放電するまでに長い時間を要してしまうという問題が生じる場合があった。

また、上述の従来の電池監視システム２０００のセルバランス回路２０１４では、組電池８の各電池セルを放電させるためのセルバランス用ＦＥＴとして、外付けセルバランス用ＦＥＴ１０１２を用いているため、保護回路２０２０では、外付けセルバランス用ＦＥＴ１０１２を制御する制御信号を出力するための端子（端子ＶＧ（Ｖ１１Ｇ〜Ｖ１３Ｇ））が必要となり、電池セルのセルバランスを制御するための制御端子数が多くなり、組電池８に含まれる電池セルの数が多くなるほど制御端子数が増加するため、保護回路２０２０（セルバランス回路２０１４）が大きなパッケージとなってしまい、保護回路２０２０（セルバランス回路２０１４）が搭載される基板の実装面積が大きくなると共に、ＩＣ自体の価格が上昇してしまうという問題が生じる場合があった。

本発明は、上述した問題を解決するために提案されたものであり、保護回路に設けられた端子数を増加させることなく、保護回路の外部に設けられた第２スイッチング素子により電池の放電を行うことができる、電池監視システム及び放電方法を提供することを目的とする。

上記目的を達成するために、請求項１に記載の電池監視システムは、直列に接続された複数の電池の各々の高電位側に接続された第１信号線と、前記複数の電池の各々の低電位側に接続された第２信号線と、前記第１信号線に接続される第１端子と、前記第１端子に接続された第３信号線と、前記第２信号線に接続される第２端子と、前記第２端子に接続された第４信号線と、前記第３信号線と前記第４信号線との間に跨って設けられた第１スイッチング素子と、前記第３信号線及び前記第４信号線に接続され、前記複数の電池の各々の電圧を検出した検出結果に応じて前記第１スイッチング素子を制御する制御回路と、を備えた保護回路と、入力端子が前記第１信号線に接続され、出力端子が前記第２信号線に接続され、かつ制御端子が前記第１信号線または前記第２信号線に接続された第２スイッチング素子と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記出力端子と前記保護回路との間の前記第２信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記入力端子と前記保護回路との間の前記第１信号線に設けられた第１抵抗と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続された接続点と前記第２スイッチング素子の前記入力端子との間の前記第１信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続された接続点と前記第２スイッチング素子の前記出力端子との間の前記第２信号線に設けられた第２抵抗と、を備える。

請求項５に記載の放電方法は、直列に接続された複数の電池の各々の高電位側に接続された第１信号線と、前記複数の電池の各々の低電位側に接続された第２信号線と、前記第１信号線に接続される第１端子と、前記第１端子に接続された第３信号線と、前記第２信号線に接続される第２端子と、前記第２端子に接続された第４信号線と、前記第３信号線と前記第４信号線との間に跨って設けられた第１スイッチング素子と、前記第３信号線及び前記第４信号線に接続され、前記複数の電池の各々の電圧を検出した検出結果に応じて前記第１スイッチング素子を制御する制御回路と、を備えた保護回路と、入力端子が前記第１信号線に接続され、出力端子が前記第２信号線に接続され、かつ制御端子が前記第１信号線または前記第２信号線に接続された第２スイッチング素子と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記出力端子と前記保護回路との間の前記第２信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記入力端子と前記保護回路との間の前記第１信号線に設けられた第１抵抗と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続された接続点と前記第２スイッチング素子の前記入力端子との間の前記第１信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続された接続点と前記第２スイッチング素子の前記出力端子との間の前記第２信号線に設けられた第２抵抗と、を備えた電池監視システムの前記保護回路により、前記検出結果に応じて前記第１スイッチング素子をオン状態にして、前記第１信号線、前記第２信号線、前記第３信号線、及び前記第４信号線に前記電池セルから電流を流す工程と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記入力端子に印加される電圧と前記制御端子に印加される電圧とに応じて前記第２スイッチング素子をオン状態にし、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記制御端子に印加される電圧と前記第２スイッチング素子の前記出力端子に印加される電圧とに応じて前記第２スイッチング素子をオン状態にする工程と、を備える。

本発明によれば、保護回路に設けられた端子数を増加させることなく、保護回路の外部に設けられた第２スイッチング素子により電池の放電を行うことができる、という効果を奏する。

第１の実施の形態に係る電池監視システムの概略構成の一例を示す回路図である。第１の実施の形態に係る電池監視システムの電池監動作及び放電動作の流れの一例を示すフローチャートである。第１の実施の形態に係る電池監視システムの放電終了動作の流れの一例を示すフローチャートである。第２の実施の形態に係る電池監視システムの概略構成の一例を示す回路図である。第３の実施の形態に係る電池監視システムの概略構成の一例を示す回路図である。第３の実施の形態に係る電池監視システムの電池監動作及び放電動作の流れの一例を示すフローチャートである。第４の実施の形態に係る電池監視システムの概略構成の一例を示す回路図である。従来のセルバランス用ＦＥＴが保護回路が内蔵されている場合の電池監視システムの概略構成の一例を示す回路図である。第従来のセルバランス用ＦＥＴが保護回路内部に外付けされている場合の電池監視システムの概略構成の一例を示す回路図である。

［第１の実施の形態］

以下、図面を参照して第１の実施の形態のセルバランス回路及び当該セルバランス回路を備えた電池監視システムについて詳細に説明する。

まず、本実施の形態の電池監視システムの構成について説明する。本実施の形態の電池監視システムの概略構成の一例を図１に示す。図１に示した本実施の形態の電池監視システム１０は、複数の電池セルを含む組電池８（図１では、具体的一例として、三個の電池セル（ＣＥＬＬ１〜ＣＥＬＬ３、以下、総称する場合は、電池セルと称する）を含む場合を示している）の電池電圧を監視・制御する機能を有している。なお、本実施の形態では、組電池８の電池セルの高電位側に接続された信号線Ｌ（Ｌ０〜Ｌ３、以下、総称する場合は、信号線Ｌと称する）は、当該電池セルの上位（高電位）側に接続された電池セルの低電位側に接続された信号線Ｌと等しい。例えば、信号線Ｌ２は、電池セルＣＥＬＬ２の高電位側に接続された信号線Ｌであり、かつ、電池セルＣＥＬＬ３の低電位側に接続された信号線Ｌでもある。

電池監視システム１０は、外付けセルバランス用ＦＥＴ１２と、セルバランス回路１４と、外付けセルバランス用ＦＥＴ１２及びセルバランス回路１４の間の信号線Ｌに設けられた抵抗素子Ｒ（Ｒ１〜Ｒ４、以下、総称する場合は、抵抗素子Ｒと称する）と、当該抵抗素子Ｒに並列に接続されたダイオードＤ（Ｄ１〜Ｄ４、以下、総称する場合は、ダイオードＤと称する）と、を備えて構成されている。

本実施の形態のセルバランス回路１４の保護回路２０は、組電池８と接続するためのセルモニタ端子Ｖ（Ｖ０〜Ｖ３、以下、総称する場合は、セルモニタ端子Ｖと称する）と、内蔵セルバランス用ＦＥＴ２２と、電圧監視回路２４と、バランス制御回路２６と、を備えて構成されている。

セルモニタ端子Ｖは、組電池８の各電池セルの正極（高電位側）に接続された信号線Ｌ毎に設けられている。

内蔵セルバランス用ＦＥＴ２２は、具体的一例として、ＮＭＯＳトランジスタを用いており、各電池セル毎に、ＮＭＯＳトランジスタＮ（Ｎ１〜Ｎ３、以下、総称する場合は、ＮＭＯＳトランジスタＮと称する）が設けられている。ＮＭＯＳトランジスタＮは、ドレイン端子が電池セルの正極（高電位）側に対応する信号線Ｋ（Ｋ０〜Ｋ３、以下、総称する場合は、信号線Ｋと称する）に接続され、ソース端子が電池セルの負極（低電位）側に対応する信号線Ｋに接続されている。また、ゲート端子が、バランス制御回路２６に接続されている。

電圧監視回路２４は、セルモニタ端子Ｖに接続された信号線Ｋに接続されており、信号線Ｋにより入力された電圧に応じて、図示を省略した電圧検出回路等により、各電池セルの電池電圧を検出し、検出した電池電圧にバラツキが生じていると判断した場合は、バラツキを均等化（バランス）するために、他の電池セルよりも電池電圧の高い電池セルの電圧を放電するようにバランス制御回路２６に指示することにより、各電池セルの電圧（電圧のバランス）を監視する機能を有している。バランス制御回路２６は、電圧監視回路２４の指示に応じて、放電させる電池セルに対応する内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮをオン状態にするための制御信号を出力する。

また、本実施の形態の電池監視システム１０では、外付けセルバランス用ＦＥＴ１２とセルバランス回路１４との間の信号線Ｌに、アノードが外付けセルバランス用ＦＥＴ１２に接続され、カソードが保護回路２０（セルモニタ端子Ｖ）に接続されたダイオードＤと、当該ダイオードＤと並列に接続された抵抗素子Ｒと、が設けられている。

また、本実施の形態の外付けセルバランス用ＦＥＴ１２は、具体的一例として、ＮＭＯＳトランジスタを用いており、各電池セル毎に、ＮＭＯＳトランジスタＭ（Ｍ１〜Ｍ３、以下、総称する場合は、ＮＭＯＳトランジスタＭと称する）が設けられている。ＮＭＯＳトランジスタＭは、ドレイン端子が電池セルの正極（高電位）側に接続され、ソース端子が電池セルの負極（低電位）側に接続されている。また、ソース端子が接続されている信号線Ｌの、ダイオードＤ及び抵抗素子Ｒと保護回路２０（セルモニタ端子Ｖ）との間にゲート端子が接続されている。

次に、本実施の形態の電池監視システム１０の電池監視動作及び放電動作について説明する。なお、ここでは、具体的一例として、電池セルＣＥＬＬ２の電池電圧が他の電池セル（ＣＥＬＬ１、ＣＥＬＬ３）に比べて高くなった場合に、電池セルＣＥＬＬ２を放電させて電池電圧を下げる場合の動作について説明する。

図２に、本実施の形態の電池監視システム１０の電池監動作及び放電動作の流れの一例のフローチャートを示す。

保護回路２０の電圧監視回路２４は、各電池セルそれぞれの電池電圧を検出して監視し（図２：ステップ１００）、各電池セルの電池電圧が均一か（セルバランスがとれているか）否かを判断する。各電池セルの電池電圧が等しいか、電池電圧の差が予め定められた許容範囲内である場合は、そのまま各電池セルの電池電圧の監視を継続する（図２：ステップ１０２で肯定）。

一方、セルバランスがとれていない場合（図２：ステップ１０２で否定）、ここでは、具体的一例として、電池セルＣＥＬＬ２の電池電圧が他と比べて高いと判断された場合、電池セルＣＥＬＬ２を放電させると決定して（図２：ステップ１０４）バランス制御回路２６にその旨を指示する。

バランス制御回路２６では、当該指示に応じて、放電させる電池セルに対応する内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮをオン状態にさせるための制御信号を出力する。ここでは、具体的一例として、ＮＭＯＳトランジスタＮ２をオン状態にする（図２：ステップ１０６）。なお、この際、ＮＭＯＳトランジスタＮ１及びＮＭＯＳトランジスタＮ２はオフ状態である。

さらに、ＮＭＯＳトランジスタＮ２がオン状態になることにより、電池セルＣＥＬＬ２の正極（高電位）側から抵抗素子Ｒ３、ダイオードＤ３、セルモニタ端子Ｖ２、ＮＭＯＳトランジスタＮ２、セルモニタ端子Ｖ１、及び抵抗素子Ｒ２を介して、電池セルＣＥＬＬ２の負極（低電位）側に電流が流れ込む電流経路が確立される（図２：ステップ１０８）。

この際、抵抗素子Ｒ３とダイオードＤ３に流れる電流による電圧降下は、ダイオードＤ３の順方向電圧（一般的には、約０．７Ｖ）にクランプされるため、セルモニタ端子Ｖ２の電圧は、電池セルＣＥＬＬ２の正極（高電位）側の電圧から、順方向電圧（０．７Ｖ）だけ、低い電圧となる。

一方、セルモニタ端子Ｖ１から抵抗素子Ｒ２を介して、電池セルＣＥＬＬ２の負極へと流れ込む電流により、抵抗素子Ｒ２に電圧降下が発生する。ここで、抵抗素子Ｒ２に流れる電流が充分に大きい（電圧降下が大きい）場合、セルモニタ端子Ｖ１の電圧は、セルモニタ端子Ｖ２とほぼ等しい値（Ｖ１≒Ｖ２＝電池セルＣＥＬＬ２の正極（高電位）側の電圧−０．７Ｖ）となる。

従って、外付けセルバランス用ＦＥＴ１２のＮＭＯＳトランジスタＭ２のゲート端子には、セルモニタ端子Ｖ１の電圧（電池セルＣＥＬＬ２の正極（高電位）側の電圧−０．７Ｖ）が印加され、ソース端子には電池セルＣＥＬＬ２の負極（低電位）側の電圧が印加されることになる。ＮＭＯＳトランジスタＭ２のゲート−ソース間電圧ＶｇｓがＮＭＯＳトランジスタＭ２の閾値電圧Ｖｔｈ以上の充分に大きな電圧となる（図２：ステップ１１０）ため、ＮＭＯＳトランジスタＭ２がオン状態になる（図２：ステップ１１２）。

ＮＭＯＳトランジスタＭ２がオン状態になることにより、電池セルＣＥＬＬ２の正極（高電位）側と負極（低電位）側とが短絡（図２：ステップ１１４）して大きな電流が流れ、電池セルＣＥＬＬ２のみ放電電流が流れて、放電が開始される（図２：ステップ１１６）。ＣＥＬＬ２のみ放電電流が流れ、電池電圧が低下するため、他の電池セル（ＣＥＬＬ１、ＣＥＬＬ３）と電池電圧のバランスをとることができる。

次に、本実施の形態の電池監視システム１０の放電終了動作について説明する。なお、ここでも引き続き、具体的一例として、電池セルＣＥＬＬ２を放電させている場合について説明する。

図３に、本実施の形態の電池監視システム１０の放電終了動作の流れの一例のフローチャートを示す。なお、放電終了のタイミングは、例えば、セルバランス回路１４の保護回路２０の電圧監視回路２４で放電させている電池セルＣＥＬＬ２の電池電圧を検出し、所定の電圧（他の電池セルとバランスが取れる電圧）になった場合や、放電量（低下させる電圧値）に応じて予め定められた時間が経過したか否か等により判断すればよく、特に限定されない。

放電を終了させる場合は、その旨を電圧監視回路２４からバランス制御回路２６に指示し、バランス制御回路２６は、内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮ２がオフするように制御信号を出力する（図３：ステップ２００）。当該制御信号により、ＮＭＯＳトランジスタＮ２がオフ状態になると、上述した（図２、ステップ１０８参照）電流経路が遮断される（図３：ステップ２０２）。

電流経路が遮断されることにより、ＮＭＯＳトランジスタＭ２のゲート端子とソース端子との間に設けられている抵抗素子Ｒ２に電流が流れなくなり、抵抗素子Ｒ２による電圧降下が得られなくなるため、ＮＭＯＳトランジスタＭ２のゲート−ソース間電圧Ｖｇｓ＝０Ｖになる（図３：ステップ２０４）。これにより、ＮＭＯＳトランジスタＭ２がオフ状態になる（図３：ステップ２０６）。従って、電池セルＣＥＬＬ２の放電が終了する（図３：ステップ２０８）。

以上説明したように、本実施の形態の電池監視システム１０は、外付けセルバランス用ＦＥＴ１２と、セルバランス回路１４と、を備えて構成されている。また、セルバランス回路１４の保護回路２０は、組電池８の各電池セルの正極（高電位）側・負極（低電位）側に接続された信号線Ｌが接続されるセルモニタ端子Ｖと、内蔵セルバランス用ＦＥＴ２２と、電圧監視回路２４と、バランス制御回路２６と、を備えて構成されている。内蔵セルバランス用ＦＥＴ２２は、各電池セル毎に設けられたＮＭＯＳトランジスタＮにより構成されている。また、外付けセルバランス用ＦＥＴ１２は、組電池８の各電池セル毎に設けられ、ドレイン端子が各電池セルの正極（高電位）側の信号線Ｌに接続され、ソース端子が各電池セルの負極（低電位）側の信号線Ｌに接続され、かつゲート端子がソース端子と保護回路２０のセルモニタ端子Ｖとの間の信号線Ｌに接続されたＮＭＯＳトランジスタＭにより構成されている。さらに、ＮＭＯＳトランジスタＭのソース端子の接続点とゲート端子の接続点との間（最上位の電池セルにおいては、さらにドレイン端子の接続点と保護回路２０のセルモニタ端子Ｖとの間）の信号線Ｌには、アノードがＮＭＯＳトランジスタＭにカソードが保護回路２０のセルモニタ端子Ｖに接続されたダイオードＤと、当該ダイオードＤに並列に接続された抵抗素子Ｒと、が設けられている。

電池セルの放電動作は、電圧監視回路２４が各電池セルの電池電圧を検出し、他の電池セルに比べて電池電圧が高い電池セルの放電をバランス制御回路２６に指示し、当該指示に基づいてバランス制御回路２６から出力された制御信号により、放電させる電池セルに対応する内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＭがオン状態になる。電池セルの正極（高電位）側から抵抗素子Ｒ、ダイオードＤ、セルモニタ端子Ｖ、ＮＭＯＳトランジスタＮ、セルモニタ端子Ｖ、及び抵抗素子Ｒを介して、電池セルの負極（低電位）側に電流が流れ込む電流経路が確立される。ダイオードＤの順方向電圧により、抵抗素子ＲとダイオードＤに流れる電流による電圧降下がクランプされ、セルモニタ端子Ｖの電圧は、電池セルの正極（高電位）側の電圧−順方向電圧となる。また、抵抗素子Ｒに流れる電流により発生する電圧降下によって、正極（高電位）側の信号線Ｌが接続されるセルモニタ端子Ｖの電圧は、負極（低電位）側の信号線Ｌが接続されるセルモニタ端子Ｖとほぼ等しくなる。外付けセルバランス用ＦＥＴ１２のＮＭＯＳトランジスタＭのゲート端子には、正極（高電位）側の信号線Ｌが接続されるセルモニタ端子Ｖの電圧が印加され、ソース端子には電池セルの負極（低電位）側の電圧が印加されるため、ゲート−ソース間電圧ＶｇｓがＮＭＯＳトランジスタＭの閾値電圧Ｖｔｈ以上の充分に大きな電圧となり、オン状態になる。これにより、電池セルの正極（高電位）側と負極（低電位）側とが短絡して大きな放電電流が流れて、放電が開始される。

すなわち、本実施の形態の電池監視システム１０では、セルバランス回路１４の保護回路２０の内蔵セルバランス用ＦＥＴ２２におけるＮＭＯＳトランジスタＮをオン状態にすることにより、外付けセルバランス用ＦＥＴ１２におけるＮＭＯＳトランジスタＮのゲート−ソース間電圧を大きくしてＮＭＯＳトランジスタＮをオン状態にすることができ、電池セルの正極（高電位）側及び負極（低電位）側を短絡させるため、大きな放電電流を流して電池セルの放電を行うことができる。

このように本実施の形態の電池監視システム１０では、外付けセルバランス用ＦＥＴ１２により電池セルの正極（高電位）側及び負極（低電位）側を短絡させて放電を行っているため、放電電流を大きくすることができる。また、例えば、上述の従来の電池監視システム２０００のセルバランス回路２０１４の（図９参照）では、外部の外付けセルバランス用ＦＥＴ１０１２のゲート端子に制御信号を出力するためのセルモニタ端子ＶＧを保護回路２０２０を必要としたが、本実施の形態の電池監視システム１０のセルバランス回路１４の保護回路２０では、このような端子（セルモニタ端子ＶＧ）を必要としないため、端子数が増加することを防止できる。

従って、保護回路２０に設けられたセルモニタ端子Ｖの端子数を増加させることなく、保護回路２０の外部に設けられた外付けセルバランス用ＦＥＴ１２により各電池セルの放電を行うことができる。

また、放電電流を大きくすることができるため、電池セルのバランスが取れるまで長い時間を要することがなく、保護回路２０（セルバランス回路１４）が搭載される基板の実装面積が大きくなるのを抑制して、低価格な電池監視システム１０を実現することができる。

なお、本実施の形態では、全ての信号線Ｌに対して同様に、ダイオードＤ及び抵抗素子Ｒを設けているが、最下位の電池セルＣＥＬＬ１に対応するダイオードＤ１及び最上位の電池セルＣＥＬＬ３に抵抗素子Ｒ４を設けないように構成しても、上述のようにそれぞれ対応する外付けセルバランス用ＦＥＴ１２のゲート−ソース間電圧Ｖｇｓを大きくする効果が得られるため、このように構成してもよい。

［第２の実施の形態］

以下、図面を参照して本発明の第２の実施の形態について説明する。なお、第１の実施の形態と略同様の構成、動作については、その旨を記載し、詳細な説明を省略する。

本実施の形態の電池監視システムの概略構成の一例を図４に示す。本実施の形態の電池監視システム３０は、第１の実施の形態の電池監視システム１０の外付けセルバランス用ＦＥＴ１２の変わりに、外付けセルバランス用ＦＥＴ３２が設けられている。

本実施の形態の外付けセルバランス用ＦＥＴ３２は、具体的一例として、ＰＭＯＳトランジスタを用いており、各電池セル毎に、ＰＭＯＳトランジスタＰ（Ｐ１〜Ｐ３、以下、総称する場合は、ＰＭＯＳトランジスタＰと称する）が設けられている。ＰＭＯＳトランジスタＰは、ソース端子が電池セルの正極（高電位）側に接続され、ドレイン端子が電池セルの負極（低電位）側に接続されている。また、ソース端子が接続されている信号線Ｌの、ダイオードＤ及び抵抗素子Ｒと保護回路２０（セルモニタ端子Ｖ）との間にゲート端子が接続されている。

また、本実施の形態の電池監視システム３０では、外付けセルバランス用ＦＥＴ３２とセルバランス回路１４との間の信号線Ｌに、カソードが外付けセルバランス用ＦＥＴ３２に接続され、アノードが保護回路２０（セルモニタ端子Ｖ）に接続されたダイオードＤと、当該ダイオードＤと並列に接続された抵抗素子Ｒと、が設けられている。すなわち、第１の実施の形態の電池監視システム１０と、ダイオードＤのアノード及びカソードが逆向きに接続された状態になっている。

次に、本実施の形態の電池監視システム３０の電池監視動作及び放電動作について説明する。なお、これらの動作の流れは第１の実施の形態における各動作の流れ（図２参照）と略同様であるため、詳細な説明は省略する。また第１の実施の形態と同様に、具体的一例として、電池セルＣＥＬＬ２の電池電圧が他の電池セル（ＣＥＬＬ１、ＣＥＬＬ３）に比べて電圧が高くなった場合に、電池セルＣＥＬＬ２を放電させて電池電圧を下げる場合の動作について説明する。

セルバランス回路１４の保護回路２０における内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮ２をオン状態にする。これにより、電池セルＣＥＬＬ２の正極（高電位）側から抵抗素子Ｒ３、セルモニタ端子Ｖ２、ＮＭＯＳトランジスタＮ２、セルモニタ端子Ｖ１、抵抗素子Ｒ２、及びダイオードＤ２を介して、電池セルＣＥＬＬ２の負極（低電位）側に電流が流れ込む電流経路が確立される。この際、抵抗素子Ｒ２とダイオードＤ２に流れる電流による電圧降下は、ダイオードＤ２の順方向電圧（一般的には、約０．７Ｖ）にクランプされるため、セルモニタ端子Ｖ１の電圧は、電池セルＣＥＬＬ２の負極（低電位）側の電圧から、順方向電圧（０．７Ｖ）だけ、高い電圧となる。

一方、電池セルＣＥＬＬ２の正極（高電位）側から抵抗素子Ｒ３を介してセルモニタ端子Ｖ２へと流れ込む電流により、抵抗素子Ｒ３に電圧降下が発生する。ここで、抵抗素子Ｒ３に流れる電流が充分に大きい（電圧降下が大きい）場合、セルモニタ端子Ｖ２の電圧は、セルモニタ端子Ｖ１とほぼ等しい値（Ｖ２≒Ｖ１＝電池セルＣＥＬＬ２の負極（低電位）側の電圧＋０．７Ｖ）となる。

従って、外付けセルバランス用ＦＥＴ３２のＰＭＯＳトランジスタＰ２のゲート端子には、セルモニタ端子Ｖ２の電圧（電池セルＣＥＬＬ２の負極（低電位）側の電圧＋０．７Ｖ）が印加され、ソース端子には電池セルＣＥＬＬ２の正極（高電位）側の電圧が印加されることになるため、ＰＭＯＳトランジスタＰ２のゲート−ソース間電圧ＶｇｓがＰＭＯＳトランジスタＰ２の閾値電圧Ｖｔｈ以上の充分に大きな電圧となるため、ＰＭＯＳトランジスタＰ２がオン状態になる。

ＰＭＯＳトランジスタＰ２がオン状態になることにより、電池セルＣＥＬＬ２の正極（高電位）側と負極（低電位）側とが短絡して大きな電流が流れ、電池セルＣＥＬＬ２のみ放電電流が流れて、放電が開始される。ＣＥＬＬ２のみ放電電流が流れ、電池電圧が低下するため、他の電池セルと電池電圧のバランスをとることができる。

次に、本実施の形態の電池監視システム１０の放電終了動作について説明するが、上述の電池監視動作及び放電動作と同様に、第１の実施の形態における動作の流れ（図３参照）と略同様であるため、詳細な説明は省略する。また第１の実施の形態と同様に、具体的一例として、電池セルＣＥＬＬ２を放電させている場合について説明する。

放電を終了させる場合は、その旨を電圧監視回路２４からバランス制御回路２６に指示し、バランス制御回路２６から出力された制御信号により、内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮ２がオフ状態になり、上述した電流経路が遮断される。

ＰＭＯＳトランジスタＰ２のゲート端子とソース端子との間に設けられている抵抗素子Ｒ３に電流が流れなくなり、抵抗素子Ｒ３による電圧降下が得られなくなるため、ＰＭＯＳトランジスタＰ２のゲート−ソース間電圧Ｖｇｓ＝０Ｖになる。これにより、ＰＭＯＳトランジスタＰ２がオフ状態になり、電池セルＣＥＬＬ２の放電が終了する。

以上説明したように、本実施の形態の電池監視システム３０では、第１の実施の形態と同様に、セルバランス回路１４の保護回路２０の内蔵セルバランス用ＦＥＴ２２におけるＮＭＯＳトランジスタＮをオン状態にすることにより、ダイオードＤの順方向電圧及び外付けセルバランス用ＦＥＴ３２のＰＭＯＳトランジスタＰのゲート−ソース間の信号線Ｌに設けられた抵抗Ｒによる電圧降下を利用して、ＰＭＯＳトランジスタＰのゲート−ソース間電圧を大きくしてＰＭＯＳトランジスタＰをオン状態にして、電池セルの正極（高電位）側・負極（低電位）側を短絡させて放電させるように構成されている。

従って、第１の実施の形態と同様に、保護回路２０に設けられたセルモニタ端子Ｖの端子数を増加させることなく、保護回路２０の外部に設けられた外付けセルバランス用ＦＥＴ３２により各電池セルの放電を行うことができる。

［第３の実施の形態］

上述の第１の実施の形態及び第２の実施の形態では、内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮをオン状態にさせることにより電池セルの正極（高電位）側から負極（低電位）側に流れる電流による電圧降下を利用して外付けセルバランス用ＦＥＴ１２、３２のＮＭＯＳトランジスタＭ、ＰＭＯＳトランジスタＰのゲート−ソース間電圧を充分に高くしてＮＭＯＳトランジスタＭ、ＰＭＯＳトランジスタＰをオン状態にして、放電電流を流すことにより電池セルの放電を行っていた。しかしながら、組電池８の各電池セルの電池電圧が低い場合には、内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮをオン状態にさせて電流を流しても、当該電流が小さいため、外付けセルバランス用ＦＥＴ１２、３２のＮＭＯＳトランジスタＭ、ＰＭＯＳトランジスタＰのゲート−ソース間電圧を閾値Ｖｔｈ以上の高い電圧とすることができないことがある。本実施の形態では、このように電池セルの電池電圧が低い場合でも、外付けセルバランス用ＦＥＴをオン状態にすることができる電池監視システムについて説明する。

以下、図面を参照して本発明の第３の実施の形態について説明する。なお、第１の実施及び第２の実施の形態と略同様の構成、動作については、その旨を記載し、詳細な説明を省略する。

本実施の形態の電池監視システムの概略構成の一例を図５に示す。本実施の形態の電池監視システム４０は、第１の実施の形態の電池監視システム１０の外付けセルバランス用ＦＥＴ１２の変わりに、外付けセルバランス用ＦＥＴ４２が設けられている。

外付けセルバランス用ＦＥＴ４２は、第１の実施の形態の外付けセルバランス用ＦＥＴ１２と比べて最上位の電池セル（ＣＥＬＬ３）に対応するセルバランス用ＦＥＴがＰＭＯＳトランジスタＰ（Ｐ３）とした点が異なっている。ＰＭＯＳトランジスタＰ３は、ソース端子及びゲート端子が信号線Ｌ３に接続され、ドレイン端子が信号線Ｌ２に接続されている。

また、ＰＭＯＳトランジスタＰ３のソース端子とゲート端子との間の信号線Ｌ３には、カソードがＰＭＯＳトランジスタＰ３のソース端子に接続され、アノードが保護回路２０（セルモニタ端子Ｖ３）に接続されたダイオードＤ４と、当該ダイオードＤ４と並列に接続された抵抗素子Ｒ４と、が設けられている。すなわち、第１の実施の形態の電池監視システム１０と、ダイオードＤ４のアノード及びカソードが逆向きに接続された状態になっている。

また、本実施の形態の保護回路５０は、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、及びＮＭＯＳトランジスタＭＮ３をさらに備えるように構成されている。ＰＭＯＳトランジスタＭＰ１、ＭＰ２、及びＮＭＯＳトランジスタＭＮ３は、外付けセルバランス用ＦＥＴ４２のＦＥＴのゲート端子が接続された信号線Ｌ（対応する信号線Ｋ）に所定の電圧を印加することにより、当該ゲート端子に印加される電圧を調整する機能を有するものである。ＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２のソース端子は、保護回路５０の電源端子ＶＤＤに接続されている。ＰＭＯＳトランジスタＭＰ１のドレイン端子は、セルモニタ端子Ｖ０に接続された信号線Ｋ０に接続され、ＰＭＯＳトランジスタＭＰ２のドレイン端子は、セルモニタ端子Ｖ１に接続された信号線Ｋ１に接続されている。ＮＭＯＳトランジスタＭＮ３は、ソース端子が保護回路５０のＧＮＤ（グランド）端子に接続され、ドレイン端子が、セルモニタ端子Ｖ３に接続された信号線Ｋ３に接続されている。また、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、及びＮＭＯＳトランジスタＭＮ３のゲート端子は、バランス制御回路５６に接続されている。

次に、本実施の形態の電池監視システム４０の電池監視動作及び放電動作について説明する。なお、ここでは、具体的一例として、電池セルＣＥＬＬ２の電池電圧が他の電池セル（ＣＥＬＬ１、ＣＥＬＬ３）に比べて高くなった場合に、電池セルＣＥＬＬ２を放電させて電池電圧を下げる場合の動作について説明する。

図６に、本実施の形態の電池監視システム４０の電池監動作及び放電動作の流れの一例のフローチャートを示す。

ステップ３００、３０２、３０４、３０６は、第１の実施の形態の電池監視システム１０の電池監視動作及び放電動作のステップ１００、１０２、１０４、１０６（図２参照）にそれぞれ対応している。保護回路５０の電圧監視回路５４が、各電池セルそれぞれの電池電圧を検出して監視し、セルバランスがとれていない場合、具体的一例として、電池セルＣＥＬＬ２の電池電圧が他と比べて高いと判断された場合、電池セルＣＥＬＬ２を放電させると決定してバランス制御回路５６にその旨を指示する。バランス制御回路２６は、当該指示に応じて、ＮＭＯＳトランジスタＮ２をオン状態にさせるよう制御信号を出力する。

本実施の形態では、この後さらに、バランス制御回路５６は、さらにオンにさせる内蔵セルバランス用ＦＥＴ２２に応じて、ＰＭＯＳトランジスタＭＰ１、ＰＭＯＳトランジスタＭＰ２、及びＮＭＯＳトランジスタＭＮ３のいずれかをオン状態にさせるよう制御信号を出力する（ステップ３０７）。ここでは、内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮ２をオン状態にさせたため、ＰＭＯＳトランジスタＭＰ２のみをオン状態にさせるための制御信号を出力する。

次のステップ３０８は、第１の実施の形態のステップ１０８に対応し、ＮＭＯＳトランジスタＮ２がオン状態になることにより、電池セルＣＥＬＬ２の正極（高電位）側から抵抗素子Ｒ３、ダイオードＤ３、セルモニタ端子Ｖ２、ＮＭＯＳトランジスタＮ２、セルモニタ端子Ｖ１、及び抵抗素子Ｒ２を介して、電池セルＣＥＬＬ２の負極（低電位）側に電流が流れ込む電流経路が確立される。

本実施の形態では、上記ステップ３０７の動作により、この後さらに、上記ステップ３０７でオン状態にしたＦＥＴが接続されている信号線Ｋ、セルモニタ端子Ｖ（信号線Ｌ）に電源電圧ＶＤＤまたはＧＮＤを印加する。ここでは、ＰＭＯＳトランジスタＭＰ２がオン状態になったため、信号線Ｋ１、セルモニタ端子Ｖ１に電源電圧ＶＤＤが印加される。

この際、抵抗素子Ｒ３とダイオードＤ３に流れる電流による電圧降下は、ダイオードＤ３の順方向電圧（一般的には、約０．７Ｖ）にクランプされるため、セルモニタ端子Ｖ２の電圧は、電池セルＣＥＬＬ２の正極（高電位）側の電圧から、順方向電圧（０．７Ｖ）だけ、低い電圧となる。一方、セルモニタ端子Ｖ１から抵抗素子Ｒ２を介して、電池セルＣＥＬＬ２の負極へと流れ込む電流により、抵抗素子Ｒ２に電圧降下が発生するが、ＮＭＯＳトランジスタＭＮ２のゲート端子が接続されている信号線Ｌ１（セルモニタ端子Ｖ１）には、電源電圧ＶＤＤが印加されているため、セルモニタ端子Ｖ１の電圧は、セルモニタ端子Ｖ２＋電源電圧ＶＤＤ（Ｖ１＝Ｖ２＋電源電圧ＶＤＤ＝電池セルＣＥＬＬ２の正極（高電位）側の電圧−０．７Ｖ＋電源電圧ＶＤＤ）となる。

従って、外付けセルバランス用ＦＥＴ１２のＮＭＯＳトランジスタＭ２のゲート端子には、セルモニタ端子Ｖ１の電圧（電池セルＣＥＬＬ２の正極（高電位）側の電圧−０．７Ｖ＋電源電圧ＶＤＤ）が印加され、ソース端子には電池セルＣＥＬＬ２の負極（低電位）側の電圧が印加されることになる。

これにより、電池セルＣＥＬＬ２の正極（高電位）側の電圧が小さい場合であっても、ＮＭＯＳトランジスタＭ２のゲート−ソース間電圧ＶｇｓがＮＭＯＳトランジスタＭ２の閾値電圧Ｖｔｈ以上の充分に大きな電圧となる（図６：ステップ３１０、第１の実施の形態のステップ１１０に対応）ため、ＮＭＯＳトランジスタＭ２がオン状態になる（図６：ステップ３１２、第１の実施の形態のステップ１１２に対応）。

この後のステップ３１４、３１６は、第１の実施の形態のステップ３１４、３１６にそれぞれ対応している。電池セルＣＥＬＬ２の正極（高電位）側と負極（低電位）側とが短絡して大きな電流が流れ、電池セルＣＥＬＬ２のみ放電電流が流れて、放電が開始される。これにより、電池セルＣＥＬＬ２の電池電圧が低下するため、他の電池セル（ＣＥＬＬ１、ＣＥＬＬ３）と電池電圧のバランスをとることができる。

なお、上記では、電池セルＣＥＬＬ２の正極（高電位）側の電圧が小さい場合であっても、ＮＭＯＳトランジスタＭ２のゲート−ソース間電圧ＶｇｓをＮＭＯＳトランジスタＭ２の閾値電圧Ｖｔｈ以上の充分に大きな電圧とするために、ＮＭＯＳトランジスタＭ２のゲート端子が接続された信号線Ｌ１（セルモニタ端子Ｖ１）に電源電圧ＶＤＤが印加されるようにしているが、組電池８の最上位の電池セルである電池セルＣＥＬＬ３においては、同様に、電源電圧ＶＤＤを印加しても外付けセルバランス用ＦＥＴ４２のＦＥＴがＮＭＯＳトランジスタである場合（第１の実施の形態と同様の場合であり、ゲート端子が信号線Ｌ２に接続されている場合）はオン状態にすることができない。電源電圧ＶＤＤは、電池セルＣＥＬＬ３の正極（高電位）側に接続されているため、電池セルＣＥＬＬ３の電池電圧が低い場合（正極（高電位）側の電圧−負極（低電位）側が小さい場合）、電源電圧ＶＤＤをセルモニタ端子Ｖ２に印加したとしても、ゲート-ソース間電圧Ｖｇｓを閾値Ｖｔｈ以上の充分に大きな値とすることができない。そのため、本実施の形態では、最上位の電池セルＣＥＬＬ３に対応する外付けセルバランス用ＦＥＴ４２は、上述のように、ＰＭＯＳトランジスタＰ３としている。

電池セルＣＥＬＬ３を放電させる場合は、保護回路５０の内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮ３をオン状態にし、さらにＮＭＯＳトランジスタＭＮ３をオン状態にして、信号線Ｋ３を介してセルモニタ端子Ｖ３にＧＮＤを印加する（セルモニタ端子Ｖ３の電位をＧＮＤに引き下げる）。これにより、ＰＭＯＳトランジスタＰ３のソース端子には、電池セルＣＥＬＬ３の正極（高電位）側の電圧が印加され、ゲート端子には、ＧＮＤに引き下げられたセルモニタ端子Ｖ３の電圧が印加されるため、ゲート−ソース間電圧Ｖｇｓ閾値Ｖｔｈ以上の充分に大きな値とすることができ、ＰＭＯＳトランジスタＰ３をオン状態にすることができる。

次に、本実施の形態の電池監視システム４０の放電終了動作について説明するが、放電終了動作は、保護回路５０のオン状態になっているＰＭＯＳトランジスタＭＰ１、ＰＭＯＳトランジスタＭＰ２、及びＮＭＯＳトランジスタＭＮ３をオフ状態にする他は、第１の実施の形態（図３参照）及び第２の実施の形態における動作の流れと略同様であるため、詳細な説明は省略する。また第１の実施の形態及び第２の実施の形態と同様に、具体的一例として、電池セルＣＥＬＬ２を放電させている場合について説明する。

放電を終了させる場合は、その旨を電圧監視回路５４からバランス制御回路５６に指示し、バランス制御回路５６から出力された制御信号により、内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮ２がオフ状態になり、上述した電流経路が遮断される。

また、本実施の形態では、オン状態になっているＰＭＯＳトランジスタＭＰ２にバランス制御回路５６から制御信号を出力して、オフ状態にする。

電流経路が遮断されると共に、セルモニタ端子Ｖ１への電源電圧ＶＤＤの印加が無くなるため、ＮＭＯＳトランジスタＭ２のゲート−ソース間電圧Ｖｇｓ＝０Ｖになる。これにより、ＮＭＯＳトランジスタＭ２がオフ状態になり、電池セルＣＥＬＬ２の放電が終了する。

以上説明したように、本実施の形態の電池監視システム４０では、外付けセルバランス用ＦＥＴ４２と、セルバランス回路４４と、を備えて構成されている。また、セルバランス回路４４の保護回路５０は、組電池８の各電池セルの正極（高電位）側・負極（低電位）側に接続された信号線Ｌが接続されるセルモニタ端子Ｖと、内蔵セルバランス用ＦＥＴ２２と、ＰＭＯＳトランジスタＭＰ１と、ＰＭＯＳトランジスタＭＰ２と、ＮＭＯＳトランジスタＭＮ３と、電圧監視回路５４と、バランス制御回路５６と、を備えて構成されている。内蔵セルバランス用ＦＥＴ２２は、各電池セル毎に設けられたＮＭＯＳトランジスタＮにより構成されている。また、外付けセルバランス用ＦＥＴ４２は、組電池８の各電池セル毎に設けられ、最上位の電池セルに対しては、ソース端子が各電池セルの正極（高電位）側の信号線Ｌに接続され、ドレイン端子が各電池セルの負極（低電位）側の信号線Ｌに接続され、かつゲート端子がソース端子と保護回路２０のセルモニタ端子Ｖとの間の信号線Ｌに接続されたＰＭＯＳトランジスタＰにより構成されている。また、その他の各電池セルに対しては、ドレイン端子が各電池セルの正極（高電位）側の信号線Ｌに接続され、ソース端子が各電池セルの負極（低電位）側の信号線Ｌに接続され、かつゲート端子がソース端子と保護回路２０のセルモニタ端子Ｖとの間の信号線Ｌに接続されたＮＭＯＳトランジスタＭにより構成されている。さらに、外付けセルバランス用ＦＥＴ５２のソース端子の接続点とゲート端子の接続点との間の信号線Ｌには、ダイオードＤと、当該ダイオードＤに並列に接続された抵抗素子Ｒと、が設けられている。

電池セルの放電動作は、電圧監視回路５４が各電池セルの電池電圧を検出し、他の電池セルに比べて電池電圧が高い電池セルの放電をバランス制御回路５６に指示し、当該指示に基づいてバランス制御回路５６から出力された制御信号により、放電させる電池セルに対応する内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＭがオン状態になる。さらに、これに対応するＰＭＯＳトランジスタＭＰ１、ＰＭＯＳトランジスタＭＰ２、及びＮＭＯＳトランジスタＭＮ３のいずれかがオン状態になる。電池セルの正極（高電位）側から抵抗素子Ｒ、ダイオードＤ、セルモニタ端子Ｖ、ＮＭＯＳトランジスタＮ、セルモニタ端子Ｖ、及び抵抗素子Ｒを介して、電池セルの負極（低電位）側に電流が流れ込む電流経路が確立されると共に、セルモニタ端子Ｖに電源電圧ＶＤＤまたは、ＧＮＤが印加される。外付けセルバランス用ＦＥＴ５２の最上位の電池セルに対応するＰＭＯＳトランジスタＰでは、ゲート端子にＧＮＤ電位により引き下げられた電圧が印加され、ソース端子に正極（高電位）側の電圧が印加される。また、その他の電池セルに対応するＮＭＯＳトランジスタＭでは、ゲート端子に正極（高電位）側の信号線Ｌが接続されるセルモニタ端子Ｖに電源電圧ＶＤＤが印加された電圧が印加され、ソース端子に電池セルの負極（低電位）側の電圧が印加される。従って、外付けセルバランス用ＦＥＴ４２では、ゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以上の充分に大きな電圧となり、オン状態になる。これにより、電池セルの正極（高電位）側と負極（低電位）側とが短絡して大きな放電電流が流れて、放電が開始される。

すなわち、本実施の形態の電池監視システム４０では、組電池８の電池セルの電池電圧が低い場合であっても、セルバランス回路４４の保護回路５０の内蔵セルバランス用ＦＥＴ２２におけるＮＭＯＳトランジスタＮをオン状態にし、かつ対応するＰＭＯＳトランジスタＭＰ１、ＰＭＯＳトランジスタＭＰ２、及びＮＭＯＳトランジスタＭＮ３をオン状態にすることにより所定の電圧を放電させたい電池セルに対応する外付けセルバランス用ＦＥＴ４２のゲート端子が接続されているセルモニタ端子Ｖに所定の電圧（電源電圧ＶＤＤまたはＧＮＤ）を印加させることにより、外付けセルバランス用ＦＥＴ４２のゲート−ソース間電圧を大きくしてオン状態にすることができ、電池セルの正極（高電位）側及び負極（低電位）側を短絡させるため、大きな放電電流を流して電池セルの放電を行うことができる。

このように本実施の形態の電池監視システム４０では、電池セルの電池電圧が低い場合であっても、外付けセルバランス用ＦＥＴ４２により電池セルの正極（高電位）側及び負極（低電位）側を短絡させて放電を行っているため、放電電流を大きくすることができる。また、第１の実施の形態及び第２の実施の形態と同様に、保護回路５０の端子数が増加することを防止できる。

従って、電池セルの電池電圧が低い場合であっても、保護回路５０に設けられたセルモニタ端子Ｖの端子数を増加させることなく、保護回路５０の外部に設けられた外付けセルバランス用ＦＥＴ４２により各電池セルの放電を行うことができる。

また、第１の実施の形態及び第２の実施の形態と同様に、放電電流を大きくすることができるため、電池セルのバランスが取れるまで長い時間を要することがなく、保護回路５０（セルバランス回路４４）が搭載される基板の実装面積が大きくなるのを抑制して、低価格な電池監視システム４０を実現することができる。

なお、上述したように本実施の形態では、外付けセルバランス用ＦＥＴ４２のゲート−ソース間電圧Ｖｇｓを閾値Ｖｔｈ以上の充分な電圧とするために、最上位の電池セルを放電させる場合には、ＧＮＤを印加し、その他の電池セルを放電させる場合は、電源電圧ＶＤＤを印加するように構成しているが、これに限らず、電源電圧ＶＤＤよりも電圧を印加させるためのスイッチング素子（ＦＥＴ）を保護回路５０が備えるようにしてもよい。例えば、セルバランス回路４４に別途設けられた電源回路や、セルバランス回路４４の外部に設けられた電源から電源電圧ＶＤＤよりも高い電圧が供給されるようにしてもよい。なお、このような場合において、外付けセルバランス用ＦＥＴ５２の閾値電圧Ｖｔｈを考慮して充分に高い電圧が供給される場合は、最上位の電池セルに対応する外付けセルバランス用ＦＥＴ４２及びダイオードＤ（図５では、ＰＭＯＳトランジスタＰ３及びダイオードＤ４）を他の電池セルに対応する物と同様（第１の実施の形態と同様）とすることができる。

［第４の実施の形態］

以下、図面を参照して本発明の第４の実施の形態について説明する。なお、第１の実施の形態、第２の実施の形態、及び第３の実施の形態と略同様の構成、動作については、その旨を記載し、詳細な説明を省略する。

本実施の形態の電池監視システムの概略構成の一例を図７に示す。本実施の形態の電池監視システム６０は、第３の実施の形態の電池監視システム４０の外付けセルバランス用ＦＥＴ４２の変わりに、外付けセルバランス用ＦＥＴ６２が設けられている。本実施の形態の電池監視システム６０は、第２の実施の形態が第１の実施の形態の外付けセルバランス用ＦＥＴ１２がＮＭＯＳトランジスタＭであったものをＰＭＯＳトランジスタＰに変えたように、第３の実施の形態の外付けセルバランス用ＦＥＴ４２と、ＦＥＴの導電型が逆である外付けセルバランス用ＦＥＴ６２を備えた場合を示している。

本実施の形態の外付けセルバランス用ＦＥＴ６２は、最下位の電池セル（ＣＥＬＬ１）に対応するセルバランス用ＦＥＴがＮＭＯＳトランジスタＭ（Ｍ１）となっており、その他の電池セルに対応するセルバランス用ＦＥＴがＰＭＯＳトランジスタＰ（Ｐ２、Ｐ３）となっている。ＮＭＯＳトランジスタＭ１は、ソース端子及びゲート端子が信号線Ｌ０に接続され、ドレイン端子が信号線Ｌ１に接続されている。

また、最下位の電池セル（ＣＥＬＬ１）に接続されるダイオードＤ１、Ｄ２は、アノードが外付けセルバランス用ＦＥＴ６２側に、カソードが保護回路７０（セルモニタ端子Ｖ）側に接続されており、その他の電池セルに対応するダイオードＤ３、Ｄ４は、カソードが外付けセルバランス用ＦＥＴ６２側に、アノードが保護回路７０（セルモニタ端子Ｖ）側に接続されている。

また、本実施の形態の保護回路７０は、ＰＭＯＳトランジスタＭＰ１、ＮＭＯＳトランジスタＭＮ２、及びＮＭＯＳトランジスタＭＮ３を備えるように構成されている。ＰＭＯＳトランジスタＭＰ１、及びＮＭＯＳトランジスタＭＮ２、ＭＮ３は、外付けセルバランス用ＦＥＴ６２のＦＥＴのゲート端子が接続された信号線Ｌ（対応する信号線Ｋ）に所定の電圧を印加することにより、当該ゲート端子に印加される電圧を調整する機能を有するものである。ＰＭＯＳトランジスタＭＰ１のソース端子は、保護回路７０の電源端子ＶＤＤに接続されている。ＰＭＯＳトランジスタＭＰ１のドレイン端子は、セルモニタ端子Ｖ０に接続された信号線Ｋ０に接続されている。ＮＭＯＳトランジスタＭＮ２及びＮＭＯＳトランジスタＭＮ３は、ソース端子が保護回路７０のＧＮＤ（グランド）端子に接続されている。ＮＭＯＳトランジスタＭＮ２のドレイン端子は、セルモニタ端子Ｖ２に接続された信号線Ｋ２に接続されており、ＮＭＯＳトランジスタＭＮ３のドレイン端子は、セルモニタ端子Ｖ３に接続された信号線Ｋ３に接続されている。また、ＰＭＯＳトランジスタＭＰ１、及びＮＭＯＳトランジスタＭＮ２、ＭＮ３のゲート端子は、バランス制御回路７６に接続されている。

次に、本実施の形態の電池監視システム６０の電池監視動作及び放電動作について説明する。なお、これらの動作の流れは第３の実施の形態における各動作の流れ（図６参照）と略同様であるため、詳細な説明は省略する。また第３の実施の形態と同様に、具体的一例として、電池セルＣＥＬＬ２の電池電圧が他の電池セル（ＣＥＬＬ１、ＣＥＬＬ３）に比べて電圧が高くなった場合に、電池セルＣＥＬＬ２を放電させて電池電圧を下げる場合の動作について説明する。

保護回路７０の電圧監視回路７４が、各電池セルそれぞれの電池電圧を検出して監視し、セルバランスがとれていない場合、具体的一例として、電池セルＣＥＬＬ２の電池電圧が他と比べて高いと判断された場合、電池セルＣＥＬＬ２を放電させると決定してバランス制御回路７６にその旨を指示する。バランス制御回路７６は、当該指示に応じて、ＮＭＯＳトランジスタＮ２をオン状態にさせるよう制御信号を出力する。

バランス制御回路７６は、さらにオンにさせる内蔵セルバランス用ＦＥＴ２２に応じて、ＰＭＯＳトランジスタＭＰ１、及びＮＭＯＳトランジスタＭＮ２、ＭＮ３のいずれかをオン状態にさせるよう制御信号を出力する（ＮＭＯＳトランジスタＭＮ２をオン状態にさせるための制御信号を出力する）。

電池セルＣＥＬＬ２の正極（高電位）側から抵抗素子Ｒ３、ダイオードＤ３、セルモニタ端子Ｖ２、ＮＭＯＳトランジスタＮ２、セルモニタ端子Ｖ１、及び抵抗素子Ｒ２を介して、電池セルＣＥＬＬ２の負極（低電位）側に電流が流れ込む電流経路が確立される。さらに、信号線Ｋ２、セルモニタ端子Ｖ２にＧＮＤが印加される。

セルモニタ端子Ｖ２には、ＧＮＤ電位が印加されており、外付けセルバランス用ＦＥＴ６２のＰＭＯＳトランジスタＰ２では、ゲート端子にセルモニタ端子Ｖ２の電位が印加され、ソース端子には、電池セルＣＥＬＬ２の正極（高電位）側の電圧が印加されるため、電池セルＣＥＬＬ２の正極（高電位）側の電圧が小さい場合であっても、ＰＭＯＳトランジスタＰ２のゲート−ソース間電圧ＶｇｓがＰＭＯＳトランジスタＰ２の閾値電圧Ｖｔｈ以上の充分に大きな電圧となり、ＰＭＯＳトランジスタＰ２がオン状態になる。

これにより、電池セルＣＥＬＬ２の正極（高電位）側と負極（低電位）側とが短絡して大きな電流が流れ、電池セルＣＥＬＬ２のみ放電電流が流れて、放電が開始される。これにより、電池セルＣＥＬＬ２の電池電圧が低下するため、他の電池セル（ＣＥＬＬ１、ＣＥＬＬ３）と電池電圧のバランスをとることができる。

なお、上記では、電池セルＣＥＬＬ２の正極（高電位）側の電圧が小さい場合であっても、ＰＭＯＳトランジスタＰ２のゲート−ソース間電圧ＶｇｓをＰＭＯＳトランジスタＰ２の閾値電圧Ｖｔｈ以上の充分に大きな電圧とするために、ＰＭＯＳトランジスタＰ２のゲート端子が接続された信号線Ｌ２（セルモニタ端子Ｖ２）にＧＮＤが印加されるようにしているが、組電池８の最下位の電池セルである電池セルＣＥＬＬ１においては、同様に、ＧＮＤを印加しても外付けセルバランス用ＦＥＴ６２のＦＥＴがＰＭＯＳトランジスタである場合（第２の実施の形態と同様の場合であり、ゲート端子が信号線Ｌ１に接続されている場合）はオン状態にすることができない。ＧＮＤは、電池セルＣＥＬＬ１の負極（低電位）側に接続されているため、電池セルＣＥＬＬ１の電池電圧が低い場合（正極（高電位）側の電圧−負極（低電位）側が小さい場合）、ＧＮＤをセルモニタ端子Ｖ０に印加したとしても、ゲート-ソース間電圧Ｖｇｓを閾値Ｖｔｈ以上の充分に大きな値とすることができない。そのため、本実施の形態では、最下位の電池セルＣＥＬＬ１に対応する外付けセルバランス用ＦＥＴ６２は、上述のように、ＮＭＯＳトランジスタＭ１としている。

電池セルＣＥＬＬ１を放電させる場合は、保護回路７０の内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮ１をオン状態にし、さらにＰＭＯＳトランジスタＭＰ１をオン状態にして、信号線Ｋ０を介してセルモニタ端子Ｖ０に電源電圧ＶＤＤを印加する。これにより、ＮＭＯＳトランジスタＭ１のソース端子には、電池セルＣＥＬＬ１の負極（低電位）側の電圧が印加され、ゲート端子には、電源電圧ＶＤＤが印加されたセルモニタ端子Ｖ０の電圧が印加されるため、ゲート−ソース間電圧Ｖｇｓ閾値Ｖｔｈ以上の充分に大きな値とすることができ、ＮＭＯＳトランジスタＭ１をオン状態にすることができる。

次に、本実施の形態の電池監視システム６０の放電終了動作について説明するが、放電終了動作は、第３の実施の形態における動作の流れと略同様であるため、詳細な説明は省略する。また同様に、具体的一例として、電池セルＣＥＬＬ２を放電させている場合について説明する。

放電を終了させる場合は、その旨を電圧監視回路７４からバランス制御回路７６に指示し、バランス制御回路７６から出力された制御信号により、内蔵セルバランス用ＦＥＴ２２のＮＭＯＳトランジスタＮ２がオフ状態になり、上述した電流経路が遮断されると共に、ＮＭＯＳトランジスタＭＮ２にバランス制御回路７６から制御信号を出力して、オフ状態にする。

電流経路が遮断されると共に、セルモニタ端子Ｖ２への電源電圧ＶＤＤの印加が無くなるため、ＰＭＯＳトランジスタＰ２のゲート−ソース間電圧Ｖｇｓ＝０Ｖになり、ＰＭＯＳトランジスタＰ２がオフ状態になり、電池セルＣＥＬＬ２の放電が終了する。

以上説明したように、本実施の形態の電池監視システム６０では、第３の実施の形態と同様に、組電池８の電池セルの電池電圧が低い場合であっても、セルバランス回路６４の保護回路７０の内蔵セルバランス用ＦＥＴ２２におけるＮＭＯＳトランジスタＮをオン状態にし、かつ対応するＰＭＯＳトランジスタＭＰ１、及びＮＭＯＳトランジスタＭＮ２、ＭＮ３をオン状態にすることにより所定の電圧を放電させたい電池セルに対応する外付けセルバランス用ＦＥＴ６２のゲート端子が接続されているセルモニタ端子Ｖに所定の電圧（電源電圧ＶＤＤまたはＧＮＤ）を印加させることにより、外付けセルバランス用ＦＥＴ６２のゲート−ソース間電圧を大きくしてオン状態にすることができ、電池セルの正極（高電位）側及び負極（低電位）側を短絡させるため、大きな放電電流を流して電池セルの放電を行うことができるように構成されている。

従って、第３の実施の形態と同様に、電池セルの電池電圧が低い場合であっても、保護回路２０に設けられたセルモニタ端子Ｖの端子数を増加させることなく、保護回路２０の外部に設けられた外付けセルバランス用ＦＥＴ３２により各電池セルの放電を行うことができる。また同様に、放電電流を大きくすることができるため、電池セルのバランスが取れるまで長い時間を要することがなく、保護回路７０（セルバランス回路６４）が搭載される基板の実装面積が大きくなるのを抑制して、低価格な電池監視システム６０を実現することができる。

なお、上述したように本実施の形態では、外付けセルバランス用ＦＥＴ６２のゲート−ソース間電圧Ｖｇｓを閾値Ｖｔｈ以上の充分な電圧とするために、最下位の電池セルを放電させる場合には、電源電圧ＶＤＤを印加し、その他の電池セルを放電させる場合は、ＧＮＤを印加するように構成しているが、これに限らない。例えば、最下位の電池セルの負極（低電位）側の電圧がＧＮＤではなく、ＧＮＤよりも大きい場合は、全てのセルモニタ端子Ｖに対して、ＧＮＤを印加させるように構成してもよい。なお、このような場合において、外付けセルバランス用ＦＥＴ６２の閾値電圧Ｖｔｈを考慮してＧＮＤが充分に低い場合は、最下位の電池セルに対応する外付けセルバランス用ＦＥＴ６２及びダイオードＤ（図７では、ＮＭＯＳトランジスタＭ１及びダイオードＤ１、Ｄ２）を他の電池セルに対応する物と同様（第２の実施の形態と同様）とすることができる。

なお、第１の実施の形態〜第４の実施の形態では、外付けセルバランス用ＦＥＴ及び内蔵セルバランス用ＦＥＴ、さらに第３の実施の形態及び第４の実施の形態では、所定の電圧（電源電圧ＶＤＤ、ＧＮＤ）をセルモニタ端子Ｖに印加させるために保護回路に設けられたスイッチング素子としてＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを用いているがこれに限らず、例えば、ＮＭＯＳトランジスタをＮＰＮトランジスタ、ＰＭＯＳトランジスタをＰＮＰトランジスタとしてもよい。なお、製造コストの観点からは、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを用いることが好ましい。

また、第３の実施の形態及び第４の実施の形態は、組電池８の電池セルの電池電圧が低くでも外付けセルバランス用ＦＥＴのゲート−ソース間電圧Ｖｇｓを閾値Ｖｔｈ以上の充分に高い電圧とするために、所定の電圧（電源電圧ＶＤＤ、ＧＮＤ）を印加させているため、保護回路の電圧監視回路で各電池セルの電池電圧を検出した結果、所定の電圧以下であると判断した場合にのみ、上述のように所定の電圧を印加するようにしてもよいし、電池セルの電圧の大小にかかわらず、所定の電圧を印加するように構成してもよい。

また、第１の実施の形態〜第４の実施の形態で説明した、電池監視システム、セルバランス回路、保護回路の構成や動作、ダイオードＤ、抵抗素子Ｒ等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更されることは言うまでもない。

８組電池
１０、３０、４０、６０電池監視システム
１２、３２、４２、６２外付けセルバランス用ＦＥＴ
１４、４４、６４セルバランス回路
２０、５０、７０保護回路
２２内蔵セルバランス用ＦＥＴ
２４、５４、７４電圧監視回路
２６、５６、７６バランス制御回路
Ｄ１、Ｄ２、Ｄ３、Ｄ４ダイオード
Ｒ１、Ｒ２、Ｒ３、Ｒ４抵抗素子
Ｍ１、Ｍ２、Ｍ３、ＭＮ２、ＭＮ３ＮＭＯＳトランジスタ
Ｐ１、Ｐ２、Ｐ３、ＭＰ１、ＭＰ２ＰＭＯＳトランジスタ

Claims

直列に接続された複数の電池の各々の高電位側に接続された第１信号線と、
前記複数の電池の各々の低電位側に接続された第２信号線と、
前記第１信号線に接続される第１端子と、前記第１端子に接続された第３信号線と、前記第２信号線に接続される第２端子と、前記第２端子に接続された第４信号線と、前記第３信号線と前記第４信号線との間に跨って設けられた第１スイッチング素子と、前記第３信号線及び前記第４信号線に接続され、前記複数の電池の各々の電圧を検出した検出結果に応じて前記第１スイッチング素子を制御する制御回路と、を備えた保護回路と、
入力端子が前記第１信号線に接続され、出力端子が前記第２信号線に接続され、かつ制御端子が前記第１信号線または前記第２信号線に接続された第２スイッチング素子と、
前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記出力端子と前記保護回路との間の前記第２信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記入力端子と前記保護回路との間の前記第１信号線に設けられた第１抵抗と、
前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続された接続点と前記第２スイッチング素子の前記入力端子との間の前記第１信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続された接続点と前記第２スイッチング素子の前記出力端子との間の前記第２信号線に設けられた第２抵抗と、
を備えた電池監視システム。
前記第１抵抗及び前記第２抵抗は、ダイオード及び当該ダイオードに並列に接続された抵抗素子である、
請求項１に記載の電池監視システム。
前記第１抵抗はダイオードであり、前記第２抵抗は抵抗素子である、
請求項１に記載の電池監視システム。
前記保護回路は、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第３信号線に所定の第１電圧を印加し、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第４信号線に所定の第２電圧を印加する第３スイッチング素子を備えた、請求項１または請求項２に記載の電池監視システム。
直列に接続された複数の電池の各々の高電位側に接続された第１信号線と、前記複数の電池の各々の低電位側に接続された第２信号線と、前記第１信号線に接続される第１端子と、前記第１端子に接続された第３信号線と、前記第２信号線に接続される第２端子と、前記第２端子に接続された第４信号線と、前記第３信号線と前記第４信号線との間に跨って設けられた第１スイッチング素子と、前記第３信号線及び前記第４信号線に接続され、前記複数の電池の各々の電圧を検出した検出結果に応じて前記第１スイッチング素子を制御する制御回路と、を備えた保護回路と、入力端子が前記第１信号線に接続され、出力端子が前記第２信号線に接続され、かつ制御端子が前記第１信号線または前記第２信号線に接続された第２スイッチング素子と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記出力端子と前記保護回路との間の前記第２信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記入力端子と前記保護回路との間の前記第１信号線に設けられた第１抵抗と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続された接続点と前記第２スイッチング素子の前記入力端子との間の前記第１信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続された接続点と前記第２スイッチング素子の前記出力端子との間の前記第２信号線に設けられた第２抵抗と、を備えた電池監視システムの前記保護回路により、前記検出結果に応じて前記第１スイッチング素子をオン状態にして、前記第１信号線、前記第２信号線、前記第３信号線、及び前記第４信号線に前記電池セルから電流を流す工程と、
前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記入力端子に印加される電圧と前記制御端子に印加される電圧とに応じて前記第２スイッチング素子をオン状態にし、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記制御端子に印加される電圧と前記第２スイッチング素子の前記出力端子に印加される電圧とに応じて前記第２スイッチング素子をオン状態にする工程と、
を備えた放電方法。
直列に接続された複数の電池の各々の高電位側に接続された第１信号線と、前記複数の電池の各々の低電位側に接続された第２信号線と、前記第１信号線に接続される第１端子と、前記第１端子に接続された第３信号線と、前記第２信号線に接続される第２端子と、前記第２端子に接続された第４信号線と、前記第３信号線と前記第４信号線との間に跨って設けられた第１スイッチング素子と、前記第３信号線及び前記第４信号線に接続され、前記複数の電池の各々の電圧を検出した検出結果に応じて前記第１スイッチング素子を制御する制御回路と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第３信号線に所定の第１電圧を印加し、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第４信号線に所定の第２電圧を印加する第３スイッチング素子と、を備えた保護回路と、入力端子が前記第１信号線に接続され、出力端子が前記第２信号線に接続され、かつ制御端子が前記第１信号線または前記第２信号線に接続された第２スイッチング素子と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記出力端子と前記保護回路との間の前記第２信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記入力端子と前記保護回路との間の前記第１信号線に設けられた第１抵抗と、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第１信号線に接続された接続点と前記第２スイッチング素子の前記入力端子との間の前記第１信号線に設けられ、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続された接続点と前記第２スイッチング素子の前記出力端子との間の前記第２信号線に設けられた第２抵抗と、を備えた電池監視システムの前記保護回路により、前記検出結果に応じて前記第１スイッチング素子をオン状態にして、前記第１信号線、前記第２信号線、前記第３信号線、及び前記第４信号線に前記電池セルから電流を流す工程と、
前記保護回路により、前記検出結果に応じて前記電池セルの高電位側の電圧と低電位側の電圧との差が予め定めた閾値以下の場合に、前記第３スイッチング素子をオン状態にする工程と、
前記第２スイッチング素子の前記制御端子が前記第１信号線に接続されている場合は、前記第２スイッチング素子の前記入力端子に印加される電圧と前記制御端子に印加される電圧とに応じて前記第２スイッチング素子をオン状態にし、前記第２スイッチング素子の前記制御端子が前記第２信号線に接続されている場合は、前記制御端子に印加される電圧と前記第２スイッチング素子の前記出力端子に印加される電圧とに応じて前記第２スイッチング素子をオン状態にする工程と、
を備えた放電方法。