JP2012227322A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2012227322A JP2012227322A JP2011092875A JP2011092875A JP2012227322A JP 2012227322 A JP2012227322 A JP 2012227322A JP 2011092875 A JP2011092875 A JP 2011092875A JP 2011092875 A JP2011092875 A JP 2011092875A JP 2012227322 A JP2012227322 A JP 2012227322A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- mark
- back surface
- wafer
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Laser Beam Processing (AREA)
Abstract
Description
本発明は、半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
近年、半導体チップ(半導体装置)の薄型化が進んでいる。半導体チップの薄型化は、半導体基板の裏面を研磨することによって行なわれている。このような半導体チップの薄型化に伴い、半導体チップの機械強度、即ち、チップ抗折強度が低下する。このため、半導体チップの機械強度を上げるために、半導体基板の裏面を研磨した後に、基板裏面を鏡面化する鏡面化処理が行なわれるようになってきている。なお、鏡面化処理を、基板裏面を平坦化する平坦化処理ともいう。 In recent years, semiconductor chips (semiconductor devices) are becoming thinner. Thinning of the semiconductor chip is performed by polishing the back surface of the semiconductor substrate. As the semiconductor chip becomes thinner, the mechanical strength of the semiconductor chip, that is, the chip bending strength is lowered. For this reason, in order to increase the mechanical strength of the semiconductor chip, after the back surface of the semiconductor substrate is polished, a mirror surface treatment is performed to mirror the back surface of the substrate. The mirror finishing process is also referred to as a flattening process for flattening the back surface of the substrate.
一方、半導体チップの高信頼性を確保すべく、トレサビリティのために、半導体チップの裏面に、文字、数字、記号などのマークを形成するようになってきている。例えば、基板基板の裏面にレーザを照射して、例えば識別番号のような識別データ(ID:Identification Data)などをマークとして形成することが行なわれている。 On the other hand, in order to ensure high reliability of the semiconductor chip, marks such as letters, numbers, and symbols have been formed on the back surface of the semiconductor chip for traceability. For example, the back surface of a substrate substrate is irradiated with a laser to form identification data (ID: Identification Data) such as an identification number as a mark.
ところで、基板裏面にマークを形成する場合、研磨痕を有する面や梨地面などの凹凸面になっている基板裏面の、マークを形成する部分にレーザを照射し、これによって生じる溶融痕や溶融層をマークとして用いるのが一般的である。この場合、マークの視認性を確保すべく、マークの周囲が凹凸面になっている必要があるため、基板裏面の大部分が凹凸面となる。 By the way, when a mark is formed on the back surface of the substrate, the mark forming portion of the back surface of the substrate that has an uneven surface such as a polishing mark or a satin surface is irradiated with a laser, and a melt mark or a melt layer generated thereby. Is generally used as a mark. In this case, in order to ensure the visibility of the mark, the periphery of the mark needs to be an uneven surface, so that the majority of the back surface of the substrate is an uneven surface.
しかしながら、基板裏面の大部分が凹凸面になっていたり、基板裏面の大部分に研磨痕や破砕層があったりすると、半導体チップの機械強度が下がってしまう。
一方、基板裏面に対して、凹凸面を平坦化する処理や研磨痕や破砕層を除去する処理などの鏡面化処理を施し、かつ、視認性を有するマークを形成するためには、鏡面化処理された基板裏面を例えばレーザで彫り込んで、凹みによってマークを形成することになる。
However, if the majority of the back surface of the substrate is an uneven surface, or if there are polishing marks or crushed layers on the majority of the back surface of the substrate, the mechanical strength of the semiconductor chip is lowered.
On the other hand, in order to perform a mirror surface treatment such as a treatment for flattening the uneven surface or a treatment for removing a polishing mark or a crushed layer on the back surface of the substrate and forming a mark having visibility, a mirror treatment treatment is performed. The back surface of the substrate is engraved with a laser, for example, and a mark is formed by a recess.
しかしながら、基板裏面を彫り込んでマークを形成する際に、基板に微細なクラックが生じたり、破砕層ができてしまったりするため、半導体チップの機械強度が下がってしまう。
そこで、半導体チップの機械強度を向上させながら、半導体チップの裏面にマークを形成したい。
However, when the mark is formed by engraving the back surface of the substrate, fine cracks are generated in the substrate or a crushed layer is formed, so that the mechanical strength of the semiconductor chip is lowered.
Therefore, it is desired to form a mark on the back surface of the semiconductor chip while improving the mechanical strength of the semiconductor chip.
本半導体装置は、半導体基板の裏面に研磨痕及び破砕層によって形成されたマークを備え、半導体基板の裏面のマークが形成されている部分以外の領域の研磨痕及び破砕層が除去されていることを要件とする。
本半導体装置の製造方法は、半導体基板の裏面を研磨し、半導体基板の裏面のマークを形成する部分以外の領域にレーザを照射して研磨痕及び破砕層を除去し、残っている研磨痕及び破砕層によってマークを形成することを要件とする。
This semiconductor device is provided with a mark formed by a polishing mark and a crushed layer on the back surface of the semiconductor substrate, and the polishing mark and the crushed layer in a region other than a portion where the mark on the back surface of the semiconductor substrate is formed is removed. Is a requirement.
In this method of manufacturing a semiconductor device, the back surface of the semiconductor substrate is polished, the region other than the portion on the back surface of the semiconductor substrate where the mark is formed is irradiated with a laser to remove the polishing marks and the crushed layer, and the remaining polishing marks and It is a requirement to form a mark with a fractured layer.
したがって、本半導体装置及びその製造方法によれば、機械強度を向上させながら、裏面にマークを形成することができるという利点がある。 Therefore, according to the present semiconductor device and the manufacturing method thereof, there is an advantage that the mark can be formed on the back surface while improving the mechanical strength.
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法について、図1〜図14を参照しながら説明する。
本実施形態にかかる半導体装置は、図4(A)、図4(B)に示すように、その裏面、即ち、半導体基板の裏面(背面)1Xに研磨痕4及び破砕層5によって形成されたマーク6を備える半導体チップ1Aである。この半導体チップ1Aは、半導体基板の裏面1Xのマーク6が形成されている部分以外の領域の研磨痕4及び破砕層5が除去されている。
Hereinafter, a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to FIGS.
As shown in FIGS. 4A and 4B, the semiconductor device according to the present embodiment is formed on the back surface thereof, that is, on the back surface (back surface) 1X of the semiconductor substrate by the
ここで、マーク6は、文字、数字、記号などのマークである。例えば識別番号のような識別データ(ID)がマーク6として半導体基板の裏面1Xに設けられている。ここでは、研磨痕4は、後述するように、バックグラインド研磨によって生じるものであるため、バックグラインド研磨痕という。また、破砕層5をマイクロクラック又はダメージ層ともいう。
Here, the
このように、研磨痕4及び破砕層5は半導体基板の裏面1Xのマーク6の部分だけに残っており、それ以外の領域の研磨痕4及び破砕層5は除去されて平坦化(鏡面化)されているため、マーク6の視認性を確保しながら、半導体チップ1Aの機械強度を向上させることができる。特に、研磨痕4及び破砕層5を除去して平坦化した領域の中に、研磨痕4及び破砕層5が残されて、凹凸によってマーク6が形成されるため、高い視認性を有するマークとなる。
Thus, the
上述のような半導体装置は、半導体基板の裏面1Xを研磨した後、図3、図4に示すように、半導体基板の裏面1Xのマーク6を形成する部分以外の領域にレーザを照射して研磨痕4及び破砕層5を除去し、残っている研磨痕4及び破砕層5によってマーク6を形成することによって製造される。つまり、本実施形態にかかる半導体装置の製造方法では、レーザを照射することによってマーク6を形成するレーザマーキング処理と、レーザを照射することによって研磨痕4及び破砕層5を除去する処理とが、同時に、即ち、同一工程で行なわれる。
In the semiconductor device as described above, after polishing the
このように、レーザマーキング方法を用い、研磨痕4及び破砕層5を除去する処理もレーザを照射することによって行なうため、コストを抑えることができ、生産性を高めることができる。これに対し、マーク6を形成する処理を、レーザマーキング方法以外の方法によって行なうと、コストが高くなる。また、研磨痕4及び破砕層5を除去する処理を、例えば薬液を用いた処理などの他の処理によって行なうと、コストが高くなり、生産性が低くなる。また、マーク6を形成する処理と、研磨痕4及び破砕層5を除去する処理とを別の工程で行なうと、生産性が低くなる。
Thus, since the process which removes the grinding |
このようにして、研磨痕4及び破砕層5を有する半導体基板の裏面1Xに効果的にレーザを照射することで、半導体チップ1Aの機械強度の向上と、半導体チップ1Aの裏面へのマークの形成との両方を実現することができる。
以下、本実施形態にかかる半導体装置の製造方法について、図1〜図7を参照しながら、具体的に説明する。
Thus, by effectively irradiating the
The semiconductor device manufacturing method according to the present embodiment will be specifically described below with reference to FIGS.
まず、図1(A)〜図1(C)に示すように、ウェハプロセスを経て表面に回路が形成されたウェハ1に対して、ウェハ1を薄くするために、バックグラインド研磨を施す。この工程をバックグラインド工程という。なお、バックグラインド研磨を、機械式裏面研磨又は裏面研削ともいう。
ここでは、まず、図1(A)、図1(B)に示すように、表面に回路が形成されたウェハ1に表面保護テープ2を貼り付ける。つまり、ウェハ1の回路形成面を覆うように表面保護テープ2を貼り付ける。次に、図1(C)に示すように、ウェハ1を反転させてバックグラインド装置のテーブル(図示せず)に装着し、ウェハ1の裏面、即ち、半導体基板の裏面1Xに、回転する砥石3を当接させて、半導体基板の裏面1Xをバックグラインド研磨し、ウェハ1の厚さを所定の厚さにする。なお、砥石3を研磨用砥石ヘッドともいう。
First, as shown in FIGS. 1A to 1C, a back grind polishing is performed on a
Here, first, as shown in FIGS. 1A and 1B, a
このバックグラインド研磨を施す処理によって、ウェハ1の裏面1Xには、研磨痕4及び破砕層5が形成される。ここで、研磨痕4の凸部のトップから破砕層5の最大深さまでは約1μm程度である。
次に、図1(D)に示すように、ウェハ1をレーザ照射装置のテーブル(図示せず)に装着し、研磨痕4及び破砕層5が形成されたウェハ1の裏面1Xに対してレーザを照射するレーザ処理を施す。この工程をレーザ処理工程又はレーザ照射工程という。
By this back grinding process, polishing
Next, as shown in FIG. 1D, the
ここでは、研磨痕4及び破砕層5が形成されたウェハ1の裏面1Xにレーザを照射すして、文字、数字、記号などのマーク6を形成するレーザマーキング処理と、ウェハ1の裏面1Xが彫り込まれないようにしながら、研磨痕4及び破砕層5を除去する処理とを同時に行なう。つまり、レーザ処理は、レーザマーキング処理と、研磨痕4及び破砕層5を除去する処理とを含む。このため、レーザ処理工程は、レーザマーキング工程であり、研磨痕及び破砕層除去工程でもある。
Here, a laser marking process is performed in which the
特に、本実施形態では、図3、図4に示すように、ウェハ1の裏面1Xのマーク6を形成する部分以外の領域にレーザを照射して研磨痕4及び破砕層5を除去し、残された研磨痕4及び破砕層5によってマーク6を形成する。この場合、レーザ処理工程において、レーザ処理を施す領域、即ち、レーザを照射する領域は、マーク6を形成する部分以外の領域である。ここでは、後述するように、ウェハ1は複数のチップ1Aに個片化されるため、ウェハ1の裏面1X、即ち、ウェハ1に含まれる各チップ1Aの裏面1Xにマーク6を形成する。また、マーク6は、図5に示すように、各チップ1Aの裏面1Xの外周領域を除く中央領域A(図5中、破線で囲まれた領域)に形成するのが好ましい。つまり、各チップ1Aの裏面1Xの外周領域を除く中央領域Aを、マーク6を形成する領域(マークエリア)とするのが好ましい。例えば、マーク6を形成する領域、即ち、研磨痕4及び破砕層5を残す領域は、チップサイズの縦横7割程度の領域とするのが好ましい。つまり、チップサイズを横X、縦Yとした場合、マーク6を形成する領域を、横0.7X、縦0.7Yの領域とするのが好ましい。この場合、各チップ1Aの裏面1Xの外周領域にマーク6が形成されないため、即ち、各チップ1Aの裏面1Xの外周領域の研磨痕4及び破砕層5が除去されて鏡面化されるため、チッピング、クラック、割れ等を防ぐことができ、チップ1Aの機械強度の低下を防ぐことができる。
In particular, in this embodiment, as shown in FIGS. 3 and 4, a region other than the portion where the
また、研磨痕4及び破砕層5を除去する処理では、研磨痕4及び破砕層5が除去され、ダメージのない面が露出し、平坦になって、鏡面化するため、これを、表面処理、平坦化処理、又は、鏡面化処理ともいう。このため、研磨痕及び破砕層除去工程を、表面処理工程、平坦化処理工程、又は、鏡面化処理工程ともいう。また、半導体基板の裏面1Xのマーク6が形成されている部分以外の領域の研磨痕4及び破砕層5は、レーザの照射によって溶融されて除去されるため、研磨痕4及び破砕層5が除去された領域は、研磨痕4及び破砕層5がレーザの照射によって溶融(レーザ溶融)された領域である。一方、レーザの照射によって溶融されずに残された研磨痕4及び破砕層5がマーク6となる。
Further, in the process of removing the polishing marks 4 and the crushing layer 5, the polishing marks 4 and the crushing layer 5 are removed, and the surface without damage is exposed, flattened, and mirror-finished. It is also referred to as flattening processing or mirror surface processing. For this reason, a grinding | polishing trace and a crushing layer removal process are also called a surface treatment process, a planarization process process, or a mirror surface treatment process. Further, since the polishing marks 4 and the crushing layer 5 in the region other than the portion where the
このレーザ処理工程では、例えば図6に示すようなレーザ照射装置7を用いて、研磨痕4及び破砕層5が形成されたウェハ1の裏面1Xに対してレーザを照射すれば良い。本実施形態では、レーザ照射装置7はレーザスポットLSを走査させる機構を有しており、ウェハ1の裏面1Xの所望の箇所にレーザを照射することができるようになっている。なお、レーザ照射装置7をレーザ照射機ともいう。
In this laser processing step, for example, a
ここで、ウェハ1の裏面1Xが彫り込まれないようにしながら、研磨痕4及び破砕層5が除去されるように、レーザの照射条件を設定するのが好ましい。例えば、レーザの波長を例えば約100nm〜約1200nmとし、レーザパルス幅を例えば約100fs〜約200μsとし、レーザスポットLSのスポット径φを例えば約5〜約100μmとし、レーザスポットLSが互いに重なり合うように照射するのが好ましい。
Here, it is preferable to set the laser irradiation conditions so that the polishing marks 4 and the crushed layer 5 are removed while the
このような走査機構を含むレーザ照射装置7は、レーザ発振器(レーザ発生装置)8と、シャッタ9と、X方向ガルバノミラー10と、Y方向ガルバノミラー11と、レンズ12とを備える。そして、レーザ発振器8から出射されたレーザ(レーザ光)は、シャッタ9を通過し、X方向ガルバノミラー10及びY方向ガルバノミラー11で反射され、レンズ12を通過して、ウェハ1の裏面1Xに対して照射されるようになっている。
The
特に、本実施形態のレーザ照射装置7では、レーザスポットLSをウェハ1の裏面1X上でX方向へ走査させるX方向ガルバノミラー10と、レーザスポットLSをウェハ1の裏面1X上でY方向へ走査させるY方向ガルバノミラー11とを用いて、ウェハ1の裏面1X上のレーザ照射位置を制御できるようになっている。ここでは、X方向ガルバノミラー10及びY方向ガルバノミラー11を独立して回転させることで、ウェハ1の裏面1X上でレーザスポットLSをX方向及びY方向に走査させることができるようになっている。
In particular, in the
また、本レーザ照射装置7では、シャッタ9の開閉によって、ウェハ1の裏面1Xに対するレーザ照射の有無を制御できるようになっている。
そして、このような構成を備えるレーザ照射装置7を用いて、図7に示すように、ウェハ1の裏面1Xのマーク6を形成する部分にレーザが照射されずに、マーク6を形成する部分以外の領域にレーザが照射されるように、レーザスポットLSを走査させる。これにより、ウェハ1の裏面1Xのマーク6(ここでは「F」という文字マーク)を形成する部分、即ち、研磨痕4及び破砕層5を残す部分にレーザを照射しないで、マーク6を形成する部分以外の領域にレーザを照射することができる。なお、図7中、実線の矢印はレーザが照射されていることを示しており、破線の矢印はレーザが照射されていないことを示している。
Further, in the present
Then, by using the
このようにレーザスポットLSを走査させてレーザを照射するレーザ照射装置7では、マスクが不要であるが、マスクを用いるものと比較して処理時間が長くなるため、少量多品種のチップを製造するのに適している。また、良品チップのみを選択してレーザ照射することができるため、ダイシング後、チップ1Aの裏面を見るだけで良・不良の選別が可能となる。
In this way, the
なお、ここでは、走査機構として、X方向ガルバノミラー10及びY方向ガルバノミラー11を用いる場合を例に挙げて説明しているが、これに限られるものではなく、例えば、X方向及びY方向に走査させるXYテーブルを用いても良い。また、走査機構として、X方向ガルバノミラーと、Y方向に走査させるY方向用テーブルとを用いても良いし、Y方向ガルバノミラーと、X方向に走査させるX方向用テーブルとを用いても良い。
Here, the case where the
これに対し、図8〜図10に示すように、ウェハ1の裏面1Xのマーク6Xを形成する部分にレーザを照射して研磨痕4及び破砕層5を除去し、それ以外の領域に研磨痕4及び破砕層5を残してマーク6Xを形成すると、基板裏面1Xの大部分に研磨痕4及び破砕層5が残るため、チップ1Aの機械強度が下がってしまう。なお、図8〜図10に示すものを第1比較例という。
On the other hand, as shown in FIGS. 8 to 10, a portion of the
また、図11に示すように、研磨痕4及び破砕層5を除去するだけでなく、レーザの照射条件を変えて、ウェハ1の裏面1Xを彫り込んで凹みとしてマーク6Yを形成すると、基板にクラックが生じたり、新たに破砕層5ができてしまったりするため、チップ1Aの機械強度が下がってしまう。
また、図12に示すように、バックグラインド工程[図12(A)参照]とレーザマーキング工程[図12(C)参照]との間に、ウェハ1の裏面1Xを鏡面化する鏡面化処理工程[図12(B)参照]を入れることが考えられる。この鏡面化処理工程は、例えば、砥石13を用いたポリッシング処理工程、薬液を用いたエッチング処理工程などのストレスリリーフ処理工程である。この場合、図13、図14に示すように、鏡面化されたウェハ1の裏面1Xにレーザを照射し、ウェハ1の裏面1Xを彫り込んで凹みとしてマーク6Zを形成することになるが、この場合も、基板にクラックが生じたり、新たに破砕層5ができてしまったりするため、チップ1Aの機械強度が下がってしまう。また、バックグラインド工程で生成された研磨痕4や破砕層5を除去して鏡面化する鏡面化処理工程とレーザマーキング工程とが別工程になってしまうため、生産性が低くなってしまう。さらに、鏡面化処理工程において、例えば薬液を用いた処理を行なうと、コストが高くなってしまう。なお、鏡面化されたウェハ1の裏面1Xには凹凸がないため、ウェハ1を彫り込む以外にマーキングする方法はない。
Further, as shown in FIG. 11, not only removing the polishing marks 4 and the crushed layer 5 but also changing the laser irradiation condition to engrave the
Also, as shown in FIG. 12, a mirroring process for mirroring the
次に、図2(A)に示すように、ウェハ1の外周にフレームリング14を置き、ウェハ1の裏面1X及びフレームリング14にダイシングテープ15を貼り付けて、ウェハ1をフレームリング14に固定した後、図2(B)に示すように、これらを反転させてダイシング装置のテーブル(図示せず)に装着し、表面保護テープ2を剥がす。この工程をマウント工程、表面保護テープ剥がし工程、表面保護テープ剥がし・マウント工程という。
Next, as shown in FIG. 2A, a
次に、図2(C)に示すように、ダイシングブレード16によってウェハ1をダイシングする。これにより、ウェハ1が個片化されて複数のチップ1Aが形成される。この工程をダイシング工程という。
そして、図2(D)に示すように、個片化された複数のチップ1Aは、フレームリング14及びダイシングテープ15に保持された状態で、実装装置(ダイマウント装置)へ搬送され、実装装置で各チップ1Aをピックアップする。この工程をチップピックアップ工程という。そして、ピックアップされた各チップ1Aは、実装基板まで搬送され、実装基板に実装される。この工程をチップ実装工程という。
Next, as shown in FIG. 2C, the
As shown in FIG. 2D, the plurality of separated
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、機械強度を向上させながら、裏面にマーク6を形成することができるという利点がある。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、レーザ処理工程において、レーザスポットLSを走査させるレーザ照射装置7を用いているが、これに限られるものではない。例えば図15に示すように、マスク22を用いてレーザを照射するレーザ照射装置7Xを用いても良い。この場合、レーザ照射装置7Xは、レーザ発振器(レーザ発生装置)20と、ミラー21と、マスク22と、レンズ23とを備え、レーザ発振器20から出射されたレーザは、ミラー21で反射され、マスク22及びレンズ23を通過して、ウェハ1の裏面1Xに対して照射されるようにすれば良い。この場合、レーザはマスク22を介してウェハ1の裏面1Xに照射されるため、マスク22に形成されたマーク6Aが、ウェハ1の裏面1Xにマーク6として転写されることになる。
Therefore, according to the semiconductor device and the manufacturing method thereof according to the present embodiment, there is an advantage that the
Note that the present invention is not limited to the configurations described in the above-described embodiments and modifications, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above-described embodiment, the
ここでは、マスク22は、マーク6Aがレーザを遮り、それ以外の領域がレーザを通過させるようになっている。つまり、マスク22は、マーク6Aが遮光領域になっており、それ以外の領域が透過領域になっている。
そして、このような構成を備えるレーザ照射装置7Xを用いて、ウェハ1の裏面1Xのマーク6を形成する部分にレーザが照射されずに、マーク6を形成する部分以外の領域にレーザが照射されるように、マスク22を介してレーザを照射する。これにより、ウェハ1の裏面1Xのマーク6を形成する部分、即ち、研磨痕4及び破砕層5を残す部分にレーザを照射しないで、マーク6を形成する部分以外の領域にレーザを照射することができる。
Here, the
Then, using the
このようにマスク22を用いてレーザを照射するレーザ照射装置7Xでは、マスク22が必要であるが、ウェハ1の裏面1Xに対して一括でレーザを照射することができるため、処理時間は短くすることができる。
また、上述の実施形態では、ダイシング工程の前にレーザ処理工程を行なうようにしているが、これに限られるものではない。例えば、ダイシング工程の後にレーザ処理工程を行なうようにしても良い。つまり、ダイシング工程の後であってチップピックアップ工程の前に、レーザ処理工程を行なうようにしても良い。この場合、ウェハ単位で、即ち、1つのウェハ1を個片化した複数のチップ1Aに対してレーザを照射する処理を行なうことになる。また、チップピックアップ工程の後、各チップ1Aを実装基板まで搬送する途中で、レーザ処理工程を行なうようにしても良い。この場合、チップ単位で、即ち、各チップ1Aに対してレーザを照射する処理を行なうことになる。
Thus, in the
In the above-described embodiment, the laser processing step is performed before the dicing step. However, the present invention is not limited to this. For example, a laser processing step may be performed after the dicing step. That is, the laser processing step may be performed after the dicing step and before the chip pickup step. In this case, a process of irradiating a laser to a plurality of
1 ウェハ
1A 半導体チップ
1X 半導体基板の裏面、ウェハの裏面、チップの裏面
2 表面保護テープ
3 砥石
4 研磨痕
5 破砕層
6、6A、6X、6Y、6Z マーク
7、7X レーザ照射装置
8 レーザ発振器
9 シャッタ
10 X方向ガルバノミラー
11 Y方向ガルバノミラー
12 レンズ
13 砥石
14 フレームリング
15 ダイシングテープ
16 ダイシングブレード
20 レーザ発振器
21 ミラー
22 マスク
23 レンズ
A 中央領域(マークエリア)
LS レーザスポット
DESCRIPTION OF
LS laser spot
Claims (4)
前記半導体基板の裏面の前記マークが形成されている部分以外の領域の研磨痕及び破砕層が除去されていることを特徴とする半導体装置。 Provided with marks formed by polishing marks and crushed layers on the backside of the semiconductor substrate,
A semiconductor device, wherein a polishing mark and a crushed layer in a region other than a portion where the mark is formed on the back surface of the semiconductor substrate are removed.
前記半導体基板の裏面のマークを形成する部分以外の領域にレーザを照射して研磨痕及び破砕層を除去し、残っている研磨痕及び破砕層によってマークを形成することを特徴とする半導体装置の製造方法。 Polish the backside of the semiconductor substrate,
A semiconductor device characterized in that a region other than a portion for forming a mark on the back surface of the semiconductor substrate is irradiated with a laser to remove a polishing mark and a crushed layer, and a mark is formed by the remaining polishing mark and a crushed layer. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092875A JP5808935B2 (en) | 2011-04-19 | 2011-04-19 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092875A JP5808935B2 (en) | 2011-04-19 | 2011-04-19 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227322A true JP2012227322A (en) | 2012-11-15 |
JP5808935B2 JP5808935B2 (en) | 2015-11-10 |
Family
ID=47277156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011092875A Expired - Fee Related JP5808935B2 (en) | 2011-04-19 | 2011-04-19 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5808935B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002205178A (en) * | 2000-12-28 | 2002-07-23 | Hitachi Constr Mach Co Ltd | Laser marking method |
-
2011
- 2011-04-19 JP JP2011092875A patent/JP5808935B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002205178A (en) * | 2000-12-28 | 2002-07-23 | Hitachi Constr Mach Co Ltd | Laser marking method |
Also Published As
Publication number | Publication date |
---|---|
JP5808935B2 (en) | 2015-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100565392B1 (en) | Manufacturing method of semiconductor device and menufacturing device of the same | |
JP5710133B2 (en) | How to divide work | |
JP6101468B2 (en) | Wafer processing method | |
JP6305853B2 (en) | Wafer processing method | |
JPWO2004100240A1 (en) | Method and apparatus for dividing plate-like member | |
JP2015032771A (en) | Method of manufacturing wafer | |
KR100736347B1 (en) | Method of making semiconductor device that has improved structural strength | |
JP2011091293A (en) | Method for processing wafer | |
TW201415547A (en) | Wafer processing method | |
KR20200019566A (en) | Semiconductor substrate processing method | |
JP2020038870A (en) | Method of processing wafer | |
JP2010161107A (en) | Method of manufacturing semiconductor device | |
JP2014099522A (en) | Processing method of tabular object | |
JP4565977B2 (en) | Film peeling method and film peeling apparatus | |
JP6305867B2 (en) | Wafer processing method | |
JP5808935B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2015037172A (en) | Wafer processing method | |
JP2014013807A (en) | Wafer processing method | |
US20150255288A1 (en) | Plate-like object processing method | |
JP2013157450A (en) | Method for manufacturing semiconductor device | |
JP2011171382A (en) | Dividing method | |
JP7210292B2 (en) | Wafer generation method | |
JP6957091B2 (en) | Wafer processing method | |
JP2013035038A (en) | Semiconductor chip and method for manufacturing the same | |
JP6847530B2 (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5808935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |