JP2012220789A - ハッシュ関数演算装置及び演算プログラム - Google Patents

ハッシュ関数演算装置及び演算プログラム Download PDF

Info

Publication number
JP2012220789A
JP2012220789A JP2011087690A JP2011087690A JP2012220789A JP 2012220789 A JP2012220789 A JP 2012220789A JP 2011087690 A JP2011087690 A JP 2011087690A JP 2011087690 A JP2011087690 A JP 2011087690A JP 2012220789 A JP2012220789 A JP 2012220789A
Authority
JP
Japan
Prior art keywords
bit
calculation
hash
program
executing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011087690A
Other languages
English (en)
Other versions
JP5433621B2 (ja
Inventor
Shingo Abe
真吾 阿部
Masanobu Koike
正修 小池
Yoshihiro Fujii
吉弘 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Digital Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Solutions Corp filed Critical Toshiba Corp
Priority to JP2011087690A priority Critical patent/JP5433621B2/ja
Publication of JP2012220789A publication Critical patent/JP2012220789A/ja
Application granted granted Critical
Publication of JP5433621B2 publication Critical patent/JP5433621B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 32ビットCPU及び64ビットCPUのいずれに利用されても互いに同一のハッシュ値を算出でき、ソースコードの共通化を実現できる。
【解決手段】 前記ハッシュ関数演算装置においては、CPU環境判定手段が、CPU環境が32ビットCPU環境であるか又は64ビットCPU環境であるかを判定し、この判定結果が64ビットCPU環境である旨を示すと、前記演算プログラムに記述された圧縮関数の演算の初期値及び定数をデータ記憶領域の上位32ビットに書込む。前記ハッシュ関数演算装置においては、当該生成されたメッセージブロックをデータ記憶領域の上位32ビットに書込む。左ローテーション演算実行手段は、左シフト演算実行手段、右シフト演算実行手段、論理和演算実行手段及びマスク処理手段を備え、圧縮関数の変数xに対してのローテーション基数32のnビット左ローテーション演算処理を実行する。
【選択図】図1

Description

本発明の実施形態は、ハッシュ関数演算装置及び演算プログラムに関する。
一般に、ハッシュ関数は、ネットワークを介して通信されるデータの書換えを検出するために用いられ、通信されるデータからハッシュ値と呼ばれる固定長のデータを生成する関数である。この種のハッシュ関数は、ハッシュ値から元のデータが特定されない旨の一方向性の性質をもっている。このようなハッシュ関数には、例えば、SHA−256、SHA−512、BLAKE−256及びBLAKE−512等のアルゴリズムが存在し、ハッシュ値は通信されるデータとハッシュ関数のアルゴリズムとに基づいて生成される。
ユーザは、ハッシュ関数を含む演算プログラムをパーソナルコンピュータ(personal computer)等にインストールし、この演算プログラムをパーソナルコンピュータ内のCPU(central processing unit)で実行することによって、データの書換え等を検出可能としている。
一方、現行のパーソナルコンピュータに搭載されるCPUは、32ビットCPUまたは64ビットCPUのいずれかであり、32ビットCPUと64ビットCPUとでは処理可能なデータのビット幅が異なっている。このため、ハッシュ関数のアルゴリズムを含む演算プログラムを管理する管理者は、ハッシュ関数の同じアルゴリズムであっても、32ビットCPU用の演算プログラムと、64ビットCPU用の演算プログラムとを別々に用意する必要がある。例えば、BLAKE−256では、32ビット幅のワード長で計算を行うためのソースコードが実装されており、BLAKE−512では、64ビット幅のワード長で計算を行うためのソースコードが実装されている。同様に、SHA−256では、32ビット幅のワード長で計算を行うためのソースコードが実装されており、SHA−512では、64ビット幅のワード長で計算を行うためのソースコードが実装されている。
特開2004−53716号公報
Jean-Philippe Aumasson, Luca Henzen, Willi Meier, Raphael C.-W.Phan, "SHA-3 proposal BLAKE", version1.3 December 16, 2010, pages 1-79, <URL: http://www.131002.net/blake/blake.pdf>. "Federal Information Processing Standards Publication 180-2", August 1, 2002, pages 1-71, <URL: http://csrc.nist.gov/publications/fips/fips180-2/fips180-2.pdf>.
しかしながら、ハッシュ関数の同じアルゴリズムに対し、32ビットCPU用の演算プログラムと64ビットCPU用の演算プログラムとを別々に用意して二重管理することは、通常は特に問題はないが、本発明者の検討によれば、演算プログラムのソースコードのメンテナンス性を低下させる不都合がある。
また、この不都合を解消する観点から、本発明者により、64ビットCPUが32ビットCPU用の既存の演算プログラムを実行することにより、ハッシュ関数のアルゴリズムを含む演算プログラムのソースコードの共通化を図る方式を考察してみる。
しかしながら、この方式は、32ビットCPUと64ビットCPUとにおけるローテーション演算処理やパティング処理が異なるため、同一のデータから互いに異なるハッシュ値を算出してしまい、ソースコードの共通化を実現できないといった不都合がある。
本発明が解決しようとする課題は、32ビットCPU及び64ビットCPUのいずれに利用されても互いに同一のハッシュ値を算出でき、ソースコードの共通化を実現し得るハッシュ関数演算装置及び演算プログラムを提供することを目的とする。
実施形態のハッシュ関数演算装置は、BLAKE−256に規定された圧縮関数の演算を含むハッシュ演算によってハッシュ値を算出する。
前記ハッシュ関数演算装置においては、プログラム記憶手段が、前記ハッシュ演算を示す演算プログラムを記憶する。
前記ハッシュ関数演算装置においては、揮発性メモリが、複数の32ビット幅または64ビット幅のデータ記憶領域を有して、初期値、定数、メッセージブロック及び処理過程のデータを記憶する。
前記ハッシュ関数演算装置においては、不揮発性メモリが、メッセージデータ及びハッシュ値を記憶する。
前記ハッシュ関数演算装置においては、CPU環境判定手段が、前記ハッシュ演算を実行する前に、CPU環境が32ビットCPU環境であるか又は64ビットCPU環境であるかを判定する。
前記ハッシュ関数演算装置においては、前記CPU環境判定手段による判定結果が64ビットCPUである旨を示すと、前記演算プログラムに記述された圧縮関数の演算の初期値及び定数を前記64ビット幅のデータ記憶領域の上位32ビットに書込む。
前記ハッシュ関数演算装置においては、前記記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割した前記メッセージブロックを生成し、当該生成されたメッセージブロックを前記64ビット幅のデータ記憶領域の上位32ビットに書込む。
前記ハッシュ関数演算装置においては、前記記憶された初期値、定数及びメッセージブロックに基づいて、前記演算プログラムに記述されたハッシュ演算を実行する。
前記ハッシュ関数演算装置においては、左ローテーション演算実行手段が、前記実行中のハッシュ演算における前記圧縮関数の演算において、当該圧縮関数の変数xに対してのローテーション基数32のnビット左ローテーション演算処理(x<<<n)を実行する(但し、変数xは、BLAKE−256に規定された変数d,bの処理過程のデータを表す)。
前記ハッシュ関数演算装置においては、前記左ローテーション演算実行手段の実行結果を用いて前記圧縮関数の演算を含むハッシュ演算を更に実行することにより算出されたハッシュ値を前記不揮発性メモリに書込む。
ここで、前記左ローテーション演算実行手段は、左シフト演算実行手段、右シフト演算実行手段、論理和演算実行手段及びマスク処理手段を備えている。
前記左シフト演算実行手段は、前記変数xのnビット左シフト演算処理(x<<n)を実行する。
前記右シフト演算実行手段は、前記変数xの(32−n)ビット右シフト演算処理(x>>(32−n))を実行する。
前記論理和演算実行手段は、前記左シフト演算実行手段の実行結果と前記右シフト演算実行手段の実行結果との論理和演算を実行する。
前記マスク処理手段は、前記論理和演算実行手段の実行結果の下位32ビットをゼロ値でマスクする処理により、前記nビット左ローテーション演算処理(x<<<n)の実行結果を得る。
第1の実施形態に係るハッシュ関数演算装置の構成の一例を示す機能ブロック図である。 同実施形態におけるハッシュ関数演算装置の動作の一例を示すフローチャートである。 同実施形態における揮発性メモリ内の64ビット幅のデータ記憶領域に記憶されたデータの一例を示す模式図である。 同実施形態におけるパティング処理の一例を示す模式図である。 同実施形態におけるローテーション演算処理の一例を示す模式図である。 同実施形態におけるマスク処理の一例を示す模式図である。 第2の実施形態に係るハッシュ関数演算装置の構成の一例を示す機能ブロック図である。 同実施形態におけるハッシュ関数演算装置の動作の一例を示すフローチャートである。 同実施形態における揮発性メモリ内の64ビット幅のデータ記憶領域に記憶されたデータの一例を示す模式図である。 同実施形態におけるパティング処理の一例を示す模式図である。 同実施形態におけるローテーション演算処理の一例を示す模式図である。 同実施形態におけるマスク処理の一例を示す模式図である。
以下、各実施形態について図面を参照して説明する。なお、以下のハッシュ関数演算装置は、ハードウェア構成、又はハードウェア資源とソフトウェアとの組合せ構成のいずれでも実施可能となっている。組合せ構成のソフトウェアとしては、予めネットワーク又は記憶媒体からコンピュータにインストールされ、ハッシュ関数演算装置の機能を当該コンピュータに実現させるための演算プログラムが用いられる。
(第1の実施形態)
図1は、第1の実施形態に係るハッシュ関数演算装置の構成の一例を示す機能ブロック図である。ハッシュ関数演算装置10は、プログラム記憶部101、揮発性メモリ102、不揮発性メモリ103、CPU104及び演算部105を備えている。
ここで、プログラム記憶部101は、CPU104から読出可能な記憶装置であり、例えばROM(リードオンリーメモリ)であって、BLAKE−256に規定された圧縮関数の演算を含むハッシュ演算を示す演算プログラムを記憶している。なお、プログラム記憶部101は、演算プログラムを外部からインストールして保持する構成でもよい。
揮発性メモリ102は、CPU104から読出/書込可能な記憶装置であり、例えばRAM(ランダムアクセスメモリ)であって、初期値、定数、メッセージブロック、計算に必要なデータ及び計算途中のデータ等を記憶している。なお、揮発性メモリ102は、複数の32ビット幅または64ビット幅のデータ記憶領域を有しており、このデータ記憶領域内に計算に必要なデータ等を適宜格納している。また、初期値の語は、「初期ベクトル」としてもよい。
不揮発性メモリ103は、CPU104から読出/書込可能な記憶装置であり、例えばEEPROM(電気的に書換え可能なROM)であって、メッセージデータ及びハッシュ値等を記憶している。なお、メッセージデータは、CPU104によってメッセージ長が512ビットの倍数となるようなパティング処理が実行された後に、16個の32ビット長のメッセージブロックに分割され、これらメッセージブロックは揮発性メモリ102に記憶される。
また、不揮発性メモリ103は、揮発性メモリ102と同様に、複数の32ビット幅または64ビット幅のデータ記憶領域を有しており、このデータ記憶領域内に計算結果等を適宜記憶している。
CPU104は、プログラム記憶部101に記憶された演算プログラムを読出し、この演算プログラムを実行する。また、CPU104は、揮発性メモリ102及び不揮発性メモリ103に記憶されたデータの読出/書込処理を実行する。具体的には、以下の各機能(f104-1)〜(f104-4)をもっている。
(f104-1) ハッシュ演算を実行する前に、CPU環境が32ビットCPU環境であるか又は64ビットCPU環境であるかを判定するCPU環境判定機能。
(f104-2) CPU環境判定機能による判定結果が64ビットCPUである旨を示すと、プログラム記憶部101に記憶された演算プログラムに記述された圧縮関数の演算の初期値及び定数を揮発性メモリ102内の64ビット幅のデータ記憶領域の上位32ビットに書込む機能。
(f104-3) 不揮発性メモリ103に記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割したメッセージブロックを生成し、当該生成されたメッセージブロックを揮発性メモリ102内の64ビット幅のデータ記憶領域の上位32ビットに書込む機能。
(f104-4) 揮発性メモリ102に書込まれた初期値、定数及びメッセージブロックに基づいて、演算プログラムに記述されたハッシュ演算を実行する機能。
なお、CPU環境判定機能による判定結果が32ビットCPUである旨を示すとき、CPU104は、演算プログラムに記述された圧縮関数の演算の初期値及び定数を揮発性メモリ102内の32ビット幅のデータ記憶領域に書込む処理と、記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割したメッセージブロックを生成し、当該生成されたメッセージブロックを揮発性メモリ102内の32ビット幅のデータ記憶領域に書込む処理といった非特許文献1に示される処理と同一の処理を実行するため、ここでは詳細な説明を省略する。
演算部105は、CPU104によって実行中のハッシュ演算における圧縮関数の演算を実行する。具体的には、例えば、以下の各機能(f105-1)〜(f105-2)をもっている。
(f105-1) CPU104によって実行中のハッシュ演算における圧縮関数の演算において、当該圧縮関数の変数xに対してのローテーション基数32のnビット左ローテーション演算処理(x<<<n)を実行する左ローテーション演算実行機能(但し、変数xは、BLAKE−256に規定された変数d,bの処理過程のデータを表す)。
(f105-2) 左ローテーション演算実行機能の実行結果を用いて圧縮関数の演算を含むハッシュ演算を更に実行することにより算出されたハッシュ値を不揮発性メモリ103内の64ビット幅のデータ記憶領域の上位32ビットに書込む機能。
ここで、左ローテーション演算実行機能(f105-1)は、例えば、以下の各機能(f105-1-1)〜(f105-1-4)をもっている。
(f105-1-1) 変数xのnビット左シフト演算処理(x<<n)を実行する左シフト演算実行機能。
(f105-1-2) 変数xの(32−n)ビット右シフト演算処理(x>>(32−n))を実行する右シフト演算実行機能。
(f105-1-3) 左シフト演算実行機能の実行結果と右シフト演算実行機能の実行結果との論理和演算を実行する論理和演算実行機能。
(f105-1-4) 論理和演算実行機能の実行結果の下位32ビットをゼロ値でマスクする処理により、nビット左ローテーション演算処理(x<<<n)の実行結果を得るマスク処理機能。
次に、以上のように構成されたハッシュ関数演算装置の動作について、図2のフローチャートと、図3〜図6の模式図とを参照しながら説明する。但し、CPU104が64ビットCPUであると仮定する。
始めに、CPU104は、プログラム記憶部101に記憶された演算プログラムを読出し、図3に示すように、当該読出された演算プログラムに記述された初期値IV〜IV及び定数c〜c15を揮発性メモリ102内の複数の64ビット幅のデータ記憶領域の上位32ビットにそれぞれ書込む(ステップS1)。なお、初期値IV〜IV及び定数c〜c15の具体的な値については、非特許文献1を参照されたい。
続いて、CPU104は、当該読出された演算プログラムに記述された定数ν〜ν15を、ステップS1と同様に、揮発性メモリ102内の64ビット幅データ記憶領域の上位32ビットにそれぞれ書込む(ステップS2)。なお、定数ν〜ν15の具体的な値については、非特許文献1を参照されたい。
次に、CPU104は、当該読出された演算プログラムに記述された変数σと圧縮関数Gとの対応情報を揮発性メモリ102に書込む(ステップS3)。なお、変数σと圧縮関数Gとの対応情報についての詳細は、非特許文献1を参照されたい。
続いて、CPU104は、不揮発性メモリ103に記憶されたメッセージデータを読出し、図4aに示すように、当該読出されたメッセージデータのうちの512ビット長のメッセージデータを16個に分割したメッセージブロックm〜m15を生成し、図4bに示すように、当該生成されたメッセージブロックm〜m15を揮発性メモリ102内の64ビット幅データ記憶領域の上位32ビットにそれぞれ書込む(ステップS4)。
次に、演算部105は、以下の式(1)に示す演算処理を実行する(ステップS5)。
a←a+b+(mσr(2i)(+)cσr(2i+1)) 式(1)
なお、式(1)に示す演算処理の出力“a”は、揮発性メモリ102内の64ビット幅のデータ記憶領域の上位32ビットに記憶される。また、以下に示す演算処理の出力についても、揮発性メモリ102内の64ビット幅データ記憶領域の上位32ビットに適宜記憶されるものとする。
なお、iは圧縮関数Gの識別番号を示し、0〜7のいずれかの値を示す。また、a〜dは変数であり、揮発性メモリ102に記憶されたν〜ν15のいずれかを示す。更に、rはラウンド数を示し、0〜15のいずれかの値を示す。
また、式(1)において用いられた記号“(+)”は排他的論理和のXORを示し、記号“←”は右辺を左辺に代入することを示している。
ここで、識別番号i及びラウンド数rが共に0を示すと仮定した場合の演算処理について説明する。識別番号i及びラウンド数rが0を示すと仮定すると、演算部105は、以下の式(1)´に示す演算処理を実行する。
ν←ν+ν+(m(+)c) 式(1)´
なお、演算部105は、式(1)´に示す演算処理を実行するために、定数c、定数ν,ν、及びメッセージブロックmを揮発性メモリ102から読出し、演算処理を実行する。
以下に示す演算処理についても、演算部105は、演算処理を実行するために必要となる値を揮発性メモリ102から適宜読出し、演算処理を実行する。
続いて、演算部105は、以下の式(2)に示す演算処理を実行する(ステップS6)。
d←(d(+)a)<<<16 式(2)
なお、CPU104が64ビットCPUであると、演算部105は、図5に示すように、式(2)に示したローテーション演算の一部を以下の式(3)に基づいて実行する。
x<<<n=x<<n‖x>>(32−n) 式(3)
すなわち、演算部105は、以下の式(4)に示すように、ローテーション演算処理の一部を実行する。
(d(+)a)<<<16=(d(+)a)<<16‖(d(+)a)>>(32−16) 式(4)
なお、式(3)に用いられた記号“<<<”は左方向にローテーションすることを示し、記号“<<”は左側にシフトすることを示し、記号“>>”は右側にシフトすることを示している。例えば、“x<<n”は、変数xをnビット左側にシフトすることを示している。また、記号“‖”は論理和のORを示している。記号“=”は、左辺が右辺の結果にステップS7のマスク処理を施して得られることから、厳密にはイコールとは言えないが、近似的にイコールである両辺の関係を表している。
次に、演算部105は、図6に示すように、ステップS6において出力された“d”が記憶されている揮発性メモリ102内の64ビット幅のデータ記憶領域の下位32ビットを0でマスクする(ステップS7)。これにより、ステップS7の実行結果の上位32ビットデータが、変数(d(+)a)に対するローテーション基数32の16ビット左ローテーション演算処理の実行結果として得られる。
続いて、演算部105は、以下の式(5)に示す演算処理を実行する(ステップS8)。
c←c+d 式(5)
次に、演算部105は、ステップS6と同様に、以下の式(6)に示すローテーション演算処理の一部を式(3)に基づいて実行する(ステップS9)。
b←(b(+)c)<<<12 式(6)
続いて、演算部105は、ステップS7と同様に、ステップS9において出力された“b”が記憶されているデータ記憶領域の下位32ビットを0でマスクする(ステップS10)。これにより、ステップS10の実行結果の上位32ビットデータが、変数(b(+)c)に対するローテーション基数32の12ビット左ローテーション演算処理の実行結果として得られる。
次に、演算部105は、以下の式(7)に示す演算処理を実行する(ステップS11)。
a←a+b+(mσr(2i+1)(+)cσr(2i)) 式(7)
続いて、演算部105は、ステップS6と同様に、以下の式(8)に示すローテーション演算処理の一部を式(3)に基づいて実行する(ステップS12)。
d←(d(+)a)<<<8 式(8)
次に、演算部105は、ステップS7と同様に、ステップS12において出力された“d”が記憶されているデータ記憶領域の下位32ビットを0でマスクする(ステップS13)。
続いて、演算部105は、以下の式(9)に示す演算処理を実行する(ステップS14)。
c←c+d 式(9)
次に、演算部105は、ステップS6と同様に、以下の式(10)に示すローテーション演算処理の一部を式(3)に基づいて実行する(ステップS15)。
b←(b(+)c)<<<7 式(10)
続いて、演算部105は、ステップS7と同様に、ステップS15において出力された“b”が記憶されているデータ記憶領域の下位32ビットを0でマスクし、ハッシュ値を算出する(ステップS16)。
しかる後に、演算部105は、当該算出されたハッシュ値を不揮発性メモリ103内の64ビット幅のデータ記憶領域の上位32ビットに書込む(ステップS17)。
なお、全ての識別番号i及びラウンド数rについての演算処理が終了するまで、ステップS5〜ステップS17の処理は繰り返し実行される。例えば、識別番号i及びラウンド数rが共に0を示す場合の演算処理が終了すると、識別番号iが0を示し、ラウンド数rが1を示す場合の演算処理が再度実行される。
なお、CPU104が32ビットCPUである場合の動作については、非特許文献1に示される動作と同一であるため、非特許文献1を参照されたい。
以上説明した第1の実施形態によれば、計算に必要なデータを64ビット幅のデータ記憶領域の上位32ビットに書込むCPU104と、演算プログラムに含まれるローテーション基数32のnビット左ローテーション演算処理を式(3)と下位32ビットのマスク処理とにより実行する演算部105とを備えた構成により、CPU環境が64ビットCPUであってもBLAKE−256に規定されたハッシュ演算を実行することが可能となり、演算プログラムのソースコードを共通化することができる。
また、第1の実施形態によれば、左ローテーション演算処理を下位32ビットのマスク処理により実行する構成により、圧縮関数の演算におけるマスク処理を4回で済ませることができる(ステップS7,S10,S13,S16の4回)。一方、左ローテーション演算処理を上位32ビットのマスク処理により実行する場合、本発明者の検討によれば、圧縮関数の演算におけるマスク処理が8回必要となる。従って、第1の実施形態によれば、左ローテーション演算処理を上位32ビットのマスク処理により実行する場合に比べ、圧縮関数の演算におけるマスク処理を4回減らすことができる。
(第2の実施形態)
図7は、第2の実施形態に係るハッシュ関数演算装置の構成の一例を示す機能ブロック図である。ハッシュ関数演算装置20は、プログラム記憶部201、揮発性メモリ202、不揮発性メモリ203、CPU204及び演算部205を備えている。
ここで、プログラム記憶部201は、CPU204から読出可能な記憶装置であり、例えばROM(リードオンリーメモリ)であって、SHA−256に規定されたハッシュ演算を示す演算プログラムを記憶している。なお、プログラム記憶部201は、プログラムを外部からインストールして保持する構成でもよい。
揮発性メモリ202は、CPU204から読出/書込可能な記憶装置であり、例えばRAM(ランダムアクセスメモリ)であって、初期値、定数、メッセージブロック、計算に必要なデータ及び計算途中のデータ等を記憶している。なお、揮発性メモリ202は、複数の32ビット幅または64ビット幅のデータ記憶領域を有しており、このデータ記憶領域内に計算に必要なデータ等を適宜格納している。また、初期値の語は、「初期ベクトル」又は「初期ハッシュ値(the initial hash value)」としてもよい。
不揮発性メモリ203は、CPU204から読出/書込可能な記憶装置であり、例えばEEPROM(電気的に書換え可能なROM)であって、メッセージデータ及びハッシュ値等を記憶している。なお、メッセージデータは、CPU204によってメッセージ長が512ビットの倍数となるようなパティング処理が実行された後に、16個の32ビット長のメッセージブロックに分割され、これらメッセージブロックは揮発性メモリ202に記憶される。
また、不揮発性メモリ203は、揮発性メモリ202と同様に、複数の32ビット幅または64ビット幅のデータ記憶領域を有しており、このデータ記憶領域内に計算結果等を適宜記憶している。
CPU204は、プログラム記憶部201に記憶された演算プログラムを読出し、この演算プログラムを実行する。また、CPU204は、揮発性メモリ202及び不揮発性メモリ203に記憶されたデータの読出/書込処理を実行する。具体的には、以下の各機能(f204-1)〜(f204-4)をもっている。
(f204-1) ハッシュ演算を実行する前に、CPU環境が32ビットCPU環境であるか又は64ビットCPU環境であるかを判定するCPU環境判定機能。
(f204-2) CPU環境判定機能による判定結果が64ビットCPUである旨を示すと、プログラム記憶部201に演算プログラムに記述されたハッシュ演算の初期値及び定数を揮発性メモリ202内の64ビット幅のデータ記憶領域の下位32ビットに書込む機能。
(f204-3) 不揮発性メモリ203に記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割したメッセージブロックを生成し、当該生成されたメッセージブロックを揮発性メモリ202内の64ビット幅のデータ記憶領域の下位32ビットに書込む機能。
(f204-4) 揮発性メモリ202に書込まれた初期値、定数及びメッセージブロックに基づいて、プログラム記憶部201から読出された演算プログラムを実行する機能。
なお、CPU環境判定機能による判定結果が32ビットCPUである旨を示すとき、CPU204は、演算プログラムに記述されたハッシュ演算の初期値及び定数を揮発性メモリ202内の32ビット幅のデータ記憶領域に書込む処理と、記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割したメッセージブロックを生成し、当該生成されたメッセージブロックを揮発性メモリ202内の32ビット幅のデータ記憶領域に書込む処理といった非特許文献2に示される処理と同一の処理を実行するため、ここでは詳細な説明を省略する。
演算部205は、CPU204によって実行中のハッシュ演算におけるローテーション等の演算を実行する。具体的には、例えば、以下の各機能(f205-1)〜(f205-2)をもっている。
(f205-1) CPU204によって実行中のハッシュ演算における変数xに対してのローテーション基数32の右ローテーション演算処理(x>>>n)を実行する右ローテーション演算機能(但し、変数xは、SHA−256に規定された変数T1,T2の処理過程のデータを表す)。
(f205-2) 右ローテーション演算実行機能の実行結果を用いてハッシュ演算を更に実行することにより算出されたハッシュ値を不揮発性メモリ203内の64ビット幅のデータ記憶領域の下位32ビットに書込む機能。
ここで、右ローテーション演算実行機能(f205-1)は、例えば、以下の各機能(f205-1-1)〜(f205-1-4)をもっている。
(f205-1-1) 変数xのnビット右シフト演算処理(x>>n)を実行する右シフト演算実行機能。
(f205-1-2) 変数xの(32−n)ビット左シフト演算処理(x<<(32−n))を実行する左シフト演算実行機能。
(f205-1-3) 右シフト演算実行機能の実行結果と左シフト演算実行機能の実行結果との論理和演算を実行する論理和演算実行機能。
(f205-1-4) 論理和演算実行機能の実行結果の上位32ビットをゼロ値でマスクする処理により、nビット右ローテーション演算処理(x>>>n)の実行結果を得るマスク処理機能。
次に、以上のように構成されたハッシュ関数演算装置の動作について、図8のフローチャートと、図9〜図12の模式図とを参照しながら説明する。但し、CPU204が64ビットCPUであると仮定する。
始めに、CPU204は、プログラム記憶部201に記憶された演算プログラムを読出し、図9に示すように、当該読出された演算プログラムに記述された初期値H (0)〜H (0)及び定数K (256)〜K63 (256)を揮発性メモリ202内の複数の64ビット幅のデータ記憶領域の下位32ビットにそれぞれ書込む(ステップS21)。なお、初期値H (0)〜H (0)及び定数K (256)〜K63 (256)の具体的な値については、非特許文献2を参照されたい。
続いて、CPU204は、不揮発性メモリ203に記憶されたメッセージデータを読出し、図10aに示すように、当該読出されたメッセージデータのうちの512ビット長のメッセージデータを16個に分割したメッセージブロックM (i)〜M15 (i)を生成し、図10bに示すように、当該生成されたメッセージブロックM (i)〜M15 (i)を揮発性メモリ202内の64ビット幅データ記憶領域の下位32ビットにそれぞれ書込む(ステップS22)。
次に、演算部205は、以下の式(11)に示すローテーション演算処理を実行する(ステップS23)。
=h+Σ {256}(e)+Ch(e,f,g)+K {256}+W 式(11)
なお、式(11)に示すローテーション演算処理の出力“T”は、揮発性メモリ202内の64ビット幅のデータ記憶領域の下位32ビットに記憶される。また、以下に示す演算処理の出力についても、揮発性メモリ202内の64ビット幅データ記憶領域の下位32ビットに適宜記憶されるものとする。
なお、Wはメッセージスケジュールを示し、tはメッセージスケジュールW及び定数Kの識別番号を示している。また、a〜hは変数であり、揮発性メモリ202に記憶された初期値H (0)〜H (0)のいずれかを示している。更に、Σ {256}(e)及びCh(e,f,g)は論理関数を示している。なお、メッセージスケジュールW、論理関数Σ {256}(e)及びCh(e,f,g)、及び後述する論理関数についての詳細は、非特許文献2を参照されたい。
また、演算部205は、演算処理を実行するために必要となる値を揮発性メモリ202から適宜読出し、演算処理を実行する。
なお、CPU204が64ビットCPUであると、演算部205は、図11に示すように、式(11)に示したローテーション演算の一部を以下の式(12)に基づいて実行する。
x>>>n=x<<n‖x>>(32−n) 式(12)
続いて、演算部205は、図12に示すように、ステップS23において出力された“T”が記憶されている揮発性メモリ202内の64ビット幅のデータ記憶領域の上位32ビットを0でマスクする(ステップS24)。これにより、ステップS24の実行結果の下位32ビットデータが、変数T1の途中経過のデータに対するローテーション基数32のnビット右ローテーション演算処理の実行結果として得られる。
次に、演算部205は、ステップS23と同様に、以下の式(13)に示すローテーション演算処理を式(12)に基づいて実行する(ステップS25)。
=Σ {256}(a)+Maj(a,b,c) 式(13)
なお、Σ {256}(a)及びMaj(a,b,c)は論理関数を示している。
続いて、演算部205は、ステップS24と同様に、ステップS25において出力された“T”が記憶されているデータ記憶領域の上位32ビットを0でマスクする(ステップS26)。これにより、ステップS26の実行結果の下位32ビットデータが、変数T2の途中経過のデータに対するローテーション基数32のnビット右ローテーション演算処理の実行結果として得られる。
次に、演算部205は、以下の式(14)に示す演算処理を実行する(ステップS27)。
h=g 式(14)
続いて、演算部205は、以下の式(15)に示す演算処理を実行する(ステップS28)。
g=f 式(15)
次に、演算部205は、以下の式(16)に示す演算処理を実行する(ステップS29)。
f=e 式(16)
続いて、演算部205は、ステップS23と同様に、以下の式(17)に示すローテーション演算処理を式(12)に基づいて実行する(ステップS30)。
e=d+T 式(17)
次に、演算部205は、ステップS24と同様に、ステップS30において出力された“e”が記憶されているデータ記憶領域の上位32ビットを0でマスクする(ステップS31)。
続いて、演算部205は、以下の式(18)に示す演算処理を実行する(ステップS32)。
d=c 式(18)
次に、演算部205は、以下の式(19)に示す演算処理を実行する(ステップS33)。
c=b 式(19)
続いて、演算部205は、以下の式(20)に示す演算処理を実行する(ステップS34)。
b=a 式(20)
次に、演算部205は、ステップS23と同様に、以下の式(21)に示すローテーション演算処理を式(12)に基づいて実行する(ステップS35)。
a=T+T 式(21)
続いて、演算部205は、ステップS24と同様に、ステップS35において出力された“a”が記憶されているデータ記憶領域の上位32ビットを0でマスクし、ハッシュ値を算出する(ステップS36)。
次に、CPU204は、ステップS21〜ステップS36の処理が識別番号tを63として実行されたか否かを判定し、この判定結果が実行されていない旨を示す場合には、識別番号tをt+1とした後に、ステップS21〜ステップS36の処理を繰り返し実行するように制御する(ステップS37)。なお、ステップS37において、ステップS21〜ステップS36の処理が識別番号tを63として実行された旨を示す場合には、ステップS38の処理に進む。
しかる後に、演算部205は、当該算出されたハッシュ値を不揮発性メモリ203内の64ビット幅のデータ記憶領域の下位32ビットにそれぞれ書込む(ステップS38)。
なお、CPU204が32ビットCPUである場合の動作については、非特許文献2に示される動作と同一であるため、非特許文献2を参照されたい。
以上説明した第2の実施形態によれば、計算に必要なデータを64ビット幅のデータ記憶領域の下位32ビットに書込むCPU204と、演算プログラムに含まれるローテーション基数32のnビット右ローテーション演算処理を式(12)と上位32ビットのマスク処理とにより実行する演算部205とを備えた構成により、CPU環境が64ビットCPUであってもSHA−256に規定されたハッシュ演算を実行することが可能となり、演算プログラムのソースコードを共通化することができる。
また、本発明者の検討によれば、第2の実施形態における右ローテーション演算処理を上位32ビットのマスク処理により実行する構成により、右ローテーション演算処理を下位32ビットのマスク処理により実行する場合に比べ、シフト処理を6回減らすことができる。
以上説明した少なくともひとつの実施形態によれば、計算に必要なデータを64ビット幅のデータ記憶領域の上位または下位32ビットに書込む機能と、式(3)または式(12)に基づいてローテーション演算処理の一部を実行し、ローテーション演算処理の一部が実行される毎に、出力が記憶されている64ビット幅データ記憶領域の上位または下位32ビットに対してマスク処理を加える機能とを備えた構成により、32ビットCPU及び64ビットCPUのいずれに利用されても互いに同一のハッシュ値を算出でき、ソースコードの共通化を実現させることができる。
補足すると、従来のローテーション演算は、64ビット変数xに対してのローテーション基数64のnビット右ローテーションの場合(0<n<64)、次式によって実行される。
x>>>n=x>>n‖x<<(64−n)
一方、第2実施形態のローテーション演算は、64ビット変数xに対してのローテーション基数32のnビット右ローテーションの場合(0<n<32)、次式及び上位32ビットのマスク処理によって実行される。
x>>>n=x>>n‖x<<(32−n)
このように、第2実施形態のローテーション演算は、ローテーション時の格納方法だけでなく、シフトさせるビット数を変えている構成により、64ビットCPU環境においてローテーション基数32のローテーション演算結果(=32ビットCPU環境でのローテーション演算結果)を得られる効果がある。このような構成及び効果は、従来のローテーション演算手法から得られるものではない。なお、第2実施形態の右ローテーション演算を例に挙げて説明したが、第1実施形態の左ローテーション演算も同様の構成により、同様の効果を得ることができる。
なお、上記の各実施形態に記載した手法は、コンピュータに実行させることのできるプログラムとして、磁気ディスク(フロッピー(登録商標)ディスク、ハードディスクなど)、光ディスク(CD−ROM、DVDなど)、光磁気ディスク(MO)、半導体メモリなどの記憶媒体に格納して頒布することもできる。
また、この記憶媒体としては、プログラムを記憶でき、かつコンピュータが読み取り可能な記憶媒体であれば、その記憶形式は何れの形態であっても良い。
また、記憶媒体からコンピュータにインストールされたプログラムの指示に基づきコンピュータ上で稼働しているOS(オペレーティングシステム)や、データベース管理ソフト、ネットワークソフト等のMW(ミドルウェア)等が上記実施形態を実現するための各処理の一部を実行しても良い。
さらに、各実施形態における記憶媒体は、コンピュータと独立した媒体に限らず、LANやインターネット等により伝送されたプログラムをダウンロードして記憶または一時記憶した記憶媒体も含まれる。
また、記憶媒体は1つに限らず、複数の媒体から上記の各実施形態における処理が実行される場合も本発明における記憶媒体に含まれ、媒体構成は何れの構成であっても良い。
なお、各実施形態におけるコンピュータは、記憶媒体に記憶されたプログラムに基づき、上記の各実施形態における各処理を実行するものであって、パソコン等の1つからなる装置、複数の装置がネットワーク接続されたシステム等の何れの構成であっても良い。
また、各実施形態におけるコンピュータとは、パソコンに限らず、情報処理機器に含まれる演算処理装置、マイコン等も含み、プログラムによって本発明の機能を実現することが可能な機器、装置を総称している。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10,20…ハッシュ関数演算装置、101,201…プログラム記憶部、102,202…揮発性メモリ、103,203…不揮発性メモリ、104,204…CPU、105,205…演算部。

Claims (8)

  1. BLAKE−256に規定された圧縮関数の演算を含むハッシュ演算によってハッシュ値を算出するハッシュ関数演算装置であって、
    前記ハッシュ演算を示す演算プログラムを記憶するプログラム記憶手段と、
    複数の32ビット幅または64ビット幅のデータ記憶領域を有して、初期値、定数、メッセージブロック及び処理過程のデータを記憶する揮発性メモリと、
    メッセージデータ及びハッシュ値を記憶する不揮発性メモリと、
    前記ハッシュ演算を実行する前に、CPU環境が32ビットCPU環境であるか又は64ビットCPU環境であるかを判定するCPU環境判定手段と、
    前記CPU環境判定手段による判定結果が64ビットCPU環境である旨を示すと、前記演算プログラムに記述された圧縮関数の演算の初期値及び定数を前記64ビット幅のデータ記憶領域の上位32ビットに書込む手段と、
    前記記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割した前記メッセージブロックを生成し、当該生成されたメッセージブロックを前記64ビット幅のデータ記憶領域の上位32ビットに書込む手段と、
    前記記憶された初期値、定数及びメッセージブロックに基づいて、前記演算プログラムに記述されたハッシュ演算を実行する手段と、
    前記実行中のハッシュ演算における前記圧縮関数の演算において、当該圧縮関数の変数xに対してのローテーション基数32のnビット左ローテーション演算処理(x<<<n)を実行する左ローテーション演算実行手段(但し、変数xは、BLAKE−256に規定された変数d,bの処理過程のデータを表す)と、
    前記左ローテーション演算実行手段の実行結果を用いて前記圧縮関数の演算を含むハッシュ演算を更に実行することにより算出されたハッシュ値を前記不揮発性メモリに書込む手段と
    を備え、
    前記左ローテーション演算実行手段は、
    前記変数xのnビット左シフト演算処理(x<<n)を実行する左シフト演算実行手段と、
    前記変数xの(32−n)ビット右シフト演算処理(x>>(32−n))を実行する右シフト演算実行手段と、
    前記左シフト演算実行手段の実行結果と前記右シフト演算実行手段の実行結果との論理和演算を実行する論理和演算実行手段と、
    前記論理和演算実行手段の実行結果の下位32ビットをゼロ値でマスクする処理により、前記nビット左ローテーション演算処理(x<<<n)の実行結果を得るマスク処理手段と
    を備えたことを特徴とするハッシュ関数演算装置。
  2. 請求項1に記載のハッシュ関数演算装置において、
    前記CPU環境判定手段による判定結果が32ビットCPU環境である旨を示すと、前記演算プログラムに記述された圧縮関数の演算の初期値及び定数を前記32ビット幅のデータ記憶領域に書込む手段と、
    前記記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割した前記メッセージブロックを生成し、当該生成されたメッセージブロックを前記32ビット幅のデータ記憶領域に書込む手段と
    を更に備えたことを特徴とするハッシュ関数演算装置。
  3. コンピュータにハッシュ演算を行なわせる演算プログラムを記憶するプログラム記憶手段と、複数の32ビット幅または64ビット幅のデータ記憶領域を有して、初期値、定数、メッセージブロック及び処理過程のデータを記憶する揮発性メモリと、メッセージデータ及びハッシュ値を記憶する不揮発性メモリとを備え、前記ハッシュ演算によってハッシュ値を算出するハッシュ関数演算装置に用いられ、BLAKE−256に規定された圧縮関数の演算を含むハッシュ演算を行なわせる演算プログラムであって、
    前記ハッシュ関数演算装置を、
    前記ハッシュ演算を実行する前に、CPU環境が32ビットCPU環境であるか又は64ビットCPU環境であるかを判定するCPU環境判定手段、
    前記CPU環境判定手段による判定結果が64ビットCPU環境である旨を示すと、前記演算プログラム本体に記述された圧縮関数の演算の初期値及び定数を前記64ビット幅のデータ記憶領域の上位32ビットに書込む手段、
    前記記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割した前記メッセージブロックを生成し、当該生成されたメッセージブロックを前記64ビット幅のデータ記憶領域の上位32ビットに書込む手段、
    前記記憶された初期値、定数及びメッセージブロックに基づいて、前記演算プログラム本体に記述されたハッシュ演算を実行する手段、
    前記実行中のハッシュ演算における前記圧縮関数の演算において、当該圧縮関数の変数xに対してのローテーション基数32のnビット左ローテーション演算処理(x<<<n)を実行する左ローテーション演算実行手段(但し、変数xは、BLAKE−256に規定された変数d,bの処理過程のデータを表す)、
    前記左ローテーション演算実行手段の実行結果を用いて前記圧縮関数の演算を含むハッシュ演算を更に実行することにより算出されたハッシュ値を前記不揮発性メモリに書込む手段、
    として機能させ、
    前記左ローテーション演算実行手段は、
    前記変数xのnビット左シフト演算処理(x<<n)を実行する左シフト演算実行手段と、
    前記変数xの(32−n)ビット右シフト演算処理(x>>(32−n))を実行する右シフト演算実行手段と、
    前記左シフト演算実行手段の実行結果と前記右シフト演算実行手段の実行結果との論理和演算を実行する論理和演算実行手段と、
    前記論理和演算実行手段の実行結果の下位32ビットをゼロ値でマスクする処理により、前記nビット左ローテーション演算処理(x<<<n)の実行結果を得るマスク処理手段と
    を含んでいる演算プログラム。
  4. 請求項3に記載の演算プログラムにおいて、
    前記ハッシュ関数演算装置を、
    前記CPU環境判定手段による判定結果が32ビットCPU環境である旨を示すと、前記演算プログラム本体に記述された圧縮関数の演算の初期値及び定数を前記32ビット幅のデータ記憶領域に書込む手段、
    前記記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割した前記メッセージブロックを生成し、当該生成されたメッセージブロックを前記32ビット幅のデータ記憶領域に書込む手段、
    として更に機能させるための演算プログラム。
  5. SHA−256に規定されたハッシュ演算によってハッシュ値を算出するハッシュ関数演算装置であって、
    前記ハッシュ演算を示す演算プログラムを記憶するプログラム記憶手段と、
    複数の32ビット幅または64ビット幅のデータ記憶領域を有して、初期値、定数、メッセージブロック及び処理過程のデータを記憶する揮発性メモリと、
    メッセージデータ及びハッシュ値を記憶する不揮発性メモリと、
    前記ハッシュ演算を実行する前に、CPU環境が32ビットCPU環境であるか又は64ビットCPU環境であるかを判定するCPU環境判定手段と、
    前記CPU環境判定手段による判定結果が64ビットCPUである旨を示すと、前記演算プログラムに記述されたハッシュ演算の初期値及び定数を前記64ビット幅のデータ記憶領域の下位32ビットに書込む手段と、
    前記記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割した前記メッセージブロックを生成し、当該生成されたメッセージブロックを前記データ記憶領域の下位32ビットに書込む手段と、
    前記記憶された初期値、定数及びメッセージブロックに基づいて、前記演算プログラムに記述されたハッシュ演算を実行する手段と、
    前記実行中のハッシュ演算における変数xに対してのローテーション基数32のnビット右ローテーション演算処理(x>>>n)を実行する右ローテーション演算実行手段(但し、変数xは、SHA−256に規定された変数T1,T2の処理過程のデータを表す)と、
    前記右ローテーション演算実行手段の実行結果を用いて前記ハッシュ演算を更に実行することによって算出されたハッシュ値を前記不揮発性メモリに書込む手段と
    を備え、
    前記右ローテーション演算実行手段は、
    前記変数xのnビット右シフト演算処理(x>>n)を実行する右シフト演算実行手段と、
    前記変数xの(32−n)ビット左シフト演算処理(x<<(32−n))を実行する左シフト演算実行手段と、
    前記右シフト演算実行手段の実行結果と前記左シフト演算実行手段の実行結果との論理和演算を実行する論理和演算実行手段と、
    前記論理和演算実行手段の実行結果の上位32ビットをゼロ値でマスクする処理により、前記nビット右ローテーション演算処理(x>>>n)の実行結果を得るマスク処理手段と
    を備えたことを特徴とするハッシュ関数演算装置。
  6. 請求項5に記載のハッシュ関数演算装置において、
    前記CPU環境判定手段による判定結果が32ビットCPU環境である旨を示すと、前記演算プログラムに記述されたハッシュ演算の初期値及び定数を前記32ビット幅のデータ記憶領域に書込む手段と、
    前記記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割した前記メッセージブロックを生成し、当該生成されたメッセージブロックを前記32ビット幅のデータ記憶領域に書込む手段と
    を更に備えたことを特徴とするハッシュ関数演算装置。
  7. コンピュータにハッシュ演算を行なわせる演算プログラムを記憶するプログラム記憶手段と、複数の32ビット幅または64ビット幅のデータ記憶領域を有して、初期値、定数、メッセージブロック及び処理過程のデータを記憶する揮発性メモリと、メッセージデータ及びハッシュ値を記憶する不揮発性メモリとを備え、前記ハッシュ演算によってハッシュ値を算出するハッシュ関数演算装置に用いられるSHA−256に規定されたハッシュ演算を行なわせる演算プログラムであって、
    前記ハッシュ関数演算装置を、
    前記ハッシュ演算を実行する前に、CPU環境が32ビットCPU環境であるか又は64ビットCPU環境であるかを判定するCPU環境判定手段、
    前記CPU環境判定手段による判定結果が64ビットCPU環境である旨を示すと、前記演算プログラム本体に記述されたハッシュ演算の初期値及び定数を前記64ビット幅のデータ記憶領域の下位32ビットに書込む手段、
    前記記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割した前記メッセージブロックを生成し、当該生成されたメッセージブロックを前記データ記憶領域の下位32ビットに書込む手段、
    前記記憶された初期値、定数及びメッセージブロックに基づいて、前記演算プログラム本体に記述されたハッシュ演算を実行する手段、
    前記実行中のハッシュ演算における変数xに対してのローテーション基数32のnビット右ローテーション演算処理(x>>>n)を実行する右ローテーション演算実行手段(但し、変数xは、SHA−256に規定された変数T1,T2の処理過程のデータを表す)、
    前記右ローテーション演算実行手段の実行結果を用いて前記ハッシュ演算を更に実行することによって算出されたハッシュ値を前記不揮発性メモリに書込む手段、
    として機能させ、
    前記右ローテーション演算実行手段は、
    前記変数xのnビット右シフト演算処理(x>>n)を実行する右シフト演算実行手段と、
    前記変数xの(32−n)ビット左シフト演算処理(x<<(32−n))を実行する左シフト演算実行手段と、
    前記右シフト演算実行手段の実行結果と前記左シフト演算実行手段の実行結果との論理和演算を実行する論理和演算実行手段と、
    前記論理和演算実行手段の実行結果の上位32ビットをゼロ値でマスクする処理により、前記nビット右ローテーション演算処理(x>>>n)の実行結果を得るマスク処理手段と
    を含んでいる演算プログラム。
  8. 請求項7に記載の演算プログラムにおいて、
    前記ハッシュ関数演算装置を、
    前記CPU環境判定手段による判定結果が32ビットCPU環境である旨を示すと、前記演算プログラムに記述されたハッシュ演算の初期値及び定数を前記32ビット幅のデータ記憶領域に書込む手段、
    前記記憶されたメッセージデータを読出し、当該読出されたメッセージデータを分割した前記メッセージブロックを生成し、当該生成されたメッセージブロックを前記32ビット幅のデータ記憶領域に書込む手段、
    として更に機能させるための演算プログラム。
JP2011087690A 2011-04-11 2011-04-11 ハッシュ関数演算装置及び演算プログラム Active JP5433621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011087690A JP5433621B2 (ja) 2011-04-11 2011-04-11 ハッシュ関数演算装置及び演算プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011087690A JP5433621B2 (ja) 2011-04-11 2011-04-11 ハッシュ関数演算装置及び演算プログラム

Publications (2)

Publication Number Publication Date
JP2012220789A true JP2012220789A (ja) 2012-11-12
JP5433621B2 JP5433621B2 (ja) 2014-03-05

Family

ID=47272345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011087690A Active JP5433621B2 (ja) 2011-04-11 2011-04-11 ハッシュ関数演算装置及び演算プログラム

Country Status (1)

Country Link
JP (1) JP5433621B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805770A (zh) * 2018-10-10 2021-05-14 日本电信电话株式会社 秘密右移位运算系统、秘密除法运算系统、它们的方法、秘密计算装置以及程序

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259134A (ja) * 1986-05-02 1987-11-11 Nec Corp シフト装置
JPH0588886A (ja) * 1991-09-26 1993-04-09 Toshiba Corp 5オペランド型シフト命令方式
JPH05165602A (ja) * 1991-12-16 1993-07-02 Toshiba Corp バレルシフタ
JPH0876900A (ja) * 1994-09-08 1996-03-22 Iwaki Electron Corp Ltd カードコンピュータ
JP2000287900A (ja) * 1999-04-08 2000-10-17 Bi Corporation:Kk 床清掃装置用床磨きパッドホルダー

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259134A (ja) * 1986-05-02 1987-11-11 Nec Corp シフト装置
JPH0588886A (ja) * 1991-09-26 1993-04-09 Toshiba Corp 5オペランド型シフト命令方式
JPH05165602A (ja) * 1991-12-16 1993-07-02 Toshiba Corp バレルシフタ
JPH0876900A (ja) * 1994-09-08 1996-03-22 Iwaki Electron Corp Ltd カードコンピュータ
JP2000287900A (ja) * 1999-04-08 2000-10-17 Bi Corporation:Kk 床清掃装置用床磨きパッドホルダー

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CSND200001009009; 北山 洋幸: '"CPU種別を認識し,プロセッサシリアル番号を表示するプログラム"' TRY!PC 第11巻 第3号 第11巻,第3号, 19990801, p.118-133, CQ出版株式会社 *
CSND200500595008; 山際 伸一,丸山 治雄: '"バスマスタ転送用メモリ領域確保機能などを実装したPCIデバッグ・ライブラリfor Win32 新バ' Interface 第30巻,第11号, 20041101, p.145-151, CQ出版株式会社 *
JPN6013055828; 北山 洋幸: '"CPU種別を認識し,プロセッサシリアル番号を表示するプログラム"' TRY!PC 第11巻 第3号 第11巻,第3号, 19990801, p.118-133, CQ出版株式会社 *
JPN6013055831; 山際 伸一,丸山 治雄: '"バスマスタ転送用メモリ領域確保機能などを実装したPCIデバッグ・ライブラリfor Win32 新バ' Interface 第30巻,第11号, 20041101, p.145-151, CQ出版株式会社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805770A (zh) * 2018-10-10 2021-05-14 日本电信电话株式会社 秘密右移位运算系统、秘密除法运算系统、它们的方法、秘密计算装置以及程序
CN112805770B (zh) * 2018-10-10 2023-10-03 日本电信电话株式会社 秘密右移位运算系统及方法、秘密除法运算系统及方法、秘密计算装置以及记录介质

Also Published As

Publication number Publication date
JP5433621B2 (ja) 2014-03-05

Similar Documents

Publication Publication Date Title
US10778410B2 (en) Homomorphic data encryption method and apparatus for implementing privacy protection
Chen et al. Logistic regression over encrypted data from fully homomorphic encryption
JP7096323B2 (ja) メモリセキュリティのためのカウンタ整合性ツリー
Esser et al. Syndrome decoding estimator
Kim et al. Privacy-preserving approximate GWAS computation based on homomorphic encryption
JPWO2017061017A1 (ja) 暗号システム、準同型署名方法及び準同型署名プログラム
US11475166B2 (en) Compiling device and method
KR101825838B1 (ko) 데이터의 부분 암호화 방법, 데이터의 부분 복호화 방법 및 부분 암호화된 데이터를 복호화하는 프로그램을 저장하는 저장매체
JP6044738B2 (ja) 情報処理装置、プログラム及び記憶媒体
JPWO2012157279A1 (ja) 順序保存暗号化システム、装置、方法及びプログラム
JP2021507391A (ja) コンパイル装置及び方法
JP5433621B2 (ja) ハッシュ関数演算装置及び演算プログラム
KR101666974B1 (ko) 소수 생성
JP7060115B2 (ja) 秘密配列アクセス装置、秘密配列アクセス方法、およびプログラム
JP6977882B2 (ja) 秘密一括近似システム、秘密計算装置、秘密一括近似方法、およびプログラム
JP6367959B2 (ja) 部分文字列位置検出装置、部分文字列位置検出方法及びプログラム
JP6067890B2 (ja) 要素複製装置、要素複製方法、およびプログラム
CN114338049B (zh) 基于模归约的国密算法sm2的快速实现方法及系统
Guimaraes et al. Homomorphic evaluation of large look-up tables for inference on human genome data in the cloud
CN105027181A (zh) 加密数据运算系统、装置以及程序
JP6981473B2 (ja) 秘密読み書き装置、秘密読み書き方法、およびプログラム
US10505714B2 (en) Floating point cohort based encryption
JP6212377B2 (ja) 演算装置、演算方法およびコンピュータプログラム
NL2015955B1 (en) Calculating device and method.
JPWO2019232167A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5433621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350