JP2012220463A - Ｉｃ及びマザーボードの間の入出力信号の計測方法 - Google Patents

Ｉｃ及びマザーボードの間の入出力信号の計測方法 Download PDF

Info

Publication number
JP2012220463A
JP2012220463A JP2011089848A JP2011089848A JP2012220463A JP 2012220463 A JP2012220463 A JP 2012220463A JP 2011089848 A JP2011089848 A JP 2011089848A JP 2011089848 A JP2011089848 A JP 2011089848A JP 2012220463 A JP2012220463 A JP 2012220463A
Authority
JP
Japan
Prior art keywords
board
input
output signal
mother board
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011089848A
Other languages
English (en)
Inventor
Satoshi Ikeda
聡 池田
Hideyuki Nakanishi
秀行 中西
Akihiro Tanaka
顕裕 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aica Kogyo Co Ltd
Original Assignee
Aica Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aica Kogyo Co Ltd filed Critical Aica Kogyo Co Ltd
Priority to JP2011089848A priority Critical patent/JP2012220463A/ja
Publication of JP2012220463A publication Critical patent/JP2012220463A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】アダプタ基板を用いたＩＣ及びマザーボードの間の入出力信号の計測方法であって、パッドの近傍に部品が存在している場合においても、アダプタ基板を実装することができるための手段を得る。
【解決手段】マザーボードとアダプタ基板とのとの間に測定すべきＩＣと同じ大きさの中継基板を配置させる。また、中継基板を多層構造とし、中継基板の内層を電源層及びグラウンド層の組とする。
【選択図】図１

Description

この発明は、半導体デバイス及びプリント基板の間に位置させて、これら半導体デバイス及びプリント基板の間に流れる入出力信号から、この入出力信号のモニター用の信号を取り出すために用いるアダプタ基板及びこのアダプタ基板を用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法に関する。
本願発明者らは、特願２０１０−０３１８３０号において、マザーボート及びこれに実装されるＩＣとの間の伝送信号の伝送特性を測定するためのアダプタ基板を提案している。
図２は、前記アダプタ基板を使って伝送信号を測定している状態を示す模式図である。詳しくは、アダプタ基板５００をマザーボート５０１及びＩＣ５０２の間に配置し、アダプタ基板５００の中を流れるマザーボート５０１及びＩＣ５０２間の伝送信号を取り出す。伝送信号はプローブ５０３を介して計測装置５０４に送られ、計測装置５０４で伝送信号の特性を計測する。
特願２０１０−０３１８３０
このアダプタ基板５００をマザーボード５０１に実装するに当たり、実装用パッドの近傍に部品があると、アダプタ基板５００の実装ができないという問題がある。図３に、パッド５０５の近傍に部品５０６が存在している状態を示す側面図である。また、図４は、アダプタ基板５００がＩＣ５０２よりもサイズが大きく、部品５０６が障壁となり、アダプタ基板５００をマザーボード５０１に実装できない状態を示す模式図である。
この問題解決のため、アダプタ基板５００を測定すべきＩＣ５０２と同じ大きさとするという方法もある。しかし、この場合は、アダプタ基板５００にプローブ５０３用のパッドを設けるための領域がなくなるため、アダプタ基板５００を機能させられないという問題が生ずる。
本発明は、アダプタ基板を用いたＩＣ及びマザーボードの間の入出力信号の計測方法であって、パッドの近傍に部品が存在している場合においても、アダプタ基板を実装することができるための手段を得ることを課題とする。
以下、実施例に基づき説明する。本発明の主旨は、マザーボードとアダプタ基板との間に測定すべきＩＣと同じ大きさの中継基板を配置させることである。これにより、パッドの近傍に部品が存在していても、中継基板の厚み分だけ、かさを得ることができる。
一方、この中継基板を介在させると、マザーボードからＩＣまでの距離が大きくなるため、ＩＣの動作によっては電源供給が不安定となり、測定の正確性が損なわれる場合がある。
そこで、中継基板を多層構造とし、中継基板の内層を電源層及びグラウンド層の組とする。この構成により、中継基板は電源層及びグラウンド層の間に容量成分が発生するので、電源電圧の変動があっても、この容量成分により、電源電圧の変動が吸収され、電源供給の安定化となる。
この中継基板は、内層に電源層及びグラウンド層を有するものであって、好ましくは４層以上の層構成とする。また、大きな容量成分を得るため、電源層とグラウンド層との距離はできるだけ小さいことが望ましい。
中継基板を測定すべきICと同じ大きさで製造し、アダプタ基板とマザー基板の間に実装することで、測定用パッド分サイズが大きくなったアダプタ基板を実装部近傍の部品の影響を受けずに実装することができる。
また、中継基板の電源層とグラウンド層による容量成分により、電源電圧の変動を吸収し、電源供給の安定化をもたらす。
マザーボードとアダプタ基板との間に測定すべきＩＣと同じ大きさの中継基板を配置している状態を示す側面図。 アダプタ基板を用いて伝送信号を測定している状態を示す模式図。 パッドの近傍に部品が存在している状態を示す側面図。 部品により、アダプタ基板をマザーボードに実装できない状態を示す模式図。
図1は、マザーボード５０１とアダプタ基板５００との間に測定すべきＩＣ５０２と同じ大きさの中継基板１００を配置している状態を示す側面図である。
また、この中継基板１００は４層以上の多層構造とし、中継基板１００の内層を電源層及びグラウンド層の組とする。この中継基板１００は、従来知られている多層プリント基板の製造方法により、製造すればよい。
１００ 中継基板
５００ アダプタ基板
５０１ マザーボード
５０２ ＩＣ
５０３ プローブ
５０４ 計測装置
５０５ パッド
５０６ 部品

Claims (2)

  1. マザーボードとアダプタ基板との間に測定すべきＩＣと同じ大きさの中継基板を配置することを特徴とするＩＣ及びマザーボードの間の入出力信号の計測方法。
  2. 前記中継基板を多層構造とし、前記中継基板の内層を電源層及びグラウンド層の組とすることを特徴とする請求項１に記載のＩＣ及びマザーボードの間の入出力信号の計測方法。
JP2011089848A 2011-04-14 2011-04-14 Ｉｃ及びマザーボードの間の入出力信号の計測方法 Pending JP2012220463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011089848A JP2012220463A (ja) 2011-04-14 2011-04-14 Ｉｃ及びマザーボードの間の入出力信号の計測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011089848A JP2012220463A (ja) 2011-04-14 2011-04-14 Ｉｃ及びマザーボードの間の入出力信号の計測方法

Publications (1)

Publication Number Publication Date
JP2012220463A true JP2012220463A (ja) 2012-11-12

Family

ID=47272107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011089848A Pending JP2012220463A (ja) 2011-04-14 2011-04-14 Ｉｃ及びマザーボードの間の入出力信号の計測方法

Country Status (1)

Country Link
JP (1) JP2012220463A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129048A (ja) * 1994-10-31 1996-05-21 Ando Electric Co Ltd 狭ピッチｉｃ用コンタクトボードの接地強化板
JP2005308685A (ja) * 2004-04-26 2005-11-04 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法およびそれに用いられるテスト治具
JP2006344787A (ja) * 2005-06-09 2006-12-21 Canon Inc 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129048A (ja) * 1994-10-31 1996-05-21 Ando Electric Co Ltd 狭ピッチｉｃ用コンタクトボードの接地強化板
JP2005308685A (ja) * 2004-04-26 2005-11-04 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法およびそれに用いられるテスト治具
JP2006344787A (ja) * 2005-06-09 2006-12-21 Canon Inc 半導体装置

Similar Documents

Publication Publication Date Title
MY194142A (en) Mounting structure for module in electronic device
EP3228975B1 (en) Eddy current sensor
ITMI20130398A1 (it) Unita' sensore
SG169946A1 (en) Integrated circuit package system with through semiconductor vias and method of manufacture thereof
JP2009053033A (ja) 半田バンプの高感度抵抗測定装置及び監視方法
JP2014039162A5 (ja)
WO2011110255A3 (de) Messspitze mit integriertem messwandler
JP2008021969A5 (ja)
WO2014155326A3 (en) Integrated electronic device for monitoring pressure within a solid structure
US10123417B2 (en) Dual printed circuit board assembly, printed circuit board and modular printed circuit board
SG10201401166YA (en) Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
JP2014228489A5 (ja)
WO2015088658A3 (en) Integrated wire bonder and 3d measurement system with defect rejection
JP2013048286A (ja) 回路基板
JP2015052471A (ja) センサ装置
CN204007955U (zh) 压力传感器
WO2012088488A3 (en) Assembly and circuit structure for measuring current through an integrated circuit module device
JP2011075313A (ja) Ｉｃデバイス検査用ソケット
JP2012220463A (ja) Ｉｃ及びマザーボードの間の入出力信号の計測方法
US9739830B2 (en) Test assembly
JP6064478B2 (ja) プリント配線板、クラック予知装置およびクラック予知方法
JP5355149B2 (ja) 電子機器および、電子機器を用いた電子部品の接続不良検出方法
EP2555006B1 (en) Semiconductor device
JP2011009488A5 (ja)
TW201612532A (en) Method for managing process of assembling electric product

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150331