JP2012209374A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012209374A JP2012209374A JP2011072849A JP2011072849A JP2012209374A JP 2012209374 A JP2012209374 A JP 2012209374A JP 2011072849 A JP2011072849 A JP 2011072849A JP 2011072849 A JP2011072849 A JP 2011072849A JP 2012209374 A JP2012209374 A JP 2012209374A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- semiconductor device
- source electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 abstract description 16
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000615 nonconductor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 199
- 238000000034 method Methods 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 9
- 230000004913 activation Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000347 anisotropic wet etching Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000007687 exposure technique Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 ヘテロ接合電界効果トランジスタ(HFET:Hetero-junction Field Effect Transistor)であって、非導電性基板1上に位置する、チャネルとなる二次元電子ガス(2DEG:2 Dimensional Electron Gas)を形成する再成長層7(5,6)と、再成長層に接して位置する、ソース電極11、ゲート電極13およびドレイン電極15を備え、ソース電極11が、ゲート電極13に比べて、非導電性基板1から遠い位置に位置することを特徴とする。
【選択図】 図1
Description
たとえばGaN系半導体に開口部を設けて、その開口部の壁面に二次元電子ガス(2DEG:2 Dimensional Electron Gas)のチャネルを含む再成長層を設けることで、移動度を高めオン抵抗を低くした縦型GaN系HFET(Heterostructure Field Effect Transistor)の提案がなされている(特許文献1)。この縦型GaN系FETでは、耐圧性能やピンチオフ特性を改善するためにp型GaNバリア層などを配置する構造が提案されている。
GaN系半導体装置のパワーデバイスへの応用では、高ドレイン電圧印加時にチャネルのドレイン近傍において高電界領域が生じ、高エネルギーの電子によるアバランシェ破壊が起き、正孔が形成される。GaNのようなワイドギャップ半導体では、再結合時定数が大きいため、正孔がi−GaN層内に蓄積されてゆき、チャネルの暴走につながるキンク現象を引き起こすおそれがある。これを抑制するために、GaNを用いた横型HFETにおいて、正孔引き抜き用の電極を備える構造が提案された(特許文献2)。これによれば、正孔の蓄積は解消することができる。
また、上記の横型HFETでは、正孔引き抜き用の電極(p側電極)を専用に形成している。このため、チップの小型化に大きな障害となる。さらに複雑に配列される横型HFETの電極の間に、正孔引き抜き専用の電極を割り込ませることは、高精度の微細加工技術を要し、現状、製造歩留まりの低下は避けられない。
さらに、ドレイン電極付近のチャネルで発生する正孔は、ワイドギャップ半導体からなり再結合時定数が大きい半導体層に蓄積されてゆくため、このような箇所で耐圧性能が劣化する。このような正孔の蓄積による耐圧性能の不安定化を防止するために、ソース電極と非導電性基板との間に、たとえば正孔が流れ込みやすい部分またはp型層などの機構を設けることができる。この結果、正孔の蓄積による耐圧性能の不安定化を防止することができる。
これによって、正孔の蓄積を軽減して耐圧性能を保つことができる。
これによって、電極の寄生容量を低くでき、良好な高周波特性を保持することができる。
これによって、ドレイン付近のチャネルで発生する正孔をp型層に流入させることができ、たとえばチャネル下のi型半導体層またはn型半導体層または界面などに正孔が蓄積するのを防止することができる。これによって、ワイドギャップ半導体において再結合時定数が大きいために再結合消滅しにくい正孔の蓄積に起因する耐圧性能の不安定性を解消することができる。また、その構造は簡単であり、高い歩留まりで製造することができる。
なお、上述の半導体装置において上記積層体にn型ソース層を備えない場合があってもよい。すなわち再成長層がp型層上に接して位置する構造をとってもよい。この場合、n型ソース層がないことでエピタキシャル層成長後の活性化アニールの際、p型層が露出されるので、p型層の水素の抜けが良くなり(脱水素の促進)、p型層の活性化率が向上して電気抵抗を低くすることができる。その結果、正孔の引き抜き効率が改善し、耐圧性能を向上させることができる。ただし、n型ソース層は、ソース電極からチャネルに至る経路を増やすので、その分、オン抵抗を低くできる利点はある。
これによって、導電部はソース電極下に埋め込まれるので小型サイズを保つことができる。その上で、正孔が流入するp型層を接地電位として、正孔を引き抜くことができる。この結果、正孔の蓄積に起因するキンク現象などを防止することができる。また、構造が簡単なので、高い製造歩留まりを得ることができる。
これによって、ワイドギャップ半導体の典型例のGaN系半導体、およびアバランシェ破壊が生じて正孔が生じやすい2DEGのチャネルにおいて、正孔を蓄積させずに移動させることができる。この結果、正孔の蓄積によるキンク現象などの耐圧性能の不安定性を除くことができる。その上で、バンドギャップが大きい半導体であるGaN系に特有の、高い耐圧性能、低いオン抵抗などを得ることができる。
これによって、正孔が流入しやすいp型GaN系層が、ソース電極下に埋め込まれた導電部によってソース電極または接地電極に導電接続される。このため、小型サイズを保ちながら、p型GaN系層に流れ込んだ正孔はソース電極を経由してアースに引き抜かれることになる。この結果、正孔の蓄積は生じることはなく、安定して良好な耐圧性能を得ることができる。また上記の構造は簡単であり、微細加工において高精細な加工は必要としないので、製造歩留まりを確保することができる。
これによって、ソース電極とn型GaN系ソース層との良好な導電接続が得られ、これがチャネルへの低抵抗での電子導入を実現することができる。この結果、より一層低いオン抵抗を得ることができる。ただし、n型GaN系ソース層があることで、活性化アニール時にp型GaN系層の水素の抜けを悪くするおそれはある。
図1(a)は、本発明の実施の形態1における半導体装置であるGaN系HFET10を示す断面図である。また図1(b)は、機能上の特徴を示す図である。GaN系HFET10は、高抵抗支持基板(絶縁性基板)1と、その上にエピタキシャル成長したアンドープGaN層2/p型GaN層3/n+型GaNソース層4、からなるGaN系積層体18を備える。
絶縁性基板1の種類によっては、その絶縁性基板1とアンドープGaN層2との間にAlGaN層またはGaN層からなる半絶縁性バッファ層を挿入してもよい。その理由は、基板を絶縁性基板としたことと共通し、このあと説明する。
絶縁性基板1は、絶縁性であってGaN系半導体層がエピタキシャル成長することが可能な基板であれば何でもよい。たとえばサファイア基板、絶縁性SiC基板、絶縁性GaN基板などを用いることができる。
また、p型GaN系半導体層は、本実施の形態ではp型GaN層2としているが、p型AlGaN層を用いてもよい。
(1)ゲート電極13等の電極と、半導体層を挟んで対向する基板に絶縁性基板1を用い、かつ、再成長層7を除く半導体層としてキャリア濃度5E16cm−3以下のアンドープGaN層2を用いている。これによって、ゲート電極13等と平行平板コンデンサを形成する相手側の導電層がないために、電極寄生容量を大幅に減らすことができる。すなわち図1(b)に示すように、主な電極寄生容量は、ゲート電極と再成長層7内の電子走行層5との間でのみ形成されるが、その大きさは大きくない。
この結果、高周波特性が大きく改善される。たとえば電力利得Guが得られなくなる限界周波数(電力利得遮断周波数)fmazおよび/または電流利得|h21|2が得られなくなる限界周波数(電流利得遮断周波数)ftを拡大することができる。スイッチング周波数は高周波化する傾向があり、良好な高周波特性が重視される。
ソース電極またはゲート電極がドレイン電極や導電性基板または導電性バッファ層と平行平板コンデンサを形成する縦型半導体装置の場合、ソース電極と、ドレイン電極または導電性基板との間には寄生容量が形成され、高周波特性が芳しくない。
(2)p型GaN層3については次の作用を発揮する。
ドレイン電圧を高めたとき、チャネルのドレイン電極15近傍において高電界領域ができて高エネルギーを有する電子によってアバランシェ破壊が起き、正孔が生成する。GaN系半導体はワイドバンドギャップなので、再結合時定数が長く、GaN系積層体18とくにGaN層2には正孔が高濃度に蓄積されてゆく。その結果、ドレイン電流−ドレイン電圧の飽和領域においてドレイン電流の増大などの暴走を招く。
図1(b)に示すように、生じた正孔はp型GaN層3に流入しやすい。このp型GaN層3とソース電極11とを導電部17によって導電接続することで、正孔をp型GaN層3を通してソース電極11からアースへと引き抜くことができる。これによって正孔の蓄積に起因するキンク現象などの耐圧性の不安定化を除くことができる。
本実施の形態におけるp型GaN層3は、MOCVD(Metal Organic Chemical Vapor Deposition)法によってエピタキシャル成長するのがよい。エピタキシャル成長したあと、活性化アニールなどによりシート抵抗の制御を容易に遂行することができる。一般的に、MOCVD法を用い、活性化アニールによりシート抵抗を調整した実績としてLED(Light Emitting Diode)などの例をあげることができる。一方、選択的にp型層を形成する方法としてはイオン注入法などが考えられるが、現状では十分低い抵抗を得ることができていない。導電部17は、p型GaN層3にオーミック接触している。
(3)斜面または段差付きHFET
ソース電極11の高さ位置が、ゲート電極13およびドレイン電極15の高さ位置よりも高いのは、上記(2)におけるp型GaN層3を配置して正孔流入促進をはかる作用を得るための結果である。この高さの相違を適合させるために、導電部17上のソース電極11が占める高地Tと、ゲート電極13およびドレイン電極15が位置する底部Bとの間に斜面部Sが形成される。
(4)小型化
正孔を引き抜くための導電部17は、ソース電極11下に埋め込まれる。すなわち、平面的にみて、正孔の引き抜き電極とソース電極は重なっている。このため、従来の横型HFETのように、特別に専用の正孔の引き抜き電極を設ける構造に比べて大幅な微細化ができる。また、微細化した上で、その構造が簡単であり高精細加工を要しないので、製造歩留まりを向上させることができる。
さらに小型化は、電子の走行距離を短く、その厚みを大きくしやすいので、オン抵抗を低くすることができる。オン抵抗の低減は大電流のスイッチング素子にとって重要である。
(5)まとめ
本実施の形態におけるHFET10は、(1)高周波特性を向上し、(2)正孔の蓄積が生じないようにして耐圧性能の安定化を実現しながら、(3)小型化によるオン抵抗の低減、(4)構造の簡素化による製造歩留まりを向上させる、ことができる。
上記(1)〜(4)を実現するために、ソース電極11を高くして高地Tとし、ゲート電極13およびドレイン電極15を低くして底部Bとし、その間に斜面部Sを設けて、チャネルを形成する再成長層7をその表面に沿わせた。電子の流れは基板面に平行する完全な横型ではなく、斜行型とでもいうことができる。すなわち斜行型HFETということができる。
高地Tは、底部Bに比べてΔhだけ大きいが、これは、主にp型GaN層3の挿入により、さらにn+型GaNソース層4の挿入による。また、底部Bに位置するアンドープGaN層2をエッチングして少しの厚みを除いてもよい。この厚み減少も、Δhに加算される。
正孔の蓄積に起因する耐圧性能の不安定性は、上記(2)によって除くことができる。しかし、大電流を流しながら耐圧性能を確保するには、図1(a)に示す、ゲート電極13とドレイン電極15との距離d1を十分とる必要がある。少なくとも、ソース電極11とゲート電極13との距離d2よりもd1を大きくするのがよい。
・アンドープGaN層2:厚み5.0μm、キャリア濃度5.0×1015cm−3
・p型GaN層3:厚み0.5μm、キャリア濃度5.0×1018cm−3
・n+型GaNソース層4:厚み0.3μm、キャリア濃度5.0×1017cm−3
この時点で、凹部28の斜面Sには、深さ数nm(1nm〜20nm程度)にわたって、エッチングダメージが発生している。なお、凹部28の斜面部Sは、基板表面に対し約10°〜90°の傾斜面となっている。この傾斜面の基板表面に対する角度は、RIE法で用いる塩素ガスのガス圧および他のガスとの流量比により制御可能である。RIEが終了すると、有機洗浄を行い、アッシング等により、レジストマスクM1を除去する。
凹部28の斜面は、GaN層2,3,4の端面で構成される。各GaN層の端面は、複数のほぼ基板面に垂直な面と、各垂直な面の間を補完するように形成された傾斜した面とが、凹部の斜面の傾斜方向(傾斜角度θ)に混在して形成されている。このHFET10では、主面が{ 0 0 0 1}面である絶縁性基板1の場合、六方晶のGaN系層(GaN、AlGaNなど)を{ 0 0 0 1}面(以下、C面とする)を成長面として、エピタキシャル成長させる。したがって、GaN層2,3,4における垂直な面は、{ 1-1 0 0}面(以下、m面とする)となる。m面は、C面とは異なり無極性面である。このため、m面を成長面として、GaN電子走行層5、AlGaN電子供給層6を再成長させることによって、ピエゾ電荷等の分極電荷がAlGaN6/GaN5のヘテロ界面に生じない。このためチャネルの最低エネルギーを低下させる向きの電界は生じない。これによって、ピンチオフ特性の改善を得ることができる。
図3,4等における凹部28の壁面の傾斜角θが90度に近いほど、壁面におけるm面または垂直面の占める割合が高くなる。よって、本実施の形態のHFET10においてピンチオフ特性を向上するためには、傾斜角θが90度に近い方が好ましく、たとえば60度以上とするのがよい。
凹部28は、平面的には、図2に示すように、導電部17上のソース電極の部分を、一方の櫛歯状になるように形成される。
ソース電極11およびドレイン電極15としては、Ti/Al以外にも再成長層7とオーミックコンタクトする金属であればよい。
必ずしも行う必要はないが、ソース電極11としてTi/Alを蒸着する前に、塩素系ガスを用いたRIE法によるエッチングで、AlGaN電子供給層6およびAlN中間層を除去してもよい。この場合、中間層による電子のバリアがなく、オーミックコンタクトにおける抵抗を0.2Ωmmに低減することができる。
なお、ゲート電極11としては、Ni/Au以外にも例えばPt/Au、Pd/AuおよびMo/Au等のGaN系半導体とショットキ接合を形成する金属であってもよい。また、ゲート電極13を形成する前に、例えばシリコン膜の絶縁膜(図示せず)をCVD法やスパッタ法を用いて、凹部28の底部BのAlGaN電子供給層6上に10nm形成するようにしてもよい。これにより、MIS−HFET構造を有するHFETとすることもできる。絶縁膜としては、酸化シリコン膜以外にも、窒化シリコン膜、酸化アルミニウム膜を使用してもよい。
以上により図1に示すHFET10が完成する。
図8(a)は、本発明の実施の形態2における半導体装置であるGaN系HFET10を示す断面図である。また図8(b)は、機能上の特徴を示す図である。本発明の実施の形態と、実施の形態2との相違は、図8(a),(b)に示すように、p型GaN層3上に接して再成長層7が位置していて、図1(a),(b)におけるn+型GaNソース層がない点にある。このため、導電部17は、再成長層7(5,6)を貫通してp型GaN層3内に届く縦穴を充填することで、ソース電極11とp型GaN層3とを導電接続する。
n+型GaNソース層があるとエピタキシャル層成長後の活性化アニールにおいて、p型GaN層の水素原子が抜けにくくなり、低い電気抵抗のp型GaN層を得にくくなる。本実施の形態におけるように、n+型GaNソース層を省略し、p型GaN層を露出した状態で活性化アニールすることで、水素原子の離脱を促進することができる。この結果、p型GaN層の活性化率を向上し、電気抵抗を低くすることができる。その結果、正孔の引き抜き効率が改善し、耐圧向上に寄与することができる。
また、n+型GaNソース層がないため、製造工程の簡略化等を得ることができる。
上記(1)〜(4)を実現するために、ソース電極11を高くして高地Tとし、ゲート電極13およびドレイン電極15を低くして底部Bとし、その間に斜面部Sを設けて、チャネルを形成する再成長層7をその表面に沿わせる点も共通する。電子の流れが、斜行型といえる点も同じである。高地Tは、底部Bに比べてΔhだけ大きいが、これは、主にp型GaN層3の挿入による。また、底部Bに位置するアンドープGaN層2をエッチングして少しの厚みを除いてもよい。この厚み減少も、Δhに加算される。
製造方法についても、n+型GaNソース層がないというだけで、基本的に実施の形態1で説明した方法によって製造することができる。
Claims (9)
- ヘテロ接合電界効果トランジスタ(HFET:Hetero-junction Field Effect Transistor)であって、
非導電性基板上に位置する、チャネルとなる二次元電子ガス(2DEG:2 Dimensional Electron Gas)を形成するための再成長層と、
前記再成長層に接して位置する、ソース電極、ゲート電極およびドレイン電極を備え、
前記ソース電極が、前記ゲート電極に比べて、前記非導電性基板から遠い位置に位置することを特徴とする、半導体装置。 - 前記ソース電極と前記非導電性基板との間に、前記チャネルで生成した正孔を吸収する部分を備え、前記ゲート電極と前記非導電性基板との間にはその正孔を吸収する部分がないことを特徴とする、請求項1に記載の半導体装置。
- 前記再成長層と、前記非導電性基板との間に半絶縁性GaN系層が位置することを特徴とする、請求項1または2に記載の半導体装置。
- 少なくとも前記正孔を吸収するための部分であるp型層とn型ソース層とからなる積層体による高低差を表面に有し、前記再成長層は前記高低差の高地から斜面または壁面を経て低地を覆っており、前記ゲート電極および前記ドレイン電極は前記低地の上に位置し、少なくとも前記積層体は、その端の面で壁面もしくは斜面を形成し、前記ソース電極は、前記再成長層上に接して、前記積層体の高地の上から前記壁面または斜面の上を伝って前記ゲート電極が位置する低地の上にまで降りていることを特徴とする、請求項2または3に記載の半導体装置。
- 前記ソース電極と前記正孔を吸収する部分とが該ソース電極下に埋め込まれた導電部によって導電接続されていることを特徴とする、請求項2〜4のいずれか1項に記載の半導体装置。
- 前記半導体装置がGaN系半導体により形成され、前記再成長層がAlGaN層、InAlN層、AlN層、AlGaInN層、およびGaN層のいずれか1つまたは2つ以上を備えることを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置。
- 非導電性基板上に、順次、半絶縁性GaN系層/p型GaN系層、を含むGaN系積層体を形成する工程と、
前記GaN系積層体を表面からエッチングして前記半絶縁性GaN系層内に届く凹部を形成する工程と、
前記凹部およびその周囲の頂面を覆うように、電子走行層および電子供給層を含む再成長層を形成する工程と、
前記凹部の底面の前記再成長層上に接して、ゲート電極およびドレイン電極を形成する工程と、
少なくとも前記凹部の周囲の頂面および斜面の前記再成長層上に接して、ソース電極を形成する工程とを備えることを特徴とする、半導体装置の製造方法。 - 前記ソース電極を形成する工程では、前記再成長層表面から前記p型GaN系層に届く縦穴を設け、次いで、導電性材料で前記縦穴を埋めることで導電部を形成し、そのあと該導電部に接するように前記ソース電極を形成することを特徴とする、請求項7に記載の半導体装置の製造方法。
- 前記GaN系積層体における前記p型GaN系層上に接してn型GaN系ソース層を備え、該n型GaN系ソース層は前記凹部周囲の頂面を構成し、また該n型GaN系ソース層の端面は前記斜面に含まれ、前記再成長層が該n型GaN系ソース層を含めて覆っていることを特徴とする、請求項7または8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011072849A JP5569450B2 (ja) | 2011-03-29 | 2011-03-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011072849A JP5569450B2 (ja) | 2011-03-29 | 2011-03-29 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209374A true JP2012209374A (ja) | 2012-10-25 |
JP5569450B2 JP5569450B2 (ja) | 2014-08-13 |
Family
ID=47188887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011072849A Expired - Fee Related JP5569450B2 (ja) | 2011-03-29 | 2011-03-29 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5569450B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238751A (ja) * | 2011-05-12 | 2012-12-06 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
JP2014146705A (ja) * | 2013-01-29 | 2014-08-14 | Fujitsu Ltd | 半導体装置 |
CN105405877A (zh) * | 2014-09-05 | 2016-03-16 | 英飞凌科技奥地利有限公司 | 具有埋置场板的高电子迁移率晶体管 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129344A (ja) * | 1991-10-31 | 1993-05-25 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
JPH07249758A (ja) * | 1994-03-11 | 1995-09-26 | Toshiba Corp | ヘテロ接合電界効果トランジスタ |
JP2006100820A (ja) * | 2004-09-24 | 2006-04-13 | Internatl Rectifier Corp | パワー半導体デバイス |
JP2006114795A (ja) * | 2004-10-18 | 2006-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008004720A (ja) * | 2006-06-22 | 2008-01-10 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
WO2010016564A1 (ja) * | 2008-08-07 | 2010-02-11 | 日本電気株式会社 | 半導体装置 |
-
2011
- 2011-03-29 JP JP2011072849A patent/JP5569450B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129344A (ja) * | 1991-10-31 | 1993-05-25 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
JPH07249758A (ja) * | 1994-03-11 | 1995-09-26 | Toshiba Corp | ヘテロ接合電界効果トランジスタ |
JP2006100820A (ja) * | 2004-09-24 | 2006-04-13 | Internatl Rectifier Corp | パワー半導体デバイス |
JP2006114795A (ja) * | 2004-10-18 | 2006-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008004720A (ja) * | 2006-06-22 | 2008-01-10 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
WO2010016564A1 (ja) * | 2008-08-07 | 2010-02-11 | 日本電気株式会社 | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238751A (ja) * | 2011-05-12 | 2012-12-06 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
JP2014146705A (ja) * | 2013-01-29 | 2014-08-14 | Fujitsu Ltd | 半導体装置 |
CN105405877A (zh) * | 2014-09-05 | 2016-03-16 | 英飞凌科技奥地利有限公司 | 具有埋置场板的高电子迁移率晶体管 |
US11114554B2 (en) | 2014-09-05 | 2021-09-07 | Infineon Technologies Austria Ag | High-electron-mobility transistor having a buried field plate |
Also Published As
Publication number | Publication date |
---|---|
JP5569450B2 (ja) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4737471B2 (ja) | 半導体装置およびその製造方法 | |
JP4985760B2 (ja) | 半導体装置およびその製造方法 | |
JP4746825B2 (ja) | 化合物半導体装置 | |
US10325997B2 (en) | Vertical III-nitride semiconductor device with a vertically formed two dimensional electron gas | |
US10833159B1 (en) | Semiconductor device and method for manufacturing the same | |
JP5675084B2 (ja) | 窒化物系ダイオード | |
JP5110153B2 (ja) | 半導体装置およびその製造方法 | |
JP5353735B2 (ja) | 半導体装置およびその製造方法 | |
JP5003813B2 (ja) | 半導体装置およびその製造方法 | |
JP5386987B2 (ja) | 半導体装置 | |
KR20140011791A (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
JP4474292B2 (ja) | 半導体装置 | |
JP2007142243A (ja) | 窒化物半導体電界効果トランジスタ及びその製造方法 | |
JP5299208B2 (ja) | 半導体装置およびその製造方法 | |
US20240038852A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2013172108A (ja) | 半導体装置およびその製造方法 | |
JP5569450B2 (ja) | 半導体装置およびその製造方法 | |
CN114402442A (zh) | 氮化物基半导体装置及其制造方法 | |
CN108352408B (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
JP2016086108A (ja) | 化合物半導体装置 | |
CN111384164B (zh) | 一种半导体器件及其制备方法 | |
CN115663025A (zh) | 氮化物基半导体器件及其制造方法 | |
CN115939204A (zh) | 氮化物半导体器件及其制造方法 | |
JP2012138635A (ja) | 半導体装置およびその製造方法 | |
KR20140101563A (ko) | Ⅲ-ⅴ계 트랜지스터 및 그것을 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5569450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |