JP2012199437A - Method of manufacturing semiconductor element and photomask - Google Patents
Method of manufacturing semiconductor element and photomask Download PDFInfo
- Publication number
- JP2012199437A JP2012199437A JP2011063316A JP2011063316A JP2012199437A JP 2012199437 A JP2012199437 A JP 2012199437A JP 2011063316 A JP2011063316 A JP 2011063316A JP 2011063316 A JP2011063316 A JP 2011063316A JP 2012199437 A JP2012199437 A JP 2012199437A
- Authority
- JP
- Japan
- Prior art keywords
- photomask
- groove
- photoresist
- wafer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明の実施形態は、半導体素子の製造方法およびフォトマスクに関する。 Embodiments described herein relate generally to a method for manufacturing a semiconductor device and a photomask.
半導体ウェーハの表面に塗布したフォトレジストと、フォトマスクと、を密着露光すると解像度が高まるが、フォトマスクとフォトレジストとが過度に密着することがある。 When the photoresist coated on the surface of the semiconductor wafer and the photomask are closely exposed, the resolution is increased, but the photomask and the photoresist may be excessively adhered.
例えば、研磨したミラー面に環化ゴム系のネガ型フォトレジストを塗布すると、半導体ウェーハとフォトマスクとを分離することが困難となることがある。特に、大口径、かつ薄いウェーハでは、分離工程で割れや欠けを生じ生産性を低下させる。 For example, when a cyclized rubber negative photoresist is applied to a polished mirror surface, it may be difficult to separate the semiconductor wafer and the photomask. In particular, a large-diameter and thin wafer causes cracking and chipping in the separation process, thereby reducing productivity.
フォトマスクの表面において、マスクパターン層が形成されない領域に溝部を設け溝部に空気を導入すると、フォトマスクと半導体ウェーハとを分離することが容易となる。しかしながら、フォトマスクに溝部を設けることによる発生するチッピングや、溝部における光の散乱などによる露光不足を生じる問題がある。 If a groove is provided in a region where the mask pattern layer is not formed on the surface of the photomask and air is introduced into the groove, it is easy to separate the photomask and the semiconductor wafer. However, there is a problem that chipping caused by providing a groove in the photomask and insufficient exposure due to light scattering in the groove.
ネガ型フォトレジストとフォトマスクとの密着強度が高くても、フォトマスクと半導体ウェーハとを容易に分離可能な半導体素子の製造方法およびフォトマスクを提供する。 Provided are a method for manufacturing a semiconductor element and a photomask capable of easily separating a photomask and a semiconductor wafer even when the adhesion strength between the negative photoresist and the photomask is high.
ウェーハの表面に、ネガ型フォトレジストを塗布する工程と、マスクパターンが設けられた面のうち、前記マスクパターンが設けられていない領域に設けられた溝部を有する第1のフォトマスクの前記面と、前記ネガ型フォトレジストと、を密着して露光する第1露光工程と、前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記ネガ型フォトレジストが塗布された前記ウェーハとを分離する第1分離工程と、前記ネガ型フォトレジストを現像し、開口部を有する前記ネガ型フォトレジストのパターンを形成する現像工程と、前記開口部に露出した前記ウェーハの前記表面に、リフトオフ法を用いて電極を形成する工程と、を備えたことを特徴とする半導体素子の製造方法を提供する。 A step of applying a negative photoresist on the surface of the wafer; and the surface of the first photomask having a groove portion provided in a region where the mask pattern is not provided among the surfaces provided with the mask pattern; A first exposure step in which the negative photoresist is exposed in close contact, and a gas is introduced through the groove, and the first photomask and the wafer coated with the negative photoresist are provided. A first separation step of separating; a developing step of developing the negative photoresist to form a pattern of the negative photoresist having an opening; and a lift-off method on the surface of the wafer exposed in the opening And a step of forming an electrode using the method. A method of manufacturing a semiconductor device is provided.
以下、図面を参照しつつ、本発明の実施形態について説明する。
図1(a)は、第1の実施形態にかかる半導体素子の製造方法に用いるフォトマスクの模式平面図、図1(b)〜図1(d)はフォトマスクと半導体ウェーハとを分離するプロセスを説明する模式図、である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1A is a schematic plan view of a photomask used in the method for manufacturing a semiconductor device according to the first embodiment, and FIGS. 1B to 1D are processes for separating the photomask from the semiconductor wafer. FIG.
(第1の)フォトマスク30は、石英やガラスなどからなるマスク基材と、その表面30aに設けられクロム膜などからなるマスクパターン領域31と、表面30aのうち、マスクパターン領域31が設けられていない領域に設けられた溝部32と、を有する。マスク基材の厚さは、例えば5mmなどとする。
The (first)
図1(a)は、マスクパターン領域31および溝部32が設けられた表面30aを表す。
溝部32の数は、X軸に平行な2条およびY軸に平行な2条が、それぞれ設けられている。しかし、溝部32の数および配置は、これに限定されない。例えば溝部32の数は、1〜100条などとしてもよい。また、溝部32の配置は、非対称でもよく、不規則であってもよい。例えば、溝部32の数を2〜10条などのようにそれほど多くない数にすると、溝部32の形成は容易であり、且つ、フォトマスク30と半導体ウェーハ44との分離も容易となる。
FIG. 1A shows a
As for the number of the
密着露光工程を用いると、レジストパターンの解像度を高めることが容易となる。図1(b)において、半導体ウェーハ44の表面にはネガ型フォトレジスト(図示せず)がスピンコート法などにより塗布され、熱処理などにより硬化される(レジストベーク)。ネガ型フォトレジストを上側として半導体ウェーハ44をステージ50に載置し、真空吸引などにより半導体ウェーハ44をステージ50に固定する。この状態で、ネガ型フォトレジストとマスクパターン領域31とを密着しつつ、光源からの光Gにより露光する。
なお、半導体ウェーハ44は、半導体を含むものであればよく、必ずしもその全体が半導体からなる必要はない。例えば、半導体以外の材料からなる基板や層などと、半導体層と、を積層させたものも、「半導体ウェーハ44」に包含されるものとする。
When the contact exposure process is used, it is easy to increase the resolution of the resist pattern. In FIG. 1B, a negative photoresist (not shown) is applied to the surface of the
The
続いて、図1(c)のように、ステージ50とフォトマスク30とを相対的に分離させる。このとき、半導体ウェーハ44はステージ50に真空吸着された状態を維持することが望ましい。すると、溝部32に空気などの気体36が導入される。この場合、溝部36の端部は、気体36の吸気口として機能する。溝部32に導入された気体36が、ネガ型フォトレジストとフォトマスク30との間に広がり、図1(d)のように、半導体ウェーハ44とフォトマスク30とが分離される。溝部32から、半導体ウェーハ44上に広がるように気体36が導入されるので、フォトマスク30と半導体ウェーハ44との分離を促進できる。
Subsequently, as shown in FIG. 1C, the
フォトマスク30に溝部32を設けない場合、フォトマスク30と半導体ウェーハ44とが張り付いてしまい、ステージ50にウェーハ44を真空吸着した状態でステージ50とフォトマスク30とを相対的に分離させても、ウェーハ44をフォトマスク30から分離できない場合がある。つまり、ステージ50への真空吸着の力よりも、フォトマスク30との張り付きの力のほうが大きく、ウェーハ44の一部がフォトマスク30に張り付いたままで、ステージ50から分離する場合もある。この場合、ウェーハ44にクラックがはいったり、割れたりする。また、ウェーハ44の全体がフォトマスク30に張り付いたときは、剥離が困難になることもある。
When the
これに対して、本実施形態によれば、フォトマスク30に溝部32を設けることにより、半導体ウェーハ44とフォトマスク30との固着を防止することができる。その結果として、フォトマスク30に固着した半導体ウェーハ44を剥がす際に生ずる半導体ウェーハ44の割れや欠けを防ぐことができる。
On the other hand, according to the present embodiment, by providing the
図2(a)〜(d)は、第1の実施形態にかかる半導体素子の製造方法において、半導体ウェーハの一方の面に電極を形成するまでの工程断面図である。
また、図3は、第1の実施形態にかかる半導体素子の製造方法において、電極を形成するまでのフローチャートである。
2A to 2D are process cross-sectional views until an electrode is formed on one surface of a semiconductor wafer in the semiconductor element manufacturing method according to the first embodiment.
FIG. 3 is a flowchart up to formation of electrodes in the method of manufacturing a semiconductor device according to the first embodiment.
半導体ウェーハ44は、例えば、透光性を有するGaP基板40と、GaP基板40の上に設けられ発光層を含み、Inx(AlyGa1−y)1−xP(0≦x≦1、0≦y≦1)などからなるエピタキシャル層42と、を含むものとすることができる。但し、半導体ウェーハ44は、他の化合物半導体やSiなどの材料でもよい。また、半導体素子は、発光素子に限定されるものではない。GaP基板40は所定の厚さまで、例えば研磨したあとの表面をミラー面とし、その上に電極などを形成する。
The
図2(a)に表したように、表面が平坦なGaP基板40の表面をミラーポリッシュを行ったミラー面40aに、環化ゴム系などのネガ型のフォトレジスト30を塗布する(図3のS100)。フォトマスク30のマスクパターン領域31の側と、フォトレジスト20の表面20aと、を密着させ、第1露光工程を行う(図3のS102)。
As shown in FIG. 2A, a
フォトマスク30は、ガラスや石英などの透光性の基板の表面に遮光体からなるマスクパターン層31aが形成された構造を有する。なお、マスクパターン領域31には、能動素子を形成するための種々のマスクパターンを形成することができる。図2(a)では、電極をミラー面40aに形成するためのマスクパターン層31aを表す。図2(a)に表した具体例においては、マスクパターン層31aは、電極をリフトオフ法で形成するための遮光領域(例えば黒色)として作用する。また、その平面形状は、例えば幅が2〜10μmの円環状などとすることができる。
The
溝部32は、能動素子用のマスクパターン層を設けないダイシングロード領域のうちのいずれかに設けられる。ここで、ダイシングロード領域とは、ウェーハ上に複数形成される半導体素子どうしの間に設けられる領域であり、これら半導体素子をダイシングやスクライブ、へき開などの方法により分離するための領域である。一般に、ダイシングロード領域は、ネガ型のフォトマスク30の透光領域とされる。このため、図2(a)に表した具体例において、溝部32と対向する領域のネガ型のフォトレジスト20は、本来は露光されるはずである。
The
第1露光工程の終了後、半導体ウェーハ44からフォトマスク30を分離する。この際に、溝部32を介して空気などの気体が導入され、フォトレジスト20が塗布された半導体ウェーハ44と、フォトマスク30と、の分離が促進される(図1(c))。このため、フォトマスク30と半導体ウェーハ44とを容易に分離することができる(図3のS104)。
After completion of the first exposure process, the
続いて、フォトレジスト20を現像する(図3のS106)と、図2(b)に表したように、所望の開口部21が形成される。続いて、リフトオフ法を用いて、GaP基板40の面40aに、金属膜60からなる電極61を形成する(図3のS108)。すなわち、開口部21とその周囲のフォトレジスト20の上に、図2(c)に表したように、蒸着法やスパッタリング法を用いて金属膜60を形成する。さらに、フォトレジスト20を剥離すると、図2(d)のように、フォトレジスト20上の金属膜60が除去され、開口部21に電極61を残すことができる。
Subsequently, when the
この場合、図2(b)に表したように、ネガ型のフォトレジスト20の開口部21の側の端部を逆テーパー形にすると、パターニングされたフォトレジスト20のパターンから金属膜60を良好に分離することができる。つまり、金属膜60に、いわゆる段切れを生じさせることができる。この場合、アルカリ可溶性樹脂をネガ型感光性組成物として含むネガ型フォトレジストなどを用いると、逆テーパ形を容易に形成できる。
In this case, as shown in FIG. 2B, when the end portion on the
以上、図2に関して前述したように、本実施形態によれば、フォトマスク30に溝部32を設けることにより、半導体ウェーハ44の分離を促進できる。
ただし、溝部32を設けることにより、その部分の光の透過率が低下する場合がある。ネガレジストを露光する場合、溝部32の直下におけるネガレジストの露光量が低下すると、現像後に本来残るはずのネガレジストが消失することがある。これは、パターン不良の原因となることがある。
As described above with reference to FIG. 2, according to the present embodiment, by providing the
However, providing the
これに対して、本発明の第2の実施形態においては、溝部32の直下の部分における露光量の不足を解消することが可能となる。
図4(a)〜(c)は、第2の実施形態にかかる半導体素子の製造方法において、フォトレジストに開口部を設けるまでの工程断面図である。
また、図5は、第2の実施形態にかかる半導体素子の製造方法において、電極をパターニングするまでのフローチャートである。
On the other hand, in the second embodiment of the present invention, it is possible to solve the shortage of the exposure amount in the portion immediately below the
4A to 4C are process cross-sectional views until an opening is provided in a photoresist in the method of manufacturing a semiconductor device according to the second embodiment.
FIG. 5 is a flowchart until the electrodes are patterned in the method of manufacturing a semiconductor device according to the second embodiment.
まず、図4(a)に表したように、表面が平坦なGaP基板40のミラー面40aに、環化ゴム系などのネガ型のフォトレジスト30を塗布する(図5のS200)。フォトマスク30のマスクパターン領域31の側と、フォトレジスト20の表面20aと、を密着させ、第1露光工程を行う(図5のS202)。この場合、溝部32と対向する領域のネガ型のフォトレジスト20は本来露光されるはずである。ところが溝部32のダイシング工程において、溝部32の底面に、凹み(あるいは凹凸)32aなどを生じることがある。凹み(あるいは凹凸)32aがあると露光用光源からの光が散乱され、露光不足領域20bを生じる。または、溝部32のダイシング工程において生じたチッピングが溝部32近傍に残っても、露光不足領域20bを生じる。
First, as shown in FIG. 4A, a
露光不足領域20bを現像すると、フォトレジスト20を残すべき領域においてフォトレジスト20が消失し、不要な開口部を生じる。第2の実施形態では、このような不要な開口部の発生を抑制するために、溝部32を介して気体を導入してフォトマスク30と半導体ウェーハ44とを分離(S204)したのち、第2露光工程を行う(S206)。
When the
例えば、図4(b)に表したように、同一のフォトマスク30を半導体ウェーハ44に対して所定の距離だけずらして露光することができる。すなわち、第1露光工程において溝部32が当接した箇所とは異なる箇所において、溝部32を半導体ウェーハ44と当接させる。このような第2露光工程は、シフト露光と呼ぶことができる(S206)。続いて、フォトマスク30と半導体ウェーハ44とを分離する(S208)。
For example, as shown in FIG. 4B, the
第1露光工程で生じた露光不足領域20bに対しては、溝部32が設けられていないフォトマスク30の領域で第2露光工程が行われる。このため、露光量が十分となり、図4(c)のように、現像工程において不要な開口部の発生を抑制できる(S210)。このように、電極リフトオフ工程において、不要な金属膜を残さずに、電極形成が可能となる(S212)。
For the
図6(a)〜(d)は、比較例にかかる発光素子の製造方法の工程断面図である。 6A to 6D are process cross-sectional views of a method for manufacturing a light-emitting element according to a comparative example.
もし、第2露光工程を行わないと、図6(b)のように、露光不足領域120bは現像工程により、不要開口部122を生じる。このため、図6(c)のように、半導体ウェーハ144の表面に不要金属膜162も被着する。このため、図6(d)のように、電極161のリフトオフ工程において、溝部132の下方の露光不足領域120bにも不要金属膜162が形成されることがある。ダイシングロードに不要金属膜162が多いと、チップの表面に不要金属膜162などを含むチッピングを発生するので好ましくなく、また外観不良ともなる。
If the second exposure process is not performed, an
なお、本実施形態では、溝部32は、フォトマスク30と半導体ウェーハ44との分離を容易とするために、例えば幅が20〜30μm、深さが20μmなどとすることができる。この場合、溝部32は、例えば、ダイヤモンドブレードを用いたダイシング法により形成できる。しかしながら、ダイヤモンドブレードを回転することにより形成した溝部32の底面および内側壁は、細かな凹凸が生じる。このため、溝部32を透過し散乱した光により、露光不十分となる領域を生じることがある。これに対して、第2の実施形態では、シフト露光を行うことにより、電極のリフトオフが容易となる。
In the present embodiment, the
図7(a)は第2の実施形態にかかる発光素子の製造方法の変形例に用いる第1のフォトマスクの模式平面図、図7(b)は第2のフォトマスクの模式平面図、である。 FIG. 7A is a schematic plan view of a first photomask used in a modification of the method for manufacturing the light emitting device according to the second embodiment, and FIG. 7B is a schematic plan view of the second photomask. is there.
すなわち、本変形例では、露光不足領域20bに対して第2露光工程を行う場合、第1のフォトマスク30とは異なる第2のフォトマスク38を用いる。第1のフォトマスク30は、例えば、マスク基材の中間部に、X軸およびY軸に平行な2条の溝部32が設けられているものとする。
That is, in the present modification, when the second exposure process is performed on the
第2のフォトマスク38は、第1露光工程において、溝部32の直下のフォトレジストの領域に対して露光可能な透光領域39を有する。すなわち、X軸およびY軸に平行な2条の平坦な透光領域39を設ける。透光領域39の幅は、第1のフォトマスク30の溝部32の幅よりもやや広く、かつマスクパターン領域31と重ならないようにするとよい。
The
また、第1露光工程における電極のマスクパターン層31aの下方の非露光領域は、第2露光工程においても露光しないのでマスクパターン層31aよりも大きな面積の遮光領域を設ける。この場合、例えば、透光領域39以外の広い面積を遮光領域(例えば黒色)としてもよい。また、第2のフォトマスク38と半導体ウェーハ44とを容易に分離するために、透光領域39以外に溝部32を設けるとよい。
Further, since the non-exposed region below the
このようにして、第1露光工程において溝部32近傍に露光不足領域を生じたとしても、第2露光工程において露光を追加し、所望のフォトレジストパターンを形成することができる。
Thus, even if an underexposed region is generated in the vicinity of the
第1および第2の実施形態、並びにその変形例によれば、化学的に安定であり機械的強度が高いネガ型フォトレジストを用いつつ、かつフォトマスクと半導体ウェーハとを容易に分離することが容易となる。このため、ポジ型フォトレジストを用いる製造方法と比較して、量産性に富む半導体素子の製造方法が可能になる。 According to the first and second embodiments and the modifications thereof, it is possible to easily separate a photomask and a semiconductor wafer while using a negative photoresist that is chemically stable and has high mechanical strength. It becomes easy. For this reason, compared with the manufacturing method using a positive photoresist, the manufacturing method of a semiconductor element rich in mass productivity is attained.
図8は、本実施形態にかかる発光素子の模式斜視図である。
エピタキシャル層42の表面に、エピタキシャル層側電極70が設けられている。他方、透光性を有し、単結晶からなるGaP基板40のミラー面40aに、図2(d)のような電極61が設けられており、実装部材側と接着することができる。発光層42aからの放出光は、発光素子の、上方、側方、下方、に放出される。
FIG. 8 is a schematic perspective view of the light emitting device according to the present embodiment.
An epitaxial
本発明者の実験によれば、このような発光素子の基板のミラー面40aは、ネガ型フォトレジストとの密着強度が強く、フォトマスクと半導体ウェーハとを分離する工程で割れや欠けを生じやすいことが判明した。例えば、ウェーハ口径を3インチ以上、かつウェーハ厚さを200μm以下、とすると密着強度が一層高くなり、分離が困難であった。このため、フォトマスクとネガ型フォトレジストが塗布された半導体基板とを分離することが容易ではなく、結果としてリフトオフ法を用いて電極を形成することが困難であった。
According to the experiments of the present inventor, the
またさらに、GaP基板40とInAlGaP系のエピタキシャル層42との積層体は、図8において向かって下側に凸となる形状に湾曲する傾向がある。したがって、例えば、図2(a)に表した工程において、フォトマスク30を密着させた半導体ウェーハ44には、図2(a)において向かって下側に凸となる方向に湾曲しようとする応力が作用する。この応力は、フォトマスク30に接触している半導体ウェーハ44を、いわゆる吸盤のように変形させようとする。その結果として、フォトマスク30と半導体ウェーハ44との固着が促進され、分離が困難となる場合が多い。この傾向は、特に半導体ウェーハ44が大口径化し、またその厚みを薄くするほど、顕著となる。
Furthermore, the laminated body of the
実際に、本発明者の実験によれば、半導体ウェーハ44がフォトマスク30に対して凸状となるように湾曲する場合には、フォトマスク30と半導体ウェーハ44との固着は生じにくいことが判明した。これは、半導体ウェーハ44がフォトマスク30に対して凸状に湾曲するような応力が作用する場合には、半導体ウェーハ44の周縁部から分離が進行し空気が順次導入されやすいからであると考えられる。
Actually, according to an experiment by the present inventor, when the
一方、半導体ウェーハ44がフォトマスク30に対して凹状すなわち吸盤状に湾曲する場合には、半導体ウェーハ44の周縁部からの分離や空気の導入が困難となり、フォトマスク30と半導体ウェーハ44との固着が生じやすい。
On the other hand, when the
これに対して、本実施形態によれば、フォトマスク30に溝部32を設けることにより、フォトマスク30に対して吸盤状に変形する応力が作用している半導体ウェーハ44を、フォトマスク30から確実且つ容易に分離させることが可能となる。その結果として、GaP基板とInAlGaP系のエピタキシャル層との積層体を含む半導体ウェーハにおいて、GaP基板側にパターニングを施すような場合にも、フォトマスク30との固着を防止して、安定的なプロセスが可能となる。
On the other hand, according to the present embodiment, by providing the
またさらに、ネガ型フォトレジストは、環化ゴム系の材料からなる場合が多い。環化ゴム系の材料は、粘着性が高く、フォトマスク30に対して固着が生じやすいことも判明した。
これに対して、第1および第2の実施形態およびこれらに付随した変形例にかかる半導体素子の製造方法を用いると、フォトマスク30とネガ型フォトレジスト20が塗布された半導体ウェーハ44とを容易にかつ確実に分離することができる。また、ネガ型フォトレジスト30を用いることにより、量産性に富む発光素子の製造方法が可能となる。
Furthermore, negative photoresists are often made of cyclized rubber materials. It has also been found that the cyclized rubber-based material has high adhesiveness and is easily fixed to the
On the other hand, when the semiconductor element manufacturing method according to the first and second embodiments and the modifications associated therewith is used, the
図9は、実施形態にかかるフォトマスクの製造方法の工程断面図である。 FIG. 9 is a process cross-sectional view of the photomask manufacturing method according to the embodiment.
図9(a)のように、石英などからなるマスク基材80の第1の面に溝部形成用フォトレジスト81を塗布する。図9(b)〜(d)のように、フォトレジスト81の上方から、ダイシングブレード84を回転し溝部83を形成する。ダイシングによる削りカスは、図9(d)のように、フォトレジスト81の上にチッピング85などとして積もるが、マスク基材80の表面への付着が抑制できる。
As shown in FIG. 9A, a
続いて、図9(e)のように、溝部形成用フォトレジスト81を剥離し、マスク基材80を洗浄する。このとき、フォトレジスト81と共にチッピング85が除去され、マスク基材80の表面が清浄にできる。さらに、図9(f)のように、ダイシングにより生じた溝部83の底面や内側壁の凹凸を、透光性を有するSiO2などのコーティング材86で覆い、光の散乱を低減する。コーティング材86の厚さは、溝部83の深さよりも小さくするので、気体を導入することができる。
Subsequently, as shown in FIG. 9E, the
コーティング材86の屈折率とマスク基材80の屈折率との差は、マスク基材80の屈折率と空気の屈折率との差よりも小さくする。また、コーティング材86の光透過率とマスク基材80の光透過率との差は、マスク基材80の光透過率と空気の光透過率との差よりも小さくする。このようにすると、溝部83により光が散乱されることにより生じるフォトレジストの露光不足領域が抑制され、所望のフォトレジストパターンを容易に形成できる。また、コーティング材86は、マスクパターン領域まで延在するように設けられてもよい。
The difference between the refractive index of the
このあと、マスク基材80の一方の面に、例えばクロム膜を塗布する。さらに、クロム膜の上に、描画用フォトレジストを塗布する。溝部83が形成されていないマスクパターン領域の上に、所望のマスクパターンを描画加工する。続いて、描画用フォトレジストを剥離し、マスク基材80を洗浄すると、フォトマスクが完成する。すなわち、図1(a)に表される平面形状を有し、溝部32が図9(f)に表される断面形状を有する実施形態にかかるフォトマスクが完成する。
Thereafter, for example, a chromium film is applied to one surface of the
本実施形態のフォトマスクを用いると、半導体素子の製造工程において、溝部の下方に露光不足領域が発生することが抑制される。このため、歩留まりが改善され、かつ量産性に富む製造方法が提供される。 When the photomask of this embodiment is used, the occurrence of an underexposed region below the groove is suppressed in the semiconductor element manufacturing process. For this reason, a yield is improved and the manufacturing method rich in mass productivity is provided.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
20 フォトレジスト、21 開口部、30 (第1の)フォトマスク、31 マスクパターン領域、32 溝部、36 気体、38 第2のフォトマスク、39 透光領域、42 エピタキシャル層、42a 発光層、44 半導体ウェーハ、61 電極、80 マスク基材、83 溝部、86 コーティング材 20 photoresist, 21 opening, 30 (first) photomask, 31 mask pattern region, 32 groove, 36 gas, 38 second photomask, 39 translucent region, 42 epitaxial layer, 42a light emitting layer, 44 semiconductor Wafer, 61 electrodes, 80 mask base material, 83 groove, 86 coating material
Claims (7)
マスクパターンが設けられた面のうち、前記マスクパターンが設けられていない領域に設けられた溝部を有する第1のフォトマスクの前記面と、前記ネガ型フォトレジストと、を密着して露光する第1露光工程と、
前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記ネガ型フォトレジストが塗布された前記ウェーハとを分離する第1分離工程と、
前記ネガ型フォトレジストを現像し、開口部を有する前記ネガ型フォトレジストのパターンを形成する現像工程と、
前記開口部に露出した前記ウェーハの前記表面に、リフトオフ法を用いて電極を形成する工程と、
を備えたことを特徴とする半導体素子の製造方法。 Applying a negative photoresist to the surface of the wafer;
Of the surface provided with the mask pattern, the surface of the first photomask having a groove provided in a region where the mask pattern is not provided and the negative photoresist are exposed in close contact with each other. 1 exposure process;
A first separation step of introducing a gas through the groove and separating the first photomask and the wafer coated with the negative photoresist;
Developing the negative photoresist to form a pattern of the negative photoresist having an opening; and
Forming an electrode on the surface of the wafer exposed in the opening using a lift-off method;
A method for manufacturing a semiconductor device, comprising:
マスクパターンが設けられた面のうち、前記マスクパターンが設けられていない領域に設けられた溝部を有する第1のフォトマスクの前記面と、前記フォトレジストと、を密着して露光する第1露光工程と、
前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記フォトレジストが塗布された前記ウェーハとを分離する第1分離工程と、
前記第1露光工程において前記溝部の下方に位置した前記ウェーハの領域とは異なる領域に前記溝部が位置するように、前記第1のフォトマスクをずらして密着させ露光する第2露光工程と、
前記第2露光工程のあと、前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記フォトレジストが塗布された前記半導体ウェーハとを分離する第2分離工程と、
を備えたことを特徴とする半導体素子の製造方法。 Applying a photoresist to the surface of the wafer;
First exposure for exposing the surface of the first photomask having a groove provided in a region where the mask pattern is not provided, and the photoresist, in close contact with the surface provided with the mask pattern. Process,
A first separation step of introducing a gas through the groove to separate the first photomask and the wafer coated with the photoresist;
A second exposure step of shifting and exposing the first photomask so that the groove is located in a region different from the region of the wafer located below the groove in the first exposure step;
A second separation step of separating the first photomask and the semiconductor wafer coated with the photoresist by introducing a gas through the groove after the second exposure step;
A method for manufacturing a semiconductor device, comprising:
マスクパターンが設けられた面のうち、前記マスクパターンが設けられていない領域に設けられた溝部を有する第1のフォトマスクの前記面と、前記フォトレジストと、を密着して露光する第1露光工程と、
前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記フォトレジストが塗布された前記ウェーハとを分離する第1分離工程と、
前記第1露光工程において前記マスクパターンにより遮光された領域を遮光するマスクパターンと、溝部と、有する第2フォトマスクを用い、前記第1のフォトマスクの前記溝部の下方に位置した前記半導体ウェーハの領域を前記第2のフォトマスクの前記溝部を介さずに露光する第2露光工程と、
前記第2露光工程のあと、前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記フォトレジストが塗布された前記半導体ウェーハとを分離する第2分離工程と、
を備えたことを特徴とする半導体素子の製造方法。 Applying a photoresist to the surface of the wafer;
First exposure for exposing the surface of the first photomask having a groove provided in a region where the mask pattern is not provided, and the photoresist, in close contact with the surface provided with the mask pattern. Process,
A first separation step of introducing a gas through the groove to separate the first photomask and the wafer coated with the photoresist;
A second photomask having a mask pattern for shielding a region shielded by the mask pattern in the first exposure step and a groove portion, and using the second photomask having the groove portion of the first photomask. A second exposure step of exposing a region without passing through the groove of the second photomask;
A second separation step of separating the first photomask and the semiconductor wafer coated with the photoresist by introducing a gas through the groove after the second exposure step;
A method for manufacturing a semiconductor device, comprising:
前記第1の面のうち、前記溝部が設けられていない領域に設けられたマスクパターンと、
前記溝部の少なくとも底面を覆い、前記溝部の深さよりも小さい厚さを有するコーティング材と、
を備え、
前記コーティング材の屈折率と前記マスク基材の屈折率との差は、前記マスク基材の屈折率と空気の屈折率との差よりも小さく、
前記コーティング材の光透過率と前記マスク基材の光透過率との差は、前記マスク基材の光透過率と空気の光透過率との差よりも小さいことを特徴とするフォトマスク。 A mask base material provided with a groove from the side of the first surface;
A mask pattern provided in a region of the first surface where the groove is not provided;
A coating material that covers at least the bottom surface of the groove and has a thickness smaller than the depth of the groove;
With
The difference between the refractive index of the coating material and the refractive index of the mask base material is smaller than the difference between the refractive index of the mask base material and the refractive index of air,
The difference between the light transmittance of the coating material and the light transmittance of the mask base material is smaller than the difference between the light transmittance of the mask base material and the light transmittance of air.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011063316A JP2012199437A (en) | 2011-03-22 | 2011-03-22 | Method of manufacturing semiconductor element and photomask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011063316A JP2012199437A (en) | 2011-03-22 | 2011-03-22 | Method of manufacturing semiconductor element and photomask |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012199437A true JP2012199437A (en) | 2012-10-18 |
Family
ID=47181355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011063316A Withdrawn JP2012199437A (en) | 2011-03-22 | 2011-03-22 | Method of manufacturing semiconductor element and photomask |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012199437A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105242491A (en) * | 2014-07-11 | 2016-01-13 | 株式会社迪思科 | Method for manufacturing exposure mask |
JP2016018139A (en) * | 2014-07-10 | 2016-02-01 | 株式会社ディスコ | Method for producing exposure mask |
-
2011
- 2011-03-22 JP JP2011063316A patent/JP2012199437A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016018139A (en) * | 2014-07-10 | 2016-02-01 | 株式会社ディスコ | Method for producing exposure mask |
CN105242491A (en) * | 2014-07-11 | 2016-01-13 | 株式会社迪思科 | Method for manufacturing exposure mask |
JP2016018187A (en) * | 2014-07-11 | 2016-02-01 | 株式会社ディスコ | Method for producing exposure mask |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109817767B (en) | Micro device and manufacturing method thereof | |
KR100815221B1 (en) | Method for producing for the microlens mold | |
TW200802976A (en) | Fine processing method of substrate, manufacturing method of substrate, and light emitting element | |
JP2007188069A (en) | Mask blank and gradation mask | |
TWI226971B (en) | Photomask blank and photomask | |
JP5705040B2 (en) | Manufacturing method of cover glass for portable device | |
CN111446158B (en) | Metal deposition process after wafer back cutting | |
JP2012199437A (en) | Method of manufacturing semiconductor element and photomask | |
TWI592741B (en) | Photomask and method of manufacturing photomask | |
JP2008221516A (en) | Machining method of substrate, imprint mold and its manufacturing method | |
JP2008083166A (en) | Pellicle frame | |
CN111983888A (en) | Mask and manufacturing method thereof | |
KR101760180B1 (en) | Method for forming electrode of optical modulator using backside illumination | |
JP6250239B2 (en) | Stepped wafer and method of manufacturing the same | |
JP6819172B2 (en) | Manufacturing method of uneven structure, base material for manufacturing imprint mold, and manufacturing method of imprint mold | |
KR100865559B1 (en) | Method for fabricating photo mask | |
JP2000286330A (en) | Substrate holding chuck and its manufacture, method of exposure, manufacture of semiconductor device, and aligner | |
KR100244458B1 (en) | Mask and manufacturing method of the same | |
KR20090006703A (en) | Method for manufacturing high-aspect-ratio micro structures | |
TW201602713A (en) | Manufacturing method of exposure mask | |
CN104407503B (en) | Exposure method and method for manufacturing semiconductor device | |
JP5668745B2 (en) | Gradation mask | |
JP7232699B2 (en) | Evaporation mask | |
JP2000286329A (en) | Substrate-holding chuck, manufacture thereof, exposure method, manufacture of semiconductor device and aligner | |
JP2010118572A (en) | Method of manufacturing semiconductor light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |