JP2012199437A - Method of manufacturing semiconductor element and photomask - Google Patents

Method of manufacturing semiconductor element and photomask Download PDF

Info

Publication number
JP2012199437A
JP2012199437A JP2011063316A JP2011063316A JP2012199437A JP 2012199437 A JP2012199437 A JP 2012199437A JP 2011063316 A JP2011063316 A JP 2011063316A JP 2011063316 A JP2011063316 A JP 2011063316A JP 2012199437 A JP2012199437 A JP 2012199437A
Authority
JP
Japan
Prior art keywords
photomask
groove
photoresist
wafer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011063316A
Other languages
Japanese (ja)
Inventor
Kazuo Fujimura
一夫 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011063316A priority Critical patent/JP2012199437A/en
Publication of JP2012199437A publication Critical patent/JP2012199437A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor element and a photomask by which a photomask and a semiconductor wafer can be easily separated even if the photomask is strongly adhered to a negative photoresist.SOLUTION: There is provided a method of manufacturing a semiconductor element comprising: a step of applying a negative photoresist on a surface of a wafer; a first exposure step of performing an exposure by adhering a surface of a first photomask and the negative photoresist, the surface of the first photomask including a groove portion provided in a region which is included in a surface on which a mask pattern is provided and in which the mask pattern is not provided; a first separation step of introducing a gas via the groove portion and separating the first photomask and the wafer on which the negative photoresist is applied; a development step of developing the negative photoresist and forming a pattern of the negative photoresist including an opening; and a step of forming an electrode using liftoff technology on the surface of the wafer exposed to the opening.

Description

本発明の実施形態は、半導体素子の製造方法およびフォトマスクに関する。   Embodiments described herein relate generally to a method for manufacturing a semiconductor device and a photomask.

半導体ウェーハの表面に塗布したフォトレジストと、フォトマスクと、を密着露光すると解像度が高まるが、フォトマスクとフォトレジストとが過度に密着することがある。   When the photoresist coated on the surface of the semiconductor wafer and the photomask are closely exposed, the resolution is increased, but the photomask and the photoresist may be excessively adhered.

例えば、研磨したミラー面に環化ゴム系のネガ型フォトレジストを塗布すると、半導体ウェーハとフォトマスクとを分離することが困難となることがある。特に、大口径、かつ薄いウェーハでは、分離工程で割れや欠けを生じ生産性を低下させる。   For example, when a cyclized rubber negative photoresist is applied to a polished mirror surface, it may be difficult to separate the semiconductor wafer and the photomask. In particular, a large-diameter and thin wafer causes cracking and chipping in the separation process, thereby reducing productivity.

フォトマスクの表面において、マスクパターン層が形成されない領域に溝部を設け溝部に空気を導入すると、フォトマスクと半導体ウェーハとを分離することが容易となる。しかしながら、フォトマスクに溝部を設けることによる発生するチッピングや、溝部における光の散乱などによる露光不足を生じる問題がある。   If a groove is provided in a region where the mask pattern layer is not formed on the surface of the photomask and air is introduced into the groove, it is easy to separate the photomask and the semiconductor wafer. However, there is a problem that chipping caused by providing a groove in the photomask and insufficient exposure due to light scattering in the groove.

特開昭62−5243号公報Japanese Patent Laid-Open No. 62-5243

ネガ型フォトレジストとフォトマスクとの密着強度が高くても、フォトマスクと半導体ウェーハとを容易に分離可能な半導体素子の製造方法およびフォトマスクを提供する。   Provided are a method for manufacturing a semiconductor element and a photomask capable of easily separating a photomask and a semiconductor wafer even when the adhesion strength between the negative photoresist and the photomask is high.

ウェーハの表面に、ネガ型フォトレジストを塗布する工程と、マスクパターンが設けられた面のうち、前記マスクパターンが設けられていない領域に設けられた溝部を有する第1のフォトマスクの前記面と、前記ネガ型フォトレジストと、を密着して露光する第1露光工程と、前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記ネガ型フォトレジストが塗布された前記ウェーハとを分離する第1分離工程と、前記ネガ型フォトレジストを現像し、開口部を有する前記ネガ型フォトレジストのパターンを形成する現像工程と、前記開口部に露出した前記ウェーハの前記表面に、リフトオフ法を用いて電極を形成する工程と、を備えたことを特徴とする半導体素子の製造方法を提供する。   A step of applying a negative photoresist on the surface of the wafer; and the surface of the first photomask having a groove portion provided in a region where the mask pattern is not provided among the surfaces provided with the mask pattern; A first exposure step in which the negative photoresist is exposed in close contact, and a gas is introduced through the groove, and the first photomask and the wafer coated with the negative photoresist are provided. A first separation step of separating; a developing step of developing the negative photoresist to form a pattern of the negative photoresist having an opening; and a lift-off method on the surface of the wafer exposed in the opening And a step of forming an electrode using the method. A method of manufacturing a semiconductor device is provided.

図1(a)は、第1の実施形態にかかる半導体素子の製造方法に用いるフォトマスクの模式平面図、図1(b)〜図1(d)はフォトマスクと半導体ウェーハとを分離するプロセスを説明する模式図、である。FIG. 1A is a schematic plan view of a photomask used in the method for manufacturing a semiconductor device according to the first embodiment, and FIGS. 1B to 1D are processes for separating the photomask from the semiconductor wafer. FIG. 図2(a)〜(d)は、第1の実施形態にかかる半導体素子の製造方法において、半導体ウェーハの一方の面に電極を形成するまでの工程断面図である。2A to 2D are process cross-sectional views until an electrode is formed on one surface of a semiconductor wafer in the semiconductor element manufacturing method according to the first embodiment. 第1の実施形態にかかる半導体素子の製造方法において、電極を形成するまでのフローチャートである。5 is a flowchart until an electrode is formed in the method for manufacturing a semiconductor device according to the first embodiment. 図4(a)〜(c)は、第2の実施形態にかかる半導体素子の製造方法において、フォトレジストに開口部を設けるまでの工程断面図である。4A to 4C are process cross-sectional views until an opening is provided in a photoresist in the method of manufacturing a semiconductor device according to the second embodiment. 第2の実施形態にかかる半導体素子の製造方法において、電極を形成するまでのフローチャートである。5 is a flowchart until an electrode is formed in the method for manufacturing a semiconductor element according to the second embodiment. 図6(a)〜(d)は、比較例にかかる発光素子の製造方法の工程断面図である。6A to 6D are process cross-sectional views of a method for manufacturing a light-emitting element according to a comparative example. 図7(a)は第2の実施形態にかかる発光素子の製造方法の変形例に用いる第1のフォトマスクの模式平面図、図7(b)は第2のフォトマスクの模式平面図、である。FIG. 7A is a schematic plan view of a first photomask used in a modification of the method for manufacturing the light emitting device according to the second embodiment, and FIG. 7B is a schematic plan view of the second photomask. is there. 本実施形態の製造方法により製造された発光素子の模式斜視図である。It is a model perspective view of the light emitting element manufactured by the manufacturing method of this embodiment. 実施形態にかかるフォトマスクの製造方法の工程断面図である。It is process sectional drawing of the manufacturing method of the photomask concerning embodiment.

以下、図面を参照しつつ、本発明の実施形態について説明する。
図1(a)は、第1の実施形態にかかる半導体素子の製造方法に用いるフォトマスクの模式平面図、図1(b)〜図1(d)はフォトマスクと半導体ウェーハとを分離するプロセスを説明する模式図、である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1A is a schematic plan view of a photomask used in the method for manufacturing a semiconductor device according to the first embodiment, and FIGS. 1B to 1D are processes for separating the photomask from the semiconductor wafer. FIG.

(第1の)フォトマスク30は、石英やガラスなどからなるマスク基材と、その表面30aに設けられクロム膜などからなるマスクパターン領域31と、表面30aのうち、マスクパターン領域31が設けられていない領域に設けられた溝部32と、を有する。マスク基材の厚さは、例えば5mmなどとする。   The (first) photomask 30 includes a mask base material made of quartz or glass, a mask pattern region 31 made of a chromium film or the like provided on the surface 30a, and the mask pattern region 31 of the surface 30a. And a groove portion 32 provided in a non-region. The thickness of the mask base material is, for example, 5 mm.

図1(a)は、マスクパターン領域31および溝部32が設けられた表面30aを表す。
溝部32の数は、X軸に平行な2条およびY軸に平行な2条が、それぞれ設けられている。しかし、溝部32の数および配置は、これに限定されない。例えば溝部32の数は、1〜100条などとしてもよい。また、溝部32の配置は、非対称でもよく、不規則であってもよい。例えば、溝部32の数を2〜10条などのようにそれほど多くない数にすると、溝部32の形成は容易であり、且つ、フォトマスク30と半導体ウェーハ44との分離も容易となる。
FIG. 1A shows a surface 30 a provided with a mask pattern region 31 and a groove 32.
As for the number of the groove parts 32, two lines parallel to the X axis and two lines parallel to the Y axis are provided. However, the number and arrangement of the groove portions 32 are not limited to this. For example, the number of the groove portions 32 may be 1 to 100. Further, the arrangement of the grooves 32 may be asymmetrical or irregular. For example, when the number of the groove portions 32 is not so large as 2 to 10 or the like, the groove portions 32 can be easily formed, and the photomask 30 and the semiconductor wafer 44 can be easily separated.

密着露光工程を用いると、レジストパターンの解像度を高めることが容易となる。図1(b)において、半導体ウェーハ44の表面にはネガ型フォトレジスト(図示せず)がスピンコート法などにより塗布され、熱処理などにより硬化される(レジストベーク)。ネガ型フォトレジストを上側として半導体ウェーハ44をステージ50に載置し、真空吸引などにより半導体ウェーハ44をステージ50に固定する。この状態で、ネガ型フォトレジストとマスクパターン領域31とを密着しつつ、光源からの光Gにより露光する。
なお、半導体ウェーハ44は、半導体を含むものであればよく、必ずしもその全体が半導体からなる必要はない。例えば、半導体以外の材料からなる基板や層などと、半導体層と、を積層させたものも、「半導体ウェーハ44」に包含されるものとする。
When the contact exposure process is used, it is easy to increase the resolution of the resist pattern. In FIG. 1B, a negative photoresist (not shown) is applied to the surface of the semiconductor wafer 44 by a spin coating method or the like, and cured by a heat treatment or the like (resist baking). The semiconductor wafer 44 is placed on the stage 50 with the negative photoresist on the upper side, and the semiconductor wafer 44 is fixed to the stage 50 by vacuum suction or the like. In this state, exposure is performed with light G from the light source while the negative photoresist and the mask pattern region 31 are in close contact with each other.
The semiconductor wafer 44 may be any semiconductor as long as it contains a semiconductor, and the entire semiconductor wafer 44 is not necessarily made of a semiconductor. For example, the “semiconductor wafer 44” includes a substrate or a layer made of a material other than a semiconductor and a semiconductor layer laminated.

続いて、図1(c)のように、ステージ50とフォトマスク30とを相対的に分離させる。このとき、半導体ウェーハ44はステージ50に真空吸着された状態を維持することが望ましい。すると、溝部32に空気などの気体36が導入される。この場合、溝部36の端部は、気体36の吸気口として機能する。溝部32に導入された気体36が、ネガ型フォトレジストとフォトマスク30との間に広がり、図1(d)のように、半導体ウェーハ44とフォトマスク30とが分離される。溝部32から、半導体ウェーハ44上に広がるように気体36が導入されるので、フォトマスク30と半導体ウェーハ44との分離を促進できる。   Subsequently, as shown in FIG. 1C, the stage 50 and the photomask 30 are relatively separated. At this time, the semiconductor wafer 44 is desirably maintained in a state of being vacuum-sucked on the stage 50. Then, a gas 36 such as air is introduced into the groove 32. In this case, the end of the groove 36 functions as an air inlet for the gas 36. The gas 36 introduced into the groove 32 spreads between the negative photoresist and the photomask 30, and the semiconductor wafer 44 and the photomask 30 are separated as shown in FIG. Since the gas 36 is introduced from the groove 32 so as to spread on the semiconductor wafer 44, the separation between the photomask 30 and the semiconductor wafer 44 can be promoted.

フォトマスク30に溝部32を設けない場合、フォトマスク30と半導体ウェーハ44とが張り付いてしまい、ステージ50にウェーハ44を真空吸着した状態でステージ50とフォトマスク30とを相対的に分離させても、ウェーハ44をフォトマスク30から分離できない場合がある。つまり、ステージ50への真空吸着の力よりも、フォトマスク30との張り付きの力のほうが大きく、ウェーハ44の一部がフォトマスク30に張り付いたままで、ステージ50から分離する場合もある。この場合、ウェーハ44にクラックがはいったり、割れたりする。また、ウェーハ44の全体がフォトマスク30に張り付いたときは、剥離が困難になることもある。   When the groove portion 32 is not provided in the photomask 30, the photomask 30 and the semiconductor wafer 44 stick to each other, and the stage 50 and the photomask 30 are relatively separated while the wafer 44 is vacuum-adsorbed to the stage 50. However, the wafer 44 may not be separated from the photomask 30. In other words, the force of sticking to the photomask 30 is greater than the force of vacuum suction to the stage 50, and the wafer 44 may be separated from the stage 50 while part of the wafer 44 is stuck to the photomask 30. In this case, the wafer 44 is cracked or broken. Further, when the entire wafer 44 is stuck to the photomask 30, peeling may be difficult.

これに対して、本実施形態によれば、フォトマスク30に溝部32を設けることにより、半導体ウェーハ44とフォトマスク30との固着を防止することができる。その結果として、フォトマスク30に固着した半導体ウェーハ44を剥がす際に生ずる半導体ウェーハ44の割れや欠けを防ぐことができる。   On the other hand, according to the present embodiment, by providing the groove 32 in the photomask 30, it is possible to prevent the semiconductor wafer 44 and the photomask 30 from sticking to each other. As a result, it is possible to prevent the semiconductor wafer 44 from being cracked or chipped when the semiconductor wafer 44 fixed to the photomask 30 is peeled off.

図2(a)〜(d)は、第1の実施形態にかかる半導体素子の製造方法において、半導体ウェーハの一方の面に電極を形成するまでの工程断面図である。
また、図3は、第1の実施形態にかかる半導体素子の製造方法において、電極を形成するまでのフローチャートである。
2A to 2D are process cross-sectional views until an electrode is formed on one surface of a semiconductor wafer in the semiconductor element manufacturing method according to the first embodiment.
FIG. 3 is a flowchart up to formation of electrodes in the method of manufacturing a semiconductor device according to the first embodiment.

半導体ウェーハ44は、例えば、透光性を有するGaP基板40と、GaP基板40の上に設けられ発光層を含み、In(AlGa1−y1−xP(0≦x≦1、0≦y≦1)などからなるエピタキシャル層42と、を含むものとすることができる。但し、半導体ウェーハ44は、他の化合物半導体やSiなどの材料でもよい。また、半導体素子は、発光素子に限定されるものではない。GaP基板40は所定の厚さまで、例えば研磨したあとの表面をミラー面とし、その上に電極などを形成する。 The semiconductor wafer 44 is, for example, a GaP substrate 40 having translucency, provided on the GaP substrate 40 includes a light-emitting layer, In x (Al y Ga 1 -y) 1-x P (0 ≦ x ≦ 1 , 0 ≦ y ≦ 1), and the like. However, the semiconductor wafer 44 may be another compound semiconductor or a material such as Si. Further, the semiconductor element is not limited to the light emitting element. The GaP substrate 40 has a predetermined thickness, for example, a surface after polishing is used as a mirror surface, and an electrode or the like is formed thereon.

図2(a)に表したように、表面が平坦なGaP基板40の表面をミラーポリッシュを行ったミラー面40aに、環化ゴム系などのネガ型のフォトレジスト30を塗布する(図3のS100)。フォトマスク30のマスクパターン領域31の側と、フォトレジスト20の表面20aと、を密着させ、第1露光工程を行う(図3のS102)。   As shown in FIG. 2A, a negative type photoresist 30 such as a cyclized rubber is applied to the mirror surface 40a obtained by mirror polishing the surface of the GaP substrate 40 having a flat surface (FIG. 3). S100). The mask pattern region 31 side of the photomask 30 and the surface 20a of the photoresist 20 are brought into close contact with each other, and a first exposure process is performed (S102 in FIG. 3).

フォトマスク30は、ガラスや石英などの透光性の基板の表面に遮光体からなるマスクパターン層31aが形成された構造を有する。なお、マスクパターン領域31には、能動素子を形成するための種々のマスクパターンを形成することができる。図2(a)では、電極をミラー面40aに形成するためのマスクパターン層31aを表す。図2(a)に表した具体例においては、マスクパターン層31aは、電極をリフトオフ法で形成するための遮光領域(例えば黒色)として作用する。また、その平面形状は、例えば幅が2〜10μmの円環状などとすることができる。   The photomask 30 has a structure in which a mask pattern layer 31a made of a light shielding body is formed on the surface of a light-transmitting substrate such as glass or quartz. In the mask pattern region 31, various mask patterns for forming active elements can be formed. FIG. 2A shows a mask pattern layer 31a for forming electrodes on the mirror surface 40a. In the specific example shown in FIG. 2A, the mask pattern layer 31a functions as a light-shielding region (for example, black) for forming electrodes by the lift-off method. The planar shape can be, for example, an annular shape with a width of 2 to 10 μm.

溝部32は、能動素子用のマスクパターン層を設けないダイシングロード領域のうちのいずれかに設けられる。ここで、ダイシングロード領域とは、ウェーハ上に複数形成される半導体素子どうしの間に設けられる領域であり、これら半導体素子をダイシングやスクライブ、へき開などの方法により分離するための領域である。一般に、ダイシングロード領域は、ネガ型のフォトマスク30の透光領域とされる。このため、図2(a)に表した具体例において、溝部32と対向する領域のネガ型のフォトレジスト20は、本来は露光されるはずである。   The groove 32 is provided in any one of the dicing load regions where the mask pattern layer for the active element is not provided. Here, the dicing load region is a region provided between a plurality of semiconductor elements formed on the wafer, and is a region for separating these semiconductor elements by a method such as dicing, scribing, or cleavage. In general, the dicing load region is a light transmitting region of the negative photomask 30. Therefore, in the specific example shown in FIG. 2A, the negative photoresist 20 in the region facing the groove 32 is supposed to be exposed.

第1露光工程の終了後、半導体ウェーハ44からフォトマスク30を分離する。この際に、溝部32を介して空気などの気体が導入され、フォトレジスト20が塗布された半導体ウェーハ44と、フォトマスク30と、の分離が促進される(図1(c))。このため、フォトマスク30と半導体ウェーハ44とを容易に分離することができる(図3のS104)。   After completion of the first exposure process, the photomask 30 is separated from the semiconductor wafer 44. At this time, a gas such as air is introduced through the groove 32, and the separation between the semiconductor wafer 44 coated with the photoresist 20 and the photomask 30 is promoted (FIG. 1C). For this reason, the photomask 30 and the semiconductor wafer 44 can be easily separated (S104 in FIG. 3).

続いて、フォトレジスト20を現像する(図3のS106)と、図2(b)に表したように、所望の開口部21が形成される。続いて、リフトオフ法を用いて、GaP基板40の面40aに、金属膜60からなる電極61を形成する(図3のS108)。すなわち、開口部21とその周囲のフォトレジスト20の上に、図2(c)に表したように、蒸着法やスパッタリング法を用いて金属膜60を形成する。さらに、フォトレジスト20を剥離すると、図2(d)のように、フォトレジスト20上の金属膜60が除去され、開口部21に電極61を残すことができる。   Subsequently, when the photoresist 20 is developed (S106 in FIG. 3), a desired opening 21 is formed as shown in FIG. 2B. Subsequently, an electrode 61 made of the metal film 60 is formed on the surface 40a of the GaP substrate 40 by using a lift-off method (S108 in FIG. 3). That is, as shown in FIG. 2C, the metal film 60 is formed on the opening 21 and the surrounding photoresist 20 by using a vapor deposition method or a sputtering method. Further, when the photoresist 20 is peeled off, the metal film 60 on the photoresist 20 is removed and the electrode 61 can be left in the opening 21 as shown in FIG.

この場合、図2(b)に表したように、ネガ型のフォトレジスト20の開口部21の側の端部を逆テーパー形にすると、パターニングされたフォトレジスト20のパターンから金属膜60を良好に分離することができる。つまり、金属膜60に、いわゆる段切れを生じさせることができる。この場合、アルカリ可溶性樹脂をネガ型感光性組成物として含むネガ型フォトレジストなどを用いると、逆テーパ形を容易に形成できる。   In this case, as shown in FIG. 2B, when the end portion on the opening 21 side of the negative photoresist 20 is formed in a reverse taper shape, the metal film 60 is improved from the pattern of the patterned photoresist 20. Can be separated. That is, a so-called step break can be caused in the metal film 60. In this case, if a negative photoresist containing an alkali-soluble resin as a negative photosensitive composition is used, a reverse taper shape can be easily formed.

以上、図2に関して前述したように、本実施形態によれば、フォトマスク30に溝部32を設けることにより、半導体ウェーハ44の分離を促進できる。
ただし、溝部32を設けることにより、その部分の光の透過率が低下する場合がある。ネガレジストを露光する場合、溝部32の直下におけるネガレジストの露光量が低下すると、現像後に本来残るはずのネガレジストが消失することがある。これは、パターン不良の原因となることがある。
As described above with reference to FIG. 2, according to the present embodiment, by providing the groove 32 in the photomask 30, separation of the semiconductor wafer 44 can be promoted.
However, providing the groove 32 may reduce the light transmittance of that portion. When the negative resist is exposed, if the exposure amount of the negative resist immediately below the groove 32 is reduced, the negative resist that should remain after the development may disappear. This can cause pattern defects.

これに対して、本発明の第2の実施形態においては、溝部32の直下の部分における露光量の不足を解消することが可能となる。
図4(a)〜(c)は、第2の実施形態にかかる半導体素子の製造方法において、フォトレジストに開口部を設けるまでの工程断面図である。
また、図5は、第2の実施形態にかかる半導体素子の製造方法において、電極をパターニングするまでのフローチャートである。
On the other hand, in the second embodiment of the present invention, it is possible to solve the shortage of the exposure amount in the portion immediately below the groove portion 32.
4A to 4C are process cross-sectional views until an opening is provided in a photoresist in the method of manufacturing a semiconductor device according to the second embodiment.
FIG. 5 is a flowchart until the electrodes are patterned in the method of manufacturing a semiconductor device according to the second embodiment.

まず、図4(a)に表したように、表面が平坦なGaP基板40のミラー面40aに、環化ゴム系などのネガ型のフォトレジスト30を塗布する(図5のS200)。フォトマスク30のマスクパターン領域31の側と、フォトレジスト20の表面20aと、を密着させ、第1露光工程を行う(図5のS202)。この場合、溝部32と対向する領域のネガ型のフォトレジスト20は本来露光されるはずである。ところが溝部32のダイシング工程において、溝部32の底面に、凹み(あるいは凹凸)32aなどを生じることがある。凹み(あるいは凹凸)32aがあると露光用光源からの光が散乱され、露光不足領域20bを生じる。または、溝部32のダイシング工程において生じたチッピングが溝部32近傍に残っても、露光不足領域20bを生じる。   First, as shown in FIG. 4A, a negative type photoresist 30 such as cyclized rubber is applied to the mirror surface 40a of the GaP substrate 40 having a flat surface (S200 in FIG. 5). The mask pattern region 31 side of the photomask 30 and the surface 20a of the photoresist 20 are brought into close contact with each other, and a first exposure process is performed (S202 in FIG. 5). In this case, the negative photoresist 20 in the region facing the groove 32 should be originally exposed. However, in the dicing process of the groove 32, a dent (or unevenness) 32a may be formed on the bottom surface of the groove 32. If there is a dent (or unevenness) 32a, the light from the exposure light source is scattered, resulting in an underexposed region 20b. Alternatively, even if chipping generated in the dicing process of the groove 32 remains in the vicinity of the groove 32, the underexposed region 20b is generated.

露光不足領域20bを現像すると、フォトレジスト20を残すべき領域においてフォトレジスト20が消失し、不要な開口部を生じる。第2の実施形態では、このような不要な開口部の発生を抑制するために、溝部32を介して気体を導入してフォトマスク30と半導体ウェーハ44とを分離(S204)したのち、第2露光工程を行う(S206)。   When the underexposed area 20b is developed, the photoresist 20 disappears in an area where the photoresist 20 should be left, and an unnecessary opening is generated. In the second embodiment, in order to suppress the generation of such an unnecessary opening, gas is introduced through the groove 32 to separate the photomask 30 and the semiconductor wafer 44 (S204), and then the second. An exposure process is performed (S206).

例えば、図4(b)に表したように、同一のフォトマスク30を半導体ウェーハ44に対して所定の距離だけずらして露光することができる。すなわち、第1露光工程において溝部32が当接した箇所とは異なる箇所において、溝部32を半導体ウェーハ44と当接させる。このような第2露光工程は、シフト露光と呼ぶことができる(S206)。続いて、フォトマスク30と半導体ウェーハ44とを分離する(S208)。   For example, as shown in FIG. 4B, the same photomask 30 can be exposed while being shifted from the semiconductor wafer 44 by a predetermined distance. That is, the groove 32 is brought into contact with the semiconductor wafer 44 at a location different from the location where the groove 32 is in contact in the first exposure step. Such a second exposure step can be referred to as shift exposure (S206). Subsequently, the photomask 30 and the semiconductor wafer 44 are separated (S208).

第1露光工程で生じた露光不足領域20bに対しては、溝部32が設けられていないフォトマスク30の領域で第2露光工程が行われる。このため、露光量が十分となり、図4(c)のように、現像工程において不要な開口部の発生を抑制できる(S210)。このように、電極リフトオフ工程において、不要な金属膜を残さずに、電極形成が可能となる(S212)。   For the underexposure region 20b generated in the first exposure step, the second exposure step is performed in the region of the photomask 30 where the groove 32 is not provided. For this reason, the exposure amount becomes sufficient, and generation of unnecessary openings in the developing process can be suppressed as shown in FIG. 4C (S210). Thus, in the electrode lift-off process, it is possible to form an electrode without leaving an unnecessary metal film (S212).

図6(a)〜(d)は、比較例にかかる発光素子の製造方法の工程断面図である。   6A to 6D are process cross-sectional views of a method for manufacturing a light-emitting element according to a comparative example.

もし、第2露光工程を行わないと、図6(b)のように、露光不足領域120bは現像工程により、不要開口部122を生じる。このため、図6(c)のように、半導体ウェーハ144の表面に不要金属膜162も被着する。このため、図6(d)のように、電極161のリフトオフ工程において、溝部132の下方の露光不足領域120bにも不要金属膜162が形成されることがある。ダイシングロードに不要金属膜162が多いと、チップの表面に不要金属膜162などを含むチッピングを発生するので好ましくなく、また外観不良ともなる。   If the second exposure process is not performed, an unnecessary opening 122 is generated in the underexposed area 120b by the developing process as shown in FIG. 6B. For this reason, as shown in FIG. 6C, the unnecessary metal film 162 is also deposited on the surface of the semiconductor wafer 144. For this reason, as shown in FIG. 6D, in the lift-off process of the electrode 161, an unnecessary metal film 162 may be formed also in the underexposed region 120b below the groove 132. If there are many unnecessary metal films 162 in the dicing road, chipping including unnecessary metal films 162 and the like on the surface of the chip occurs, which is not preferable, and the appearance is also poor.

なお、本実施形態では、溝部32は、フォトマスク30と半導体ウェーハ44との分離を容易とするために、例えば幅が20〜30μm、深さが20μmなどとすることができる。この場合、溝部32は、例えば、ダイヤモンドブレードを用いたダイシング法により形成できる。しかしながら、ダイヤモンドブレードを回転することにより形成した溝部32の底面および内側壁は、細かな凹凸が生じる。このため、溝部32を透過し散乱した光により、露光不十分となる領域を生じることがある。これに対して、第2の実施形態では、シフト露光を行うことにより、電極のリフトオフが容易となる。   In the present embodiment, the groove 32 can have a width of 20 to 30 μm and a depth of 20 μm, for example, in order to facilitate separation of the photomask 30 and the semiconductor wafer 44. In this case, the groove 32 can be formed by, for example, a dicing method using a diamond blade. However, fine irregularities are generated on the bottom and inner walls of the groove 32 formed by rotating the diamond blade. For this reason, a region that is insufficiently exposed may be generated by the light transmitted through the groove 32 and scattered. On the other hand, in the second embodiment, the lift-off of the electrode is facilitated by performing the shift exposure.

図7(a)は第2の実施形態にかかる発光素子の製造方法の変形例に用いる第1のフォトマスクの模式平面図、図7(b)は第2のフォトマスクの模式平面図、である。   FIG. 7A is a schematic plan view of a first photomask used in a modification of the method for manufacturing the light emitting device according to the second embodiment, and FIG. 7B is a schematic plan view of the second photomask. is there.

すなわち、本変形例では、露光不足領域20bに対して第2露光工程を行う場合、第1のフォトマスク30とは異なる第2のフォトマスク38を用いる。第1のフォトマスク30は、例えば、マスク基材の中間部に、X軸およびY軸に平行な2条の溝部32が設けられているものとする。   That is, in the present modification, when the second exposure process is performed on the underexposed region 20b, the second photomask 38 different from the first photomask 30 is used. For example, the first photomask 30 is provided with two grooves 32 parallel to the X-axis and the Y-axis at an intermediate portion of the mask base material.

第2のフォトマスク38は、第1露光工程において、溝部32の直下のフォトレジストの領域に対して露光可能な透光領域39を有する。すなわち、X軸およびY軸に平行な2条の平坦な透光領域39を設ける。透光領域39の幅は、第1のフォトマスク30の溝部32の幅よりもやや広く、かつマスクパターン領域31と重ならないようにするとよい。   The second photomask 38 has a light-transmitting region 39 that can be exposed to a region of the photoresist immediately below the groove 32 in the first exposure step. That is, two flat light transmission regions 39 parallel to the X axis and the Y axis are provided. The width of the light transmitting region 39 is preferably slightly larger than the width of the groove 32 of the first photomask 30 and does not overlap the mask pattern region 31.

また、第1露光工程における電極のマスクパターン層31aの下方の非露光領域は、第2露光工程においても露光しないのでマスクパターン層31aよりも大きな面積の遮光領域を設ける。この場合、例えば、透光領域39以外の広い面積を遮光領域(例えば黒色)としてもよい。また、第2のフォトマスク38と半導体ウェーハ44とを容易に分離するために、透光領域39以外に溝部32を設けるとよい。   Further, since the non-exposed region below the mask pattern layer 31a of the electrode in the first exposure step is not exposed in the second exposure step, a light shielding region having a larger area than the mask pattern layer 31a is provided. In this case, for example, a wide area other than the light-transmitting region 39 may be used as a light-shielding region (for example, black). Further, in order to easily separate the second photomask 38 and the semiconductor wafer 44, it is preferable to provide the groove portion 32 in addition to the light transmitting region 39.

このようにして、第1露光工程において溝部32近傍に露光不足領域を生じたとしても、第2露光工程において露光を追加し、所望のフォトレジストパターンを形成することができる。   Thus, even if an underexposed region is generated in the vicinity of the groove 32 in the first exposure step, exposure can be added in the second exposure step to form a desired photoresist pattern.

第1および第2の実施形態、並びにその変形例によれば、化学的に安定であり機械的強度が高いネガ型フォトレジストを用いつつ、かつフォトマスクと半導体ウェーハとを容易に分離することが容易となる。このため、ポジ型フォトレジストを用いる製造方法と比較して、量産性に富む半導体素子の製造方法が可能になる。   According to the first and second embodiments and the modifications thereof, it is possible to easily separate a photomask and a semiconductor wafer while using a negative photoresist that is chemically stable and has high mechanical strength. It becomes easy. For this reason, compared with the manufacturing method using a positive photoresist, the manufacturing method of a semiconductor element rich in mass productivity is attained.

図8は、本実施形態にかかる発光素子の模式斜視図である。
エピタキシャル層42の表面に、エピタキシャル層側電極70が設けられている。他方、透光性を有し、単結晶からなるGaP基板40のミラー面40aに、図2(d)のような電極61が設けられており、実装部材側と接着することができる。発光層42aからの放出光は、発光素子の、上方、側方、下方、に放出される。
FIG. 8 is a schematic perspective view of the light emitting device according to the present embodiment.
An epitaxial layer side electrode 70 is provided on the surface of the epitaxial layer 42. On the other hand, an electrode 61 as shown in FIG. 2D is provided on the mirror surface 40a of the GaP substrate 40 made of a single crystal having translucency, and can be bonded to the mounting member side. The emitted light from the light emitting layer 42a is emitted upward, laterally, and downward of the light emitting element.

本発明者の実験によれば、このような発光素子の基板のミラー面40aは、ネガ型フォトレジストとの密着強度が強く、フォトマスクと半導体ウェーハとを分離する工程で割れや欠けを生じやすいことが判明した。例えば、ウェーハ口径を3インチ以上、かつウェーハ厚さを200μm以下、とすると密着強度が一層高くなり、分離が困難であった。このため、フォトマスクとネガ型フォトレジストが塗布された半導体基板とを分離することが容易ではなく、結果としてリフトオフ法を用いて電極を形成することが困難であった。   According to the experiments of the present inventor, the mirror surface 40a of the substrate of such a light emitting element has high adhesion strength with the negative photoresist, and is likely to be cracked or chipped in the process of separating the photomask and the semiconductor wafer. It has been found. For example, when the wafer diameter is 3 inches or more and the wafer thickness is 200 μm or less, the adhesion strength is further increased and separation is difficult. For this reason, it is not easy to separate the photomask and the semiconductor substrate coated with the negative photoresist, and as a result, it is difficult to form electrodes using the lift-off method.

またさらに、GaP基板40とInAlGaP系のエピタキシャル層42との積層体は、図8において向かって下側に凸となる形状に湾曲する傾向がある。したがって、例えば、図2(a)に表した工程において、フォトマスク30を密着させた半導体ウェーハ44には、図2(a)において向かって下側に凸となる方向に湾曲しようとする応力が作用する。この応力は、フォトマスク30に接触している半導体ウェーハ44を、いわゆる吸盤のように変形させようとする。その結果として、フォトマスク30と半導体ウェーハ44との固着が促進され、分離が困難となる場合が多い。この傾向は、特に半導体ウェーハ44が大口径化し、またその厚みを薄くするほど、顕著となる。   Furthermore, the laminated body of the GaP substrate 40 and the InAlGaP-based epitaxial layer 42 tends to bend into a shape that protrudes downward in FIG. Therefore, for example, in the step shown in FIG. 2A, the semiconductor wafer 44 to which the photomask 30 is closely attached has a stress that tends to bend in a direction that protrudes downward in FIG. 2A. Works. This stress tends to deform the semiconductor wafer 44 in contact with the photomask 30 like a so-called sucker. As a result, adhesion between the photomask 30 and the semiconductor wafer 44 is promoted, and separation is often difficult. This tendency becomes more prominent as the semiconductor wafer 44 becomes larger in diameter and thinner.

実際に、本発明者の実験によれば、半導体ウェーハ44がフォトマスク30に対して凸状となるように湾曲する場合には、フォトマスク30と半導体ウェーハ44との固着は生じにくいことが判明した。これは、半導体ウェーハ44がフォトマスク30に対して凸状に湾曲するような応力が作用する場合には、半導体ウェーハ44の周縁部から分離が進行し空気が順次導入されやすいからであると考えられる。   Actually, according to an experiment by the present inventor, when the semiconductor wafer 44 is curved so as to have a convex shape with respect to the photomask 30, it is found that the photomask 30 and the semiconductor wafer 44 are hardly fixed. did. This is considered to be because when the stress that causes the semiconductor wafer 44 to be convexly curved acts on the photomask 30, separation proceeds from the peripheral edge of the semiconductor wafer 44 and air is easily introduced sequentially. It is done.

一方、半導体ウェーハ44がフォトマスク30に対して凹状すなわち吸盤状に湾曲する場合には、半導体ウェーハ44の周縁部からの分離や空気の導入が困難となり、フォトマスク30と半導体ウェーハ44との固着が生じやすい。   On the other hand, when the semiconductor wafer 44 is curved in a concave shape, that is, sucker shape with respect to the photomask 30, separation from the peripheral edge of the semiconductor wafer 44 and introduction of air becomes difficult, and the photomask 30 and the semiconductor wafer 44 are fixed to each other. Is likely to occur.

これに対して、本実施形態によれば、フォトマスク30に溝部32を設けることにより、フォトマスク30に対して吸盤状に変形する応力が作用している半導体ウェーハ44を、フォトマスク30から確実且つ容易に分離させることが可能となる。その結果として、GaP基板とInAlGaP系のエピタキシャル層との積層体を含む半導体ウェーハにおいて、GaP基板側にパターニングを施すような場合にも、フォトマスク30との固着を防止して、安定的なプロセスが可能となる。   On the other hand, according to the present embodiment, by providing the groove portion 32 in the photomask 30, the semiconductor wafer 44 on which the stress that deforms in a sucker shape acts on the photomask 30 is surely removed from the photomask 30. And it becomes possible to separate easily. As a result, in a semiconductor wafer including a laminated body of a GaP substrate and an InAlGaP-based epitaxial layer, even when patterning is performed on the GaP substrate side, it is possible to prevent adhesion to the photomask 30 and to achieve a stable process. Is possible.

またさらに、ネガ型フォトレジストは、環化ゴム系の材料からなる場合が多い。環化ゴム系の材料は、粘着性が高く、フォトマスク30に対して固着が生じやすいことも判明した。
これに対して、第1および第2の実施形態およびこれらに付随した変形例にかかる半導体素子の製造方法を用いると、フォトマスク30とネガ型フォトレジスト20が塗布された半導体ウェーハ44とを容易にかつ確実に分離することができる。また、ネガ型フォトレジスト30を用いることにより、量産性に富む発光素子の製造方法が可能となる。
Furthermore, negative photoresists are often made of cyclized rubber materials. It has also been found that the cyclized rubber-based material has high adhesiveness and is easily fixed to the photomask 30.
On the other hand, when the semiconductor element manufacturing method according to the first and second embodiments and the modifications associated therewith is used, the photomask 30 and the semiconductor wafer 44 coated with the negative photoresist 20 can be easily formed. And can be reliably separated. In addition, the use of the negative photoresist 30 makes it possible to manufacture a light emitting device with high productivity.

図9は、実施形態にかかるフォトマスクの製造方法の工程断面図である。   FIG. 9 is a process cross-sectional view of the photomask manufacturing method according to the embodiment.

図9(a)のように、石英などからなるマスク基材80の第1の面に溝部形成用フォトレジスト81を塗布する。図9(b)〜(d)のように、フォトレジスト81の上方から、ダイシングブレード84を回転し溝部83を形成する。ダイシングによる削りカスは、図9(d)のように、フォトレジスト81の上にチッピング85などとして積もるが、マスク基材80の表面への付着が抑制できる。   As shown in FIG. 9A, a groove forming photoresist 81 is applied to the first surface of a mask substrate 80 made of quartz or the like. As shown in FIGS. 9B to 9D, the dicing blade 84 is rotated from above the photoresist 81 to form the groove 83. As shown in FIG. 9 (d), the chip residue due to dicing is accumulated on the photoresist 81 as a chipping 85 or the like, but adhesion to the surface of the mask substrate 80 can be suppressed.

続いて、図9(e)のように、溝部形成用フォトレジスト81を剥離し、マスク基材80を洗浄する。このとき、フォトレジスト81と共にチッピング85が除去され、マスク基材80の表面が清浄にできる。さらに、図9(f)のように、ダイシングにより生じた溝部83の底面や内側壁の凹凸を、透光性を有するSiOなどのコーティング材86で覆い、光の散乱を低減する。コーティング材86の厚さは、溝部83の深さよりも小さくするので、気体を導入することができる。 Subsequently, as shown in FIG. 9E, the groove forming photoresist 81 is peeled off, and the mask substrate 80 is washed. At this time, the chipping 85 is removed together with the photoresist 81, and the surface of the mask substrate 80 can be cleaned. Further, as shown in FIG. 9F, the unevenness of the bottom surface and the inner side wall of the groove 83 generated by dicing is covered with a coating material 86 such as light-transmitting SiO 2 to reduce light scattering. Since the thickness of the coating material 86 is smaller than the depth of the groove 83, a gas can be introduced.

コーティング材86の屈折率とマスク基材80の屈折率との差は、マスク基材80の屈折率と空気の屈折率との差よりも小さくする。また、コーティング材86の光透過率とマスク基材80の光透過率との差は、マスク基材80の光透過率と空気の光透過率との差よりも小さくする。このようにすると、溝部83により光が散乱されることにより生じるフォトレジストの露光不足領域が抑制され、所望のフォトレジストパターンを容易に形成できる。また、コーティング材86は、マスクパターン領域まで延在するように設けられてもよい。   The difference between the refractive index of the coating material 86 and the refractive index of the mask base material 80 is made smaller than the difference between the refractive index of the mask base material 80 and the refractive index of air. Further, the difference between the light transmittance of the coating material 86 and the light transmittance of the mask base material 80 is made smaller than the difference between the light transmittance of the mask base material 80 and the light transmittance of air. In this way, an underexposed region of the photoresist caused by light being scattered by the groove 83 is suppressed, and a desired photoresist pattern can be easily formed. The coating material 86 may be provided so as to extend to the mask pattern region.

このあと、マスク基材80の一方の面に、例えばクロム膜を塗布する。さらに、クロム膜の上に、描画用フォトレジストを塗布する。溝部83が形成されていないマスクパターン領域の上に、所望のマスクパターンを描画加工する。続いて、描画用フォトレジストを剥離し、マスク基材80を洗浄すると、フォトマスクが完成する。すなわち、図1(a)に表される平面形状を有し、溝部32が図9(f)に表される断面形状を有する実施形態にかかるフォトマスクが完成する。   Thereafter, for example, a chromium film is applied to one surface of the mask substrate 80. Further, a drawing photoresist is applied on the chromium film. A desired mask pattern is drawn on the mask pattern region where the groove 83 is not formed. Subsequently, the photo resist for drawing is peeled off and the mask substrate 80 is washed to complete the photo mask. That is, the photomask according to the embodiment having the planar shape shown in FIG. 1A and the groove 32 having the cross-sectional shape shown in FIG. 9F is completed.

本実施形態のフォトマスクを用いると、半導体素子の製造工程において、溝部の下方に露光不足領域が発生することが抑制される。このため、歩留まりが改善され、かつ量産性に富む製造方法が提供される。   When the photomask of this embodiment is used, the occurrence of an underexposed region below the groove is suppressed in the semiconductor element manufacturing process. For this reason, a yield is improved and the manufacturing method rich in mass productivity is provided.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

20 フォトレジスト、21 開口部、30 (第1の)フォトマスク、31 マスクパターン領域、32 溝部、36 気体、38 第2のフォトマスク、39 透光領域、42 エピタキシャル層、42a 発光層、44 半導体ウェーハ、61 電極、80 マスク基材、83 溝部、86 コーティング材 20 photoresist, 21 opening, 30 (first) photomask, 31 mask pattern region, 32 groove, 36 gas, 38 second photomask, 39 translucent region, 42 epitaxial layer, 42a light emitting layer, 44 semiconductor Wafer, 61 electrodes, 80 mask base material, 83 groove, 86 coating material

Claims (7)

ウェーハの表面に、ネガ型フォトレジストを塗布する工程と、
マスクパターンが設けられた面のうち、前記マスクパターンが設けられていない領域に設けられた溝部を有する第1のフォトマスクの前記面と、前記ネガ型フォトレジストと、を密着して露光する第1露光工程と、
前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記ネガ型フォトレジストが塗布された前記ウェーハとを分離する第1分離工程と、
前記ネガ型フォトレジストを現像し、開口部を有する前記ネガ型フォトレジストのパターンを形成する現像工程と、
前記開口部に露出した前記ウェーハの前記表面に、リフトオフ法を用いて電極を形成する工程と、
を備えたことを特徴とする半導体素子の製造方法。
Applying a negative photoresist to the surface of the wafer;
Of the surface provided with the mask pattern, the surface of the first photomask having a groove provided in a region where the mask pattern is not provided and the negative photoresist are exposed in close contact with each other. 1 exposure process;
A first separation step of introducing a gas through the groove and separating the first photomask and the wafer coated with the negative photoresist;
Developing the negative photoresist to form a pattern of the negative photoresist having an opening; and
Forming an electrode on the surface of the wafer exposed in the opening using a lift-off method;
A method for manufacturing a semiconductor device, comprising:
前記ウェーハは、透光性を有する単結晶基板と、前記単結晶基板の上に設けられ発光層を含むエピタキシャル層と、を有することを特徴とする請求項1記載の半導体素子の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the wafer includes a light-transmitting single crystal substrate and an epitaxial layer provided on the single crystal substrate and including a light emitting layer. 前記ネガ型フォトレジストの前記開口部の側の端部は、逆テーパ形断面を有することを特徴とする請求項1または2に記載の半導体素子の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein an end portion of the negative photoresist on the opening side has a reverse tapered cross section. 4. ウェーハの表面にフォトレジストを塗布する工程と、
マスクパターンが設けられた面のうち、前記マスクパターンが設けられていない領域に設けられた溝部を有する第1のフォトマスクの前記面と、前記フォトレジストと、を密着して露光する第1露光工程と、
前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記フォトレジストが塗布された前記ウェーハとを分離する第1分離工程と、
前記第1露光工程において前記溝部の下方に位置した前記ウェーハの領域とは異なる領域に前記溝部が位置するように、前記第1のフォトマスクをずらして密着させ露光する第2露光工程と、
前記第2露光工程のあと、前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記フォトレジストが塗布された前記半導体ウェーハとを分離する第2分離工程と、
を備えたことを特徴とする半導体素子の製造方法。
Applying a photoresist to the surface of the wafer;
First exposure for exposing the surface of the first photomask having a groove provided in a region where the mask pattern is not provided, and the photoresist, in close contact with the surface provided with the mask pattern. Process,
A first separation step of introducing a gas through the groove to separate the first photomask and the wafer coated with the photoresist;
A second exposure step of shifting and exposing the first photomask so that the groove is located in a region different from the region of the wafer located below the groove in the first exposure step;
A second separation step of separating the first photomask and the semiconductor wafer coated with the photoresist by introducing a gas through the groove after the second exposure step;
A method for manufacturing a semiconductor device, comprising:
ウェーハの表面にフォトレジストを塗布する工程と、
マスクパターンが設けられた面のうち、前記マスクパターンが設けられていない領域に設けられた溝部を有する第1のフォトマスクの前記面と、前記フォトレジストと、を密着して露光する第1露光工程と、
前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記フォトレジストが塗布された前記ウェーハとを分離する第1分離工程と、
前記第1露光工程において前記マスクパターンにより遮光された領域を遮光するマスクパターンと、溝部と、有する第2フォトマスクを用い、前記第1のフォトマスクの前記溝部の下方に位置した前記半導体ウェーハの領域を前記第2のフォトマスクの前記溝部を介さずに露光する第2露光工程と、
前記第2露光工程のあと、前記溝部を介して気体を導入させ、前記第1のフォトマスクと前記フォトレジストが塗布された前記半導体ウェーハとを分離する第2分離工程と、
を備えたことを特徴とする半導体素子の製造方法。
Applying a photoresist to the surface of the wafer;
First exposure for exposing the surface of the first photomask having a groove provided in a region where the mask pattern is not provided, and the photoresist, in close contact with the surface provided with the mask pattern. Process,
A first separation step of introducing a gas through the groove to separate the first photomask and the wafer coated with the photoresist;
A second photomask having a mask pattern for shielding a region shielded by the mask pattern in the first exposure step and a groove portion, and using the second photomask having the groove portion of the first photomask. A second exposure step of exposing a region without passing through the groove of the second photomask;
A second separation step of separating the first photomask and the semiconductor wafer coated with the photoresist by introducing a gas through the groove after the second exposure step;
A method for manufacturing a semiconductor device, comprising:
前記ウェーハは、前記第1のフォトマスクに対して凹状に湾曲する応力を有することを特徴とする請求項1〜5のいずれか1つに記載の半導体素子の製造方法。   6. The method of manufacturing a semiconductor device according to claim 1, wherein the wafer has a stress that curves in a concave shape with respect to the first photomask. 第1の面の側から溝部が設けられたマスク基材と、
前記第1の面のうち、前記溝部が設けられていない領域に設けられたマスクパターンと、
前記溝部の少なくとも底面を覆い、前記溝部の深さよりも小さい厚さを有するコーティング材と、
を備え、
前記コーティング材の屈折率と前記マスク基材の屈折率との差は、前記マスク基材の屈折率と空気の屈折率との差よりも小さく、
前記コーティング材の光透過率と前記マスク基材の光透過率との差は、前記マスク基材の光透過率と空気の光透過率との差よりも小さいことを特徴とするフォトマスク。
A mask base material provided with a groove from the side of the first surface;
A mask pattern provided in a region of the first surface where the groove is not provided;
A coating material that covers at least the bottom surface of the groove and has a thickness smaller than the depth of the groove;
With
The difference between the refractive index of the coating material and the refractive index of the mask base material is smaller than the difference between the refractive index of the mask base material and the refractive index of air,
The difference between the light transmittance of the coating material and the light transmittance of the mask base material is smaller than the difference between the light transmittance of the mask base material and the light transmittance of air.
JP2011063316A 2011-03-22 2011-03-22 Method of manufacturing semiconductor element and photomask Withdrawn JP2012199437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011063316A JP2012199437A (en) 2011-03-22 2011-03-22 Method of manufacturing semiconductor element and photomask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011063316A JP2012199437A (en) 2011-03-22 2011-03-22 Method of manufacturing semiconductor element and photomask

Publications (1)

Publication Number Publication Date
JP2012199437A true JP2012199437A (en) 2012-10-18

Family

ID=47181355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011063316A Withdrawn JP2012199437A (en) 2011-03-22 2011-03-22 Method of manufacturing semiconductor element and photomask

Country Status (1)

Country Link
JP (1) JP2012199437A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105242491A (en) * 2014-07-11 2016-01-13 株式会社迪思科 Method for manufacturing exposure mask
JP2016018139A (en) * 2014-07-10 2016-02-01 株式会社ディスコ Method for producing exposure mask

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018139A (en) * 2014-07-10 2016-02-01 株式会社ディスコ Method for producing exposure mask
CN105242491A (en) * 2014-07-11 2016-01-13 株式会社迪思科 Method for manufacturing exposure mask
JP2016018187A (en) * 2014-07-11 2016-02-01 株式会社ディスコ Method for producing exposure mask

Similar Documents

Publication Publication Date Title
CN109817767B (en) Micro device and manufacturing method thereof
KR100815221B1 (en) Method for producing for the microlens mold
TW200802976A (en) Fine processing method of substrate, manufacturing method of substrate, and light emitting element
JP2007188069A (en) Mask blank and gradation mask
TWI226971B (en) Photomask blank and photomask
JP5705040B2 (en) Manufacturing method of cover glass for portable device
CN111446158B (en) Metal deposition process after wafer back cutting
JP2012199437A (en) Method of manufacturing semiconductor element and photomask
TWI592741B (en) Photomask and method of manufacturing photomask
JP2008221516A (en) Machining method of substrate, imprint mold and its manufacturing method
JP2008083166A (en) Pellicle frame
CN111983888A (en) Mask and manufacturing method thereof
KR101760180B1 (en) Method for forming electrode of optical modulator using backside illumination
JP6250239B2 (en) Stepped wafer and method of manufacturing the same
JP6819172B2 (en) Manufacturing method of uneven structure, base material for manufacturing imprint mold, and manufacturing method of imprint mold
KR100865559B1 (en) Method for fabricating photo mask
JP2000286330A (en) Substrate holding chuck and its manufacture, method of exposure, manufacture of semiconductor device, and aligner
KR100244458B1 (en) Mask and manufacturing method of the same
KR20090006703A (en) Method for manufacturing high-aspect-ratio micro structures
TW201602713A (en) Manufacturing method of exposure mask
CN104407503B (en) Exposure method and method for manufacturing semiconductor device
JP5668745B2 (en) Gradation mask
JP7232699B2 (en) Evaporation mask
JP2000286329A (en) Substrate-holding chuck, manufacture thereof, exposure method, manufacture of semiconductor device and aligner
JP2010118572A (en) Method of manufacturing semiconductor light-emitting device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603