JP2012190958A - Resin sealed semiconductor device and manufacturing method therefor - Google Patents
Resin sealed semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2012190958A JP2012190958A JP2011052504A JP2011052504A JP2012190958A JP 2012190958 A JP2012190958 A JP 2012190958A JP 2011052504 A JP2011052504 A JP 2011052504A JP 2011052504 A JP2011052504 A JP 2011052504A JP 2012190958 A JP2012190958 A JP 2012190958A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- resin
- semiconductor device
- linear protrusion
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
本発明は、ヒートシンクの一面に接合層を介して半導体素子を接合した樹脂封止型半導体装置とその製造方法に関する。 The present invention relates to a resin-encapsulated semiconductor device in which a semiconductor element is bonded to one surface of a heat sink via a bonding layer and a manufacturing method thereof.
従来より、樹脂封止型半導体装置において、素子が接合層を介してヒートシンクに接合された構造が知られている。ここで、接合層の長期的な信頼性を確保するため、接合層の最低膜厚を確保することが必要になっている。 Conventionally, a structure in which an element is bonded to a heat sink via a bonding layer is known in a resin-encapsulated semiconductor device. Here, in order to ensure long-term reliability of the bonding layer, it is necessary to ensure the minimum film thickness of the bonding layer.
そこで、特許文献1、2では、ヒートシンクの接合面にプレス加工で突起を形成した構造が提案されている。特許文献1では、中央部が窪んだリング状の突起が提案されている。また、特許文献2では、リング状窪みの中央部が隆起した突起が提案されている。これら各特許文献1、2で提案された突起の上に素子等が配置されるにより接合層の最低膜厚が確保されている。 Therefore, Patent Documents 1 and 2 propose a structure in which protrusions are formed by press working on the joint surface of the heat sink. Patent Document 1 proposes a ring-shaped protrusion having a depressed central portion. Patent Document 2 proposes a protrusion in which the central portion of the ring-shaped depression is raised. The minimum film thickness of the bonding layer is ensured by disposing elements and the like on the protrusions proposed in these Patent Documents 1 and 2.
しかしながら、上記従来の技術では、プレス加工によって形成された窪みがリング状になっているので、例えば接合層を溶融させてヒートシンクの上に流すと、リング状の窪みのうち窪みの延設方向がヒートシンク上の接合層の流れ方向に対して異なる部分では接合層が濡れにくい。このため、窪みのうち接合層が濡れにくい部分に位置する空気(エアー)が接合層で閉じこめられ、巻き込みボイドが形成されてしまう。この巻き込みボイドが熱伝達を阻害するため、素子の放熱性が悪化するという問題がある。 However, in the above-described conventional technology, the depression formed by pressing is in a ring shape. For example, when the bonding layer is melted and flowed on the heat sink, the extending direction of the depression in the ring-shaped depression is changed. The bonding layer is unlikely to get wet at different portions with respect to the flow direction of the bonding layer on the heat sink. For this reason, the air (air) located in the part in which the joining layer is difficult to get wet in the depression is trapped by the joining layer, and a entangled void is formed. Since this entrainment void hinders heat transfer, there is a problem that heat dissipation of the element is deteriorated.
本発明は上記点に鑑み、凹部を含む突起を有する構造において、凹部のエアー抜けを改善し、凹部にボイドを巻き込まない構造を備えた樹脂封止型半導体装置を提供することを第1の目的とする。また、凹部内にボイドを巻き込まない構造を備えた樹脂封止型半導体装置の製造方法を提供することを第2の目的とする。 In view of the above points, the present invention has a first object to provide a resin-encapsulated semiconductor device having a structure having a protrusion including a recess to improve air escape of the recess and prevent a void from being caught in the recess. And It is a second object of the present invention to provide a method for manufacturing a resin-encapsulated semiconductor device having a structure in which no void is caught in a recess.
上記目的を達成するため、請求項1に記載の発明では、一面(11)を有するヒートシンク(10)と、ヒートシンク(10)の一面(11)に接合層(20)を介して接合された半導体素子(30)と、ヒートシンク(10)および半導体素子(30)を封止するように成型された樹脂部(50)と、を備え、ヒートシンク(10)は、当該ヒートシンク(10)の一面(11)のうち半導体素子(30)が実装される実装領域(16)において、一面(11)の面方向のうちの一方向に沿って形成された線状の凹部(14)と、凹部(14)の両側にそれぞれ位置する突起部(15)と、により構成された線状突起(13)を有していることを特徴とする。 In order to achieve the above object, according to the first aspect of the present invention, a heat sink (10) having one surface (11) and a semiconductor bonded to one surface (11) of the heat sink (10) via a bonding layer (20). An element (30), and a resin part (50) molded so as to seal the heat sink (10) and the semiconductor element (30), and the heat sink (10) has one surface (11 ) In the mounting region (16) where the semiconductor element (30) is mounted, a linear recess (14) formed along one of the surface directions of the one surface (11), and a recess (14) It has the linear protrusion (13) comprised by the projection part (15) located in the both sides of each, It is characterized by the above-mentioned.
これによると、接合層(20)は凹部(14)の延設方向である一方向に沿って濡れやすくなるので、凹部(14)に位置するエアーが抜けやすい構造とすることができる。したがって、凹部(14)のエアー抜けを改善することができ、凹部(14)にボイドを巻き込まない構造とすることができる。 According to this, since the joining layer (20) is easily wetted along one direction which is the extending direction of the recess (14), a structure in which air located in the recess (14) can be easily removed can be obtained. Therefore, the air escape of the recess (14) can be improved, and a structure in which no void is caught in the recess (14) can be obtained.
請求項2に記載の発明では、請求項1に記載の発明において、線状突起(13)は、ヒートシンク(10)に少なくとも2本以上設けられていることを特徴とする。これによると、半導体素子(30)を2本以上の線状突起(13)で支持することができる。このため、半導体素子(30)を面で支えることができる。 The invention according to claim 2 is characterized in that, in the invention according to claim 1, at least two linear protrusions (13) are provided on the heat sink (10). According to this, the semiconductor element (30) can be supported by two or more linear protrusions (13). For this reason, a semiconductor element (30) can be supported on a surface.
また、請求項3に記載の発明のように、請求項2に記載の発明において、線状突起(13)は、当該線状突起(13)の一端側が実装領域(16)の中央部で交わると共に、当該線状突起(13)の他端側が実装領域(16)の外縁部まで延びている構造とすることができる。 Further, as in the invention described in claim 3, in the invention described in claim 2, the linear protrusion (13) intersects at one end side of the linear protrusion (13) at the center of the mounting region (16). At the same time, the other end of the linear protrusion (13) can be extended to the outer edge of the mounting region (16).
また、請求項4に記載の発明のように、請求項3に記載の発明において、半導体素子(30)は接合層(20)に接触する面が四角形状になっており、線状突起(13)は実装領域(16)の対角線に沿って形成されている構造とすることができる。 Further, as in the invention according to claim 4, in the invention according to claim 3, the surface of the semiconductor element (30) that contacts the bonding layer (20) has a quadrangular shape, and the linear protrusion (13 ) May be a structure formed along the diagonal of the mounting region (16).
請求項5に記載の発明では、請求項2に記載の発明において、線状突起(13)は、当該線状突起(13)の一端側が実装領域(16)の中央部で互いに離間していると共に、当該線状突起(13)の他端側が実装領域(16)の外縁側まで延びていることを特徴とする。これにより、実装領域(16)の中央部に位置する凹部(14)にボイドが残らない構造とすることができる。 In the invention according to claim 5, in the invention according to claim 2, the linear protrusions (13) are separated from each other at one end side of the linear protrusions (13) at the central portion of the mounting region (16). In addition, the other end side of the linear protrusion (13) extends to the outer edge side of the mounting region (16). Thereby, it can be set as the structure where a void does not remain in the recessed part (14) located in the center part of a mounting area | region (16).
請求項6に記載の発明では、請求項5に記載の発明において、線状突起(13)は、実装領域(16)の中心部から外縁部に向けて放射状に形成され、少なくとも3本以上設けられていることを特徴とする。これにより、半導体素子(30)の傾きを補正できる。 According to a sixth aspect of the invention, in the fifth aspect of the invention, the linear protrusions (13) are formed radially from the center of the mounting region (16) toward the outer edge, and at least three or more are provided. It is characterized by being. Thereby, the inclination of the semiconductor element (30) can be corrected.
請求項7に記載の発明では、線状突起(13)の他端側は、凹部(14)が実装領域(16)の外側に位置するように実装領域(16)からはみ出ていることを特徴とする。これにより、凹部(14)のうち実装領域(16)からはみ出た部分には半導体素子(30)を組み付ける圧力が掛からないので、溶融した接合層(20)を逃がしやすい構造となる。したがって、半導体素子(30)が高速に組み付けられた場合でも、凹部(14)にボイドが発生しにくい構造とすることができる。 The invention according to claim 7 is characterized in that the other end side of the linear protrusion (13) protrudes from the mounting region (16) so that the concave portion (14) is positioned outside the mounting region (16). And Thereby, since the pressure which assembles a semiconductor element (30) is not applied to the part which protruded from the mounting area | region (16) among the recessed parts (14), it becomes a structure which is easy to escape the melt | dissolved joining layer (20). Therefore, even when the semiconductor element (30) is assembled at high speed, a structure in which voids are unlikely to occur in the recess (14) can be obtained.
請求項8に記載の発明では、凹部(14)は、線状突起(13)の一端側および他端側に向かってヒートシンク(10)の一面(11)に近づくように一面(11)に対して傾斜した傾斜部(14a)を有していることを特徴とする。これにより、凹部(14)に入り込んだ接合層(20)が傾斜部(14a)で滑りやすくなるので、凹部(14)のエアー抜けを改善でき、凹部(14)にボイドを巻き込まないようにすることができる。 In the invention according to claim 8, the concave portion (14) is located on the one surface (11) so as to approach one surface (11) of the heat sink (10) toward the one end side and the other end side of the linear protrusion (13). It has the inclination part (14a) inclined by this. As a result, the bonding layer (20) that has entered the recess (14) becomes slippery at the inclined portion (14a), so that air escape from the recess (14) can be improved and no void is caught in the recess (14). be able to.
請求項9に記載の発明では、ヒートシンク(10)の一面(11)において一方向に垂直な方向における凹部(14)の幅は1mm以上であることを特徴とする。これにより、接合層(20)が凹部(14)に入り込みやすくすることができる。 The invention according to claim 9 is characterized in that the width of the recess (14) in a direction perpendicular to one direction on the one surface (11) of the heat sink (10) is 1 mm or more. Thereby, the joining layer (20) can easily enter the recess (14).
請求項10に記載の発明では、線状突起(13)の凹部(14)の最大深さは、ヒートシンク(10)の厚みの10%以下の深さであることを特徴とする。これにより、プレス加工等による凹部(14)の形成により、ヒートシンク(10)のうち一面(11)とは反対側の他面(12)に凸部が形成されてしまうことを防止できる。したがって、ヒートシンク(10)の他面(12)の平面度を維持することができる。
The invention described in
請求項11に記載の発明では、ヒートシンク(10)に対して一方向に垂直な方向にヒートシンク(10)の断面をとったときの凹部(14)の底部がR形状になっていることを特徴とする。これにより、凹部(14)の底部で接合層(20)が流れやすくなるので、凹部(14)の底部にエアーが残らない構造とすることができる。
The invention according to
請求項12に記載の発明では、一面(11)を有するヒートシンク(10)と、ヒートシンク(10)の一面(11)に接合層(20)を介して接合された半導体素子(30)と、ヒートシンク(10)および半導体素子(30)を封止するように成型された樹脂部(50)と、を備え、ヒートシンク(10)は、当該ヒートシンク(10)の一面(11)のうち半導体素子(30)が実装される実装領域(16)において、一面(11)の面方向のうちの一方向に沿って形成された線状の凹部(14)と、凹部(14)の両側にそれぞれ位置する突起部(15)と、により構成された線状突起(13)を有し、凹部(14)は線状突起(13)の一端側および他端側に向かってヒートシンク(10)の一面(11)に近づくように一面(11)に対して傾斜した傾斜部(14a)を有する樹脂封止型半導体装置の製造方法であって、以下の点を特徴としている。
In the invention according to
すなわち、凹部(14)の形状に沿った曲面を有する圧子をヒートシンク(10)の一面(11)に対して打ち込むことにより、ヒートシンク(10)の一面(11)に線状突起(13)を形成する線状突起形成工程と、ヒートシンク(10)の一面(11)に溶融した接合層(20)を配置すると共に、半導体素子(30)を接合層(20)に押しつけて接合層(20)を固めることにより、接合層(20)を介して半導体素子(30)をヒートシンク(10)の一面(11)に接合する接合工程と、を含んでいることを特徴とする。 That is, a linear protrusion (13) is formed on one surface (11) of the heat sink (10) by driving an indenter having a curved surface along the shape of the recess (14) into the one surface (11) of the heat sink (10). A linear protrusion forming step, and a molten bonding layer (20) on one surface (11) of the heat sink (10), and the semiconductor element (30) is pressed against the bonding layer (20) to bond the bonding layer (20). A bonding step of bonding the semiconductor element (30) to one surface (11) of the heat sink (10) through the bonding layer (20) by solidifying.
これによると、接合層(20)は凹部(14)の延設方向である一方向に沿って濡れやすくなるので、凹部(14)に位置するエアーを抜けやすくすることができる。したがって、凹部(14)のエアー抜けを改善することができ、凹部(14)にボイドを巻き込まないようにすることができる。 According to this, since the joining layer (20) is easily wetted along one direction which is the extending direction of the recess (14), air located in the recess (14) can be easily removed. Therefore, air escape from the recess (14) can be improved, and voids can be prevented from being caught in the recess (14).
請求項13に記載の発明では、線状突起形成工程では、ヒートシンク(10)の一面(11)において一方向に垂直な方向おける凹部(14)の幅が1mm以上となるように線状突起(13)を形成することを特徴とする。これにより、接合工程において、溶融させた接合層(20)を凹部(14)に入り込みやすくすることができる。
In the invention according to
請求項14に記載の発明では、線状突起形成工程では、線状突起(13)の凹部(14)の最大深さがヒートシンク(10)の厚みの10%以下の深さとなるように線状突起(13)を形成することを特徴とする。
In the invention according to
これにより、ヒートシンク(10)の一面(11)に圧子を打ち込んだ際に、ヒートシンク(10)のうち一面(11)とは反対側の他面(12)に凸部が形成されてしまうことを防止できる。したがって、ヒートシンク(10)の他面(12)の平面度を維持することができる。 Thus, when the indenter is driven into one surface (11) of the heat sink (10), a convex portion is formed on the other surface (12) opposite to the one surface (11) of the heat sink (10). Can be prevented. Therefore, the flatness of the other surface (12) of the heat sink (10) can be maintained.
請求項15に記載の発明では、線状突起形成工程では、ヒートシンク(10)に対して一方向に垂直な方向にヒートシンク(10)の断面をとったときの凹部(14)の底部がR形状となるように線状突起(13)を形成することを特徴とする。
In the invention according to
これにより、接合工程において、凹部(14)の底部に接合層(20)を流しやすくすることができるので、凹部(14)の底部にエアーが残らない構造とすることができる。 Thereby, in a joining process, since a joining layer (20) can be made to flow easily to the bottom part of a recessed part (14), it can be set as the structure where air does not remain in the bottom part of a recessed part (14).
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。図1は、本実施形態に係る樹脂封止型半導体装置の断面図である。この図に示されるように、樹脂封止型半導体装置は、ヒートシンク10と、接合層20と、半導体素子30と、電極端子40と、樹脂部50と、を備えて構成されている。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a resin-encapsulated semiconductor device according to this embodiment. As shown in this figure, the resin-encapsulated semiconductor device includes a
ヒートシンク10は一面11とこの一面11に対して反対側の他面12とを有する板状をなしており、接合層20を介して半導体素子30の熱を受け取る役割を果たすものである。ヒートシンク10は、例えば□20mm、厚さ3mmの純銅板である。また、ヒートシンク10にはNiメッキが7μm程度施されている。
The
接合層20は、ヒートシンク10の一面11と半導体素子30とを接合する役割を果たすものである。接合層20として、例えばはんだが採用される。
The
半導体素子30は、IGBTやパワーMOSトランジスタ等のパワー素子が形成された半導体チップである。半導体素子30は接合層20に接触する面が四角形状になっており、例えば□10mm、厚さ0.2mmのサイズである。半導体素子30には図示しないゲートパッド、ソースパッド、ドレインパッドがそれぞれ形成されている。
The
電極端子40は、半導体素子30と外部とを電気的に接続するための端子である。例えば、半導体素子30のゲートパッドやソースパッドに電気的に接続される電極端子40は、ボンディングワイヤ60を介してゲートパッドやソースパッドにそれぞれ電気的に接続されている。また、半導体素子30のドレインパッドに電気的に接続される電極端子40は、接合層20およびヒートシンク10を介して電気的に接続されている。
The
樹脂部50は、電極端子40の一部が露出するようにヒートシンク10および半導体素子30を封止するように成型されたものである。樹脂部50として、例えばシリカを内在した樹脂が採用される。
The
なお、図1では樹脂部50がヒートシンク10の他面12を覆っている断面となっているが、実際にはヒートシンク10の他面12は樹脂部50から露出しており、ヒートシンク10が半導体素子30から受け取った熱を樹脂封止型半導体装置の外部に放出できるようになっている。
In FIG. 1, the
上記のような樹脂封止型半導体装置の構成において、ヒートシンク10は線状突起13を有している。これについて、図2および図3を参照して説明する。図2は、半導体素子30側からヒートシンク10の一面11を見た平面図である。この図に示されるように、線状突起13は一面11の面方向のうちの一方向に沿って形成されており、凹部14と突起部15とを有している。これら凹部14と突起部15とを含んだ構成を1本の線状突起13とする。なお、一方向が線状突起13の延設方向に対応する。
In the configuration of the resin-encapsulated semiconductor device as described above, the
凹部14は、一方向に沿って形成された線状の溝である。また、突起部15は、凹部14の両側にそれぞれ位置すると共にヒートシンク10の一面11から突出した部分である。突起部15は半導体素子30に接触している。なお、突起部15は半導体素子30に接合層20を介して接触する部分もある。このように、突起部15は半導体素子30に直接接触していても良いし、突起部15は接合層20を介して半導体素子30に接触していても良い。
The
本実施形態では、図2に示されるように、ヒートシンク10の一面11のうち半導体素子30が実装される領域を実装領域16としている。そして、線状突起13は実装領域16の範囲内に形成されている。
In the present embodiment, as shown in FIG. 2, a region where the
線状突起13はヒートシンク10に4本設けられている。線状突起13のうちの実装領域16の中央部側を一端側とし、実装領域16の外縁部側を他端側とすると、これら4本の線状突起13のうちの各一端側が実装領域16の中央部で交わると共に、各線状突起13の他端側が実装領域16の外縁部までそれぞれ延びている。ここで、「線状突起13の一端側が交わる」とは、各線状突起13の凹部14がそれぞれ繋がっていることを指す。
Four
また、各線状突起13は実装領域16の中心位置を中心として放射状に設けられている。具体的に、4本の線状突起13は、実装領域16の対角線に沿ってそれぞれ形成されている。このため、各凹部14が交わる実装領域16の中心部では各凹部14の接続部が十字状をなしている。このような線状突起13が設けられていることで、半導体素子30が2本以上の線状突起13で支持される。つまり、半導体素子30が面で支えられる。
Each
図3は、1本の線状突起13の断面を示した図である。図3(a)は線状突起13の延設方向に平行に突起部15の断面をとった図であり、図3(b)は線状突起13の延設方向に垂直な方向に線状突起13の断面をとった図である。
FIG. 3 is a view showing a cross section of one
図3(a)に示されるように、突起部15の上部は平坦面になっており、この平坦面に半導体素子30が接触する。また、接合層20の平均膜厚(100μm)、半導体素子30の傾きの保証、接合層20の最低膜厚の確保等の理由のために、ヒートシンク10の一面11を基準として40μmを超える高さとなるように突起部15が設けられている。例えば、突起部15は50μmの高さになっている。そして、図3(b)に示されるように、突起部15は凹部14の両側に位置している。
As shown in FIG. 3A, the upper portion of the
一方、凹部14は、図3(a)に示されるように、線状突起13の延設方向の中間部が最も深くなっている。また、凹部14は、線状突起13の一端側および他端側に向かってヒートシンク10の一面11に近づくように一面11に対してなだらかに傾斜した傾斜部14aを有している。この傾斜部14aは、凹部14に入り込んだ溶融した接合層20の濡れ拡がりが阻害されないように設けられている。凹部14に入り込んだ溶融した接合層20がこの傾斜部14aを滑ることで凹部14のエアーが抜かれ、凹部14にボイドが巻き込まれないようになっている。
On the other hand, as shown in FIG. 3A, the
そして、図3(b)に示されるように、ヒートシンク10の一面11において凹部14の幅方向(一方向に垂直な方向)における当該凹部14の横幅は1mm以上2mm以下になっている。このように、1mm以上の横幅を確保することで接合層20が凹部14に入り込みやすくなっている。また、横幅を2mm以下とすることでヒートシンク10の一面11の悪化を防止する。
As shown in FIG. 3B, the lateral width of the
ここで、線状突起13の凹部14の最大深さは、ヒートシンク10の厚みの7%以上10%以下の深さである。7%以上としているのは、凹部14に位置していた部分を利用して突起部15の高さを確保するためである。また、10%以下としているのは、プレス加工等による凹部14の形成により、ヒートシンク10のうち一面11とは反対側の他面12に凸部が形成されることを防止し、ヒートシンク10の他面12の平面度を維持するためである。上述のように、ヒートシンク10の板厚を3mmとしているので、本実施形態では凹部14の最大深さは例えば0.3mm以下である。
Here, the maximum depth of the
さらに、図3(b)に示されるように、幅方向にヒートシンク10の断面をとったときの凹部14の底部はR形状になっている。これは、凹部14の底部が尖っていると接合層20が入り込みにくくボイドが形成されやすいため、凹部14の底部をR形状とすることで凹部14の底部のエアーを抜けやすくしている。
Further, as shown in FIG. 3B, the bottom of the
なお、線状突起13の凹部14は線状圧子(パンチ)をヒートシンク10に打ち付けて形成するので、線状突起13の延設方向の線長さや凹部14の深さは図3(a)に示されるように「成り行き」の値となる。もちろん、凹部14の横幅や深さは上記の条件を満たすように形成される。以上が、本実施形態に係る樹脂封止型半導体装置の構成である。
Since the
次に、樹脂封止型半導体装置の製造方法について説明する。まず、半導体プロセスにより半導体素子30を製造しておく。
Next, a method for manufacturing a resin-encapsulated semiconductor device will be described. First, the
そして、ヒートシンク10の一面11に線状突起13を形成する線状突起形成工程を行う。この場合、凹部14の形状に沿った曲面を有する線状圧子をヒートシンク10の一面11に対してプレスにて一括で打ち込むことにより、十字状の凹部14を形成する。これにより、凹部14となった部分に位置していた銅肉が凹部14の両側の突起部15となるように移動することで、突起部15が形成される。
Then, a linear protrusion forming step for forming the
この際、凹部14の幅方向の幅を1mm以上とし、凹部14の深さをヒートシンク10の厚みの10%の0.3mm以下にする。これにより、ヒートシンク10の他面12側に凸部はほぼ形成されず、ヒートシンク10の他面12の平面度は良好となる。
At this time, the width in the width direction of the
この後、接合工程を行う。具体的には、ヒートシンク10にNiメッキを7μm形成した後、ヒートシンク10を250℃程度まで加熱し、各線状突起13の凹部14の重なり部分である十字の中心(つまり実装領域16の中心部)に溶融させたはんだを必要量だけ滴下する。はんだとして例えば糸はんだ等を用いる。なお、ヒートシンク10に対するメッキ処理は線状突起形成工程後に行っても良い。
Then, a joining process is performed. Specifically, after forming 7 μm of Ni plating on the
ヒートシンク10の一面11に溶融させたはんだを滴下しただけでは、はんだは一面11上で丸い半球状になっているため、はんだに半導体素子30を押しつけることではんだを半導体素子30の中心部から外周側へと拡げながら組み付ける。このとき、各線状突起13の凹部14がヒートシンク10の一面11の実装領域16の中心部から外縁部側に向かって放射状にそれぞれ形成されているので、溶融したはんだが実装領域16の外縁部側に向かって凹部14を埋めるように流れる。すなわち、溶融したはんだが凹部14に位置するエアーを凹部14の外部に抜きながら広がる。このため、凹部14にボイドを巻き込まずに半導体素子30を組付けることができる。このように、凹部14に位置するエアーがはんだによって凹部14の外部にはき出されるのは、溶融したはんだの広がりの方向に沿って凹部14が延びているからである。また、凹部14に傾斜部14aが設けられているので、はんだをスムーズに凹部14に導入し、はんだの流れを阻害せずに凹部14からはんだを流し出すことができる。
If the molten solder is simply dropped onto one
このようにして、溶融させたはんだをヒートシンク10の一面11に流すと共に、半導体素子30をはんだに押しつけてはんだを固めることにより、ヒートシンク10と半導体素子30との間に接合層20を形成し、接合層20を介して半導体素子30をヒートシンク10の一面11に接合する。
In this way, the molten solder is caused to flow on one
続いて、半導体素子30のゲートパッド等と電極端子40とをボンディングワイヤ60で接合し、接合層20を介してヒートシンク10と電極端子40とを接合する接続工程を行う。
Subsequently, a connection step is performed in which the gate pad and the like of the
この後、電極端子40の一部が露出するように、ヒートシンク10および半導体素子30を樹脂部50で封止する封止工程を行う。こうして、図1に示される樹脂封止型半導体装置が完成する。
Thereafter, a sealing step of sealing the
上記のように、ヒートシンク10に線状突起13を設けるが、凹部14の深さをヒートシンク10の厚みの10%以下としている。これは、ヒートシンク10の一面11に線状圧子を打ち込んだときに、ヒートシンク10の他面12の平面度を確保するためである。そこで、発明者らは、線状突起13の凹部14の深さとヒートシンク10の他面12の平面度との関係を調べた。これについて、図4および図5を参照して説明する。
As described above, the
この試験では、線状圧子として図4に示される「パンチ」を用いている。また、ヒートシンク10と同じ銅板(Cu)を用いて試験を行った。そして、試験では、30mm×40mm×2.0mm(板厚)の銅板に加圧力を一定として押し込み深さに水準を設け、図4(a)に示されるようにパンチを押圧する。パンチ加圧力は例えば1tである。そして、押圧後、図4(b)に示されるように銅板の裏面平面度を測定する。
In this test, a “punch” shown in FIG. 4 is used as a linear indenter. The test was performed using the same copper plate (Cu) as the
なお、図4(b)の「突起」が図3(b)の突起部15に対応し、図4(b)の「凹部」が図3(b)の凹部14に対応する。また、図4(b)の「裏面」は図1のヒートシンク10の他面12に対応する。
The “projection” in FIG. 4B corresponds to the
銅板の凹部の深さを変化させたときの裏面平面度を調べた結果を図5に示す。図5の横軸は銅板の板厚に対する凹部深さの割合(%)であり、縦軸は銅板の裏面平面度(mm)である。ここで、凹部の深さは銅板に形成された凹部の最大深さである。また、裏面平面度は触針にて測定した平均値である。 The result of investigating the back surface flatness when the depth of the concave portion of the copper plate is changed is shown in FIG. The horizontal axis in FIG. 5 is the ratio (%) of the recess depth to the thickness of the copper plate, and the vertical axis is the back surface flatness (mm) of the copper plate. Here, the depth of the recess is the maximum depth of the recess formed in the copper plate. Moreover, back surface flatness is the average value measured with the stylus.
図5を見てみると、裏面平面度が±0.05mm(3σ)を超える場合、図4(b)に示されるように裏面凸部が形成されて平面度が悪化していることがわかる。一方、裏面平面度が±0.05mm(3σ)を満たす凹部深さは板厚の10%以下の場合である。したがって、銅板の裏面平面度を維持するためには、凹部深さを板厚の10%以下とすれば良い。このような結果から、ヒートシンク10に設けられた線状突起13の凹部14の最大深さをヒートシンク10の板厚の10%以下としている。
Referring to FIG. 5, when the back surface flatness exceeds ± 0.05 mm (3σ), it can be seen that the back surface convex portion is formed and the flatness is deteriorated as shown in FIG. 4B. . On the other hand, the depth of the recess that satisfies the back surface flatness of ± 0.05 mm (3σ) is 10% or less of the plate thickness. Therefore, in order to maintain the back surface flatness of the copper plate, the depth of the recess may be 10% or less of the plate thickness. From such a result, the maximum depth of the
以上説明したように、本実施形態では、ヒートシンク10と半導体素子30との間の接合層20の膜厚を一定以上に保つための線状突起13をヒートシンク10の一面11に設けていることが特徴となっている。これにより、溶融した接合層20は凹部14の延設方向に沿って濡れやすくなるので、凹部14に位置するエアーが溶融した接合層20によってはき出されやすくすることができる。したがって、凹部14のエアー抜けを改善することができ、凹部14にボイドを巻き込まないようにすることができる。
As described above, in this embodiment, the
特に、凹部14には傾斜部14aが設けられているので、接合層20の濡れに逆らわずにエアーを抜けやすくすることができる。このため、巻き込みエアーによるボイドができにくい構造とすることができる。
In particular, since the
また、凹部14の深さおよび形状を最適化しているため、ヒートシンク10の他面12の平面度を維持することができる。これにより、ヒートシンク10が図示しない筐体に接触して冷却される際に、ヒートシンク10の他面12の平面度が悪化していないため、放熱性が悪化することはない。
Further, since the depth and shape of the
そして、本実施形態のようにパワー素子の実装では、ボイドの規格が厳しいため、上記の線状突起13が特に有効である。
And in the mounting of a power element like this embodiment, since the standard of a void is severe, said
(第2実施形態)
本実施形態では、第1実施形態と異なる部分について説明する。上記第1実施形態では、4本の線状突起13の各凹部14が実装領域16の中央部で交差していたが、本実施形態では各線状突起13は互いに離間して設けられている。
(Second Embodiment)
In the present embodiment, parts different from the first embodiment will be described. In the first embodiment, the
図6は、本実施形態に係る樹脂封止型半導体装置の断面図である。また、図7は、半導体素子30側からヒートシンク10の一面11を見た平面図である。図7に示されるように、4本の線状突起13は、各線状突起13の一端側が実装領域16の中央部で互いに離間していると共に、各線状突起13の他端側が実装領域16の外縁側まで延びている。つまり、各凹部14は互いに交差していない。また、本実施形態においても各線状突起13は実装領域16の対角線に沿って形成されており、実装領域16の中心部から外縁部に向かって放射状に形成されている。
FIG. 6 is a cross-sectional view of the resin-encapsulated semiconductor device according to this embodiment. FIG. 7 is a plan view of one
なお、図7に示される1つの線状突起13の「○」は線状圧子(パンチ)の中心位置を示している。つまり、この「○」の部分が凹部14のうち最も深い部分である。もちろん、他の3つの線状突起13についても同様である。
Note that “◯” of one
上記の構造では、ヒートシンク10の一面11において実装領域16の中央部に線状突起13が位置していない。これは、以下のような場合に対する対策である。すなわち、はんだ吐出時間を短縮するために例えば太い線はんだを実装領域16の中央部に供給する場合がある。この場合、溶融させたはんだを滴下する位置に線状突起13の凹部14の交わりが存在していると、線はんだの径内の部分ではんだの広がりを制御することが難しくなる。このため、実装領域16の中央部において各凹部14が交差している部分にボイドを巻き込む可能性があり、放熱性が悪化する可能性がある。これに対し、図7に示されるように、はんだを供給する実装領域16の中央部には線状突起13を位置させないことで、実装領域16の中央部における凹部14の巻き込みボイドを回避できる。
In the above structure, the
以上のように、各線状突起13の一端側が実装領域16の中央部で互いに離間するように各線状突起13を形成しても良い。
As described above, the
(第3実施形態)
本実施形態では、第1、第2施形態と異なる部分について説明する。上記の第1、第2施形態では、線状突起13はヒートシンク10の一面11のうち実装領域16の範囲内に形成されていた。これにより、凹部14のエアーを抜きながらはんだが順次拡がることで凹部14のボイドをなくすことができるものの、半導体素子30の組み付け時間を短縮するためにはんだの拡がり時間を短縮させると、凹部14の最も深い部分にエアーを巻き込んでしまう可能性がある。
(Third embodiment)
In the present embodiment, parts different from the first and second embodiments will be described. In the first and second embodiments described above, the
そこで、本実施形態では、図8および図9に示されるように、線状突起13の他端側は、凹部14が半導体素子30の外側に位置するように、ヒートシンク10に線状突起13を設けたことが特徴となっている。すなわち、図8および図9に示されるように、凹部14が実装領域16の外側に位置するように、線状突起13の他端側が実装領域16からはみ出ている。
Therefore, in the present embodiment, as shown in FIGS. 8 and 9, the other end side of the
これにより、凹部14のうち実装領域16からはみ出た部分には半導体素子30を組み付ける圧力が掛からないため、溶融したはんだが逃げやすくなる。このため、半導体素子30を高速に組み付けた場合でも、凹部14に発生しやすいボイドをなくすことができる。
Thereby, since the pressure which attaches the
(他の実施形態)
上記各実施形態で示された樹脂封止型半導体装置の構成は一例であり、上記で示した構成に限定されることなく、本発明の特徴を含んだ他の構成とすることもできる。例えば、上記各実施形態では、各線状突起13を実装領域16の対角線上に配置させていたが、これは配置の一例である。したがって、例えば2本の線状突起13を平行またはハの字のように配置しても良い。この場合、第3実施形態のように線状突起13の他端側を実装領域16からはみ出しても良い。
(Other embodiments)
The configuration of the resin-encapsulated semiconductor device described in each of the above embodiments is an example, and the present invention is not limited to the configuration described above, and other configurations including the features of the present invention may be employed. For example, in each of the above-described embodiments, each
上記各実施形態では、4本の線状突起13がそれぞれ形成されているが、半導体素子30を支持するため、線状突起13は少なくとも3本以上設けられていれば良い。このように、最低3本の線状突起13が設けられていれば、半導体素子30の傾きを補正できる。
In each of the above embodiments, the four
上記各実施形態では、突起部15の上部は平坦面としているが、突起部15の上部は平坦面でなくとも、例えば曲面でも良い。
In each of the above embodiments, the upper portion of the
また、接合層20を形成するため、溶融させたはんだを拡げるためには半導体素子30により拡げる方法以外にも、箱型の囲いをはんだに押し当てて拡げるようなスパンカと呼ばれる方法を採用することもできる。はんだ供給方法についても、線はんだだけでなく、溶融はんだを直接供給する方法でも良い。
Further, in order to form the
10 ヒートシンク
12 ヒートシンクの他面
11 ヒートシンクの一面
13 線状突起
14 凹部
14a 傾斜部
15 突起部
16 実装領域
20 接合層
30 半導体素子
50 樹脂部
DESCRIPTION OF
Claims (15)
前記ヒートシンク(10)の一面(11)に接合層(20)を介して接合された半導体素子(30)と、
前記ヒートシンク(10)および前記半導体素子(30)を封止するように成型された樹脂部(50)と、を備え、
前記ヒートシンク(10)は、当該ヒートシンク(10)の一面(11)のうち前記半導体素子(30)が実装される実装領域(16)において、前記一面(11)の面方向のうちの一方向に沿って形成された線状の凹部(14)と、前記凹部(14)の両側にそれぞれ位置する突起部(15)と、により構成された線状突起(13)を有していることを特徴とする樹脂封止型半導体装置。 A heat sink (10) having one surface (11);
A semiconductor element (30) bonded to one surface (11) of the heat sink (10) via a bonding layer (20);
A resin portion (50) molded to seal the heat sink (10) and the semiconductor element (30),
The heat sink (10) is arranged in one direction of the surface direction of the one surface (11) in a mounting region (16) where the semiconductor element (30) is mounted in one surface (11) of the heat sink (10). It has a linear protrusion (13) comprised by the linear recessed part (14) formed along, and the projection part (15) located in the both sides of the said recessed part (14), respectively. A resin-encapsulated semiconductor device.
前記線状突起(13)は、前記実装領域(16)の対角線に沿って形成されていることを特徴とする請求項3に記載の樹脂封止型半導体装置。 The semiconductor element (30) has a quadrangular surface in contact with the bonding layer (20).
The resin-encapsulated semiconductor device according to claim 3, wherein the linear protrusion (13) is formed along a diagonal line of the mounting region (16).
前記ヒートシンク(10)の一面(11)に接合層(20)を介して接合された半導体素子(30)と、
前記ヒートシンク(10)および前記半導体素子(30)を封止するように成型された樹脂部(50)と、を備え、
前記ヒートシンク(10)は、当該ヒートシンク(10)の一面(11)のうち前記半導体素子(30)が実装される実装領域(16)において、前記一面(11)の面方向のうちの一方向に沿って形成された線状の凹部(14)と、前記凹部(14)の両側にそれぞれ位置する突起部(15)と、により構成された線状突起(13)を有し、前記凹部(14)は前記線状突起(13)の一端側および他端側に向かって前記ヒートシンク(10)の一面(11)に近づくように前記一面(11)に対して傾斜した傾斜部(14a)を有する樹脂封止型半導体装置の製造方法であって、
前記凹部(14)の形状に沿った曲面を有する圧子を前記ヒートシンク(10)の一面(11)に対して打ち込むことにより、前記ヒートシンク(10)の一面(11)に前記線状突起(13)を形成する線状突起形成工程と、
前記ヒートシンク(10)の一面(11)に溶融した前記接合層(20)を配置すると共に、前記半導体素子(30)を前記接合層(20)に押しつけて前記接合層(20)を固めることにより、前記接合層(20)を介して前記半導体素子(30)を前記ヒートシンク(10)の一面(11)に接合する接合工程と、を含んでいることを特徴とする樹脂封止型半導体装置の製造方法。 A heat sink (10) having one surface (11);
A semiconductor element (30) bonded to one surface (11) of the heat sink (10) via a bonding layer (20);
A resin portion (50) molded to seal the heat sink (10) and the semiconductor element (30),
The heat sink (10) is arranged in one direction of the surface direction of the one surface (11) in a mounting region (16) where the semiconductor element (30) is mounted in one surface (11) of the heat sink (10). A linear protrusion (13) formed by a linear recess (14) formed along the protrusion and a protrusion (15) located on each side of the recess (14). ) Has an inclined portion (14a) inclined with respect to the one surface (11) so as to approach one surface (11) of the heat sink (10) toward one end side and the other end side of the linear protrusion (13). A method for manufacturing a resin-encapsulated semiconductor device,
The linear protrusion (13) is formed on one surface (11) of the heat sink (10) by driving an indenter having a curved surface along the shape of the concave portion (14) against the one surface (11) of the heat sink (10). Forming a linear protrusion,
By disposing the molten bonding layer (20) on one surface (11) of the heat sink (10) and pressing the semiconductor element (30) against the bonding layer (20) to solidify the bonding layer (20). A bonding step of bonding the semiconductor element (30) to one surface (11) of the heat sink (10) through the bonding layer (20). Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011052504A JP2012190958A (en) | 2011-03-10 | 2011-03-10 | Resin sealed semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011052504A JP2012190958A (en) | 2011-03-10 | 2011-03-10 | Resin sealed semiconductor device and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012190958A true JP2012190958A (en) | 2012-10-04 |
Family
ID=47083814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011052504A Pending JP2012190958A (en) | 2011-03-10 | 2011-03-10 | Resin sealed semiconductor device and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012190958A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6885522B1 (en) * | 2020-09-03 | 2021-06-16 | 三菱電機株式会社 | Semiconductor device, power conversion device and manufacturing method of semiconductor device |
JP7327579B1 (en) | 2022-05-30 | 2023-08-16 | 富士電機株式会社 | Semiconductor device and power conversion device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134395A (en) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | Semiconductor device |
JP2008226899A (en) * | 2007-03-08 | 2008-09-25 | Sumitomo Electric Ind Ltd | Heat dissipation component and heat dissipation structure |
JP2009147094A (en) * | 2007-12-14 | 2009-07-02 | Panasonic Corp | Semiconductor device |
-
2011
- 2011-03-10 JP JP2011052504A patent/JP2012190958A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134395A (en) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | Semiconductor device |
JP2008226899A (en) * | 2007-03-08 | 2008-09-25 | Sumitomo Electric Ind Ltd | Heat dissipation component and heat dissipation structure |
JP2009147094A (en) * | 2007-12-14 | 2009-07-02 | Panasonic Corp | Semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6885522B1 (en) * | 2020-09-03 | 2021-06-16 | 三菱電機株式会社 | Semiconductor device, power conversion device and manufacturing method of semiconductor device |
WO2022049697A1 (en) * | 2020-09-03 | 2022-03-10 | 三菱電機株式会社 | Semiconductor device, power conversion device, and method for manufacturing semiconductor device |
JP7327579B1 (en) | 2022-05-30 | 2023-08-16 | 富士電機株式会社 | Semiconductor device and power conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10504822B2 (en) | Semiconductor device | |
TWI447876B (en) | Semiconductor die package using leadframe and clip and method of manufacturing | |
JP4846515B2 (en) | Optical semiconductor device and method for manufacturing optical semiconductor device | |
JP2009140962A (en) | Semiconductor device and manufacturing method thereof | |
EP3285288B1 (en) | Semiconductor device | |
JP2014220439A (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2008153432A (en) | Semiconductor device and its manufacturing method | |
JP6127293B2 (en) | Lead frame, semiconductor device and manufacturing method thereof | |
JP6008750B2 (en) | Semiconductor device | |
JP5869285B2 (en) | Semiconductor device | |
JP2010109253A (en) | Semiconductor device and method of manufacturing the same | |
JP2012190958A (en) | Resin sealed semiconductor device and manufacturing method therefor | |
JP2019121698A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2016201447A (en) | Molded package | |
JP2014187308A (en) | Semiconductor device manufacturing method | |
JP6423147B2 (en) | Power semiconductor device and manufacturing method thereof | |
JP5170122B2 (en) | Manufacturing method of semiconductor device | |
JP5545306B2 (en) | Electronic equipment | |
JP2010010567A (en) | Semiconductor device and its nethod for manufacturing | |
JP4207791B2 (en) | Semiconductor device | |
JP6332053B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2012146704A (en) | Semiconductor device, lead frame, and manufacturing method of the semiconductor device | |
JP5477260B2 (en) | Electronic device and manufacturing method thereof | |
WO2019167218A1 (en) | Semiconductor device | |
JP2010056138A (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140715 |