JP2012186370A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2012186370A
JP2012186370A JP2011049227A JP2011049227A JP2012186370A JP 2012186370 A JP2012186370 A JP 2012186370A JP 2011049227 A JP2011049227 A JP 2011049227A JP 2011049227 A JP2011049227 A JP 2011049227A JP 2012186370 A JP2012186370 A JP 2012186370A
Authority
JP
Japan
Prior art keywords
lead frame
spacer
lead
resin body
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011049227A
Other languages
Japanese (ja)
Inventor
Tomoya Yamada
智也 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011049227A priority Critical patent/JP2012186370A/en
Publication of JP2012186370A publication Critical patent/JP2012186370A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a manufacturing method of the same, which can simplify a manufacturing process with achieving downsizing of a physical size and more definitely inhibiting potential interference between semiconductor chips.SOLUTION: A manufacturing method comprises: a preparation process of structures (11, 12) in which corresponding semiconductor chips (23, 33) are mounted on one surfaces of die pads (21, 31), respectively; a molding process of injecting a resin into metal molds (100, 101) with maintaining lead frames (20, 30) in such a manner that the die pads (21, 31) face each other; and a removing process of removing tie bars (25, 35) after the molding process. In the molding process, the first lead frame (20) and the second lead frame (30) are laminated and arranged with a spacer (14) having a predetermined thickness interposed therebetween to keep a distance in a facing direction not causing potential interference between the first semiconductor chip (23) and the second semiconductor chip (33).

Description

本発明は、２つの半導体チップをモールド樹脂体にて封止してなる半導体装置及びその製造方法に関し、特に動作するための基準電位が２つの半導体チップにおいて互いに異なるものに関する。   The present invention relates to a semiconductor device in which two semiconductor chips are sealed with a mold resin body and a method for manufacturing the same, and more particularly to two semiconductor chips having different reference potentials for operation.

２つの半導体チップをモールド樹脂体にて封止してなる半導体装置として、例えば特許文献１に示される構成のものが知られている。   As a semiconductor device formed by sealing two semiconductor chips with a mold resin body, for example, one having a configuration shown in Patent Document 1 is known.

特許文献１の半導体装置では、２つのリードフレームにそれぞれ半導体チップが１つずつ搭載されており、半導体チップが搭載されたダイパッドは、半導体チップの搭載面と反対の面が互いに対向するように配置された状態で、電気絶縁性の接着剤により接着されている。そして、この状態で、樹脂封止されている。   In the semiconductor device of Patent Document 1, one semiconductor chip is mounted on each of two lead frames, and the die pad on which the semiconductor chip is mounted is disposed such that the surface opposite to the mounting surface of the semiconductor chip faces each other. In this state, it is bonded with an electrically insulating adhesive. In this state, the resin is sealed.

このように、各ダイパッドが対向配置されているため、１つのダイパッド（アイランド）に２つの半導体チップを搭載する構成に較べて、半導体チップの厚さ方向に垂直な方向において、半導体装置の体格を小型化することができる。   In this way, since the die pads are arranged to face each other, the physique of the semiconductor device can be increased in a direction perpendicular to the thickness direction of the semiconductor chip as compared to a configuration in which two semiconductor chips are mounted on one die pad (island). It can be downsized.

特開平１−２５７３６１号公報JP-A-1-257361

ところで、半導体装置を構成する２つの半導体チップとして、動作するための基準電圧が異なる２つの半導体チップを採用することも考えられる。このような２つの半導体チップとしては、例えばインバータ回路のハイサイド側スイッチング素子を駆動する高電位基準ゲート駆動回路が構成された半導体チップと、ローサイド側スイッチング素子を駆動する低電位基準ゲート駆動回路が構成された半導体チップの組み合わせがある。   By the way, it is also conceivable to employ two semiconductor chips having different reference voltages for operation as the two semiconductor chips constituting the semiconductor device. As such two semiconductor chips, there are, for example, a semiconductor chip in which a high potential reference gate driving circuit for driving a high side switching element of an inverter circuit is configured, and a low potential reference gate driving circuit for driving a low side switching element. There are combinations of configured semiconductor chips.

しかしながら、動作するための基準電圧が異なる２つの半導体チップを、上記した特許文献１の構成に用いた場合、以下に示す問題が生じる虞がある。特許文献１では、ダイパッド同士を接着固定するため、接着層の厚さばらつきが大きい。このため、ダイパッド、ひいては半導体チップの対向距離のばらつきも大きい。したがって、ばらつきによっては、半導体チップ間に電位干渉が生じる虞がある。また、接着固定する必要があるため、製造工程数が多いという問題もある。   However, when two semiconductor chips having different reference voltages for operation are used in the configuration of Patent Document 1 described above, the following problems may occur. In Patent Document 1, since the die pads are bonded and fixed to each other, the thickness variation of the adhesive layer is large. For this reason, the variation in the facing distance between the die pad and the semiconductor chip is also large. Therefore, depending on the variation, there is a risk of potential interference between the semiconductor chips. Moreover, since it is necessary to fix by adhesion, there is also a problem that the number of manufacturing steps is large.

そこで、本発明は上記問題点に鑑み、体格の小型化を図るとともに、より確実に半導体チップ間の電位干渉を抑制しつつ製造工程を簡素化することのできる半導体装置及びその製造方法を提供することを目的とする。   Accordingly, in view of the above problems, the present invention provides a semiconductor device and a method for manufacturing the same that can reduce the physique and simplify the manufacturing process while more reliably suppressing potential interference between semiconductor chips. For the purpose.

上記目的を達成する為に請求項１に記載の半導体装置の製造方法は、
第１リードフレーム（２０）の第１ダイパッド（２１）の一面上に、第１半導体チップ（２３）を搭載し、第１リードフレーム（２０）の第１リード（２２）と第１半導体チップ（２３）とをワイヤ（２４）により電気的に接続してなる第１構造体（１１）、第２リードフレーム（３０）の第２ダイパッド（３１）の一面上に、第１半導体チップ（２３）とは動作するための基準電位が異なる第２半導体チップ（３３）を搭載し、第２リードフレーム（３０）の第２リード（３２）と第２半導体チップ（３３）とをワイヤ（３４）により電気的に接続してなる第２構造体（１２）をそれぞれ準備する準備工程と、
準備工程後、第１ダイパッド（２１）と第２ダイパッド（３１）が対向するように第１リードフレーム（２０）及び第２リードフレーム（３０）を保持した状態で、金型（１００，１０１）内に樹脂を注入し、各半導体チップ（２３，３３）、各ダイパッド（２１，３１）、各ワイヤ（２４，３４）、及び各リード（２２，３２）におけるワイヤ（２４，３４）との接続部分を含む一部を一体的に封止するように、モールド樹脂体（１３）を形成するモールド成形工程と、
モールド成形工程後、第１リード（２２）を結束する第１タイバー（２５）と、第２リード（３２）を結束する第２タイバー（３５）をそれぞれ除去する除去工程と、を備える。 In order to achieve the above object, a method of manufacturing a semiconductor device according to claim 1,
A first semiconductor chip (23) is mounted on one surface of the first die pad (21) of the first lead frame (20), and the first lead (22) of the first lead frame (20) and the first semiconductor chip ( 23) and the first semiconductor chip (23) on one surface of the second die pad (31) of the first lead frame (30) and the first structure (11) formed by electrically connecting them to each other by the wire (24). A second semiconductor chip (33) having a different reference potential for operation is mounted, and the second lead (32) and the second semiconductor chip (33) of the second lead frame (30) are connected by a wire (34). A preparation step of preparing each second structure (12) formed by electrical connection;
After the preparation step, the mold (100, 101) is held with the first lead frame (20) and the second lead frame (30) held so that the first die pad (21) and the second die pad (31) face each other. The resin is injected into the semiconductor chip and connected to the wires (24, 34) in the semiconductor chips (23, 33), the die pads (21, 31), the wires (24, 34), and the leads (22, 32). A mold forming step of forming a mold resin body (13) so as to integrally seal a part including the part;
After the molding step, a first tie bar (25) for binding the first lead (22) and a removal step for removing the second tie bar (35) for binding the second lead (32) are provided.

そして、モールド成形工程では、
金型（１００，１０１）として、第１ダイパッド（２１）と第２ダイパッド（３１）の対向方向に開閉するものを用い、
対向方向において、第１半導体チップ（２３）と第２半導体チップ（３３）の間に電位干渉を生じない間隔を確保すべく所定厚さを有するスペーサ（１４）を介して、第１リードフレーム（２０）及び第２リードフレーム（３０）を積層配置し、この積層状態で、金型（１００，１０１）内に樹脂を注入してモールド樹脂体（１３）を形成することを特徴とする。 And in the molding process,
As the mold (100, 101), one that opens and closes in the opposing direction of the first die pad (21) and the second die pad (31),
In the opposing direction, the first lead frame (14) is interposed via a spacer (14) having a predetermined thickness so as to ensure a gap that does not cause potential interference between the first semiconductor chip (23) and the second semiconductor chip (33). 20) and the second lead frame (30) are laminated and in this laminated state, a resin is injected into the mold (100, 101) to form a molded resin body (13).

これによれば、第１ダイパッド（２１）と第２ダイパッド（３１）を対向配置させるので、これらダイパッド（２１，３１）の対向方向、換言すれば両半導体チップ（２３，３３）の厚さ方向に垂直な方向において、半導体装置（１０）の体格を小型化することができる。   According to this, since the first die pad (21) and the second die pad (31) are disposed to face each other, the facing direction of these die pads (21, 31), in other words, the thickness direction of both semiconductor chips (23, 33). The size of the semiconductor device (10) can be reduced in the direction perpendicular to the direction.

また、スペーサ（１４）を介して第１リードフレーム（２０）及び第２リードフレーム（３０）を積層配置するため、半導体装置（１０）において、ダイパッド（２１，３１）の対向距離は、スペーサ（１４）の厚さに応じた距離となる。これにより、ダイパッド（２１，３１）の対向距離のばらつきを、従来に較べて非常に小さいものとすることができる。また、スペーサ（１４）の厚さは、第１半導体チップ（２３）と第２半導体チップ（３３）の間に電位干渉を生じない間隔を確保すべく設定される。したがって、より確実に電位干渉を抑制することができる。   Further, since the first lead frame (20) and the second lead frame (30) are stacked and disposed via the spacer (14), the opposing distance of the die pads (21, 31) in the semiconductor device (10) is the spacer ( 14) The distance according to the thickness. Thereby, the dispersion | variation in the opposing distance of die pad (21, 31) can be made very small compared with the past. In addition, the thickness of the spacer (14) is set so as to ensure an interval in which no potential interference occurs between the first semiconductor chip (23) and the second semiconductor chip (33). Therefore, potential interference can be more reliably suppressed.

また、スペーサ（１４）を介して両リードフレーム（２０，３０）を積層するだけで、両半導体チップ（２３，３３）の間に電位干渉を生じない間隔を確実に確保することができる。このため、従来の接着固定に較べて、製造工程を簡素化することができる。   Moreover, the space | interval which does not produce a potential interference between both semiconductor chips (23, 33) can be ensured reliably only by laminating | stacking both lead frames (20, 30) via a spacer (14). For this reason, a manufacturing process can be simplified compared with the conventional adhesive fixing.

以上から、本発明によれば、体格の小型化を図るとともに、より確実に半導体チップ（２３，３３）間の電位干渉を抑制しつつ製造工程を簡素化することができる。   As described above, according to the present invention, it is possible to reduce the size of the physique and simplify the manufacturing process while more reliably suppressing potential interference between the semiconductor chips (23, 33).

なお、特許文献１の構成では、上記したようにダイパッド同士を接着固定するため、対向方向において、接着層の厚さばらつき、ひいては、２つのリードフレームにおいて、リードの相対的な位置関係のばらつきが大きい。このため、接続対象（例えばプリント基板）との接続信頼性を確保できないことも考えられる。これに対し、本発明によれば、スペーサによって、２つのリードフレームの対向方向の位置が決定する。したがって、従来に較べて接続信頼性を向上することもできる。   In the configuration of Patent Document 1, since the die pads are bonded and fixed as described above, the thickness of the adhesive layer varies in the facing direction, and hence the relative positional relationship of the leads in the two lead frames varies. large. For this reason, it is also conceivable that connection reliability with a connection target (for example, a printed circuit board) cannot be secured. On the other hand, according to the present invention, the positions of the two lead frames in the facing direction are determined by the spacer. Therefore, connection reliability can be improved as compared with the conventional case.

請求項２に記載のように、
モールド成形工程では、スペーサ（１４）を、第１リードフレーム（２０）と第２リードフレーム（３０）の間に介在させつつ各リードフレーム（２０，３０）と嵌合させた状態で、金型（１００，１０１）内に樹脂を注入することが好ましい。 As claimed in claim 2,
In the molding process, the mold is performed with the spacer (14) fitted between the lead frames (20, 30) while being interposed between the first lead frame (20) and the second lead frame (30). It is preferable to inject the resin into (100, 101).

これによれば、嵌合によってスペーサ（１４）が所定位置に保持されるため、半導体チップ（２３，３３）間の対向距離を、より確実に確保することができる。また、スペーサ（１４）、第１リードフレーム（２０）、第２リードフレーム（３０）を、容易に位置決めして積層することができる。さらには、対向方向だけでなく、対向方向に垂直な方向においても、第１リードフレーム（２０）と第２リードフレーム（３０）との位置精度を向上することができる。   According to this, since the spacer (14) is held at a predetermined position by fitting, the facing distance between the semiconductor chips (23, 33) can be ensured more reliably. Further, the spacer (14), the first lead frame (20), and the second lead frame (30) can be easily positioned and stacked. Furthermore, the positional accuracy of the first lead frame (20) and the second lead frame (30) can be improved not only in the facing direction but also in a direction perpendicular to the facing direction.

請求項３に記載のように、モールド成形工程では、
第１リードフレーム（２０）及び第２リードフレーム（３０）を、モールド樹脂体（１３）の外部において互いに重ならないように配置し、
電気絶縁材料からなるスペーサ（１４）を、第１リードフレーム（２０）及び第２リードフレーム（３０）のモールド樹脂体（１３）内となる対向部位間に介在させると良い。 As described in claim 3, in the molding process,
The first lead frame (20) and the second lead frame (30) are arranged so as not to overlap each other outside the mold resin body (13),
A spacer (14) made of an electrically insulating material is preferably interposed between the opposing portions of the first lead frame (20) and the second lead frame (30) in the mold resin body (13).

これによれば、モールド樹脂体（１３）の外部において、第１リードフレーム（２０）と第２リードフレーム（３０）が重ならないため、除去工程において、第１タイバー（２５）及び第２タイバー（３５）を除去する手法の自由度が向上する。例えば、カット型を用いた除去や、レーザ光照射による除去などを採用することができる。   According to this, since the first lead frame (20) and the second lead frame (30) do not overlap outside the mold resin body (13), the first tie bar (25) and the second tie bar ( The degree of freedom of the technique for removing 35) is improved. For example, removal using a cut die or removal by laser light irradiation can be employed.

なお、本発明において「重なる」とは、対象となる２つの部材（請求項３ではリードフレーム）において、対向方向に沿う光による一方の投影が、他方に少なからず重なるような位置関係を指す。   In the present invention, “overlap” refers to a positional relationship such that one projection by light along the opposing direction overlaps the other two at least in the two target members (lead frame in claim 3).

請求項４に記載のように、モールド成形工程では、
第１タイバー（２５）及び第２タイバー（３５）の少なくとも一部が互いに重なるとともに、リード（２２，３２）のモールド樹脂体（１３）の外部に位置する部分が重ならないように、第１リードフレーム（２０）及び第２リードフレーム（３０）を配置し、
互いに重なる位置関係にあるタイバー（２５，３５）及び該タイバー（２５，３５）により結束されたリード（２２，３２）に対応して、少なくともモールド樹脂体（１３）の側面（１３ａ）から互いに重なる位置関係にあるタイバー（２５，３５）に接する範囲に、スペーサ（１４）を配置し、
第１リードフレーム（２０）及び第２リードフレーム（３０）によりスペーサ（１４）を挟持した状態で、金型（１００，１０１）内に樹脂を注入しても良い。 As described in claim 4, in the molding process,
The first lead is such that at least a part of the first tie bar (25) and the second tie bar (35) overlap each other, and the part of the leads (22, 32) located outside the mold resin body (13) does not overlap. Arranging the frame (20) and the second lead frame (30);
Corresponding to the tie bars (25, 35) and the leads (22, 32) bound by the tie bars (25, 35), which overlap with each other, overlap each other at least from the side surface (13a) of the mold resin body (13). A spacer (14) is arranged in a range in contact with the tie bars (25, 35) in a positional relationship,
Resin may be injected into the mold (100, 101) with the spacer (14) held between the first lead frame (20) and the second lead frame (30).

この場合、リードフレーム（２０，３０）のうち、少なくともモールド樹脂体（１３）の外部となる部分に、スペーサ（１４）を配置する。したがって、型締めの力を効率よく利用して、スペーサ（１４）を所定位置に保持することができる。   In this case, the spacer (14) is disposed in at least a portion of the lead frame (20, 30) that is outside the mold resin body (13). Therefore, the spacer (14) can be held at a predetermined position by efficiently using the clamping force.

請求項５に記載のように、モールド成形工程後、スペーサ（１４）を除去するスペーサ除去工程を備えても良い。これによれば、スペーサ（１４）の材料選択の自由度を向上することができる。   According to a fifth aspect of the present invention, a spacer removing step for removing the spacer (14) may be provided after the molding step. According to this, the freedom degree of material selection of a spacer (14) can be improved.

請求項６に記載のように、モールド成形工程では、モールド樹脂体（１３）の側面（１３ａ）に沿うように、環状のスペーサ（１４）を配置しても良い。また、請求項７に記載のように、モールド成形工程では、スペーサ（１４）がモールド樹脂体（１３）の側面（１３ａ）に沿う環状をなすように、複数のスペーサ構成部材（５０，５１）を連続的に配置しても良い。   As described in claim 6, in the molding step, the annular spacer (14) may be arranged along the side surface (13a) of the mold resin body (13). Further, as described in claim 7, in the molding step, the plurality of spacer constituent members (50, 51) are arranged such that the spacer (14) forms an annular shape along the side surface (13a) of the mold resin body (13). May be arranged continuously.

請求項６のほうが、モールド樹脂体（１３）の表面の成形品質を向上することができる。また、スペーサ（１４）を位置決め配置しやすい。一方、請求項７のほうが、スペーサ除去工程を行う場合に、スペーサ（１４）を除去しやすい。   Claim 6 can improve the molding quality of the surface of the molded resin body (13). Moreover, it is easy to position and arrange the spacer (14). On the other hand, the seventh aspect facilitates the removal of the spacer (14) when the spacer removing step is performed.

次に、請求項８に記載の半導体装置は、
第１リードフレーム（２０）を構成する第１ダイパッド（２１）の一面上に第１半導体チップ（２３）が搭載され、第１リードフレーム（２０）を構成する複数本の第１リード（２２）が第１半導体チップ（２３）とワイヤ（２４）により電気的に接続された第１構造体（１１）と、
第２リードフレーム（３０）を構成する第２ダイパッド（３１）の一面上に、第１半導体チップ（２３）とは動作するための基準電位が異なる第２半導体チップ（３３）が搭載され、第２リードフレーム（３０）を構成する複数本の第２リード（３２）が第２半導体チップ（３３）とワイヤ（３４）により電気的に接続された第２構造体（１２）と、
各半導体チップ（２３，３３）、各ダイパッド（２１，３１）、各ワイヤ（２４，３４）、及び各リード（２２，３２）におけるワイヤ（２４，３４）との接続部分を含む一部を一体的に封止するモールド樹脂体（１３）と、を備え、
第１ダイパッド（２１）と第２ダイパッド（３１）が対向するように配置されている。 Next, a semiconductor device according to claim 8 is:
A first semiconductor chip (23) is mounted on one surface of a first die pad (21) constituting the first lead frame (20), and a plurality of first leads (22) constituting the first lead frame (20). A first structure (11) electrically connected by a first semiconductor chip (23) and a wire (24);
A second semiconductor chip (33) having a different reference potential for operation from the first semiconductor chip (23) is mounted on one surface of the second die pad (31) constituting the second lead frame (30). A second structure (12) in which a plurality of second leads (32) constituting the two-lead frame (30) are electrically connected to the second semiconductor chip (33) by wires (34);
Each semiconductor chip (23, 33), each die pad (21, 31), each wire (24, 34), and a part including a connection portion with the wire (24, 34) in each lead (22, 32) are integrated. Mold resin body (13) for sealing
The first die pad (21) and the second die pad (31) are arranged to face each other.

そして、電気絶縁材料からなり、第１ダイパッド（２１）と第２ダイパッド（３１）の対向方向において、第１半導体チップ（２３）と第２半導体チップ（３３）の間に電位干渉を生じない間隔を確保すべく所定厚さを有するスペーサ（１４）が、第１リードフレーム（２０）と第２リードフレーム（３０）の間に介在され、スペーサ（１４）の一面に第１リードフレーム（２０）が接触し、一面と反対の面に第２リードフレーム（３０）が接触していることを特徴とする。   The gap is made of an electrically insulating material and does not cause potential interference between the first semiconductor chip (23) and the second semiconductor chip (33) in the facing direction of the first die pad (21) and the second die pad (31). A spacer (14) having a predetermined thickness is interposed between the first lead frame (20) and the second lead frame (30) to secure the first lead frame (20) on one surface of the spacer (14). And the second lead frame (30) is in contact with the surface opposite to the one surface.

本発明の作用効果は、請求項１に記載の発明の作用効果と同じであるので、その記載を省略する。   Since the operational effects of the present invention are the same as the operational effects of the invention described in claim 1, the description thereof is omitted.

請求項９に記載のように、
スペーサ（１４）及び第１リードフレーム（２０）の一方に、嵌合用の第１凹部（２６）が設けられ、他方が第１凹部（２６）に嵌まっており、
スペーサ（１４）及び第２リードフレーム（３０）の一方に、嵌合用の第２凹部（３６）が設けられ、他方が第２凹部（３６）に嵌まっている構成を採用することが好ましい。 As claimed in claim 9,
One of the spacer (14) and the first lead frame (20) is provided with a first recess (26) for fitting, and the other is fitted in the first recess (26).
It is preferable to adopt a configuration in which one of the spacer (14) and the second lead frame (30) is provided with a second recess (36) for fitting and the other is fitted in the second recess (36).

本発明の作用効果は、請求項２に記載の発明の作用効果と同じであるので、その記載を省略する。   Since the effect of this invention is the same as the effect of the invention of Claim 2, the description is abbreviate | omitted.

請求項１０に記載のように、
モールド樹脂体（１３）における各リード（２２，３２）が延出される側面（１３ａ）の周方向において、複数の第１リード（２２）が連続して配置されてなる第１リード群（２２ｂ）と、複数の第２リード（３２）が連続して配置されてなる第２リード群（３２ｂ）とが、重ならないように配置され、
スペーサ（１４）は、少なくとも一部がモールド樹脂体（１３）内に配置され、モールド樹脂体（１３）内において、第１リードフレーム（２０）と第２リードフレーム（３０）の間に介在された構成とすると良い。 As claimed in claim 10,
First lead group (22b) in which a plurality of first leads (22) are continuously arranged in the circumferential direction of the side surface (13a) from which each lead (22, 32) extends in the mold resin body (13). And the second lead group (32b) in which the plurality of second leads (32) are continuously arranged are arranged so as not to overlap,
The spacer (14) is at least partially disposed in the mold resin body (13), and is interposed between the first lead frame (20) and the second lead frame (30) in the mold resin body (13). It is good to have a configuration.

本発明の作用効果は、請求項３に記載の発明の作用効果と同じであるので、その記載を省略する。   Since the effect of this invention is the same as the effect of the invention of Claim 3, the description is abbreviate | omitted.

請求項１１に記載のように、
モールド樹脂体（１３）における各リード（２２，３２）が延出される側面（１３ａ）の周方向において、第１リード（２２）と第２リード（３２）は交互に設けられ、
スペーサ（１４）は、モールド樹脂体（１３）の側面（１３ａ）から延出される各リード（２２，３２）の延出方向において、少なくとも側面（１３ａ）から各リード（２２，３２）におけるタイバー（２５，３５）の除去位置まで延設されるとともに、モールド樹脂体（１３）を取り囲んで配置された構成としても良い。 As claimed in claim 11,
In the circumferential direction of the side surface (13a) from which each lead (22, 32) extends in the mold resin body (13), the first lead (22) and the second lead (32) are alternately provided,
The spacer (14) has at least a tie bar (13a) extending from the side surface (13a) of the molded resin body (13) to the tie bar (22, 32) from the side surface (13a). 25, 35) may be extended to the removal position, and may be arranged so as to surround the mold resin body (13).

本発明の作用効果は、請求項４に記載の発明の作用効果と同じであるので、その記載を省略する。   Since the effect of this invention is the same as the effect of the invention of Claim 4, the description is abbreviate | omitted.

第１実施形態に係る半導体装置の概略構成を示す断面図である。なお、図１は、図３に示すＡ−Ａ線の断面に相当する。It is sectional drawing which shows schematic structure of the semiconductor device which concerns on 1st Embodiment. 1 corresponds to a cross section taken along line AA shown in FIG. 図１に示す半導体装置の製造方法を示す断面図であり、（ａ）は準備工程、（ｂ）はモールド成形工程において型締めした状態、（ｃ）はモールド成形工程において樹脂の注入が完了した状態を示す。なお、図２に示す断面図は、図３のＡ−Ａ線の断面に相当する。FIGS. 2A and 2B are cross-sectional views illustrating a method of manufacturing the semiconductor device illustrated in FIG. 1, in which FIG. 1A is a preparation process, FIG. 1B is a state in which a mold is clamped, and FIG. Indicates the state. 2 corresponds to a cross section taken along line AA in FIG. モールド成形工程後（除去工程前）の状態を示す平面図である。なお、便宜上、モールド樹脂体にハッチングを施している。It is a top view which shows the state after a molding process (before a removal process). For convenience, the molded resin body is hatched. 変形例を示す断面図である。It is sectional drawing which shows a modification. 変形例を示す断面図である。It is sectional drawing which shows a modification. 変形例を示す断面図である。It is sectional drawing which shows a modification. 変形例を示す断面図である。It is sectional drawing which shows a modification. 変形例を示す断面図である。It is sectional drawing which shows a modification. 変形例を示す断面図である。It is sectional drawing which shows a modification. 第２実施形態に係る半導体装置の概略構成を示す断面図である。なお、図１０は、図１２に示すＢ−Ｂ線の断面に相当する。It is sectional drawing which shows schematic structure of the semiconductor device which concerns on 2nd Embodiment. 10 corresponds to a cross section taken along line BB shown in FIG. 図１０に示す半導体装置の製造方法を示す断面図であり、（ａ）はモールド成形工程において型締めした状態、（ｂ）はモールド成形工程において樹脂の注入が完了した状態を示す。なお、図１１は、図１２に示すＢ−Ｂ線の断面に相当する。11A and 11B are cross-sectional views illustrating a method for manufacturing the semiconductor device shown in FIG. 10, in which FIG. 10A shows a state in which the mold is clamped in the molding process, and FIG. 11 corresponds to a cross section taken along line BB shown in FIG. モールド成形工程後（除去工程前）の状態を示す平面図である。なお、便宜上、モールド樹脂体にハッチングを施している。It is a top view which shows the state after a molding process (before a removal process). For convenience, the molded resin body is hatched. 変形例を示す断面図である。It is sectional drawing which shows a modification. 変形例を示す平面図である。It is a top view which shows a modification. 変形例を示す断面図である。It is sectional drawing which shows a modification. 変形例を示す平面図である。It is a top view which shows a modification.

以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。また、２つのダイパッド（アイランドとも言う）の対向方向、換言すれば各半導体チップの厚さ方向を、単に対向方向と示す。また、該対向方向に垂直な方向を単に垂直方向と示す。なお、以下の実施形態において、例えば対向方向において「重なる」又は「対向する」とは、対象となる２つの部材において、対向方向に沿う光による一方の部材の投影が、他方の部材に少なからず重なることを指す。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, common or related elements are given the same reference numerals. Further, the facing direction of two die pads (also referred to as islands), in other words, the thickness direction of each semiconductor chip is simply referred to as the facing direction. A direction perpendicular to the facing direction is simply referred to as a vertical direction. In the following embodiments, for example, “overlapping” or “facing” in the facing direction means that, in the two target members, projection of one member by light along the facing direction is not a little on the other member. Refers to overlapping.

（第１実施形態）
図１に示すように、本実施形態に係る半導体装置１０は、要部として、第１構造体１１、第２構造体１２、モールド樹脂体１３、及びスペーサ１４を備える。 (First embodiment)
As shown in FIG. 1, the semiconductor device 10 according to this embodiment includes a first structure 11, a second structure 12, a mold resin body 13, and a spacer 14 as main parts.

第１構造体１１は、第１リードフレーム２０と第１半導体チップ２３を有する。そして、第１リードフレーム２０を構成する第１ダイパッド２１の一面上に第１半導体チップ２３が搭載され、第１半導体チップ２３は、第１リードフレーム２０を構成する複数本の第１リード２２とワイヤ２４により電気的に接続されている。   The first structure 11 includes a first lead frame 20 and a first semiconductor chip 23. A first semiconductor chip 23 is mounted on one surface of the first die pad 21 constituting the first lead frame 20, and the first semiconductor chip 23 includes a plurality of first leads 22 constituting the first lead frame 20. The wires 24 are electrically connected.

第２構造体１２は、第１リードフレーム２０とは別の第２リードフレーム３０と、第１半導体チップ２３とは動作するための基準電位が異なる第２半導体チップ３３を有する。そして、第２リードフレーム３０を構成する第２ダイパッド３１の一面上に第２半導体チップ３３が搭載され、第２半導体チップ３３は、第２リードフレーム３０を構成する複数本の第２リード３２とワイヤ３４により電気的に接続されている。   The second structure 12 includes a second lead frame 30 different from the first lead frame 20, and a second semiconductor chip 33 having a different reference potential for operating from the first semiconductor chip 23. The second semiconductor chip 33 is mounted on one surface of the second die pad 31 constituting the second lead frame 30, and the second semiconductor chip 33 includes a plurality of second leads 32 constituting the second lead frame 30. The wires 34 are electrically connected.

これらリードフレーム２０，３０において、モールド樹脂体１３の外部に延出されたリード２２，３２の部分、所謂アウターリード部分は、図１に示すように、モールド樹脂体１３の側面１３ａから離れた位置で屈曲され、その先端部分が垂直方向に平行となるようにさらに屈曲されている。そして、この先端部分が、表面実装構造の実装部２２ａ，３２ａとなっている。これら実装部２２ａ，３２ａは、対向方向において、ほぼ同じ位置関係、所謂面一の位置関係となっている。   In these lead frames 20 and 30, the portions of the leads 22 and 32 extending outside the mold resin body 13, so-called outer lead portions, are positions away from the side surface 13 a of the mold resin body 13 as shown in FIG. 1. And is further bent so that the tip portion is parallel to the vertical direction. And this front-end | tip part is the mounting parts 22a and 32a of the surface mounting structure. These mounting portions 22a and 32a have substantially the same positional relationship, that is, a so-called flush positional relationship in the facing direction.

また、２つのリードフレーム２０，３０において、各リード２２，３２のアウターリード部分の一部（側面１３ａに近い屈曲部までの部分）とモールド樹脂体１３の内部に配置された部分は、対向方向において所定の間隔を有しつつ略平行となっている。さらに、第１ダイパッド２１と第２ダイパッド３１は、半導体チップ２３，３３の搭載面と反対の面を向かい合わせて対向配置されている。   In addition, in the two lead frames 20 and 30, a part of the outer lead part of each lead 22 and 32 (a part up to the bent part near the side surface 13a) and a part disposed inside the mold resin body 13 are opposed to each other. Are substantially parallel with a predetermined interval. Further, the first die pad 21 and the second die pad 31 are disposed to face each other with the surface opposite to the mounting surface of the semiconductor chips 23 and 33 facing each other.

モールド樹脂体１３は、２つの半導体チップ２３，３３、２つのダイパッド２１，３１、各ワイヤ２４，３４、及び各リード２２，３２におけるワイヤ２４，３４との接続部分を含む一部を、一体的に封止するものである。このモールド樹脂体１３の構成材料としては、エポキシ樹脂などの周知の樹脂材料を採用することができる。   The mold resin body 13 is an integral part of the two semiconductor chips 23 and 33, the two die pads 21 and 31, the wires 24 and 34, and the portions including the connecting portions of the leads 22 and 32 with the wires 24 and 34. To be sealed. As a constituent material of the mold resin body 13, a known resin material such as an epoxy resin can be employed.

また、本実施形態では、モールド樹脂体１３の垂直方向に沿う平面形状が、図３に示すように略矩形状となっており、モールド樹脂体１３の各側面１３ａから、リード２２，３２がそれぞれ、モールド樹脂体１３の外部に延出されている。また、各側面１３ａでは、側面１３ａの周方向において、第１リード２２と第２リード３２が交互に設けられている。   In the present embodiment, the planar shape of the mold resin body 13 along the vertical direction is substantially rectangular as shown in FIG. 3, and the leads 22 and 32 are respectively connected from the side surfaces 13 a of the mold resin body 13. The mold resin body 13 is extended to the outside. In each side surface 13a, the first leads 22 and the second leads 32 are alternately provided in the circumferential direction of the side surface 13a.

スペーサ１４は、電気絶縁材料からなり、リードフレーム２０，３０に対して接着性を有さない固体状のもの、さらには、対向方向において、２つの半導体チップ２３，３３の間に電位干渉を生じない間隔を確保すべく所定厚さを有するものを採用することができる。なお、モールド樹脂体１３と線膨張係数が近い材料、より好ましくは同一材料を選択すると、熱応力の点でより優れたものとなる。   The spacer 14 is made of an electrically insulating material and has a solid state that does not have adhesiveness to the lead frames 20 and 30. Further, in the opposing direction, the spacer 14 causes potential interference between the two semiconductor chips 23 and 33. Those having a predetermined thickness can be employed to ensure no gap. It should be noted that if a material having a linear expansion coefficient close to that of the mold resin body 13 is selected, more preferably the same material, it is more excellent in terms of thermal stress.

このスペーサ１４は、２つのリードフレーム２０，３０の間に介在されており、一面に第１リードフレーム２０が接触し、一面と反対の面に第２リードフレーム３０が接触している。すなわち、スペーサ１４を介して２つのリードフレーム２０，３０が積層されている。このように、スペーサ１４は、２つのリードフレーム２０，３０の略平行配置部分、特に２つのダイパッド２１，３１の対向方向の間隔を、２つの半導体チップ２３，３３の間に電位干渉を生じない間隔に保持する機能を果たす。   The spacer 14 is interposed between the two lead frames 20 and 30, and the first lead frame 20 is in contact with one surface and the second lead frame 30 is in contact with the surface opposite to the one surface. That is, the two lead frames 20 and 30 are stacked via the spacer 14. As described above, the spacer 14 does not cause potential interference between the two semiconductor chips 23 and 33 in the substantially parallel arrangement portion of the two lead frames 20 and 30, particularly the distance between the two die pads 21 and 31 in the facing direction. Plays the function of holding at intervals.

また、スペーサ１４は、図３に示すように、垂直方向（特に各リード２２，３２の延出方向）において、モールド樹脂体１３の側面１３ａから各リード２２，３２におけるタイバー２５，３５の除去位置（タイバー２５,３５の除去前の状態で、タイバー２５，３５にて結束されていた位置）まで延設されている。すなわち、モールド樹脂体１３（後述する本体部４０）の側面１３ａに接しつつモールド樹脂体１３の外部に配置されている。また、スペーサ１４は、平面矩形状のモールド樹脂体１３の４つの側面１３ａに沿って配置されている。本実施形態では、環状のスペーサ１４により、モールド樹脂体１３を取り囲んでいる。なお、図３では、スペーサ１４を破線で示している。   Further, as shown in FIG. 3, the spacers 14 are removed from the side surfaces 13a of the mold resin body 13 in the vertical direction (particularly in the extending direction of the leads 22 and 32). It is extended to (a position where the tie bars 25 and 35 are bound together in a state before the tie bars 25 and 35 are removed). That is, it is disposed outside the mold resin body 13 while being in contact with the side surface 13a of the mold resin body 13 (main body portion 40 described later). The spacers 14 are arranged along the four side surfaces 13 a of the planar rectangular mold resin body 13. In the present embodiment, the mold resin body 13 is surrounded by the annular spacer 14. In FIG. 3, the spacer 14 is indicated by a broken line.

次に、上記構成の半導体装置１０の製造方法について説明する。   Next, a method for manufacturing the semiconductor device 10 having the above configuration will be described.

先ず、第１構造体１１及び第２構造体１２を準備する。ただし、この時点での各構造体１１，１２は、半導体装置１０における構造体１１，１２とは異なり、リードフレーム２０，３０が、第１リード２２同士を結束する第１タイバー２５、第２リード３２同士を結束する第２タイバー３５を有している。また、ダイパッド２１，３１は、リードフレーム２０，３０の図示しないフレームを介して、リード２２，３２と一体化されている。   First, the first structure 11 and the second structure 12 are prepared. However, the structures 11 and 12 at this time are different from the structures 11 and 12 in the semiconductor device 10, and the lead frames 20 and 30 are the first tie bar 25 and the second lead that bind the first leads 22 together. It has the 2nd tie bar 35 which binds 32. The die pads 21 and 31 are integrated with the leads 22 and 32 through a frame (not shown) of the lead frames 20 and 30.

この準備工程では、図２（ａ）に示すように、第１リードフレーム２０の第１ダイパッド２１の一面上に、第１半導体チップ２３を搭載する。そして、搭載した半導体チップ２３と第１リードフレーム２０の第１リード２２とをワイヤ２４により電気的に接続する。これにより、第１構造体１２が形成される。また、図示しないが、第１構造体１１と同様の手順で、第２構造体１２を形成する。すなわち、第２リードフレーム３０の第２ダイパッド３１の一面上に、第２半導体チップ３３を搭載する。そして、搭載した半導体チップ３３と第２リードフレーム３０の第２リード３２とをワイヤ３４により電気的に接続する。   In this preparation step, the first semiconductor chip 23 is mounted on one surface of the first die pad 21 of the first lead frame 20 as shown in FIG. Then, the mounted semiconductor chip 23 and the first lead 22 of the first lead frame 20 are electrically connected by a wire 24. Thereby, the first structure 12 is formed. Although not shown, the second structure 12 is formed in the same procedure as the first structure 11. That is, the second semiconductor chip 33 is mounted on one surface of the second die pad 31 of the second lead frame 30. Then, the mounted semiconductor chip 33 and the second lead 32 of the second lead frame 30 are electrically connected by a wire 34.

次に、準備工程後、２つの構造体１１，１２を金型１００，１０１に配置する。このとき、２つのダイパッド２１，３１が対向するように２つのリードフレーム２０，３０を保持する。そして、モールド樹脂体１３を形成する。   Next, after the preparation process, the two structures 11 and 12 are placed in the molds 100 and 101. At this time, the two lead frames 20 and 30 are held so that the two die pads 21 and 31 face each other. Then, the mold resin body 13 is formed.

このモールド成形工程では、金型１００，１０１として、対向方向に開閉するものを用いる。そして、図２（ｂ）に示すように、上記スペーサ１４を介して、２つのリードフレーム２０，３０を積層配置する。例えば、金型１００（例えば下型）に第１リードフレーム２０を配置し、第１リードフレーム２０上にスペーサ１４を配置した後、スペーサ１４上に第２リードフレーム３０を配置する。また、予め積層状態としておき、この積層体を金型１００に配置しても良い。   In this molding process, molds 100 and 101 that open and close in the facing direction are used. Then, as shown in FIG. 2B, the two lead frames 20 and 30 are stacked and arranged via the spacer 14. For example, the first lead frame 20 is disposed on the mold 100 (for example, the lower mold), the spacer 14 is disposed on the first lead frame 20, and then the second lead frame 30 is disposed on the spacer 14. Alternatively, the laminated body may be placed in advance and placed in the mold 100.

このとき、ダイパッド２１,３１を、互いに対向するとともに、半導体チップ２３，３３の搭載面と反対の面同士が向かい合うように配置する。また、第１タイバー２５及び第２タイバー３５の少なくとも一部が互いに重なるとともに、２つのリード２２，３２におけるアウターリード部分が互いに重ならないように配置する。本実施形態では、図２（ｂ）及び図３に示すように、全てのタイバー２５，３５が互いに重なるように配置する。また、リード２２，３２が交互に位置するように配置する。   At this time, the die pads 21 and 31 are disposed so as to face each other and the surfaces opposite to the mounting surfaces of the semiconductor chips 23 and 33 face each other. Further, at least a part of the first tie bar 25 and the second tie bar 35 are arranged so as to overlap each other, and the outer lead portions of the two leads 22 and 32 are not overlapped with each other. In the present embodiment, as shown in FIGS. 2B and 3, all the tie bars 25 and 35 are arranged so as to overlap each other. Further, the leads 22 and 32 are arranged so as to be alternately positioned.

さらには、互いに重なる位置関係にあるタイバー２５，３５及び該タイバー２５，３５により結束されたリード２２，３２に対応して、少なくともモールド樹脂体１３の側面１３ａから互いに重なる位置関係にあるタイバー２５，３５に接する範囲に、スペーサ１４を配置する。すなわち、リード２２，３２のアウターリード部分及びタイバー２５，３５に接しつつ、金型１００（例えば下型）の凹部壁面１０２及び金型１０１（例えば上型）の凹部壁面１０３とともに樹脂が注入されるキャビティＣ１構成するように、スペーサ１４が配置される。   Furthermore, in correspondence with the tie bars 25 and 35 that are in a positional relationship overlapping each other and the leads 22 and 32 that are bound by the tie bars 25 and 35, the tie bars 25 that are in a positional relationship overlapping each other at least from the side surface 13a of the mold resin body 13 The spacer 14 is arranged in a range in contact with 35. That is, resin is injected together with the concave wall surface 102 of the mold 100 (for example, the lower mold) and the concave wall surface 103 of the mold 101 (for example, the upper mold) while contacting the outer lead portions of the leads 22 and 32 and the tie bars 25 and 35. The spacers 14 are arranged so as to constitute the cavity C1.

次いで、この積層状態において、図２（ｂ）に示すように金型１００，１０１を型締めする。すると、第１リード２２のアウターリード部分及び第１タイバー２５が金型１００から紙面上方の力を受け、第２リード３２のアウターリード部分及び第２タイバー３５が金型１０１から紙面下方の力を受ける。これにより、スペーサ１４は、リードフレーム２０，３０によって挟持される。   Next, in this stacked state, the molds 100 and 101 are clamped as shown in FIG. Then, the outer lead portion of the first lead 22 and the first tie bar 25 receive a force above the paper surface from the mold 100, and the outer lead portion of the second lead 32 and the second tie bar 35 apply a force below the paper surface from the die 101. receive. As a result, the spacer 14 is held between the lead frames 20 and 30.

そして、この挟持状態で、金型１００，１０１のキャビティＣ１内に樹脂を注入してモールド樹脂体１３を形成する。   Then, in this sandwiched state, resin is injected into the cavity C1 of the mold 100, 101 to form the mold resin body 13.

このとき、上記したように、金型１００（例えば下型）の凹部壁面１０２、金型１０１（例えば上型）の凹部壁面１０３、スペーサ１４により構成されるキャビティＣ１の部分が、モールド樹脂体１３の本体部４０となる。この本体部４０が、半導体装置１０におけるモールド樹脂体１３に相当する。すなわち、側面１３ａは、本体部４０の側面である。   At this time, as described above, the cavity wall C1 formed by the concave wall surface 102 of the mold 100 (for example, the lower mold), the concave wall surface 103 of the mold 101 (for example, the upper mold), and the spacer 14 is the mold resin body 13. It becomes the main body 40. The main body 40 corresponds to the mold resin body 13 in the semiconductor device 10. That is, the side surface 13 a is a side surface of the main body portion 40.

また、本実施形態では、金型１００，１０１として、リードフレーム２０，３０の押さえ面が平坦なものを採用する。このため、側面１３ａの周方向において隣り合う第１リード２２間の隙間に樹脂が流れ込む。しかしながら、上記したように、スペーサ１４を、モールド樹脂体１３（本体部４０）の側面１３ａからタイバー２５まで延設している。このため、隣り合う第１リード２２、該第１リード２２間を結束する第１タイバー２５、金型１０１の押さえ面、スペーサ１４により、樹脂が流れ込む空間を制限することができる。同様に、隣り合う第２リード３２、該第２リード３２間を結束する第２タイバー３５、金型１０１の押さえ面、スペーサ１４により、樹脂が流れ込む空間を制限することができる。   In the present embodiment, as the molds 100 and 101, those having flat pressing surfaces of the lead frames 20 and 30 are employed. For this reason, the resin flows into the gap between the first leads 22 adjacent in the circumferential direction of the side surface 13a. However, as described above, the spacer 14 extends from the side surface 13a of the mold resin body 13 (main body portion 40) to the tie bar 25. For this reason, the space into which the resin flows can be limited by the adjacent first leads 22, the first tie bars 25 that bind between the first leads 22, the pressing surface of the mold 101, and the spacers 14. Similarly, the space into which the resin flows can be limited by the adjacent second leads 32, the second tie bar 35 that binds between the second leads 32, the pressing surface of the mold 101, and the spacer 14.

これら空間に流れ込む樹脂により、図３に示すように、本体部４０から突出する突出部４１が形成される。この突出部４１は、特に必要なものではないので、見栄え向上などの必要に応じて除去しても良い。   As shown in FIG. 3, a protruding portion 41 that protrudes from the main body portion 40 is formed by the resin flowing into these spaces. Since this protrusion 41 is not particularly necessary, it may be removed as necessary for improving the appearance.

モールド成形工程後、金型１００，１０１から取り外し、樹脂のアフターキュアを行う。次いで、第１リード２２を結束する第１タイバー２５と、第２リード３２を結束する第２タイバー３５をそれぞれ除去する。   After the molding process, the resin is removed from the molds 100 and 101, and after-curing of the resin is performed. Next, the first tie bar 25 for binding the first lead 22 and the second tie bar 35 for binding the second lead 32 are removed.

そして、リード２２,３２の折曲を行うなどして、図１に示す半導体装置１０を得ることができる。   Then, by bending the leads 22 and 32, the semiconductor device 10 shown in FIG. 1 can be obtained.

次に、上記した半導体装置１０及びその製造方法について、特徴部分の作用と効果を説明する。   Next, functions and effects of the characteristic portions of the semiconductor device 10 and the manufacturing method thereof will be described.

本実施形態では、半導体チップ２３,３３が搭載されたダイパッド２１，３１を対向配置させるので、１つのダイパッド（アイランド）に２つの半導体チップが搭載される構成に較べて、半導体装置１０の垂直方向の体格を小型化することができる。   In the present embodiment, since the die pads 21 and 31 on which the semiconductor chips 23 and 33 are mounted are arranged to face each other, the vertical direction of the semiconductor device 10 can be compared to a configuration in which two semiconductor chips are mounted on one die pad (island). Can be downsized.

また、スペーサ１４を介して２つのリードフレーム２０，３０を積層配置するため、半導体装置１０において、２つのダイパッド２１，３１の対向距離は、スペーサ１４の厚さに応じた距離となる。これにより、ダイパッド２１，３１の対向距離のばらつきを、従来に較べて非常に小さいものとすることができる。また、スペーサ１４の厚さは、２つの半導体チップ２３，３３の間に電位干渉を生じない間隔を確保すべく設定される。したがって、より確実に電位干渉を抑制することができる。２つの半導体チップ２３，３３として、例えばインバータ回路のハイサイド側スイッチング素子を駆動する高電位基準ゲート駆動回路が構成された半導体チップと、ローサイド側スイッチング素子を駆動する低電位基準ゲート駆動回路が構成された半導体チップの組み合わせにも好適である。   Further, since the two lead frames 20 and 30 are stacked and disposed via the spacer 14, the opposing distance between the two die pads 21 and 31 in the semiconductor device 10 is a distance corresponding to the thickness of the spacer 14. Thereby, the dispersion | variation in the opposing distance of the die pads 21 and 31 can be made very small compared with the past. Further, the thickness of the spacer 14 is set so as to ensure an interval at which no potential interference occurs between the two semiconductor chips 23 and 33. Therefore, potential interference can be more reliably suppressed. As the two semiconductor chips 23 and 33, for example, a semiconductor chip in which a high-potential reference gate driving circuit for driving a high-side switching element of an inverter circuit and a low-potential reference gate driving circuit for driving a low-side switching element are configured. It is also suitable for a combination of manufactured semiconductor chips.

また、スペーサ１４を介して２つのリードフレーム２０，３０を積層するだけで、半導体チップ２３，３３の間に電位干渉を生じない間隔を確実に確保することができる。このため、従来の接着固定に較べて、製造工程を簡素化することができる。   In addition, by simply laminating the two lead frames 20 and 30 via the spacer 14, it is possible to reliably ensure an interval at which no potential interference occurs between the semiconductor chips 23 and 33. For this reason, a manufacturing process can be simplified compared with the conventional adhesive fixing.

以上から、本実施形態によれば、体格の小型化を図るとともに、より確実に半導体チップ２３，３３間の電位干渉を抑制しつつ製造工程を簡素化することができる。   As described above, according to this embodiment, the size of the physique can be reduced, and the manufacturing process can be simplified while suppressing the potential interference between the semiconductor chips 23 and 33 more reliably.

また、本実施形態では、上記したように、スペーサ１４の厚さによって、２つのリードフレーム２０，３０（ダイパッド２１，３１）の対向方向の位置が決定する。このため、対向方向において、実装部２２ａ，３２ａの位置ばらつきも低減することができ、ひいては回路基板などの接続対象との接続信頼性を従来に較べて向上することができる。   In the present embodiment, as described above, the positions of the two lead frames 20 and 30 (die pads 21 and 31) in the facing direction are determined by the thickness of the spacer 14. For this reason, the positional variation of the mounting portions 22a and 32a can be reduced in the facing direction, and as a result, the connection reliability with the connection target such as the circuit board can be improved as compared with the related art.

また、リードフレーム２０，３０のうち、モールド樹脂体１３の外部となる部分に、スペーサ１４を配置するため、型締めの力を効率よく利用して、スペーサ１４を所定位置に保持することができる。   Further, since the spacers 14 are arranged on the portions of the lead frames 20 and 30 that are outside the mold resin body 13, the spacers 14 can be held at predetermined positions by efficiently using the clamping force. .

（変形例）
本実施形態では、挟持により、リードフレーム２０，３０間にスペーサ１４を保持する例を示した。これに対し、スペーサ１４を、２つのリードフレーム２０，３０の間に介在させつつ各リードフレーム２０，３０と嵌合させた状態で、金型１００，１０１を型締めし、モールド樹脂体１３を形成するようにしても良い。これによれば、嵌合によってスペーサ１４が所定位置に保持されるため、半導体チップ２３，３３間の対向距離を、より確実に確保することができる。また、スペーサ１４、第１リードフレーム２０、第２リードフレーム３０を、容易に位置決めして積層することができる。さらには、対向方向だけでなく、垂直方向においても、２つのリードフレーム２０，３０の位置精度を向上することができる。その一例を図４に示す。 (Modification)
In the present embodiment, an example in which the spacer 14 is held between the lead frames 20 and 30 by clamping is shown. On the other hand, the molds 100 and 101 are clamped in a state where the spacer 14 is fitted between the lead frames 20 and 30 while being interposed between the two lead frames 20 and 30, and the mold resin body 13 is fixed. You may make it form. According to this, since the spacer 14 is held at a predetermined position by fitting, the facing distance between the semiconductor chips 23 and 33 can be more reliably ensured. Further, the spacer 14, the first lead frame 20, and the second lead frame 30 can be easily positioned and stacked. Furthermore, the position accuracy of the two lead frames 20 and 30 can be improved not only in the facing direction but also in the vertical direction. An example is shown in FIG.

図４において、第１リードフレーム２０は、モールド樹脂体１３の外部となる部分であってスペーサ１４を配置する部分に、嵌合用の第１凹部２６を有する。この第１凹部２６は、スペーサ１４に対応して環状に設けられており、第１リード２２の部分は溝、第１タイバー２５の部分は、モールド樹脂体１３側の端面に開口する切り欠きとなっている。また、第２リードフレーム３０も、モールド樹脂体１３の外部となる部分であってスペーサ１４を配置する部分に、嵌合用の第２凹部３６を有する。この第２凹部３６は、スペーサ１４に対応して環状に設けられており、第２リード３２の部分は溝、第２タイバー３５の部分は、モールド樹脂体１３側の端面に開口する切り欠きとなっている。そして、リードフレーム２０，３０の凹部２６,３６に対し、スペーサ１４が嵌まっている。なお、スペーサ１４に凹部を設け、リードフレーム２０，３０に、凹部に嵌合する突起部を設けても良い。   In FIG. 4, the first lead frame 20 has a first recessed portion 26 for fitting in a portion that is the outside of the mold resin body 13 and in which the spacer 14 is disposed. The first recess 26 is provided in an annular shape corresponding to the spacer 14, the first lead 22 is a groove, and the first tie bar 25 is a notch opening on the end surface on the mold resin body 13 side. It has become. The second lead frame 30 also has a second concave portion 36 for fitting in a portion which is the outside of the mold resin body 13 and where the spacer 14 is disposed. The second recess 36 is provided in an annular shape corresponding to the spacer 14, the second lead 32 is a groove, and the second tie bar 35 is a notch that opens to the end surface on the mold resin body 13 side. It has become. The spacer 14 is fitted into the recesses 26 and 36 of the lead frames 20 and 30. The spacer 14 may be provided with a recess, and the lead frames 20 and 30 may be provided with protrusions that fit into the recess.

本実施形態では、図１に示すように、半導体チップ２３，３３の搭載面と反対の面が向き合うように、ダイパッド２１，３１を対向配置させる例を示した。しかしながら、図５に示すように、第１ダイパッド２１における半導体チップ２３の搭載面と、第２ダイパッド３１における半導体チップ３３の搭載面と反対の面とが向き合うように、ダイパッド２１，３１を対向配置させても良い。また、図示しないが、第２ダイパッド３１における半導体チップ３３の搭載面と、第１ダイパッド２１における半導体チップ２３の搭載面と反対の面とが向き合うように、ダイパッド２１，３１を対向配置させても良い。   In the present embodiment, as shown in FIG. 1, the example in which the die pads 21 and 31 are arranged to face each other so that the surface opposite to the mounting surface of the semiconductor chips 23 and 33 faces is shown. However, as shown in FIG. 5, the die pads 21 and 31 are arranged so as to face each other so that the mounting surface of the semiconductor chip 23 in the first die pad 21 faces the surface opposite to the mounting surface of the semiconductor chip 33 in the second die pad 31. You may let them. Although not shown, the die pads 21 and 31 may be arranged to face each other so that the mounting surface of the semiconductor chip 33 on the second die pad 31 faces the surface of the first die pad 21 opposite to the mounting surface of the semiconductor chip 23. good.

さらには、図６に示すように、第１ダイパッド２１における半導体チップ２３の搭載面と、第２ダイパッド３１における半導体チップ３３の搭載面とが向き合うように、ダイパッド２１，３１を対向配置させても良い。   Furthermore, as shown in FIG. 6, the die pads 21 and 31 may be arranged to face each other so that the mounting surface of the semiconductor chip 23 in the first die pad 21 faces the mounting surface of the semiconductor chip 33 in the second die pad 31. good.

本実施形態では、スペーサ１４が、モールド樹脂体１３における本体部４０の側面１３ａに接しつつ本体部４０の外部に配置される例を示した。しかしながら、例えば図７に示すように、スペーサ１４の一部が、本体部４０内に入り込んだ構成とすることもできる。スペーサ１４の配置としては、垂直方向において、モールド樹脂体１３における本体部４０の側面１３ａから、タイバー２５，３５の除去位置（各リード２２，３２において、タイバー２５,３５の除去前の状態で、タイバー２５，３５にて結束されていた位置）まで延設されれば良い。   In the present embodiment, an example in which the spacer 14 is disposed outside the main body 40 while being in contact with the side surface 13a of the main body 40 in the mold resin body 13 has been described. However, for example, as shown in FIG. 7, a configuration in which a part of the spacer 14 enters the main body 40 can also be adopted. As for the arrangement of the spacer 14, in the vertical direction, from the side surface 13a of the main body portion 40 in the mold resin body 13, the tie bars 25, 35 are removed (in the respective leads 22, 32, before the tie bars 25, 35 are removed, It is only necessary to extend to the position where the tie bars 25 and 35 are bound.

本実施形態では、半導体装置１０がスペーサ１４を有する例を示した。しかしながら、モールド樹脂体１３の本体部４０の外部にスペーサ１４を配置する場合、モールド成形工程後、スペーサ１４を除去するスペーサ除去工程を実施することで、図８に示すように、スペーサ１４を有さない半導体装置１０とすることもできる。このように、スペーサ１４を除去する場合、スペーサ１４の構成材料は電気絶縁材料に限定されないため、スペーサ１４の材料選択の自由度を向上することができる。例えば、金属材料からなるスペーサ１４を採用することもできる。また、スペーサ１４の除去は、例えば、タイバー２５,３５を除去した後で、レーザ加工やパンチなどで環状のスペーサ１４を複数片の分断し、垂直方向に抜き出す方法や、タイバー２５,３５の除去とともに、スペーサ１４を複数片に分断し、垂直方向に抜き出す方法を採用することができる。   In the present embodiment, an example in which the semiconductor device 10 includes the spacer 14 has been described. However, when the spacer 14 is disposed outside the main body portion 40 of the mold resin body 13, the spacer 14 is provided as shown in FIG. 8 by performing a spacer removal process for removing the spacer 14 after the molding process. It is also possible to make the semiconductor device 10 not to be used. As described above, when the spacer 14 is removed, the constituent material of the spacer 14 is not limited to the electrically insulating material, so that the degree of freedom in selecting the material of the spacer 14 can be improved. For example, a spacer 14 made of a metal material can be employed. The spacer 14 can be removed by, for example, removing the tie bars 25 and 35, then cutting the annular spacer 14 into a plurality of pieces by laser processing or punching, etc., and removing the tie bars 25 and 35 in a vertical direction. At the same time, the spacer 14 can be divided into a plurality of pieces and extracted in the vertical direction.

本実施形態では、環状のスペーサ１４を採用する例を示した。しかしながら、モールド樹脂体１３の本体部４０の側面に沿う環状をなすように、複数のスペーサ構成部材を連続的に配置して、スペーサ１４としても良い。一例として示す図９では、平面コの字状をなす２つのスペーサ構成部材５０,５１を連結することで、スペーサ１４としている。このように、複数のスペーサ構成部材５０，５１からなるスペーサ１４を採用すると、スペーサ１４を有さない半導体装置１０とする場合に、スペーサ１４を除去しやすい。特に本実施形態では、金型１００，１０１の型締めの力を受けて、リードフレーム２０，３０により、スペーサ１４が挟持される。したがって、モールド樹脂体１３の形成後、型開きすると、スペーサ１４の挟持状態が弱まるため、複数のスペーサ構成部材５０，５１を容易に引き抜くことができる。   In this embodiment, the example which employ | adopts the cyclic | annular spacer 14 was shown. However, the spacer 14 may be formed by continuously arranging a plurality of spacer constituent members so as to form an annular shape along the side surface of the main body 40 of the mold resin body 13. In FIG. 9 shown as an example, the spacer 14 is formed by connecting two spacer constituent members 50 and 51 having a U-shape in a plane. As described above, when the spacer 14 including the plurality of spacer constituent members 50 and 51 is employed, the spacer 14 can be easily removed when the semiconductor device 10 does not have the spacer 14. In particular, in the present embodiment, the spacer 14 is sandwiched between the lead frames 20 and 30 in response to the clamping force of the molds 100 and 101. Therefore, when the mold is opened after the mold resin body 13 is formed, the sandwiched state of the spacers 14 is weakened, so that the plurality of spacer constituent members 50 and 51 can be easily pulled out.

（第２実施形態）
第１実施形態では、リード２２，３２が、モールド樹脂体１３の各側面１３ａにおいて交互に設けられ、スペーサ１４が、垂直方向において、モールド樹脂体１３（本体部４０）の側面１３ａから、タイバー２５，３５の除去位置まで延設される例を示した。 (Second Embodiment)
In the first embodiment, the leads 22 and 32 are alternately provided on each side surface 13a of the mold resin body 13, and the spacer 14 extends from the side surface 13a of the mold resin body 13 (main body portion 40) in the vertical direction. , 35 extends to the removal position.

これに対し、本実施形態では、図１２に示すように、モールド樹脂体１３の側面１３ａの周方向において、複数本の第１リード２２が連続配置されてなる第１リード群２２ｂと、複数本の第２リード３２が連続配置されてなる第２リード群３２ｂとが、重ならないように（対向しないように）配置される。そして、スペーサ１４は、少なくとも一部がモールド樹脂体１３内に配置され、モールド樹脂体１３内において、２つのリードフレーム２０，３０の間に介在されることを特徴とする。なお、第１実施形態に示した半導体装置１０及びその製造方法と同じ部分についての説明は割愛する。   On the other hand, in this embodiment, as shown in FIG. 12, in the circumferential direction of the side surface 13a of the mold resin body 13, a first lead group 22b in which a plurality of first leads 22 are continuously arranged, and a plurality of leads. The second lead group 32b in which the second leads 32 are continuously arranged is arranged so as not to overlap (do not oppose). The spacer 14 is at least partially disposed in the mold resin body 13 and is interposed between the two lead frames 20 and 30 in the mold resin body 13. In addition, the description about the same part as the semiconductor device 10 shown in 1st Embodiment and its manufacturing method is omitted.

図１０に示す半導体装置１０では、図１２に示すように、平面矩形状のモールド樹脂体１３（本体部４０）の各側面１３ａに、リード２２，３２のいずれか一方のみが配置されている。より詳しくは、相対する２つの側面１３ａに、複数本の第１リード２２がそれぞれ設けられ、第１リード群２２ｂをなしている。また、残りの２つの側面１３ａに、複数本の第２リード３２がそれぞれ設けられ、第２リード群３２ｂをなしている。   In the semiconductor device 10 shown in FIG. 10, as shown in FIG. 12, only one of the leads 22 and 32 is disposed on each side surface 13 a of the planar rectangular mold resin body 13 (main body portion 40). More specifically, a plurality of first leads 22 are respectively provided on two opposing side surfaces 13a to form a first lead group 22b. A plurality of second leads 32 are provided on the remaining two side surfaces 13a, respectively, to form a second lead group 32b.

また、図１０に示すように、第１リードフレーム２０は、第１半導体チップ２３が搭載された第１ダイパッド２１、その一部が側面１３ａからモールド樹脂体１３の外部に延出された第１リード２２だけでなく、スペーサ１４を支持する支持部２７を有する。この支持部２７は、側面１３ａから外部に突出しないように、モールド樹脂体１３の内部に配置されている。   As shown in FIG. 10, the first lead frame 20 includes a first die pad 21 on which the first semiconductor chip 23 is mounted, and a first part of which extends from the side surface 13a to the outside of the mold resin body 13. In addition to the lead 22, a support portion 27 that supports the spacer 14 is provided. The support portion 27 is disposed inside the mold resin body 13 so as not to protrude outward from the side surface 13a.

本実施形態では、一例として、支持部２７における第１ダイパッド２１と反対の端面が、モールド樹脂体１３の側面１３ａと面一となっている。また、支持部２７における第２リードフレーム３０との対向面に、嵌合用の第１凹部２６が設けられている。なお、嵌合用の第１凹部２６は、支持部２７だけでなく、第１リード２２におけるモールド樹脂体１３内部の部分、所謂インナーリード部分や、図示しないフレーム部分にも設けられている。   In the present embodiment, as an example, the end surface of the support portion 27 opposite to the first die pad 21 is flush with the side surface 13 a of the mold resin body 13. A first recess 26 for fitting is provided on the surface of the support portion 27 facing the second lead frame 30. The first recessed portion 26 for fitting is provided not only in the support portion 27 but also in a portion inside the mold resin body 13 in the first lead 22, a so-called inner lead portion and a frame portion (not shown).

また、第２リードフレーム３０も、第１リードフレーム２０同様の構成となっている。すなわち、図１０に示すように、第２リードフレーム３０は、第２半導体チップ３３が搭載された第２ダイパッド３１、その一部が側面１３ａからモールド樹脂体１３の外部に延出された第２リード３２だけでなく、スペーサ１４を支持する支持部３７を有する。この支持部３７は、側面１３ａから外部に突出しないように、モールド樹脂体１３の内部に配置されている。   Further, the second lead frame 30 has the same configuration as the first lead frame 20. That is, as shown in FIG. 10, the second lead frame 30 includes a second die pad 31 on which the second semiconductor chip 33 is mounted, and a second part of which extends from the side surface 13 a to the outside of the mold resin body 13. In addition to the lead 32, the support portion 37 that supports the spacer 14 is provided. The support portion 37 is disposed inside the mold resin body 13 so as not to protrude outward from the side surface 13a.

本実施形態では、一例として、支持部３７における第２ダイパッド３１と反対の端面が、モールド樹脂体１３の側面１３ａと面一となっている。また、支持部３７における第１リードフレーム２０との対向面に、嵌合用の第２凹部３６が設けられている。なお、嵌合用の第２凹部３６は、支持部３７だけでなく、第２リード３２におけるモールド樹脂体１３内部の部分、所謂インナーリード部分や、図示しないフレーム部分にも設けられている。   In the present embodiment, as an example, the end surface of the support portion 37 opposite to the second die pad 31 is flush with the side surface 13 a of the mold resin body 13. Further, a second recess 36 for fitting is provided on the surface of the support portion 37 facing the first lead frame 20. The second recess 36 for fitting is provided not only in the support portion 37 but also in a portion inside the mold resin body 13 in the second lead 32, a so-called inner lead portion and a frame portion (not shown).

スペーサ１４は、電気絶縁材料からなり、モールド樹脂体１３の内部において、一面が第１リードフレーム２０に接触し、該一面と反対の面が第２リードフレーム３０と接触している。本実施形態では、ダイパッド２１,３１を取り囲むように環状に設けられており、第１リード２２のインナーリード部分及び支持部３７に接触するとともに、これらに設けられた凹部２６，３６に嵌まっている。また、第２リード３２のインナーリード部分及び支持部２７に接触するとともに、これらに設けられた凹部２６，３６に嵌まっている。さらには、スペーサ１４全体が、モールド樹脂体１３の内部に位置する。   The spacer 14 is made of an electrically insulating material, and in the mold resin body 13, one surface is in contact with the first lead frame 20, and the surface opposite to the one surface is in contact with the second lead frame 30. In this embodiment, it is provided in an annular shape so as to surround the die pads 21, 31, contacts the inner lead part of the first lead 22 and the support part 37, and fits into the recesses 26, 36 provided in these parts. Yes. Further, the second lead 32 is in contact with the inner lead portion of the second lead 32 and the support portion 27, and is fitted into the recesses 26 and 36 provided therein. Furthermore, the entire spacer 14 is located inside the mold resin body 13.

次に、上記した半導体装置１０の製造方法について説明する。   Next, a method for manufacturing the semiconductor device 10 will be described.

第１実施形態同様、先ず第１構造体１１及び第２構造体１２を準備する。次に、モールド樹脂体１３を形成するモールド成形工程を実施する。   As in the first embodiment, first, the first structure 11 and the second structure 12 are prepared. Next, a molding process for forming the mold resin body 13 is performed.

このモールド成形工程では、第１実施形態同様、金型１００，１０１として、対向方向に開閉するものを用いる。そして、図１１（ａ）に示すように、スペーサ１４を介して、２つのリードフレーム２０，３０を積層配置する。例えば、金型１００（例えば下型）に第１リードフレーム２０を配置し、第１リードフレーム２０上にスペーサ１４を配置した後、スペーサ１４上に第２リードフレーム３０を配置する。また、予め積層状態としておき、この積層体を金型１００に配置しても良い。   In this molding process, as in the first embodiment, the molds 100 and 101 that open and close in the facing direction are used. Then, as shown in FIG. 11A, the two lead frames 20 and 30 are stacked and arranged via the spacer 14. For example, the first lead frame 20 is disposed on the mold 100 (for example, the lower mold), the spacer 14 is disposed on the first lead frame 20, and then the second lead frame 30 is disposed on the spacer 14. Alternatively, the laminated body may be placed in advance and placed in the mold 100.

このとき、ダイパッド２１,３１を、互いに対向するとともに、半導体チップ２３，３３の搭載面と反対の面同士が向かい合うように配置する。また、２つリードフレーム２０，３０を、モールド樹脂体１３の外部に位置する部分が互いに重ならない（対向しない）ように配置する。具体的には、第１タイバー２５を含む第１リード群２２ｂと、第２タイバー３５を含む第２リード群３２ｂが互いに重ならないように配置する。より詳しくは、垂直方向において、２つの第１リード群２２ｂが相対し、２つの第２リード群３２ｂが相対するように配置する。また、本実施形態では、支持部２７，３７におけるダイパッド２１,３１と反対の端面がモールド樹脂体１３の側面１３ａと面一となるように配置する。   At this time, the die pads 21 and 31 are disposed so as to face each other and the surfaces opposite to the mounting surfaces of the semiconductor chips 23 and 33 face each other. Further, the two lead frames 20 and 30 are arranged so that portions located outside the mold resin body 13 do not overlap (do not face each other). Specifically, the first lead group 22b including the first tie bar 25 and the second lead group 32b including the second tie bar 35 are arranged so as not to overlap each other. More specifically, in the vertical direction, the two first lead groups 22b are opposed to each other, and the two second lead groups 32b are opposed to each other. Moreover, in this embodiment, it arrange | positions so that the end surface opposite to the die pads 21 and 31 in the support parts 27 and 37 may become the same as the side surface 13a of the mold resin body 13. FIG.

さらには、モールド樹脂体１３の内部となる位置にスペーサ１４を配置する。本実施形態では、第１リード２２のインナーリード部分及び支持部３７に接触するとともに、第２リード３２のインナーリード部分及び支持部２７に接触するように配置する。また、リード２２，３２のインナーリード部分や支持部２７，３７などに設けた凹部２６，３６に嵌まるように、スペーサ１４を配置する。   Further, the spacer 14 is disposed at a position inside the mold resin body 13. In the present embodiment, the first lead 22 is disposed so as to contact the inner lead portion and the support portion 37 and the second lead 32 so as to contact the inner lead portion and the support portion 27. Further, the spacer 14 is disposed so as to fit into the recesses 26 and 36 provided in the inner lead portions of the leads 22 and 32 and the support portions 27 and 37.

次いで、この積層状態において、図１１（ａ）に示すように金型１００，１０１を型締めする。そして、この型締め状態で、金型１００，１０１のキャビティＣ１内に樹脂を注入してモールド樹脂体１３を形成する。   Next, in this stacked state, the molds 100 and 101 are clamped as shown in FIG. Then, in this mold clamping state, a resin is injected into the cavity C1 of the mold 100, 101 to form the mold resin body 13.

このとき、金型１００（例えば下型）の凹部壁面１０２、金型１０１（例えば上型）の凹部壁面１０３により構成されるキャビティＣ１の部分が、モールド樹脂体１３の本体部４０となる。なお、モールド樹脂体１３の側面１３ａとは、本体部４０の側面である。   At this time, a portion of the cavity C1 constituted by the concave wall surface 102 of the mold 100 (for example, the lower mold) and the concave wall surface 103 of the mold 101 (for example, the upper mold) becomes the main body portion 40 of the mold resin body 13. The side surface 13 a of the mold resin body 13 is a side surface of the main body 40.

また、本実施形態では、金型１００，１０１として、リードフレーム２０，３０の押さえ面が平坦なものを採用する。このため、側面１３ａの周方向において隣り合う第１リード２２間の隙間に樹脂が流れ込む。しかしながら、第１リードフレーム２０において、モールド樹脂体１３の外部となる部分を、金型１００，１０１にて挟持する。また、第２リードフレーム３０において、モールド樹脂体１３の外部となる部分を、金型１００，１０１にて挟持する。このため、隣り合う第１リード２２、該第１リード２２間を結束する第１タイバー２５、金型１００，１０１の押さえ面により、樹脂が流れ込む空間を制限することができる。同様に、隣り合う第２リード３２、該第２リード３２間を結束する第２タイバー３５、金型１００，１０１の押さえ面により、樹脂が流れ込む空間を制限することができる。これら空間に流れ込む樹脂により、図１２に示すように、本体部４０から突出する突出部４１が形成される。この突出部４１は、特に必要なものではないので、見栄え向上などの必要に応じて除去しても良い。   In the present embodiment, as the molds 100 and 101, those having flat pressing surfaces of the lead frames 20 and 30 are employed. For this reason, the resin flows into the gap between the first leads 22 adjacent in the circumferential direction of the side surface 13a. However, in the first lead frame 20, a portion that is outside the mold resin body 13 is sandwiched between the molds 100 and 101. In addition, in the second lead frame 30, a portion that becomes the outside of the mold resin body 13 is sandwiched between the molds 100 and 101. For this reason, the space into which the resin flows can be limited by the adjacent first leads 22, the first tie bars 25 that bind the first leads 22, and the pressing surfaces of the molds 100 and 101. Similarly, the space into which the resin flows can be limited by the adjacent second leads 32, the second tie bar 35 that binds between the second leads 32, and the pressing surfaces of the molds 100 and 101. As shown in FIG. 12, a protruding portion 41 that protrudes from the main body portion 40 is formed by the resin flowing into these spaces. Since this protrusion 41 is not particularly necessary, it may be removed as necessary for improving the appearance.

モールド樹脂体１３が形成されると、金型１００，１０１から取り外し、樹脂のアフターキュアを行う。次いで、第１リード２２を結束する第１タイバー２５と、第２リード３２を結束する第２タイバー３５をそれぞれ除去する。本実施形態では、図１２に示すように、モールド樹脂体１３の外部において、第１リードフレーム２０と第２リードフレーム３０が重ならない（対向しない）ため、第１実施形態と較べて、タイバー２５，３５の除去方法の採用自由度を向上することができる。例えば、本実施形態では、レーザ光を照射してタイバー２５,３５を除去することもできるし、カット型により、タイバー２５,３５を除去することもできる。   When the mold resin body 13 is formed, it is removed from the molds 100 and 101, and after-curing of the resin is performed. Next, the first tie bar 25 for binding the first lead 22 and the second tie bar 35 for binding the second lead 32 are removed. In the present embodiment, as shown in FIG. 12, the first lead frame 20 and the second lead frame 30 do not overlap (do not face each other) outside the mold resin body 13, so that the tie bar 25 is compared to the first embodiment. , 35 can be improved. For example, in the present embodiment, the tie bars 25 and 35 can be removed by irradiating laser light, or the tie bars 25 and 35 can be removed by a cut mold.

そして、リード２２，３２の折曲などを行うことで、図１０に示す半導体装置１０を得ることができる。   Then, the semiconductor device 10 shown in FIG. 10 can be obtained by bending the leads 22 and 32.

次に、上記した半導体装置１０及びその製造方法について、特徴部分の作用と効果を説明する。   Next, functions and effects of the characteristic portions of the semiconductor device 10 and the manufacturing method thereof will be described.

本実施形態においても、第１実施形態同様、半導体チップ２３,３３が搭載されたダイパッド２１，３１を対向配置させるので、１つのダイパッド（アイランド）に２つの半導体チップが搭載される構成に較べて、半導体装置１０の垂直方向の体格を小型化することができる。   Also in this embodiment, since the die pads 21 and 31 on which the semiconductor chips 23 and 33 are mounted are arranged opposite to each other as in the first embodiment, compared to a configuration in which two semiconductor chips are mounted on one die pad (island). The vertical physique of the semiconductor device 10 can be reduced.

また、スペーサ１４を介して２つのリードフレーム２０，３０を積層配置するため、半導体装置１０において、２つのダイパッド２１，３１の対向距離は、スペーサ１４の厚さに応じた距離となる。これにより、ダイパッド２１，３１の対向距離のばらつきを、従来に較べて非常に小さいものとすることができる。また、スペーサ１４の厚さは、２つの半導体チップ２３，３３の間に電位干渉を生じない間隔を確保すべく設定される。したがって、より確実に電位干渉を抑制することができる。２つの半導体チップ２３，３３として、例えばインバータ回路のハイサイド側スイッチング素子を駆動する高電位基準ゲート駆動回路が構成された半導体チップと、ローサイド側スイッチング素子を駆動する低電位基準ゲート駆動回路が構成された半導体チップの組み合わせにも好適である。   Further, since the two lead frames 20 and 30 are stacked and disposed via the spacer 14, the opposing distance between the two die pads 21 and 31 in the semiconductor device 10 is a distance corresponding to the thickness of the spacer 14. Thereby, the dispersion | variation in the opposing distance of the die pads 21 and 31 can be made very small compared with the past. Further, the thickness of the spacer 14 is set so as to ensure an interval at which no potential interference occurs between the two semiconductor chips 23 and 33. Therefore, potential interference can be more reliably suppressed. As the two semiconductor chips 23 and 33, for example, a semiconductor chip in which a high-potential reference gate driving circuit for driving a high-side switching element of an inverter circuit and a low-potential reference gate driving circuit for driving a low-side switching element are configured. It is also suitable for a combination of manufactured semiconductor chips.

また、スペーサ１４を介して２つのリードフレーム２０，３０を積層するだけで、半導体チップ２３，３３の間に電位干渉を生じない間隔を確実に確保することができる。このため、従来の接着固定に較べて、製造工程を簡素化することができる。   In addition, by simply laminating the two lead frames 20 and 30 via the spacer 14, it is possible to reliably ensure an interval at which no potential interference occurs between the semiconductor chips 23 and 33. For this reason, a manufacturing process can be simplified compared with the conventional adhesive fixing.

以上から、本実施形態においても、体格の小型化を図るとともに、より確実に半導体チップ２３，３３間の電位干渉を抑制しつつ製造工程を簡素化することができる。   As described above, also in this embodiment, the size of the physique can be reduced, and the manufacturing process can be simplified while more reliably suppressing potential interference between the semiconductor chips 23 and 33.

また、本実施形態においても、スペーサ１４の厚さによって、２つのリードフレーム２０，３０（ダイパッド２１，３１）の対向方向の位置が決定する。このため、対向方向において、実装部２２ａ，３２ａの位置ばらつきも低減することができ、ひいては回路基板などの接続対象との接続信頼性を従来に較べて向上することができる。   Also in this embodiment, the positions of the two lead frames 20 and 30 (die pads 21 and 31) in the facing direction are determined by the thickness of the spacer 14. For this reason, the positional variation of the mounting portions 22a and 32a can be reduced in the facing direction, and as a result, the connection reliability with the connection target such as the circuit board can be improved as compared with the related art.

さらに、本実施形態では、モールド樹脂体１３の外部において、第１リードフレーム２０と第２リードフレーム３０が重ならないため、除去工程において、第１タイバー２５及び第２タイバー３５を除去する手法の選択自由度を向上することができる。例えば、カット型を用いて除去することもできる。   Furthermore, in the present embodiment, since the first lead frame 20 and the second lead frame 30 do not overlap outside the mold resin body 13, a method for removing the first tie bar 25 and the second tie bar 35 in the removal process is selected. The degree of freedom can be improved. For example, it can be removed using a cut mold.

（変形例）
本実施形態においても、第１実施形態の変形例（図６及び図７）に示したダイパッド２１，３１の配置を採用することができる。 (Modification)
Also in this embodiment, the arrangement of the die pads 21 and 31 shown in the modified example (FIGS. 6 and 7) of the first embodiment can be employed.

また、スペーサ１４とリードフレーム２０，３０を嵌合させる例を示したが、嵌合させずに、スペーサ１４を介して２つのリードフレーム２０，３０を積層配置しても良い。   Moreover, although the example which fits the spacer 14 and the lead frames 20 and 30 was shown, you may laminate | stack the two lead frames 20 and 30 via the spacer 14 without fitting.

本実施形態では、スペーサ１４全体が、モールド樹脂体１３の内部に位置する例を示した。しかしながら、スペーサ１４は、モールド樹脂体１３の内部においてリードフレーム２０，３０の間に介在されれば、その一部がモールド樹脂体１３の外部に露出する構成としても良い。図１３及び図１４に示す例では、スペーサ１４における半導体チップ２３，３３と反対側の端面が、モールド樹脂体１３（本体部４０）の側面１３ａをなす（換言すれば側面１３ａと面一）となっている。このように、支持部２７，３７だけでなく、スペーサ１４もモールド樹脂体１３から突出しない構成とすると、金型１００，１０１の押さえ面を平坦とする、すなわち構成を簡素化することができる。   In the present embodiment, an example in which the entire spacer 14 is located inside the mold resin body 13 is shown. However, if the spacer 14 is interposed between the lead frames 20 and 30 inside the mold resin body 13, a part of the spacer 14 may be exposed to the outside of the mold resin body 13. In the example shown in FIGS. 13 and 14, the end surface of the spacer 14 opposite to the semiconductor chips 23 and 33 forms the side surface 13a of the mold resin body 13 (main body portion 40) (in other words, flush with the side surface 13a). It has become. As described above, when the spacers 14 as well as the support portions 27 and 37 do not protrude from the mold resin body 13, the pressing surfaces of the molds 100 and 101 can be flattened, that is, the configuration can be simplified.

本実施形態では、スペーサ１４を、支持部２７，３７とリード２２，３２のインナーリード部分の間に介在させる例を示した。しかしながら、スペーサ１４の配置は上記例に限定されるものではない。例えば図１５に示すように、ダイパッド２１,３１の間に、スペーサ１４を介在させても良い。また、第１ダイパッド２１が支持部２７も兼ねるように延設され、第１ダイパッド２１と第２リード３２のインナーリード部分との間にスペーサ１４を介在させても良い。同様に、第２ダイパッド３１が支持部３７も兼ねるように延設され、第２ダイパッド３１と第１リード２２のインナーリード部分との間にスペーサ１４を介在させても良い。   In the present embodiment, an example in which the spacer 14 is interposed between the support portions 27 and 37 and the inner lead portions of the leads 22 and 32 has been described. However, the arrangement of the spacers 14 is not limited to the above example. For example, as shown in FIG. 15, a spacer 14 may be interposed between the die pads 21 and 31. Further, the first die pad 21 may be extended so as to also serve as the support portion 27, and the spacer 14 may be interposed between the first die pad 21 and the inner lead portion of the second lead 32. Similarly, the second die pad 31 may be extended so as to also serve as the support portion 37, and the spacer 14 may be interposed between the second die pad 31 and the inner lead portion of the first lead 22.

本実施形態では、平面矩形状のモールド樹脂体１３（本体部４０）における４つの側面１３ａのうち、相対する２つの側面１３ａに第１リード群２２ｂが設けられ、残りの２つの側面１３ａに第２リード群３２ｂが設けられる例を示した。すなわち、１つの側面１３ａに第１リード２２及び第２リード３２のいずれか一方のみが配置される例を示した。しかしながら、例えば図１６に示すように、同一側面１３ａ（図１６において紙面上方及び下方の側面１３ａ）に第１リード２２及び第２リード３２がともに設けられるとともに、側面１３ａの周方向において、第１タイバー２５を含む第１リード群２２ｂ、第２タイバー３５を含む第２リード群３２ｂが重ならないように配置された構成としても良い。なお、図１６に示す例では、紙面右方の側面１３ａを中心として、連続する３つの側面１３ａにわたり第１リード群２２ｂが構成されている。また、紙面左方の側面１３ａを中心として、連続する３つの側面１３ａにわたり第２リード群３２ｂが構成されている。   In the present embodiment, the first lead group 22b is provided on the two opposite side surfaces 13a among the four side surfaces 13a of the planar rectangular mold resin body 13 (main body portion 40), and the remaining two side surfaces 13a are provided with the first lead group 22b. An example in which the two-lead group 32b is provided has been shown. That is, the example in which only one of the first lead 22 and the second lead 32 is arranged on one side surface 13a is shown. However, as shown in FIG. 16, for example, both the first lead 22 and the second lead 32 are provided on the same side surface 13a (the upper side surface 13a and the lower side surface 13a in FIG. 16), and the first lead 22 in the circumferential direction of the side surface 13a. The first lead group 22b including the tie bar 25 and the second lead group 32b including the second tie bar 35 may be arranged so as not to overlap each other. In the example shown in FIG. 16, the first lead group 22b is configured across three continuous side surfaces 13a with the side surface 13a on the right side of the paper as the center. In addition, the second lead group 32b is formed across three continuous side surfaces 13a with the side surface 13a on the left side of the paper as the center.

以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.

複数のスペーサ１４が、互いに離れて設けられても良い。例えば第１実施形態では、スペーサ１４が、モールド樹脂体１３（本体部４０）の外部のみに位置する例を示した。しかしながら、外部に位置するスペーサ１４とともに、モールド樹脂体１３の内部に位置するスペーサ１４を有する構成としても良い。また、第２実施形態では、環状のスペーサ１４の例を示したが、離間して配置される複数のスペーサ１４を採用することもできる。   A plurality of spacers 14 may be provided apart from each other. For example, in 1st Embodiment, the spacer 14 showed the example located only in the exterior of the mold resin body 13 (main-body part 40). However, it may be configured to have the spacer 14 positioned inside the mold resin body 13 together with the spacer 14 positioned outside. Further, in the second embodiment, an example of the annular spacer 14 is shown, but a plurality of spacers 14 that are spaced apart from each other may be employed.

１０・・・半導体装置
１３・・・モールド樹脂体
１３ａ・・・側面
１４・・・スペーサ
２０・・・第１リードフレーム
２１・・・第１ダイパッド
２２・・・第１リード
２３・・・第１半導体チップ
２５・・・第１タイバー
３０・・・第２リードフレーム
３１・・・第２ダイパッド
３２・・・第２リード
３３・・・第２半導体チップ
３５・・・第２タイバー DESCRIPTION OF SYMBOLS 10 ... Semiconductor device 13 ... Mold resin body 13a ... Side surface 14 ... Spacer 20 ... 1st lead frame 21 ... 1st die pad 22 ... 1st lead 23 ... 1st DESCRIPTION OF SYMBOLS 1 Semiconductor chip 25 ... 1st tie bar 30 ... 2nd lead frame 31 ... 2nd die pad 32 ... 2nd lead 33 ... 2nd semiconductor chip 35 ... 2nd tie bar

Claims (11)

第１リードフレーム（２０）の第１ダイパッド（２１）の一面上に、第１半導体チップ（２３）を搭載し、前記第１リードフレーム（２０）の第１リード（２２）と前記第１半導体チップ（２３）とをワイヤ（２４）により電気的に接続してなる第１構造体（１１）、第２リードフレーム（３０）の第２ダイパッド（３１）の一面上に、前記第１半導体チップ（２３）とは動作するための基準電位が異なる第２半導体チップ（３３）を搭載し、前記第２リードフレーム（３０）の第２リード（３２）と前記第２半導体チップ（３３）とをワイヤ（３４）により電気的に接続してなる第２構造体（１２）をそれぞれ準備する準備工程と、
前記準備工程後、前記第１ダイパッド（２１）と前記第２ダイパッド（３１）が対向するように前記第１リードフレーム（２０）及び前記第２リードフレーム（３０）を保持した状態で、金型（１００，１０１）内に樹脂を注入し、各半導体チップ（２３，３３）、各ダイパッド（２１，３１）、各ワイヤ（２４，３４）、及び各リード（２２，３２）における前記ワイヤ（２４，３４）との接続部分を含む一部を一体的に封止するように、モールド樹脂体（１３）を形成するモールド成形工程と、
前記モールド成形工程後、前記第１リード（２２）を結束する第１タイバー（２５）と、前記第２リード（３２）を結束する第２タイバー（３５）をそれぞれ除去する除去工程と、を備える半導体装置の製造方法であって、
前記モールド成形工程では、
前記金型（１００，１０１）として、前記第１ダイパッド（２１）と前記第２ダイパッド（３１）の対向方向に開閉するものを用い、
前記対向方向において、前記第１半導体チップ（２３）と前記第２半導体チップ（３３）の間に電位干渉を生じない間隔を確保すべく所定厚さを有するスペーサ（１４）を介して、前記第１リードフレーム（２０）及び前記第２リードフレーム（３０）を積層配置し、この積層状態で、前記金型（１００，１０１）内に樹脂を注入して前記モールド樹脂体（１３）を形成することを特徴とする半導体装置の製造方法。 A first semiconductor chip (23) is mounted on one surface of the first die pad (21) of the first lead frame (20), and the first lead (22) of the first lead frame (20) and the first semiconductor are mounted. The first semiconductor chip is formed on one surface of the second die pad (31) of the first structure (11) and the second lead frame (30) formed by electrically connecting the chip (23) with the wire (24). A second semiconductor chip (33) having a different reference potential for operation from (23) is mounted, and the second lead (32) of the second lead frame (30) and the second semiconductor chip (33) are connected. A preparation step of preparing each of the second structures (12) electrically connected by the wires (34);
After the preparation step, in a state where the first lead frame (20) and the second lead frame (30) are held so that the first die pad (21) and the second die pad (31) face each other. Resin is injected into (100, 101), and the wires (24) in each semiconductor chip (23, 33), each die pad (21, 31), each wire (24, 34), and each lead (22, 32). , 34) and a molding step for forming a molded resin body (13) so as to integrally seal a part including a connecting portion with
After the molding step, a first tie bar (25) for binding the first lead (22) and a removal step for removing the second tie bar (35) for binding the second lead (32), respectively. A method for manufacturing a semiconductor device, comprising:
In the molding process,
As the mold (100, 101), one that opens and closes in the opposing direction of the first die pad (21) and the second die pad (31),
In the opposite direction, the first semiconductor chip (23) and the second semiconductor chip (33) are arranged via the spacer (14) having a predetermined thickness so as to ensure a gap that does not cause potential interference between the first semiconductor chip (23) and the second semiconductor chip (33). One lead frame (20) and the second lead frame (30) are laminated and in this laminated state, resin is injected into the mold (100, 101) to form the mold resin body (13). A method for manufacturing a semiconductor device. 前記モールド成形工程では、前記スペーサ（１４）を、前記第１リードフレーム（２０）と前記第２リードフレーム（３０）の間に介在させつつ各リードフレーム（２０，３０）と嵌合させた状態で、前記金型（１００，１０１）内に樹脂を注入することを特徴とする請求項１に記載の半導体装置の製造方法。   In the molding step, the spacer (14) is fitted between the lead frames (20, 30) while being interposed between the first lead frame (20) and the second lead frame (30). The method of manufacturing a semiconductor device according to claim 1, wherein a resin is injected into the mold (100, 101). 前記モールド成形工程では、
前記第１リードフレーム（２０）及び前記第２リードフレーム（３０）を、前記モールド樹脂体（１３）の外部において互いに重ならないように配置し、
電気絶縁材料からなる前記スペーサ（１４）を、前記第１リードフレーム（２０）及び前記第２リードフレーム（３０）の前記モールド樹脂体（１３）内となる対向部位間に介在させることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。 In the molding process,
The first lead frame (20) and the second lead frame (30) are arranged so as not to overlap each other outside the mold resin body (13),
The spacer (14) made of an electrically insulating material is interposed between opposing portions of the first lead frame (20) and the second lead frame (30) in the mold resin body (13). A manufacturing method of a semiconductor device according to claim 1 or 2. 前記モールド成形工程では、
前記第１タイバー（２５）及び前記第２タイバー（３５）の少なくとも一部が互いに重なるとともに、前記リード（２２，３２）のモールド樹脂体（１３）の外部に位置する部分が重ならないように、前記第１リードフレーム（２０）及び前記第２リードフレーム（３０）を配置し、
互いに重なる位置関係にある前記タイバー（２５，３５）及び該タイバー（２５，３５）により結束された前記リード（２２，３２）に対応して、少なくとも前記モールド樹脂体（１３）の側面（１３ａ）から互いに重なる位置関係にある前記タイバー（２５，３５）に接する範囲に、前記スペーサ（１４）を配置し、
前記第１リードフレーム（２０）及び前記第２リードフレーム（３０）により前記スペーサ（１４）を挟持した状態で、前記金型（１００，１０１）内に樹脂を注入することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。 In the molding process,
At least a part of the first tie bar (25) and the second tie bar (35) overlap each other, and a portion located outside the mold resin body (13) of the lead (22, 32) does not overlap. Disposing the first lead frame (20) and the second lead frame (30);
At least the side surface (13a) of the mold resin body (13) corresponding to the tie bars (25, 35) and the leads (22, 32) bound by the tie bars (25, 35), which are in a mutually overlapping positional relationship. The spacer (14) is disposed in a range in contact with the tie bars (25, 35) in a positional relationship overlapping each other from
The resin is injected into the mold (100, 101) in a state where the spacer (14) is sandwiched between the first lead frame (20) and the second lead frame (30). A method for manufacturing a semiconductor device according to claim 1. 前記モールド成形工程後、前記スペーサ（１４）を除去するスペーサ除去工程を備えることを特徴とする請求項４に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 4, further comprising a spacer removing step of removing the spacer (14) after the molding step. 前記モールド成形工程では、
前記モールド樹脂体（１３）の側面（１３ａ）に沿うように、環状の前記スペーサ（１４）を配置することを特徴とする請求項４又は請求項５に記載の半導体装置の製造方法。 In the molding process,
The method for manufacturing a semiconductor device according to claim 4 or 5, wherein the annular spacer (14) is disposed along the side surface (13a) of the mold resin body (13). 前記モールド成形工程では、
前記スペーサ（１４）が前記モールド樹脂体（１３）の側面（１３ａ）に沿う環状をなすように、複数のスペーサ構成部材（５０，５１）を連続的に配置することを特徴とする請求項４又は請求項５に記載の半導体装置の製造方法。 In the molding process,
The plurality of spacer constituent members (50, 51) are continuously arranged so that the spacer (14) forms an annular shape along the side surface (13a) of the mold resin body (13). A method for manufacturing a semiconductor device according to claim 5. 第１リードフレーム（２０）を構成する第１ダイパッド（２１）の一面上に第１半導体チップ（２３）が搭載され、前記第１リードフレーム（２０）を構成する複数本の第１リード（２２）が前記第１半導体チップ（２３）とワイヤ（２４）により電気的に接続された第１構造体（１１）と、
第２リードフレーム（３０）を構成する第２ダイパッド（３１）の一面上に、前記第１半導体チップ（２３）とは動作するための基準電位が異なる第２半導体チップ（３３）が搭載され、前記第２リードフレーム（３０）を構成する複数本の第２リード（３２）が前記第２半導体チップ（３３）とワイヤ（３４）により電気的に接続された第２構造体（１２）と、
各半導体チップ（２３，３３）、各ダイパッド（２１，３１）、各ワイヤ（２４，３４）、及び各リード（２２，３２）における前記ワイヤ（２４，３４）との接続部分を含む一部を一体的に封止するモールド樹脂体（１３）と、を備え、
前記第１ダイパッド（２１）と前記第２ダイパッド（３１）が対向するように配置された半導体装置であって、
電気絶縁材料からなり、前記第１ダイパッド（２１）及び前記第２ダイパッド（３１）の対向方向において、前記第１半導体チップ（２３）と前記第２半導体チップ（３３）の間に電位干渉を生じない間隔を確保すべく所定厚さを有するスペーサ（１４）が、前記第１リードフレーム（２０）と前記第２リードフレーム（３０）の間に介在され、前記スペーサ（１４）の一面に前記第１リードフレーム（２０）が接触し、前記一面と反対の面に前記第２リードフレーム（３０）が接触していることを特徴とする半導体装置。 A first semiconductor chip (23) is mounted on one surface of a first die pad (21) constituting the first lead frame (20), and a plurality of first leads (22) constituting the first lead frame (20). ) Is electrically connected to the first semiconductor chip (23) by a wire (24), and a first structure (11),
A second semiconductor chip (33) having a different reference potential for operation from the first semiconductor chip (23) is mounted on one surface of the second die pad (31) constituting the second lead frame (30), A second structure (12) in which a plurality of second leads (32) constituting the second lead frame (30) are electrically connected to the second semiconductor chip (33) by wires (34);
Each semiconductor chip (23, 33), each die pad (21, 31), each wire (24, 34), and each lead (22, 32) includes a part including a connection portion with the wire (24, 34). A molded resin body (13) for sealing together,
A semiconductor device arranged so that the first die pad (21) and the second die pad (31) face each other;
It is made of an electrically insulating material, and causes potential interference between the first semiconductor chip (23) and the second semiconductor chip (33) in the opposing direction of the first die pad (21) and the second die pad (31). A spacer (14) having a predetermined thickness is provided between the first lead frame (20) and the second lead frame (30) so as to secure a gap between the first lead frame (30) and the spacer (14). A semiconductor device, wherein one lead frame (20) is in contact and the second lead frame (30) is in contact with a surface opposite to the one surface. 前記スペーサ（１４）及び前記第１リードフレーム（２０）の一方に、嵌合用の第１凹部（２６）が設けられ、他方が前記第１凹部（２６）に嵌まっており、
前記スペーサ（１４）及び前記第２リードフレーム（３０）の一方に、嵌合用の第２凹部（３６）が設けられ、他方が前記第２凹部（３６）に嵌まっていることを特徴とする請求項８に記載の半導体装置。 One of the spacer (14) and the first lead frame (20) is provided with a first recess (26) for fitting, and the other is fitted in the first recess (26).
One of the spacer (14) and the second lead frame (30) is provided with a second recess (36) for fitting, and the other is fitted in the second recess (36). The semiconductor device according to claim 8. 前記モールド樹脂体（１３）における各リード（２２，３２）が延出される側面（１３ａ）の周方向において、複数の前記第１リード（２２）が連続して配置されてなる第１リード群（２２ｂ）と、複数の前記第２リード（３２）が連続して配置されてなる第２リード群（３２ｂ）とが、重ならないように配置され、
前記スペーサ（１４）は、少なくとも一部が前記モールド樹脂体（１３）内に配置され、前記モールド樹脂体（１３）内において、前記第１リードフレーム（２０）と前記第２リードフレーム（３０）の間に介在されていることを特徴とする請求項８又は請求項９に記載の半導体装置。 In the circumferential direction of the side surface (13a) from which each lead (22, 32) extends in the mold resin body (13), a plurality of first leads (22) are arranged in succession ( 22b) and the second lead group (32b) in which the plurality of second leads (32) are continuously arranged are arranged so as not to overlap,
The spacer (14) is at least partially disposed in the mold resin body (13), and the first lead frame (20) and the second lead frame (30) in the mold resin body (13). The semiconductor device according to claim 8, wherein the semiconductor device is interposed between the semiconductor devices. 前記モールド樹脂体（１３）における各リード（２２，３２）が延出される側面（１３ａ）の周方向において、前記第１リード（２２）と前記第２リード（３２）は交互に設けられ、
前記スペーサ（１４）は、前記モールド樹脂体（１３）の側面（１３ａ）から延出される各リード（２２，３２）の延出方向において、少なくとも前記側面（１３ａ）から各リード（２２，３２）におけるタイバー（２５，３５）の除去位置まで延設されるとともに、前記モールド樹脂体（１３）を取り囲んで配置されていることを特徴とする半導体装置。 The first lead (22) and the second lead (32) are provided alternately in the circumferential direction of the side surface (13a) from which the leads (22, 32) of the mold resin body (13) extend.
The spacer (14) has at least each lead (22, 32) extending from the side surface (13a) in the extending direction of each lead (22, 32) extending from the side surface (13a) of the mold resin body (13). A semiconductor device, wherein the tie bar (25, 35) is extended to a position where the tie bar (25, 35) is removed and is disposed so as to surround the mold resin body (13).
JP2011049227A 2011-03-07 2011-03-07 Semiconductor device and manufacturing method of the same Withdrawn JP2012186370A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011049227A JP2012186370A (en) 2011-03-07 2011-03-07 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011049227A JP2012186370A (en) 2011-03-07 2011-03-07 Semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2012186370A true JP2012186370A (en) 2012-09-27

Family

ID=47016151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011049227A Withdrawn JP2012186370A (en) 2011-03-07 2011-03-07 Semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2012186370A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655317A (en) * 2015-12-24 2016-06-08 合肥祖安投资合伙企业(有限合伙) Double-frame packaging structure and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655317A (en) * 2015-12-24 2016-06-08 合肥祖安投资合伙企业(有限合伙) Double-frame packaging structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR101591643B1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5966979B2 (en) Semiconductor device and manufacturing method thereof
JP6385234B2 (en) Semiconductor device
JP5414644B2 (en) Semiconductor device
JP2008177496A (en) Lead frame, package component, semiconductor apparatus, and production method therefor
JP5598189B2 (en) Manufacturing method of semiconductor device
JP2015122484A (en) Coil, manufacturing method thereof, and reactor
JP2015201611A (en) Semiconductor device manufacturing method and semiconductor device
JP2016096188A (en) Semiconductor device
CN105940489A (en) Semiconductor module
JP5206007B2 (en) Power module structure
JP2015195415A (en) Semiconductor device and semiconductor device manufacturing method
JP5771136B2 (en) Resin-encapsulated power semiconductor module and manufacturing method thereof
JP2006108306A (en) Lead frame and semiconductor package employing it
JP3769228B2 (en) Power semiconductor device
JP2013197573A (en) Semiconductor device
JP2010192847A (en) Lead frame and method of manufacturing semiconductor package using the same
JP5667490B2 (en) connector
JP2010192848A (en) Semiconductor package and method of manufacturing the same
JP2012186370A (en) Semiconductor device and manufacturing method of the same
JP2010219569A (en) Semiconductor device and method of manufacturing the same
JP2018082069A (en) Semiconductor device and semiconductor device manufacturing method
JP2015037103A (en) Semiconductor device and manufacturing method of the same
JP5233973B2 (en) Mold package manufacturing method
JP5741526B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513