JP2012185044A - 磁気センサ及びその製造方法 - Google Patents

Abstract

【課題】 特に、同一チップ上に感度軸方向が異なり、ブリッジ回路を構成する複数の磁気抵抗効果素子を形成でき、測定精度に優れた磁気センサを提供することを目的とする。
【解決手段】 同一チップ２９上に磁気抵抗効果素子１３ａ〜１３ｄが複数個、備えられてブリッジ回路を構成している。各磁気抵抗効果素子の固定磁性層２１はセルフピン止め型であり、直列回路を構成する磁気抵抗効果素子１３ａ，１３ｄ（１３ｂ，１３ｃ）同士は、感度軸方向Ｐ１〜Ｐ４が反平行となっている。各磁気抵抗効果素子のフリー磁性層２３の上面には、フリー磁性層２３との間で磁場中でのアニール処理を行うことなく交換結合バイアスを生じさせ各フリー磁性層２３の磁化方向を磁化変動可能な状態で感度軸方向に対して直交方向に揃えることができる反強磁性層２４が設けられている。
【選択図】図３

Description

本発明は、チップ（基板）上にブリッジ回路を構成し、感度軸方向が異なる複数の磁気抵抗効果素子を備えた磁気センサに関する。

図８には従来における磁気センサの製造方法が模式図にて図示されている。
図８（ａ）の工程では、基板１上に、反強磁性層、固定磁性層、非磁性材料層及びフリー磁性層を有する磁気抵抗効果素子を形成し、更に磁場中アニールにより反強磁性層と固定磁性層との間に交換結合磁界（Ｈｅｘ）を生じさせて、磁気抵抗効果素子の固定磁性層を全て同じ方向（Ｐ）に磁化固定する。続いて、各磁気抵抗効果素子２〜５の形状にパターニングし、各磁気抵抗効果素子２〜５にハードバイアス層（永久磁石層）を形成する。そして各ハードバイアス層を同一方向に着磁し、磁気抵抗効果素子２〜５を構成するフリー磁性層の磁化方向（Ｆ）を所定方向に揃える（図８（ｂ））。図８（ｂ）に示すように、固定磁性層の固定磁化方向（Ｐ）とフリー磁性層の磁化方向（Ｆ）は直交している。

次に基板１を各磁気抵抗効果素子２〜５ごとに切断（ダイシング）し、図８（ｃ）に示すように、ブリッジ回路を構成する。図８（ｃ）に示すように、磁気抵抗効果素子３，４は磁気抵抗効果素子２，５に対して向きを反転させている。

特開平１１−１９１６４７号公報 特開２０００−２１５４１８号公報 特開２００５−３０２１３１号公報 特開２００９−１８０６０４号公報

しかしながら従来の磁気センサの構成では、図８（ｃ）のように、各磁気抵抗効果素子２〜５を備えたチップを図示しない基板上に貼り付ける作業が必要になり、貼り付けの際の位置精度により磁気センサの測定精度が劣化する問題があった。

またハードバイアス層によりフリー磁性層の磁化方向を制御する構成では、ハードバイアス層は耐外部磁場特性が劣るために、外乱磁場によりセンサ特性が変動しやすいといった問題もあった。

そこで本発明は、上記従来の課題を解決するためのものであり、特に、同一チップ上に感度軸方向が異なり、ブリッジ回路を構成する複数の磁気抵抗効果素子を形成でき、測定精度に優れた磁気センサを提供することを目的とする。

本発明における磁気センサは、
同一チップ上に磁気抵抗効果素子が複数個、備えられてブリッジ回路を構成しており、
各磁気抵抗効果素子は、固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、前記固定磁性層は、第１磁性層と前記非磁性材料層に接する第２磁性層とが非磁性中間層を介して積層され、前記第１磁性層と前記第２磁性層とが反平行に磁化固定されたセルフピン止め型であり、
直列回路を構成する前記磁気抵抗効果素子には、感度軸方向が第１の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第１の方向に対して反対方向の第２の方向に向けられた前記磁気抵抗効果素子とが設けられ、
各磁気抵抗効果素子の前記フリー磁性層の前記非磁性材料層と接する反対面には、前記フリー磁性層との間で交換結合バイアスを生じさせ各フリー磁性層の磁化方向を磁化変動可能な状態で所定方向に揃えることができる反強磁性層が設けられていることを特徴とするものである。
本発明では、前記反強磁性層は、ＩｒＭｎにより形成されることが好ましい。

または本発明における磁気センサは、
同一チップ上に磁気抵抗効果素子が複数個、備えられてブリッジ回路を構成しており、
各磁気抵抗効果素子は、固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、前記固定磁性層は、第１磁性層と前記非磁性材料層に接する第２磁性層とが非磁性中間層を介して積層され、前記第１磁性層と前記第２磁性層とが反平行に磁化固定されたセルフピン止め型であり、
直列回路を構成する前記磁気抵抗効果素子には、感度軸方向が第１の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第１の方向に対して反対方向の第２の方向に向けられた前記磁気抵抗効果素子とが設けられ、
各磁気抵抗効果素子の前記フリー磁性層の前記非磁性材料層と接する反対面には前記フリー磁性層の磁化方向を磁化変動可能な状態で所定方向に揃えるためのＩｒＭｎからなる反強磁性層が設けられていることを特徴とするものである。

また本発明における磁気センサの製造方法は、同一チップ上にブリッジ回路を構成する複数の磁気抵抗効果素子を形成する際、各磁気抵抗効果素子を、
下から固定磁性層、非磁性材料層、フリー磁性層及び反強磁性層の順に積層し、前記固定磁性層を、下から第１磁性層、非磁性中間層及び第２磁性層からなり、前記第１磁性層と前記第２磁性層の磁化固定方向が反平行となるセルフピン止め構造で形成し、前記反強磁性層を前記フリー磁性層との間で磁場中でのアニール処理を行うことなく交換結合バイアスを生じさせて前記フリー磁性層の磁化方向を所定方向に揃えることが可能な材質で形成するとともに、
前記セルフピン止め構造からなる各磁気抵抗効果素子の前記固定磁性層、前記フリー磁性層及び前記反強磁性層を形成する際、成膜時の磁場方向を回転させて、感度軸方向が第１の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第１の方向に対して反対方向の第２の方向に向けられた前記磁気抵抗効果素子とを形成し、前記感度軸方向が前記第１の方向である前記磁気抵抗効果素子と前記感度軸方向が前記第２の方向である前記磁気抵抗効果素子とを直列接続することを特徴とするものである。

本発明では固定磁性層をセルフピン止め構造により形成することで、磁場中でのアニール処理を必要とせず同一チップ上に感度軸方向が異なる複数の磁気抵抗効果素子を形成することが可能になる。また、フリー磁性層の磁化制御を従来のようにハードバイアス層（永久磁石層）ではなく、フリー磁性層との間で磁場中でのアニール処理が必要なく交換結合を生じさせることが可能な反強磁性層を用いて行う。これにより、固定磁性層、フリー磁性層及び反強磁性層を磁場中でのアニール処理せずに磁場方向を回転させながら成膜でき、このとき、反強磁性層とフリー磁性層との間にはフリー磁性層の磁化方向を外部磁界により磁化変動させることができる程度の弱い交換結合バイアスを生じさせることができ、フリー磁性層の磁化方向を所定方向に磁化変動可能な状態で揃えることができる。

以上により、測定精度を向上させることができ、さらに、耐外部磁界耐性、耐熱性を向上させることが可能である。

また本発明では、各フリー磁性層の磁化方向は、前記感度軸方向に対し直交する方向であり、直列回路を構成する前記磁気抵抗効果素子には、前記フリー磁性層の磁化方向が第３の方向に向けられた前記磁気抵抗効果素子と、前記フリー磁性層の磁化方向が前記第３の方向に対して反対方向の第４の方向に向けられた前記磁気抵抗効果素子とが設けられていることが好ましい。外部磁界が印加されたときのバイアス強度変化をキャンセルでき、より効果的に出力特性のリニアリティを向上させることができる。

本発明によれば、同一チップ上に感度軸方向が異なり、ブリッジ回路を構成する複数の磁気抵抗効果素子を形成でき、さらにフリー磁性層の磁化制御をハードバイアス層によらず磁場中でのアニール処理の必要がない反強磁性層を用いて行うことができる。以上により測定精度を向上させることができ、さらに対外部磁界耐性、耐熱性を向上させることができる。

本実施形態における磁気センサの概念図（平面図）、 磁気センサを構成する磁気抵抗効果素子の拡大平面図、 （ａ）は図２に示すＡ−Ａ線により切断し矢印方向から見た磁気抵抗効果素子の部分拡大縦断面図であり、（ｂ）はその変形例、 本実施形態の磁気センサの製造工程を示す工程図（平面図）、 図４の次に行われる磁気センサの製造工程を示す工程図（平面図）、 実施例（反強磁性層あり）の磁気センサにおける外部磁界とΔＲ／Ｒとの関係を示すグラフ、 比較例（反強磁性層なし）の磁気センサにおける外部磁界とΔＲ／Ｒとの関係を示すグラフ、 従来の磁気センサの製造工程を示す工程図（平面図）。

図１は、本実施形態における磁気センサの概念図（平面図）、図２は、磁気センサを構成する磁気抵抗効果素子の拡大平面図、図３（ａ）は、図２に示すＡ−Ａ線により切断し矢印方向から見た磁気抵抗効果素子の部分拡大縦断面図、（ｂ）はその変形例である。

本実施形態における磁気抵抗効果素子を備えた磁気センサ１０は、携帯電話等の携帯機器に搭載される地磁気センサ、ポインティングデバイスの構成部品等として構成される。

図１に示すように、磁気センサ１０は、４つの磁気抵抗効果素子１３ａ〜１３ｄによりブリッジ回路を構成している。

図１に示すように、磁気抵抗効果素子１３ａと磁気抵抗効果素子１３ｂとは直列に接続され、磁気抵抗効果素子１３ｃと磁気抵抗効果素子１３ｄとは直列に接続されている。図１に示すように磁気抵抗効果素子１３ａと磁気抵抗効果素子１３ｃとは入力端子（Ｖｄｄ）１４に接続されており、磁気抵抗効果素子１３ｂと磁気抵抗効果素子１３ｄとはグランド端子（ＧＮＤ）１５に接続されている。そして、磁気抵抗効果素子１３ａと磁気抵抗効果素子１３ｂとの間及び、磁気抵抗効果素子１３ｃと磁気抵抗効果素子１３ｄの間に夫々、出力端子（Ｖ１，Ｖ２）１６，１７が接続されている。

図１に示すＰ１，Ｐ２，Ｐ３，Ｐ４は感度軸方向を示しており、磁気抵抗効果素子１３ａと磁気抵抗効果素子１３ｄとの感度軸方向Ｐ１，Ｐ４は同方向であるが、磁気抵抗効果素子１３ｂ，１３ｃとの感度軸方向Ｐ２，Ｐ３は、磁気抵抗効果素子１３ａ及び磁気抵抗効果素子１３ｄに対して反対方向を向いている。例えば、磁気抵抗効果素子１３ａ，１３ｄの感度軸方向Ｐ１，Ｐ４を「第１の方向」とすると、磁気抵抗効果素子１３ｂ，１３ｃの感度軸方向Ｐ２，Ｐ３は「第１の方向」に対して反対方向の「第２の方向」と規定される。感度軸方向Ｐ１〜Ｐ４は後述するセルフピン止め構造で構成された固定磁性層の固定磁化方向を指す。

図２に示すように例えば、磁気抵抗効果素子１３（図１に示す磁気抵抗効果素子１３ａ〜１３ｄを区別しない）は、Ｙ１−Ｙ２方向に帯状に長く延びる複数の素子部１６がＸ１−Ｘ２方向に間隔を空けて配置されている。そして各素子部１６のＹ１側端部間、及びＹ２側端部間が導電部１８により接続されて図２のようにミアンダ形状にされている。導電部１８は非磁性、磁性の別を問わないが、電気抵抗の低い導電部１８とすることが好適である。

図３（ａ）に示すように、素子部１６はチップ２９上に絶縁層（図示しない）等を介して下から、シード層２０、固定磁性層２１、非磁性材料層２２、フリー磁性層２３、反強磁性層２４、及び保護層２５の順に積層されて成膜される。磁気検出素子１を構成する各層は、例えばスパッタにて成膜される。
シード層２０は、ＮｉＦｅＣｒあるいはＣｒ等で形成される。

固定磁性層２１は、第１磁性層２１ａと第２磁性層２１ｃと、第１磁性層２１ａ及び第２磁性層２１ｃ間に介在する非磁性中間層２１ｂとのＳＦＰ（Synthetic Ferri Pin）構造である。

図３（ａ）に示すように第１磁性層２１ａの固定磁化方向（矢印）と、第２磁性層２１ｃの固定磁化方向（矢印）は反平行となっている。

図３（ａ）に示すように、第１磁性層２１ａはシード層２０上に形成されており、第２磁性層２１ｃは、後述する非磁性材料層２２に接して形成されている。

本実施形態における第１磁性層２１ａは、第２磁性層２１ｃよりも高保磁力材料のＦｅＣｏ合金で形成されることが好適である。

非磁性材料層２２に接する第２磁性層２１ｃは磁気抵抗効果（ＧＭＲ効果）に寄与する層であり、第２磁性層２１ｃには、アップスピンを持つ伝導電子とダウンスピンを持つ伝導電子の平均自由行程差を大きくできる磁性材料が選択される。

図３（ａ）に示す構成では、第１磁性層２１ａと第２磁性層２１ｃの磁化量（飽和磁化Ｍｓ・膜厚ｔ）の差が実質的にゼロとなるように調整されている。

本実施形態における固定磁性層２１は、ＳＦＰ構造によるセルフピン止め型である。すなわち反強磁性層を備えない構成であり、これにより素子部１６の温度特性が反強磁性層のブロッキング温度に制約を受けない。

固定磁性層２１の磁化固定力を高めるには、第１磁性層２１ａの保磁力Ｈｃを高めること、第１磁性層２１ａと第２磁性層２１ｃの磁化量の差を実質的にゼロに調整すること、更に非磁性中間層２１ｂの膜厚を調整して第１磁性層２１ａと第２磁性層２１ｃ間に生じるＲＫＫＹ相互作用による反平行結合磁界を強めることが重要とされている。

非磁性材料層２２は、Ｃｕ（銅）などである。また図３（ａ）に示すフリー磁性層２３はＮｉＦｅやＣｏＦｅ等の単層構造、あるいは積層構造で構成されるが、これに限定されるものでない。保護層２５はＴａ（タンタル）などである。

図３（ａ）に示す第２磁性層２１ｃの固定磁化方向が、固定磁性層２１における固定磁化方向、すなわち感度軸方向である。よって図１に示す磁気抵抗効果素子１３ａ及び磁気抵抗効果素子１３ｄにおける固定磁性層２１の第２磁性層２１ｃの固定磁化方向は同じ方向であり、一方、磁気抵抗効果素子１３ｂ及び磁気抵抗効果素子１３ｃにおける固定磁性層２１の第２磁性層２１ｃの固定磁化方向は、磁気抵抗効果素子１３ａ及び磁気抵抗効果素子１３ｄに対して反対方向である。

図３（ａ）に示すようにフリー磁性層２３の上面には反強磁性層２４が形成されている。反強磁性層２４はフリー磁性層２３との間で磁場中でのアニール処理を行うことなく交換結合バイアスを生じさせることができる材質であり、具体的には、ＩｒＭｎが選択される。特に、反強磁性層２４は、ＩｒＭｎで形成されることが好適である。このように磁場中でのアニール処理を施すことなくフリー磁性層２３との間で交換結合バイアスを生じさせることができる反強磁性層２４を用いるため磁場中でのアニール処理を必要とするＰｔＭｎやＮｉＭｎは使用できない。

反強磁性層２４の膜厚は、４０〜６０Å程度である。また交換結合バイアス（交換結合磁界；Ｈｅｘ）の大きさは１５０〜２３０Ｏｅ程度であり、フリー磁性層２３の磁化方向は外部磁界に対して磁化変動可能な状態で揃えられている。膜厚や交換結合バイアスが上記より小さいと、耐熱性の劣化やフリー磁性層２３の単磁区化を適切に促進できず、また膜厚や交換結合バイアスが上記より大きいと、ΔＭＲの減少や、フリー磁性層２３が外部磁界に対してスムースに磁化変動せず感度が低下する。図３（ａ）のフリー磁性層の磁化方向Ｆは外部磁界が作用していない０磁場状態での磁化方向を示しており、フリー磁性層２３の磁化方向Ｆは固定磁性層２１の固定磁化方向（第２磁性層２１ｃの固定磁化方向）に対して直交する方向に揃えられている。

図１に示すＦ１〜Ｆ４は各磁気抵抗効果素子１３ａ〜１３ｄにおけるフリー磁性層の磁化方向（０磁場状態）を示しており、直列回路を構成する磁気抵抗効果素子１３ａと磁気抵抗効果素子１３ｂの間で、及び磁気抵抗効果素子１３ｃと磁気抵抗効果素子１３ｄとの間で、夫々フリー磁性層の磁化方向が反対方向に規制されている。例えば磁気抵抗効果素子１３ａ，１３ｃのフリー磁性層の磁化方向Ｆ１，Ｆ３を「第３の方向」とすると、磁気抵抗効果素子１３ｂ，１３ｄのフリー磁性層の磁化方向Ｆ２，Ｆ４は「第３の方向」に対して反対方向の「第４の方向」と規定される。

図３（ａ）では、反強磁性層２４がフリー磁性層２３の上面全体に成膜されているが、図３（ｂ）のように、反強磁性層２４の一部に欠陥部２４ａを形成してもよい。ただし、反強磁性層２４をフリー磁性層２３の全面に形成したほうが、フリー磁性層２３全体を適切に一方向に単磁区化でき、測定精度を向上させることができ好適である。

本実施形態では、図１に示すように、各磁気抵抗効果素子１３ａ〜１３ｄは、全て同一のチップ２９上に絶縁層（図示しない）等を介して形成されている。

本実施形態では固定磁性層２１を図３に示したセルフピン止め構造により形成することで、磁場中でのアニール処理が必要でなく、したがって同一のチップ２９上に感度軸方向Ｐ１〜Ｐ４が異なる複数の磁気抵抗効果素子１３ａ〜１３ｄを形成することが可能になる。すなわち磁場中でのアニール処理が必要な場合、各磁気抵抗効果素子を形成するたびに、磁場中アニールを行うと、既に成膜され磁化固定された固定磁性層が、次のアニールの影響を受けて磁化方向が変更されてしまったり磁化固定力が弱くなる等の問題が生じる。一方、磁場中でのアニール処理が必要でないセルフピン止め構造とすることで、一旦、磁化固定してしまえば、磁性層２１ａ，２１ｃ間で生じる強いＲＫＫＹ相互作用により、次の磁気抵抗効果素子の固定磁性層に対する磁場中成膜によっても既に成膜された固定磁性層の磁化固定方向が揺らぐことは無いのである。

また、フリー磁性層２３の磁化制御を従来のようにハードバイアス層（永久磁石層）ではなく、フリー磁性層２３との間で磁場中でのアニール処理が必要なく交換結合バイアスを生じさせることが可能な反強磁性層２４を用いて行う。これにより、反強磁性層２４とフリー磁性層２３と間にはフリー磁性層２３の磁化方向Ｆ１〜Ｆ４を外部磁界により磁化変動させることができる程度の弱い交換結合バイアスを生じさせることができ、フリー磁性層２３の磁化方向を磁化変動可能な状態で所定方向に適切に揃えることができる。

このように本実施形態では、固定磁性層２１、フリー磁性層２３及び反強磁性層２４をアニール処理なしで磁場中成膜できる。

ただし、固定磁性層２１とフリー磁性層２３とでは磁化制御の方法を変えている。固定磁性層２１の磁化制御はセルフピン止め構造とし、フリー磁性層２３の磁化制御は、磁場中でのアニール処理が必要ない反強磁性層２４を用いて行う。セルフピン止め構造は上記したように、ＲＫＫＹ相互作用により非常に強く磁化固定されるので、固定磁性層２１に最適であるが、磁化変動をさせることが必要なフリー磁性層２３には採用できない。一方、磁場中でのアニール処理が必要ない反強磁性層２４を用いた制御では、発生する交換結合バイアスが弱くフリー磁性層２３には最適であるが、磁化固定させることが必要な固定磁性層２１に作用できない。したがって本実施形態では、固定磁性層２１の磁化制御をセルフピン止め構造とし、フリー磁性層２３の磁化制御を、磁場中でのアニール処理が必要ない反強磁性層２４を用いて行ったのである。

以上のように本実施形態では同一チップ２９上にブリッジ回路を構成する複数の磁気抵抗効果素子１３ａ〜１３ｄを形成でき、さらにフリー磁性層２３の磁化制御をハードバイアス層によらず磁場中でのアニール処理の必要がない反強磁性層２４を用いて行うことができる。これにより測定精度を向上させることができ、さらに対外部磁界耐性、耐熱性を向上させることができる。

どのようにして同一のチップ２９上に複数の磁気抵抗効果素子１３ａ〜１３ｄを形成するのか図４，図５を用いて説明する。

図４（ａ）の工程では、チップ（基板）２９上に第１の磁気抵抗効果素子１３ａを成膜する。図４及び図５では、チップ２９の形態として図示したが、実際にはウェハーに沢山の磁気抵抗効果素子を形成して最終工程でチップごとに切断して一度に多数の磁気センサを形成することが可能である。

図４（ａ）の工程での第１の磁気抵抗効果素子１３ａは、所定領域に図３に示すような積層構造からなるベタ膜であり、図２に示すようなミアンダ形状に形成するのは後の工程である。図４（ａ）では、磁場中成膜によりセルフピン止め構造の固定磁性層２１を成膜し、これにより図３に示す固定磁性層２１を構成する第１磁性層２１ａと第２磁性層２１ｃとを反平行に磁化固定できる。更に、フリー磁性層２３及び反強磁性層２４を成膜する際に磁場印加用磁石を９０度回転させて、前記フリー磁性層２３及び反強磁性層２４を磁場中成膜する。反強磁性層２４は磁場中でのアニール処理がなくてもフリー磁性層２３との間で交換結合バイアスを生じさせる材質（ＩｒＭｎ等）で形成され、磁場中成膜により、反強磁性層２４とフリー磁性層２３との間に交換結合バイアスを生じさせて、フリー磁性層２３の磁化方向Ｆ１を感度軸方向Ｐ１に対して直交方向に揃えることが出来る。

次に、図４（ｂ）の工程では、第２の磁気抵抗効果素子１３ｂを同一のチップ２９上に成膜する。このとき、第２の磁気抵抗効果素子１３ｂを構成するセルフピン止め構造の固定磁性層２１の感度軸方向Ｐ２が第１の磁気抵抗効果素子１３ａの感度軸方向Ｐ１に対して反対方向となるように、磁場印加用磁石を回転させて前記固定磁性層２１を成膜する。また、第２の磁気抵抗効果素子１３ｂを構成するフリー磁性層２３の磁化方向Ｆ２が第１の磁気抵抗効果素子１３ａのフリー磁性層２３の磁化方向Ｆ１と反対方向になるように、磁場印加用磁石を回転させて前記フリー磁性層２３及び反強磁性層２４を成膜する。例えば、図４（ａ）の感度軸方向Ｐ１を０°、図４（ａ）のフリー磁性層の磁化方向Ｆ１を９０°、図４（ｂ）の感度軸方向Ｐ２を１８０°、フリー磁性層の磁化方向Ｆ２を２７０°とすれば、磁場印加用磁石あるいはチップ（基板）２９側を０°→９０°→１８０°→２７０°の順に回転させることで、第１の磁気抵抗効果素子１３ａ及び第２の磁気抵抗効果素子１３ｂの各感度軸方向Ｐ１，Ｐ２及びフリー磁性層の磁化方向Ｆ１，Ｆ２を夫々、所定方向に適切且つ容易に制御することができる。

次に図５（ａ）の工程では、同一のチップ２９上に第３の磁気抵抗効果素子１３ｃを成膜し、図５（ｂ）の工程では、同一のチップ２９上に第４の磁気抵抗効果素子１３ｄを成膜する。磁場印加磁石を回転させながら固定磁性層２１及び反強磁性層２４を成膜して図５（ａ）（ｂ）に示す各固定磁性層の感度軸方向Ｐ３，Ｐ４及び各フリー磁性層の磁化方向Ｆ３，Ｆ４に制御する。図４に続いて図５では、磁場印加用磁石あるいはチップ（基板）２９側を１８０°→９０°→０°→２７０°の順に回転させることで、第１の磁気抵抗効果素子１３ａ及び第２の磁気抵抗効果素子１３ｂの各感度軸方向Ｐ１，Ｐ２及びフリー磁性層の磁化方向Ｆ１，Ｆ２を夫々、図５（ａ）（ｂ）の矢印方向に、適切且つ容易に制御することができる。

そして最終工程で、各磁気抵抗効果素子１３ａ〜１３ｄのベタ膜を図２に示すミアンダ形状に加工する。

図４，図５に示すように、同一のチップ２９上に各磁気抵抗効果素子１３ａ〜１３ｄを成膜できるが、これは磁場中でのアニール処理を施すことなく固定磁性層２１、フリー磁性層２３及び反強磁性層２４の磁化制御を行うことが出来るためである。このように本実施形態では、図３に示す積層構造を磁場印加磁石あるいはチップ（基板）２９側を回転させることで連続して形成でき、リニアリティに優れダイナミックレンジの広い磁気抵抗特性（ＭＲ特性）を得ることができる。また磁場中でのアニール処理を施すことなく固定磁性層２１及びフリー磁性層２３の磁化制御を行うことが出来るため、耐熱性にも優れた構成にできる。

また固定磁性層２１をセルフピン止め構造とし、フリー磁性層２３の上面に反強磁性層２４を成膜したシンプルな素子構造で構成できる。例えば、ハードバイアス層（永久磁石層）によりフリー磁性層２３の磁化制御を行う構成では、同一のチップ２９上にて、直列接続される磁気抵抗効果素子１３ａ，１３ｂ（１３ｃ，１３ｄ）の間で、バイアス方向を逆方向に規制することはハードバイアス層の形状、ハードバイアス層と素子部１６（図２参照）との配置関係等を複雑化し、シンプルな素子構造を構成できない。これに対して本実施形態では、フリー磁性層２３の上面に反強磁性層２４を成膜して、フリー磁性層２３と反強磁性層２４との間に交換結合バイアスを生じさせ、異なるバイアス方向を磁場中成膜時の磁場方向により変更することで制御することができる。またハードバイアス層を使用しないため耐外部磁場特性を向上させることができる。

なお本実施形態では、各磁気抵抗効果素子１３ａ〜１３ｄのフリー磁性層２３の磁化方向Ｆ１〜Ｆ４を全て同一方向にすることも可能であるが図１に示すように、直列回路での磁気抵抗効果素子１３ａ，１３ｂ（１３ｃ，１３ｄ）間で、フリー磁性層の磁化方向Ｆ１，Ｆ２（Ｆ３，Ｆ４）を反平行にすることで、外部磁界が印加されたときのバイアス強度変化をキャンセルでき、より効果的に出力特性のリニアリティを向上させることができる。

なお図８（ｃ）に示した従来例でも直列回路を構成する磁気抵抗効果素子のフリー磁性層は磁化方向Ｆが反平行になっているが、図８（ｃ）では本実施形態と異なって、同一チップ上でフリー磁性層の磁化方向が反平行にされているものではない。

また本実施形態では、フリー磁性層２３の磁化制御として磁場中でのアニール処理を必要としない反強磁性層２４とともに従来におけるハードバイアス層を補助的に用いることも可能である。

実験に使用した実施例では、下からシード層２０：ＮｉＦｅＣｒ（４２）／固定磁性層２１［第１磁性層２１ａ；ＦｅＣｏ（１９）／非磁性中間層２１ｂ；Ｒｕ（３．６）／第２磁性層２１ｃ；ＣｏＦｅ（２４）］／非磁性材料層２２；Ｃｕ（２２）／フリー磁性層２３［ＣｏＦｅ（１２）／ＮｉＦｅ（２０）］／反強磁性層２４；ＩｒＭｎ（６０）／保護層２５；Ｔａ（５０）の順に積層した磁気抵抗効果素子を形成した。括弧内の数値は膜厚を示し単位はÅである。

固定磁性層２１を成膜するときの磁場印加磁石の磁場方向と、フリー磁性層２３及び反強磁性層２４を成膜するときの磁場印加磁石の磁場方向とを９０°変えて、各層を磁場中成膜した。

図６（ａ）は、実施例の磁気抵抗効果素子に対して±１００Ｏｅの外部磁界を印加して測定したΔＲ／Ｒの実験結果であり、図６（ｂ）は、実施例の磁気抵抗効果素子に対して±５００Ｏｅの外部磁界を印加して測定したΔＲ／Ｒの実験結果である。

一方、上記した実施例の積層構造に対して反強磁性層２４を形成しない構成を比較例として実施例と同じようにΔＲ／Ｒの測定を行った。その実験結果が図７（ａ）（ｂ）に示されている。

図６，図７に示すように、実施例ではフリー磁性層２３の上面に反強磁性層２４を設け、フリー磁性層２３と反強磁性層２４との間で交換結合バイアスを生じさせることでフリー磁性層２３の単磁区化を促進でき、リニアリティ性に優れたＭＲ特性を得ることができるとわかった。また実施例では比較例に比べて０磁場近傍でのヒステリシスを十分に小さくできることがわかった。

Ｆ１〜Ｆ４ （フリー磁性層の）磁化方向
Ｐ１〜Ｐ４ 感度軸方向
１０ 磁気センサ
１３ａ〜１３ｄ 磁気抵抗効果素子
１６ 素子部
２１ 固定磁性層
２１ａ 第１磁性層
２１ｂ 非磁性中間層
２１ｃ 第２磁性層
２２ 非磁性材料層
２３ フリー磁性層
２４ 反強磁性層
２９ チップ

Claims (7)

1. 同一チップ上に磁気抵抗効果素子が複数個、備えられてブリッジ回路を構成しており、
   各磁気抵抗効果素子は、固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、前記固定磁性層は、第１磁性層と前記非磁性材料層に接する第２磁性層とが非磁性中間層を介して積層され、前記第１磁性層と前記第２磁性層とが反平行に磁化固定されたセルフピン止め型であり、
   直列回路を構成する前記磁気抵抗効果素子には、感度軸方向が第１の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第１の方向に対して反対方向の第２の方向に向けられた前記磁気抵抗効果素子とが設けられ、
   各磁気抵抗効果素子の前記フリー磁性層の前記非磁性材料層と接する反対面には、前記フリー磁性層との間で交換結合バイアスを生じさせ各フリー磁性層の磁化方向を磁化変動可能な状態で所定方向に揃えることができる反強磁性層が設けられていることを特徴とする磁気センサ。
2. 前記反強磁性層は、ＩｒＭｎにより形成される請求項１記載の磁気センサ。
3. 同一チップ上に磁気抵抗効果素子が複数個、備えられてブリッジ回路を構成しており、
   各磁気抵抗効果素子は、固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、前記固定磁性層は、第１磁性層と前記非磁性材料層に接する第２磁性層とが非磁性中間層を介して積層され、前記第１磁性層と前記第２磁性層とが反平行に磁化固定されたセルフピン止め型であり、
   直列回路を構成する前記磁気抵抗効果素子には、感度軸方向が第１の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第１の方向に対して反対方向の第２の方向に向けられた前記磁気抵抗効果素子とが設けられ、
   各磁気抵抗効果素子の前記フリー磁性層の前記非磁性材料層と接する反対面には前記フリー磁性層の磁化方向を磁化変動可能な状態で所定方向に揃えるためのＩｒＭｎからなる反強磁性層が設けられていることを特徴とする磁気センサ。
4. 各フリー磁性層の磁化方向は、前記感度軸方向に対し直交する方向であり、直列回路を構成する前記磁気抵抗効果素子には、前記フリー磁性層の磁化方向が第３の方向に向けられた前記磁気抵抗効果素子と、前記フリー磁性層の磁化方向が前記第３の方向に対して反対方向の第４の方向に向けられた前記磁気抵抗効果素子とが設けられている請求項１ないし３のいずれか１項に記載の磁気センサ。
5. 同一チップ上にブリッジ回路を構成する複数の磁気抵抗効果素子を形成する際、各磁気抵抗効果素子を、
   下から固定磁性層、非磁性材料層、フリー磁性層及び反強磁性層の順に積層し、前記固定磁性層を、下から第１磁性層、非磁性中間層及び第２磁性層からなり、前記第１磁性層と前記第２磁性層の磁化固定方向が反平行となるセルフピン止め構造で形成し、前記反強磁性層を前記フリー磁性層との間で磁場中でのアニール処理を行うことなく交換結合バイアスを生じさせて前記フリー磁性層の磁化方向を所定方向に揃えることが可能な材質で形成するとともに、
   前記セルフピン止め構造からなる各磁気抵抗効果素子の前記固定磁性層、前記フリー磁性層及び前記反強磁性層を形成する際、成膜時の磁場方向を回転させて、感度軸方向が第１の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第１の方向に対して反対方向の第２の方向に向けられた前記磁気抵抗効果素子とを形成し、前記感度軸方向が前記第１の方向である前記磁気抵抗効果素子と前記感度軸方向が前記第２の方向である前記磁気抵抗効果素子とを直列接続することを特徴とする磁気センサの製造方法。
6. 各磁気抵抗効果素子の前記フリー磁性層及び前記反強磁性層を形成する際、成膜時の磁場方向を回転させて、感度軸方向に対して直交する方向であって、前記フリー磁性層の磁化方向が第３の方向に向けられた前記磁気抵抗効果素子と、前記フリー磁性層の磁化方向が前記第３の方向に対して反対方向の第４の方向に向けられた前記磁気抵抗効果素子とを形成し、前記フリー磁性層の磁化方向が前記第３の方向である前記磁気抵抗効果素子と、前記フリー磁性層の磁化方向が前記第４の方向である前記磁気抵抗効果素子とを直列接続する請求項５記載の磁気センサの製造方法。
7. 前記反強磁性層を、ＩｒＭｎにより形成する請求項５又は６に記載の磁気センサの製造方法。

Images