JP2012184479A - Sputtering apparatus and sputtering method - Google Patents
Sputtering apparatus and sputtering method Download PDFInfo
- Publication number
- JP2012184479A JP2012184479A JP2011049389A JP2011049389A JP2012184479A JP 2012184479 A JP2012184479 A JP 2012184479A JP 2011049389 A JP2011049389 A JP 2011049389A JP 2011049389 A JP2011049389 A JP 2011049389A JP 2012184479 A JP2012184479 A JP 2012184479A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- target
- targets
- sputtering
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004544 sputter deposition Methods 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 description 24
- 239000002245 particle Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
Description
本発明は、スパッタリング装置及びスパッタリング方法に関する。 The present invention relates to a sputtering apparatus and a sputtering method.
現在、フラットパネルディスプレイ技術が発展し、薄型テレビとしての市場が確立されるに至って、大型テレビの製造コストや生産コストを引き下げるために、ガラス基板の大型化が進んでおり、大面積のガラス基板に均一な膜厚で薄膜を形成する技術が求められている。 Currently, flat panel display technology has been developed and the market for flat-screen televisions has been established. In order to reduce the manufacturing and production costs of large televisions, the size of glass substrates has been increasing, and large-area glass substrates have been developed. There is a need for a technique for forming a thin film with a uniform film thickness.
図8は従来のスパッタリング装置100の内部構成図である。従来のスパッタリング装置100は、真空槽111と、真空槽111内に配置された細長の複数のカソード電極1221、1231〜122n、123nと、カソード電極1221、1231〜122n、123n上に配置されたターゲット1241、1251〜124n、125nとを有している(以下、nは2以上の自然数を示す)。
FIG. 8 is an internal configuration diagram of a
カソード電極1221、1231〜122n、123nは、長手方向が互いに平行で、各カソード電極1221、1231〜122n、123n上のターゲット1241、1251〜124n、125nのスパッタされる面が同一平面に位置し、隣り合うターゲット1241、1251〜124n、125nの側面が対面するように並んで配置されている。
隣接する二個のターゲットをターゲット組1211〜121nにすると、ターゲット組1211〜121nは一列に並べられている。
The cathode electrodes 122 1 , 123 1 to 122 n , 123 n are parallel to each other in the longitudinal direction, and the
When two adjacent targets are set as target sets 121 1 to 121 n , the target sets 121 1 to 121 n are arranged in a line.
一組のターゲット組内の二個のターゲットに電源装置1311〜131nからカソード電極1221、1231〜122n、123nを介して互いに逆極性の電圧を交互に印加すると、二個のターゲット間に放電が生じて、真空槽111内のスパッタリングガスがプラズマ化され、プラズマ中のイオンは負電圧が印加されたターゲットに入射してターゲットをスパッタする。一組のターゲット組内の二個のターゲットに負電圧は交互に印加され、二個のターゲットは交互にスパッタされる。ターゲットから放出された粒子は基板141に到達して薄膜が形成される。
When voltages having opposite polarities are alternately applied to the two targets in one set of targets from the power supply devices 131 1 to 131 n via the cathode electrodes 122 1 , 123 1 to 122 n and 123 n , Discharge occurs between the targets, the sputtering gas in the
各ターゲット1241、1251〜124n、125nの負電圧の印加期間を同一にし、印加電圧の大きさを同一にすると、図9を参照し、基板141表面のうち前記一列の両端よりも内側に位置するターゲット組1212〜121n-1と対面する範囲(以下、中央領域と呼ぶ)では均一な膜厚の薄膜が形成されるが、前記一列の端に位置するターゲット組1211、121nと対面する範囲(以下、端部領域と呼ぶ)では、端に近いほど近傍に位置するターゲットの数が少なくなるため、到達する粒子の量が少なくなり、薄膜の膜厚が薄くなるという問題があった。
When the application period of the negative voltage of each
端部領域の膜厚を増やすために、前記一列の端に位置するターゲット組1211、121nに印加する電圧の大きさを増加させると、図10を参照し、前記一列の端の方のターゲット1241、125nと対面する範囲の膜厚は増加するが、他方のターゲット1251、124nと対面する範囲の膜厚も一緒に増加し、中央領域より膜厚が厚い部分が生じてしまうという問題があった。
In order to increase the film thickness of the end region, when the magnitude of the voltage applied to the target sets 121 1 , 121 n located at the end of the row is increased, referring to FIG. The film thickness in the range facing the
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、基板の端部に均一な膜厚の薄膜を形成できるスパッタリング装置及びスパッタリング方法を提供することにある。 The present invention was created in order to solve the above-described disadvantages of the prior art, and an object of the present invention is to provide a sputtering apparatus and a sputtering method capable of forming a thin film having a uniform film thickness on the edge of a substrate.
上記課題を解決するために本発明は、真空槽と、前記真空槽内に配置された細長の複数のカソード電極と、細長形状であり、各前記カソード電極上に、長手方向が各前記カソード電極の長手方向に沿って配置されたターゲットとを有し、各前記カソード電極は、長手方向が互いに平行で、各前記カソード電極上の前記ターゲットのスパッタされる面が同一平面に位置し、前記ターゲットの側面が対面するように並んで配置され、前記ターゲットのうち、隣接する二個の前記ターゲットを一組のターゲット組とすると、スパッタリングが行われるオン電圧と、スパッタリングが停止するオフ電圧とを、前記カソード電極を介して、一組の前記ターゲット組内の二個の前記ターゲットに交互に印加する電源装置が設けられ、前記電源装置は、一組の前記ターゲット組内では、少なくとも一個の前記ターゲットに前記オフ電圧を印加するスパッタリング装置であって、前記ターゲット組は一列に並べられており、前記電源装置により、前記一列の端に位置する前記ターゲット組内では、前記一列の端の方に位置する前記ターゲットの前記オン電圧の印加期間が、他方の前記ターゲットの前記オン電圧の印加期間よりも長くされたスパッタリング装置である。
本発明はスパッタリング装置であって、前記ターゲット組の前記オン電圧と前記オフ電圧の周期は互いに同じ長さにされ、前記一列の端に位置する前記ターゲットの前記オン電圧の印加期間は、他の前記ターゲットの前記オン電圧の印加期間よりも長くされたスパッタリング装置である。
本発明はスパッタリング装置であって、前記一列の両端の前記ターゲット組の間の前記ターゲット組では、前記オン電圧の印加期間は同一にされたスパッタリング装置である。
本発明はスパッタリング装置であって、前記真空槽は接地電位に接続され、前記オン電圧は負電圧、前記オフ電圧は正電圧又は接地電位にされたスパッタリング装置である。
本発明はスパッタリング装置であって、前記ターゲットのうち、前記一列の両端よりも内側に位置する前記ターゲットと対面する基板が配置される基板ホルダーを有し、前記一列の端に位置する前記ターゲットは、少なくとも一部が前記基板と対面する範囲よりも外側に位置されたスパッタリング装置である。
本発明は、長手方向が互いに平行で、スパッタされる面が同一平面に位置し、側面が対面するように並んで真空槽内に配置された細長形状の複数のターゲットのうち、隣接する二個の前記ターゲットを一組のターゲット組にすると、スパッタリングが行われるオン電圧とスパッタリングが停止するオフ電圧とを、一組の前記ターゲット組内の二個の前記ターゲットに交互に印加して前記ターゲットをスパッタし、前記真空槽内に配置された基板に薄膜を形成するスパッタリング方法であって、前記ターゲット組は一列に並べられており、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記一列の端に位置する前記ターゲット組内では、前記一列の端の方に位置する前記ターゲットの前記オン電圧の印加期間を、他方の前記ターゲットの前記オン電圧の印加期間よりも長くするスパッタリング方法である。
本発明はスパッタリング方法であって、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記ターゲット組の前記オン電圧と前記オフ電圧の周期を互いに同じ長さにし、前記一列の端に位置する前記ターゲットの前記オン電圧の印加期間を、他の前記ターゲットの前記オン電圧の印加期間よりも長くするスパッタリング方法である。
本発明はスパッタリング方法であって、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記一列の両端の前記ターゲット組の間の前記ターゲット組では、前記オン電圧の印加期間を同一にするスパッタリング方法である。
本発明はスパッタリング方法であって、前記真空槽を接地電位に接続しておき、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記オン電圧は負電圧、前記オフ電圧は正電圧又は接地電位にするスパッタリング方法である。
本発明はスパッタリング方法であって、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する前に、前記基板を前記一列の両端よりも内側に位置する前記ターゲットと対面させ、前記一列の端に位置する前記ターゲットの少なくとも一部を前記基板と対面する範囲よりも外側に位置させるスパッタリング方法である。
In order to solve the above-described problems, the present invention provides a vacuum chamber, a plurality of elongated cathode electrodes disposed in the vacuum chamber, and an elongated shape, and the longitudinal direction of each cathode electrode is on each cathode electrode. The cathode electrodes are parallel to each other in the longitudinal direction, and the surfaces of the targets on the cathode electrodes to be sputtered are located on the same plane, and the targets When the two adjacent targets among the targets are set as one set of targets, an on-voltage at which sputtering is performed and an off-voltage at which sputtering is stopped are arranged. A power supply device that alternately applies to the two targets in the set of targets via the cathode electrode is provided. In the target group, a sputtering apparatus that applies the off-voltage to at least one target, the target group being arranged in a line, and the target group positioned at the end of the line by the power supply device. In the sputtering apparatus, the on-voltage application period of the target positioned toward the end of the row is longer than the on-voltage application period of the other target.
The present invention is a sputtering apparatus, wherein the cycle of the on-voltage and the off-voltage of the target set is the same length, and the application period of the on-voltage of the target located at the end of the row is other than In the sputtering apparatus, the target is turned on longer than the application period of the on-voltage.
The present invention is a sputtering apparatus, wherein the on-voltage application period is the same in the target group between the target groups at both ends of the row.
The present invention is a sputtering apparatus, wherein the vacuum chamber is connected to a ground potential, the on voltage is a negative voltage, and the off voltage is a positive voltage or a ground potential.
This invention is a sputtering device, Comprising: It has a substrate holder with which a substrate which faces the target located inside the both ends of the line among the targets is arranged, and the target located at the edge of the line is , At least a part of the sputtering apparatus positioned outside the range facing the substrate.
In the present invention, two adjacent targets among a plurality of elongated targets arranged in a vacuum chamber so that the longitudinal directions are parallel to each other, the surfaces to be sputtered are located on the same plane, and the side surfaces face each other are arranged. When the target is set as one target set, an on-voltage at which sputtering is performed and an off-voltage at which sputtering is stopped are alternately applied to the two targets in the set of targets. A sputtering method for sputtering and forming a thin film on a substrate disposed in the vacuum chamber, wherein the target set is arranged in a line, and when applying the on voltage and the off voltage to the target In the target set located at the end of the row, the application period of the on-voltage of the target located toward the end of the row is set in front of the other. A sputtering method to be longer than the application period of the ON voltage of the target.
The present invention is a sputtering method, and when applying the on-voltage and the off-voltage to the target, the cycle of the on-voltage and the off-voltage of the target set is set to the same length, and the one row In the sputtering method, the on-voltage application period of the target located at the end is longer than the on-voltage application period of the other target.
The present invention is a sputtering method, wherein when the on-voltage and the off-voltage are applied to the target, the on-voltage application period is set in the target group between the target groups at both ends of the row. This is the same sputtering method.
The present invention is a sputtering method, wherein the vacuum chamber is connected to a ground potential, and when the on voltage and the off voltage are applied to the target, the on voltage is a negative voltage, and the off voltage is This is a sputtering method for setting a positive voltage or a ground potential.
The present invention is a sputtering method, and before applying the on-voltage and the off-voltage to the target, the substrate is opposed to the target located on the inner side of both ends of the row, and the substrate is placed at the end of the row. In this sputtering method, at least a part of the target positioned is positioned outside a range facing the substrate.
基板の端部に均一な膜厚の薄膜を形成できるので、大型基板の生産性が向上する。 Since a thin film having a uniform thickness can be formed at the edge of the substrate, the productivity of a large substrate is improved.
<スパッタリング装置の構造>
本発明のスパッタリング装置の構造を説明する。
図1はスパッタリング装置10の内部構成図である。
<Structure of sputtering apparatus>
The structure of the sputtering apparatus of the present invention will be described.
FIG. 1 is an internal configuration diagram of the
スパッタリング装置10は、真空槽11と、真空槽11内に配置された細長の複数のカソード電極221、231〜22n、23nと、細長形状であり、各カソード電極221、231〜22n、23n上に、長手方向が各カソード電極221、231〜22n、23nの長手方向に沿って配置されたターゲット241、251〜24n、25nとを有している。
The sputtering
図2はターゲット241、251〜24n、25nとカソード電極221、231〜22n、23nの平面図である。
ここでは各ターゲット241、251〜24n、25nは互いに同形状であり、互いに同じ大きさである。ターゲット241、251〜24n、25nは導電性材料でもよいし絶縁性材料でもよい。
FIG. 2 is a plan view of the targets 24 1 , 25 1 to 24 n and 25 n and the
Here, the targets 24 1 , 25 1 to 24 n , 25 n have the same shape and the same size. The targets 24 1 , 25 1 to 24 n and 25 n may be conductive materials or insulating materials.
各カソード電極221、231〜22n、23nは、長手方向が互いに平行で、各カソード電極221、231〜22n、23n上のターゲット241、251〜24n、25nのスパッタされる面が同一平面に位置し、隣り合うターゲット241、251〜24n、25nの側面が対面するように並んで配置されている。
The
ここでは各ターゲット241、251〜24n、25nの長手方向の一端は長手方向に対して直角な一の直線上に位置し、他端は長手方向に対して直角な他の一の直線上に位置するように揃えられている。
また隣り合うターゲット241、251〜24n、25nの側面の間は同一間隔空けられている。
ターゲット241、251〜24n、25nのうち、隣接する二個のターゲットを一組のターゲット組にすると、ターゲット組は一列に並べられている。符号211〜21nはターゲット組を示している。
Here, one end in the longitudinal direction of each target 24 1 , 25 1 to 24 n , 25 n is located on one straight line perpendicular to the longitudinal direction, and the other end is another one perpendicular to the longitudinal direction. It is aligned so that it lies on a straight line.
The side surfaces of the adjacent targets 24 1 , 25 1 to 24 n , 25 n are spaced at the same interval.
Of the targets 24 1 , 25 1 to 24 n , 25 n , when two adjacent targets are set as one set of target sets, the target sets are arranged in a line.
図1を参照し、スパッタリング装置10には、スパッタリングが行われるオン電圧と、スパッタリングが停止するオフ電圧とを、カソード電極221、231〜22n、23nを介して、一組のターゲット組内の二個のターゲットに交互に印加する電源装置30が設けられている。
Referring to FIG. 1, sputtering
本実施例では、電源装置30は複数の補助電源311〜31nを有している。各補助電源311〜31nはそれぞれ異なるターゲット組211〜21nの二個のターゲットが配置された二個のカソード電極に電気的に接続されている。
In this embodiment, the
電源装置30は、一組のターゲット組内では、少なくとも一個のターゲットにオフ電圧を印加するようになっている。すなわち、一組のターゲット組内では、一方のターゲットにオン電圧が印加されている間は他方のターゲットにはオフ電圧が印加される。
The
ここでは真空槽11は接地電位に接続され、オン電圧は負電圧であり、オフ電圧は正電圧にされている。そのため、真空槽11内にプラズマが生成されると、プラズマ中の陽イオンは、オン電圧を印加されたターゲットに入射してスパッタするようになっている。
なお、ここではオフ電圧は正電圧であったが、オフ電圧は接地電位でもよいし、オフ電圧の印加期間中に接地電位から正電圧又は正電圧から接地電位に変化させもよい。
Here, the
Although the off voltage is a positive voltage here, the off voltage may be a ground potential, or may be changed from the ground potential to the positive voltage or from the positive voltage to the ground potential during the off voltage application period.
図4は前記一列の両端のターゲット組の間のターゲット組212〜21n-1に印加する電圧のタイミングチャートであり、符号51は一組のターゲット組内の二つのターゲットのうち一方に印加する電圧の時間変化を示し、符号52は他方に印加する電圧の時間変化を示す。
FIG. 4 is a timing chart of voltages applied to the
ここでは前記一列の両端のターゲット組の間のターゲット組212〜21n-1では、一組のターゲット組内の一方のターゲットのオン電圧の印加期間T1は、他方のターゲットのオン電圧の印加期間T2と同じにされている。また一組のターゲット組内の二つのターゲットでは、オン電圧の大きさとオフ電圧の大きさはそれぞれ同一にされている。そのため、一組のターゲット組内の二つのターゲットのスパッタ量は同一になる。
Here, in the
また、オン電圧の印加期間T1、T2は前記一列の両端のターゲット組の間のターゲット組212〜21n-1を通して同一にされており、オン電圧の大きさとオフ電圧の大きさもそれぞれ前記一列の両端のターゲット組の間のターゲット組212〜21n-1を通して同一にされている。
Further, the ON voltage application periods T 1 and T 2 are made the same through the
そのため、前記一列の両端のターゲット組の間のターゲット組212〜21n-1では、各ターゲットのスパッタ量は同一になり、後述する基板ホルダー42に基板41を保持させると、基板41表面のうち前記一列の両端のターゲット組の間のターゲット組212〜21n-1と対面する範囲(以下、中央領域と呼ぶ)では単位面積当たり同一量の粒子が到達し、均一な膜厚の薄膜が形成されるようになっている。
Therefore, in the
図5は前記一列の端に位置するターゲット組211、21nに印加する電圧のタイミングチャートであり、符号53は一組のターゲット組内の二つのターゲットのうち前記一列の端の方に位置するターゲット241、25nに印加する電圧の時間変化を示し、符号54は他方251、24nに印加する電圧の時間変化を示す。
FIG. 5 is a timing chart of voltages applied to the
電源装置30により、前記一列の端に位置するターゲット組211、21n内では、前記一列の端の方に位置するターゲット241、25nのオン電圧の印加期間T3が、他方のターゲット251、24nのオン電圧の印加期間T4よりも長くされている。また一組のターゲット組内の二つのターゲットでは、オン電圧の大きさは同一にされ、オフ電圧の大きさも同一にされている。そのため、後述するように、前記一列の端の方に位置するターゲット241、25nのスパッタ量は、他方のターゲット251、24nのスパッタ量より多くなっている。
In the target set 21 1 , 21 n positioned at the end of the row by the
また、各ターゲット組211〜21nのオン電圧とオフ電圧の周期は互いに同じ長さにされ、前記一列の端に位置するターゲット241、25nのオン電圧の印加期間T3は、他のターゲット251〜24nのオン電圧の印加期間T1、T2、T4よりも長くされている。そのため、オン電圧の大きさとオフ電圧の大きさがそれぞれ各ターゲット組211〜21nを通して同一ならば、前記一列の端に位置するターゲット241、25nのスパッタ量は、他のターゲット251〜24nのスパッタ量より多くなる。
Further, the on-voltage and off-voltage periods of the
図1を参照し、スパッタリング装置10は、ターゲットのうち、前記一列の両端よりも内側に位置するターゲット251〜24nと対面する基板41が配置される基板ホルダー42を有している。
前記一列の端に位置するターゲット241、25nは、少なくとも一部が基板41と対面する範囲よりも外側に位置されている。すなわち、基板41の表面はターゲット241〜25nと対面する範囲の内側に含まれており、ターゲット241〜25nと対面する範囲の外側にはみ出さないようになっている。
Referring to FIG. 1, the
The targets 24 1 and 25 n positioned at the ends of the row are positioned outside a range in which at least a part faces the
<スパッタリング方法>
上述のスパッタリング装置10を用いた成膜方法を説明する。
前記一列の端に位置するターゲット組211、21n内において、前記一列の端の方に位置するターゲット241、25nのオン電圧の印加期間T3と他方のターゲット251、24nのオン電圧の印加期間T4との割合を、基板41表面に形成される薄膜のうち前記一列の端の方に位置するターゲット241、25nと対面する範囲の膜厚と、他方のターゲット251、24nと対面する範囲の膜厚とが同一になるように、前記一列の端の方に位置するターゲットのオン電圧の印加期間T3の方が他方のオン電圧の印加期間T4よりも長くなる値に、シミュレーションや試験によりあらかじめ定めておく。
<Sputtering method>
A film forming method using the above-described
Within the
スパッタリング装置10は、真空槽11内を真空排気する真空排気装置12と、真空槽11内にスパッタリングガスを供給するガス供給部13とを有している。
真空排気装置12により真空槽11内を真空排気して真空雰囲気を形成する。以後真空排気装置12による真空排気を継続して、真空槽11内の真空雰囲気を維持する。
The
The
真空槽11内の真空雰囲気を維持しながら、真空槽11内に基板41を基板ホルダー42に保持させた状態で搬入し、ターゲットのうち前記一列の両端よりも内側に位置するターゲット251〜24nのスパッタされる面と対面する位置で静止させる。前記一列の端に位置するターゲット241、25nは、少なくとも一部が基板41と対面する範囲よりも外側に位置される。
ガス導入部から真空槽11内にスパッタリングガスを導入する。ここではスパッタリングガスにArガスを使用する。
While maintaining the vacuum atmosphere in the
A sputtering gas is introduced into the
電源装置30からオン電圧とオフ電圧とをカソード電極221、231〜22n、23nを介してターゲット241、251〜24n、25nに交互に印加する。一組のターゲット組内では、少なくとも一個のターゲットにオフ電圧を印加する。
各ターゲット組211〜21nのオン電圧とオフ電圧の周期を互いに同じにし、ここでは0.1kHz〜5kHzの周期にする。
An ON voltage and an OFF voltage are alternately applied from the
The cycle of the ON voltage and the OFF voltage of each target set 21 1 to 21 n is the same, and here, the cycle is 0.1 kHz to 5 kHz.
また少なくとも前記一列の両端より内側のターゲット組212〜21n-1では、オン電圧の大きさを同一にし、オフ電圧の大きさを同一にする。
一組のターゲット組内の隣接する二つのターゲットに互いに逆極性の電圧を印加すると、二つのターゲットの表面の間で放電が発生し、導入されたスパッタリングガスがプラズマ化される。
Further, at least the target sets 21 2 to 21 n-1 inside the both ends of the one row have the same on-voltage and the same off-voltage.
When voltages having opposite polarities are applied to two adjacent targets in one set of targets, a discharge is generated between the surfaces of the two targets, and the introduced sputtering gas is turned into plasma.
カソード電極221、231〜22n、23nのうちターゲット241、251〜24n、25nが配置された表面とは逆の裏面側には磁石装置261、271〜26n、27nが配置されている。
各磁石装置261、271〜26n、27nの構造は互いに同じであり、符号261の磁石装置で代表して説明する。
The
図3は磁石装置261の構造を説明するための模式図である。
磁石装置261は環状にされた第一の磁石26aと、第一の磁石26aのリングの内側に配置された第二の磁石26bとを有している。第一、第二の磁石26a、26bはそれぞれ厚み方向の両端に磁極を有している。
Figure 3 is a schematic view for explaining the structure of the
第一、第二の磁石26a、26bは、互いに逆極性の磁極をカソード電極221の裏面に向けられており、カソード電極221とは逆側の面には磁石板26cが密着して固定されている。
ここでは第一の磁石26aのN極と第二の磁石26bのS極がカソード電極221の裏面と対面されているが、第一の磁石26aのS極と第二の磁石26bのN極がカソード電極221の裏面と対面されていてもよい。
First and
Here, it is facing the N pole and the rear surface S pole of the
第一、第二の磁石26a、26bの間にはターゲット241の表面を通る磁力線が形成され、プラズマ中のイオンは磁力線に捕捉される。
ターゲット241にオン電圧が印加されると、プラズマ中のイオンは磁力線に捕捉されながらターゲット241の表面に入射して、ターゲット241をスパッタする。
Magnetic field lines passing through the surface of the target 24 1 are formed between the first and
When an on-voltage is applied to the target 24 1 , ions in the plasma are incident on the surface of the target 24 1 while being captured by the magnetic lines of force, and the target 24 1 is sputtered.
磁石装置261には磁石移動装置29が設けられている。磁石移動装置29はモーターであり、動力を磁石装置261に伝達して、磁石装置261をターゲット241表面と平行な平面内で移動できるように構成されている。
ターゲット241表面のうち磁束密度の高い部分では低い部分よりスパッタ量が大きくなるが、磁石移動装置29により磁石装置261を移動させて、磁束密度の高い部分をターゲット241表面内で移動させると、ターゲット241表面内ではスパッタ量に差が生じず、ターゲット241表面が均一にスパッタされる。
図1を参照し、スパッタされたターゲット241、251〜24n、25nの粒子は基板41表面に到達して付着し、基板41表面に薄膜が形成される。
Although sputtering amount increases lower part is the portion having a high magnetic flux density of the target 24 first surface, by moving the
Referring to FIG. 1, the sputtered targets 24 1 , 25 1 to 24 n , 25 n particles reach and adhere to the surface of the
図4を参照し、前記一列の両端のターゲット組の間のターゲット組212〜21n-1では、一組のターゲット組内の一方のターゲットのオン電圧の印加期間T1を、他方のターゲットのオン電圧の印加期間T2と同じにする。すると、一組のターゲット組内の隣接する二つのターゲットのスパッタ量は互いに同じになる。 Referring to FIG. 4, in the target sets 21 2 to 21 n−1 between the target sets at both ends of the row, the on-voltage application period T 1 of one target in one target set is set to the other target. The on-voltage application period T 2 is set to be the same. Then, the sputter amounts of two adjacent targets in one target set are the same.
また、オン電圧の印加期間を前記一列の両端のターゲット組の間のターゲット組212〜21n-1を通して同一にする。すると、前記一列の両端のターゲット組の間のターゲット組212〜21n-1の各ターゲットのスパッタ量は互いに同じになる。
Further, the ON voltage application period is made the same through the target sets 21 2 to 21 n-1 between the target sets at both ends of the row. Then, the sputtering amount of each target of the
基板41表面はターゲットのうち前記一列の両端よりも内側に位置するターゲット251〜24nと対面されており、基板41表面のうち前記中央領域には単位面積当たり同一量の粒子が到達して付着し、前記中央領域には均一な膜厚の薄膜が形成される。
The surface of the
図5を参照し、前記一列の端に位置するターゲット組211、21n内では、前記一列の端の方に位置するターゲット241、25nのオン電圧の印加期間T3を、他方のターゲット251、24nのオン電圧の印加期間T4よりも長い所定の長さにする。 Referring to FIG. 5, in the target set 21 1 , 21 n positioned at the end of the row, the on-voltage application period T 3 of the targets 24 1 , 25 n positioned at the end of the row is The target 25 1 , 24 n has a predetermined length longer than the ON voltage application period T 4 .
すると、前記一列の端に位置するターゲット241、25nのスパッタ量は従来より増加し、前記一列の端より一つ内側のターゲット251、24nのスパッタ量は従来より減少する。各ターゲット241〜25nから放出された粒子の重ね合わせの効果により、基板41表面のうち前記一列の端に位置するターゲット241、25nと対面する範囲の粒子到達量と前記一列の端より一つ内側のターゲット251、24nと対面する範囲の粒子到達量が同一になり、前記端部領域には均一な膜厚の薄膜が形成される。
Then, the sputtering amount of the targets 24 1 and 25 n positioned at the end of the row increases more than before, and the sputtering amount of the targets 25 1 and 24 n that are one inner side from the end of the row decreases than before. Due to the effect of the superposition of the particles emitted from each of the targets 24 1 to 25 n , the particle arrival amount in the range facing the targets 24 1 and 25 n located at the end of the one row on the surface of the
各ターゲット組211〜21nのオン電圧とオフ電圧の周期は互いに同じ長さであり、前記一列の端に位置するターゲット241、25nのオン電圧の印加期間T3は他のターゲット251〜24nのオン電圧の印加期間T1、T2、T4よりも長く、前記一列の端より一つ内側のターゲット251、24nのオン電圧の印加期間T4は他のターゲット241、242〜25n-1、25nのオン電圧の印加期間T1、T2、T3よりも短くなる。 The on-voltage and off-voltage periods of the target sets 21 1 to 21 n have the same length, and the on-voltage application period T 3 of the targets 24 1 and 25 n located at the ends of the one row is the other target 25. application period T 1 of the 1 to 24 n of the on-voltage, T 2, T longer than 4, application period T 4 of the target 25 1, 24 n of oN voltage of one inside the end of the one row other targets 24 1 , 24 2 to 25 n−1 , and 25 n ON voltage application periods T 1 , T 2 , and T 3 are shorter.
前記端部領域と前記中央領域にそれぞれ均一な膜厚の薄膜が形成できても、ターゲット241〜25n表面と基板41表面との間の間隔や、ターゲット241〜25nと基板41の形状、大きさ等の条件により、前記端部領域の薄膜の膜厚と前記中央領域の薄膜の膜厚との間に差が生じる場合がある。
It is able to each thin film having a uniform thickness is formed on the central region and the end region, and distance between the target 24 1 to 25 n surface and the
前記端部領域の薄膜の膜厚が前記中央領域の薄膜の膜厚より薄い場合には、前記一列の端に位置するターゲット組211、21nに印加する電圧の大きさを増加させる。すると、前記一列の端に位置するターゲット組211、21nのスパッタ量が増加し、前記端部領域の膜厚が増加して、前記端部領域と前記中央領域の膜厚の差が縮まる。
または前記一列の両端より内側のターゲット組212〜21n-1に印加する電圧の大きさを減少させて、前記中央領域の膜厚を減少させ、前記端部領域と前記中央領域の膜厚の差を縮めてもよい。
When the thickness of the thin film in the end region is smaller than the thickness of the thin film in the central region, the magnitude of the voltage applied to the target sets 21 1 and 21 n positioned at the end of the row is increased. Then, the sputtering amount of the target sets 21 1 and 21 n positioned at the end of the row increases, the film thickness of the end region increases, and the difference in film thickness between the end region and the central region is reduced. .
Alternatively, the voltage applied to the target sets 21 2 to 21 n-1 inside the both ends of the row is reduced to reduce the thickness of the central region, and the thickness of the end region and the central region. The difference may be reduced.
前記端部領域の薄膜の膜厚が前記中央領域の薄膜の膜厚より厚い場合には、前記一列の端に位置するターゲット組211、21nに印加する電圧の大きさを減少させる。すると、前記一列の端に位置するターゲット組211、21nのスパッタ量が減少し、前記端部領域の膜厚が減少して、前記端部領域と前記中央領域の膜厚の差が縮まる。
または前記一列の両端より内側のターゲット組212〜21n-1に印加する電圧の大きさを増加させて、前記中央領域の膜厚を増加させ、前記端部領域と前記中央領域の膜厚の差を縮めてもよい。
このようにして、基板41表面のうち前記端部領域と前記中央領域には互いに同じ膜厚の薄膜が形成される。
When the thickness of the thin film in the end region is larger than the thickness of the thin film in the central region, the magnitude of the voltage applied to the target sets 21 1 and 21 n located at the end of the row is reduced. Then, the sputtering amount of the target sets 21 1 and 21 n positioned at the end of the row is reduced, the film thickness of the end region is reduced, and the difference in film thickness between the end region and the central region is reduced. .
Alternatively, the thickness of the central region is increased by increasing the magnitude of the voltage applied to the target sets 21 2 to 21 n-1 inside the both ends of the row, and the film thickness of the end region and the central region. The difference may be reduced.
In this way, thin films having the same film thickness are formed in the end region and the central region of the surface of the
前記一列の一端に位置するターゲット組211のカソード電極221、231に長手方向の長さが2200mmのCu(銅)のターゲット241、251をそれぞれ配置した。
電源装置30のオン電圧とオフ電圧の周期を1kHzに設定し、前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3を0.5msec、他方のターゲット251のオン電圧の印加期間T4を0.5msecに設定した。一周期に対する前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3をデューティー比と呼ぶと、デューティー比は50%である。
Cu (copper) targets 24 1 and 25 1 having a longitudinal length of 2200 mm were arranged on the
The cycle of the on-voltage and off-voltage of the
真空槽11内を真空排気して真空雰囲気を形成した後、真空槽11内に基板41を搬入し、前記一列の両端よりも内側に位置するターゲット251〜24nと対面する位置で静止させる。このとき前記一列の端に位置するターゲット241、25nの少なくとも一部は基板41と対面する範囲よりも外側に位置される。
After evacuating the inside of the
真空槽11内にArガスを導入し、電源装置30から前記一端に位置するターゲット組211の二つのターゲット241、251だけに交互にオン電圧とオフ電圧とを印加してスパッタリングを行って、基板41の表面にCuの薄膜を形成した。
薄膜を形成した後、ターゲット241、251への電圧印加を停止し、真空槽11内へのArガスの導入を停止し、真空槽11内の真空雰囲気を維持しながら基板41を真空槽11の外側に搬出した。
Ar gas is introduced into the
After the thin film is formed, the voltage application to the targets 24 1 and 25 1 is stopped, the introduction of Ar gas into the
次いで、基板41表面のうち前記一端に位置するターゲット組211内の端の方のターゲット241と対面していた範囲のシート抵抗と、他方のターゲット251と対面していた範囲のシート抵抗を、ターゲット241、251の長手方向に沿った複数の測定位置で測定した。
測定したシート抵抗を1.2Ω/□で割ってシート抵抗規格値[%]を得た。測定結果を図7に示す。なお、薄膜はCu膜であり、シート抵抗規格値は薄膜の膜厚に反比例する。
Next, the sheet resistance in the range facing the target 24 1 closer to the end in the target set 21 1 located at the one end of the surface of the
The measured sheet resistance was divided by 1.2Ω / □ to obtain a sheet resistance standard value [%]. The measurement results are shown in FIG. The thin film is a Cu film, and the sheet resistance standard value is inversely proportional to the film thickness of the thin film.
次いで、前記一端に位置するターゲット組211の二個のターゲットのうち、前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3を0.6msec、他方のターゲット251のオン電圧の印加期間T4を0.4msecに変更し(デューティー比は60%である)、上述の成膜工程と測定工程とを繰り返した。測定結果を図7に重ねて示す。 Next, of the two targets of the target set 21 1 positioned at the one end, the on-voltage application period T 3 of the target 24 1 positioned toward the end of the row is 0.6 msec, and the other target 25 1 the application period T 4 of the on-voltage was changed to 0.4 msec (the duty ratio is 60%), was repeated the measurement step and the above-described film formation step. The measurement results are shown in FIG.
さらに、前記一端に位置するターゲット組211の二個のターゲットのうち、前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3を0.7msec、他方のターゲット251のオン電圧の印加期間T4を0.3msecに変更し(デューティー比は70%である)、上述の成膜工程と測定工程とを繰り返した。測定結果を図7に重ねて示す。 Further, among the two targets of the target set 21 1 positioned at the one end, the ON voltage application period T 3 of the target 24 1 positioned toward the end of the row is 0.7 msec, and the other target 25 1 the application period T 4 of the on-voltage was changed to 0.3 msec (the duty ratio is 70%), was repeated the measurement step and the above-described film formation step. The measurement results are shown in FIG.
図7の測定結果を見ると、デューティー比を大きくするほど、すなわち前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3を長くし、他方のターゲット251のオン電圧の印加期間T4を短くするほど、前記一列の端の方に位置するターゲット241と対面する範囲のシート抵抗規格値を小さく(すなわち薄膜の膜厚を厚く)でき、他方のターゲット251と対面する範囲のシート抵抗規格値を大きく(すなわち薄膜の膜厚を薄く)できることが分かる。 When the measurement result of FIG. 7 is seen, as the duty ratio is increased, that is, the on-voltage application period T 3 of the target 24 1 located toward the end of the one row is lengthened, and the on-voltage of the other target 25 1 is increased. The shorter the application period T 4 , the smaller the sheet resistance standard value in the range facing the target 24 1 located toward the end of the row (that is, the thicker the film thickness), and the other target 25 1 facing. It can be seen that the sheet resistance standard value within the range can be increased (that is, the thickness of the thin film can be reduced).
図7ではデューティー比が50%のときに前記一端に位置するターゲット組211の二つのターゲットとそれぞれ対面する範囲のシート抵抗規格値の差が最も小さくなるが、前記一端に位置するターゲット組211だけではなく、他のターゲット組212〜21nも一緒にスパッタすると、各ターゲットから放出された粒子の重ね合わせの効果により、端から離れるほど膜厚が増加し、デューティー比が50%では前記一端に位置するターゲット組211の二つのターゲットとそれぞれ対面する範囲のシート抵抗規格値の差が広がり、一方、デューティー比が60%又は70%ではその差が縮まる。
In FIG. 7, when the duty ratio is 50%, the difference between the sheet resistance standard values in the range facing the two targets of the
10……スパッタリング装置
11……真空槽
211〜21n……ターゲット組
221、231〜22n、23n……カソード電極
241、251〜24n、25n……ターゲット
30……電源装置
41……基板
42……基板ホルダー
10 ...... sputtering
Claims (10)
前記真空槽内に配置された細長の複数のカソード電極と、
細長形状であり、各前記カソード電極上に、長手方向が各前記カソード電極の長手方向に沿って配置されたターゲットとを有し、
各前記カソード電極は、長手方向が互いに平行で、各前記カソード電極上の前記ターゲットのスパッタされる面が同一平面に位置し、前記ターゲットの側面が対面するように並んで配置され、
前記ターゲットのうち、隣接する二個の前記ターゲットを一組のターゲット組とすると、スパッタリングが行われるオン電圧と、スパッタリングが停止するオフ電圧とを、前記カソード電極を介して、一組の前記ターゲット組内の二個の前記ターゲットに交互に印加する電源装置が設けられ、
前記電源装置は、一組の前記ターゲット組内では、少なくとも一個の前記ターゲットに前記オフ電圧を印加するスパッタリング装置であって、
前記ターゲット組は一列に並べられており、前記電源装置により、前記一列の端に位置する前記ターゲット組内では、前記一列の端の方に位置する前記ターゲットの前記オン電圧の印加期間が、他方の前記ターゲットの前記オン電圧の印加期間よりも長くされたスパッタリング装置。 A vacuum chamber;
A plurality of elongated cathode electrodes disposed in the vacuum chamber;
An elongated shape, and on each of the cathode electrodes, the target has a longitudinal direction arranged along the longitudinal direction of each of the cathode electrodes,
Each of the cathode electrodes is arranged in parallel such that the longitudinal directions thereof are parallel to each other, the surfaces of the targets on the cathode electrodes to be sputtered are located on the same plane, and the side surfaces of the targets face each other.
When the two adjacent targets among the targets are set as a set of targets, an on-voltage at which sputtering is performed and an off-voltage at which sputtering is stopped are set via the cathode electrode. A power supply device that alternately applies to the two targets in the set is provided,
The power supply device is a sputtering device that applies the off-voltage to at least one of the targets in a set of the targets,
The target groups are arranged in a line, and within the target group located at the end of the line by the power supply device, the on-voltage application period of the target located toward the end of the line is the other Sputtering apparatus which is made longer than the application period of the on-voltage of the target.
前記一列の端に位置する前記ターゲットは、少なくとも一部が前記基板と対面する範囲よりも外側に位置された請求項1乃至請求項4のいずれか1項記載のスパッタリング装置。 Among the targets, a substrate holder on which a substrate facing the target located on the inner side than both ends of the row is arranged,
5. The sputtering apparatus according to claim 1, wherein at least a part of the targets positioned at the end of the line is positioned outside a range where the target faces the substrate. 6.
スパッタリングが行われるオン電圧とスパッタリングが停止するオフ電圧とを、一組の前記ターゲット組内の二個の前記ターゲットに交互に印加して前記ターゲットをスパッタし、前記真空槽内に配置された基板に薄膜を形成するスパッタリング方法であって、
前記ターゲット組は一列に並べられており、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記一列の端に位置する前記ターゲット組内では、前記一列の端の方に位置する前記ターゲットの前記オン電圧の印加期間を、他方の前記ターゲットの前記オン電圧の印加期間よりも長くするスパッタリング方法。 Two adjacent targets among a plurality of elongated targets arranged in a vacuum chamber in which the longitudinal directions are parallel to each other, the surfaces to be sputtered are located in the same plane, and the side surfaces face each other are arranged. If you make one target set,
A substrate disposed in the vacuum chamber by alternately applying an on-voltage at which sputtering is performed and an off-voltage at which sputtering is stopped to the two targets in the set of targets to sputter the target. A sputtering method for forming a thin film on
The target group is arranged in a line, and when applying the on voltage and the off voltage to the target, the target group is positioned toward the end of the line in the target group located at the end of the line. The sputtering method of making the on-voltage application period of the target to be longer than the on-voltage application period of the other target.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011049389A JP5653257B2 (en) | 2011-03-07 | 2011-03-07 | Sputtering apparatus and sputtering method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011049389A JP5653257B2 (en) | 2011-03-07 | 2011-03-07 | Sputtering apparatus and sputtering method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012184479A true JP2012184479A (en) | 2012-09-27 |
JP5653257B2 JP5653257B2 (en) | 2015-01-14 |
Family
ID=47014790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011049389A Active JP5653257B2 (en) | 2011-03-07 | 2011-03-07 | Sputtering apparatus and sputtering method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5653257B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020117772A (en) * | 2019-01-24 | 2020-08-06 | 株式会社アルバック | Sputtering apparatus and film deposition method |
JP2020143356A (en) * | 2019-03-08 | 2020-09-10 | 株式会社アルバック | Sputtering apparatus and sputtering method |
JPWO2019176343A1 (en) * | 2018-03-16 | 2021-02-04 | 株式会社アルバック | Film formation method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10152772A (en) * | 1996-11-22 | 1998-06-09 | Matsushita Electric Ind Co Ltd | Sputtering method and apparatus therefor |
JP2005290550A (en) * | 2004-03-11 | 2005-10-20 | Ulvac Japan Ltd | Sputtering apparatus |
JP2007051308A (en) * | 2005-08-15 | 2007-03-01 | Ulvac Japan Ltd | Target assembly and sputtering apparatus provided with the target assembly |
JP2010236051A (en) * | 2009-03-31 | 2010-10-21 | Ulvac Japan Ltd | Sputtering method |
-
2011
- 2011-03-07 JP JP2011049389A patent/JP5653257B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10152772A (en) * | 1996-11-22 | 1998-06-09 | Matsushita Electric Ind Co Ltd | Sputtering method and apparatus therefor |
JP2005290550A (en) * | 2004-03-11 | 2005-10-20 | Ulvac Japan Ltd | Sputtering apparatus |
JP2007051308A (en) * | 2005-08-15 | 2007-03-01 | Ulvac Japan Ltd | Target assembly and sputtering apparatus provided with the target assembly |
JP2010236051A (en) * | 2009-03-31 | 2010-10-21 | Ulvac Japan Ltd | Sputtering method |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2019176343A1 (en) * | 2018-03-16 | 2021-02-04 | 株式会社アルバック | Film formation method |
JP7007457B2 (en) | 2018-03-16 | 2022-01-24 | 株式会社アルバック | Film formation method |
JP2020117772A (en) * | 2019-01-24 | 2020-08-06 | 株式会社アルバック | Sputtering apparatus and film deposition method |
JP7256645B2 (en) | 2019-01-24 | 2023-04-12 | 株式会社アルバック | Sputtering apparatus and film forming method |
JP2020143356A (en) * | 2019-03-08 | 2020-09-10 | 株式会社アルバック | Sputtering apparatus and sputtering method |
Also Published As
Publication number | Publication date |
---|---|
JP5653257B2 (en) | 2015-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4246547B2 (en) | Sputtering apparatus and sputtering method | |
KR101097329B1 (en) | Sputtering apparatus | |
JP4922581B2 (en) | Sputtering apparatus and sputtering method | |
US20110079508A1 (en) | Method for coating a substrate and coater | |
JP5004931B2 (en) | Sputtering source, sputtering apparatus, and sputtering method | |
WO2007010798A1 (en) | Sputtering apparatus and method for manufacturing transparent conducting film | |
US20070209934A1 (en) | Arrangement for the separation of particles from a plasma | |
JP5186297B2 (en) | Sputtering equipment | |
CN110050325B (en) | Sputter deposition source, sputter deposition apparatus having the same, and method of depositing a layer on a substrate | |
TW201315828A (en) | Planar magnetron sputtering cathode | |
JP5653257B2 (en) | Sputtering apparatus and sputtering method | |
US20130319855A1 (en) | Magnetron sputtering system | |
WO2020010722A1 (en) | Cathode body assembly, magnetron sputtering cathode and magnetron sputtering device | |
WO2018068833A1 (en) | Magnet arrangement for a sputter deposition source and magnetron sputter deposition source | |
TW200914640A (en) | Sputtering method | |
KR20110122456A (en) | Apparatus and method for manufacturing liquid crystal display device | |
JP4959175B2 (en) | Magnetron sputtering electrode and sputtering apparatus provided with magnetron sputtering electrode | |
TWI496925B (en) | Sputteringapparatus for reducing the damage to the substrate by ito sputtering and the method thereof | |
JP2015147955A (en) | Magnetic field generation device for magnetron sputtering | |
US10280503B2 (en) | Magnetic-field-generating apparatus for magnetron sputtering | |
CN101586229A (en) | Magnetron sputtering apparatus and film manufacturing method | |
TW202100780A (en) | Sputtering apparatus | |
JP5145020B2 (en) | Film forming apparatus and film forming method | |
KR20140126514A (en) | Apparatus for sputtering and apparatus for deposition including the same | |
KR20140059407A (en) | Apparatus for sputtering |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140903 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5653257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |