JP2012178039A - マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 - Google Patents
マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 Download PDFInfo
- Publication number
- JP2012178039A JP2012178039A JP2011040470A JP2011040470A JP2012178039A JP 2012178039 A JP2012178039 A JP 2012178039A JP 2011040470 A JP2011040470 A JP 2011040470A JP 2011040470 A JP2011040470 A JP 2011040470A JP 2012178039 A JP2012178039 A JP 2012178039A
- Authority
- JP
- Japan
- Prior art keywords
- command
- channel
- access
- memory
- progress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
Abstract
【解決手段】実施形態によれば、コマンド生成手段は所定のアクセス処理において、チャネル別のアクセスコマンドの群をメモリインタフェースに逐次投機的に投入する。パージ手段は、複数のチャネルを介してのメモリアクセスのいずれかでエラーが発生した場合、既に投入されている未実行のアクセスコマンドの系列を返却する。コマンド進捗管理手段は、各チャネルにおけるコマンド進捗が、返却された未実行のアクセスコマンドの系列のうちの最も古い未実行のアクセスコマンドの指定する位置を指すようにコマンド進捗情報を更新する。コマンド生成手段は更新された情報に基づき、チャネル別のアクセスコマンドの群をメモリインタフェースに投入する。
【選択図】 図1
Description
図1は一つの実施形態に係るマルチチャネルを有するメモリ装置の典型的な構成を示すブロック図である。本実施形態において、図1に示すメモリ装置10は、例えばホスト(図示せず)と接続されている。ホストは、メモリ装置10を自身の記憶装置として利用する。
まず本実施形態では、以下の前提条件(1)乃至(6)の下で、メモリ装置10が稼動しているものとする。
(1)コマンド生成部1206は、NANDインタフェース1201に同時に複数のアクセスコマンドを投入できる。コマンド生成部1206からNANDインタフェース1201に同時に投入可能な最大アクセスコマンド数は、メモリ装置10の起動時に設定される。本実施形態では、NANDインタフェース1201は、16のチャネル0,1,…,15を有しており、コマンド生成部1206は最大16チャネル分のアクセスコマンドを同時に発行できる。チャネル0,1,…,15のチャネル番号は、それぞれ、0,1,…,15(10進数表現)である。
(5)あるチャネルiでエラーが発生した場合、未実行のコマンドは全てパージされる。
(6)ECCで訂正不能なエラーが、ICP訂正機構1201bを用いて訂正される。
2)NANDコントローラ12は、エラー訂正不能な有効クラスタを検出した場合、ICP訂正可能か否かを判定する。訂正不可であれば、NANDコントローラ12は、リード対象論理ブロックの自己診断処理を終了し、エラークラスタを自己診断処理の要求元に通知する。
4)リード対象論理ブロックの処理が終了した時点で、1つ以上のエラー訂正不能なクラスタが検出されていた場合、NANDコントローラ12は、当該リード対象論理ブロックを、コンパクション処理の対象となる論理ブロックとして登録する。
今、ホストから、図1のメモリ装置10のNANDコントローラ12に自己診断処理が要求されたものとする。本実施形態において自己診断処理は、ホストによって要求されたアクセス処理に対するバックグラウンド処理として行われる。つまり自己診断処理は、ホストによって要求されたアクセス処理の空き時間を利用して行われる。なお、図3及び図4のフローチャートで示される自己診断処理は、1論理ブロックを対象としている。このため、複数の論理ブロックを自己診断する場合、図3及び図4のフローチャートで示される自己診断処理は、診断されるべき論理ブロックの数だけ繰り返される。
Claims (11)
- 複数のチャネルを介してアクセスされるメモリと、
複数のアクセスコマンドに従って前記メモリに前記複数のチャネルを介して並行してアクセスするメモリインタフェースと、
前記メモリにブロック単位でアクセスするための所定のアクセス処理において、チャネル別のアクセスコマンドの群を前記メモリインタフェースに逐次投機的に投入するコマンド生成手段と、
前記メモリインタフェースによる前記複数のチャネルを介してのメモリアクセスのいずれかでエラーが発生した場合、既に投入されている未実行のアクセスコマンドの系列を、パージレスポンスにより返却するパージ手段と、
前記所定の処理におけるアクセスコマンドのコマンド進捗をコマンド進捗情報によりチャネル別に管理するコマンド進捗管理手段であって、各チャネルにおけるコマンド進捗が、前記返却された未実行のアクセスコマンドの系列のうちの最も古い未実行のアクセスコマンドの指定する位置に戻されるように、前記コマンド進捗情報を更新するコマンド進捗管理手段とを具備し、
前記コマンド生成手段は、前記更新されたコマンド進捗情報に基づいて、前記返却された最も古い未実行のアクセスコマンドを含むチャネル別のアクセスコマンドの群を前記メモリインタフェースに投入する
メモリ装置。 - 前記複数のチャネルにおけるアクセスコマンドの進捗を統括的に管理することにより、ブロックの区切りを検出する進捗統括管理手段を更に具備する請求項1記載のメモリ装置。
- 前記コマンド生成手段は、次に投入されるべきアクセスコマンドが、対応するチャネルにおける最終アクセスコマンドであるならば、前記最終アクセスコマンドに、当該最終アクセスコマンドの実行に成功した場合に対応するコマンドレスポンスを返すことを指定する特定の指定情報を設定する請求項2記載のメモリ装置。
- 前記進捗統括管理手段は、前記複数のチャネルにそれぞれ対応する最終アクセスコマンドの群が投入された状態で、前記最終アクセスコマンドの群に対応するコマンドレスポンスの群が返却されているかを判定することにより、前記ブロックの区切りを検出する請求項3記載のメモリ装置。
- 前記複数のチャネルのうちの第1のチャネルを介してのメモリアクセスでエラー訂正符号に基づく訂正が不能なエラーが発生した場合、前記ブロックのエラーページ内のエラー箇所を、チャネル間誤り訂正によって訂正するチャネル間誤り訂正手段と、
前記チャネル間誤り訂正の結果に基づいて、前記ブロックのページ毎にチャネル間誤り訂正状態を管理するチャネル間誤り訂正状態管理手段とを更に具備し、
前記コマンド進捗管理手段は、少なくとも前記第1のチャネルにおけるコマンド進捗位置が、前記エラーページの次のページの先頭位置にスキップされるように、前記コマンド進捗情報を更新する請求項1記載のメモリ装置。 - 前記コマンド進捗管理手段は、前記複数のチャネルのうち前記エラーページをコマンド進捗位置とする前記第1のチャネルとは異なる第2のチャネルにおける次のコマンド進捗位置も、前記エラーページの次のページの先頭位置にスキップされるように、前記コマンド進捗情報を更新する請求項5記載のメモリ装置。
- 複数のチャネルを介してアクセスされるメモリと、複数のアクセスコマンドに従って前記メモリに前記複数のチャネルを介して並行してアクセスするメモリインタフェースとを備えたメモリ装置において、所定のアクセス処理により前記メモリにブロック単位でアクセスするためのメモリアクセス方法であって、
チャネル別のアクセスコマンドの群を前記メモリインタフェースに逐次投機的に投入し、
前記メモリインタフェースによる前記複数のチャネルを介してのメモリアクセスのいずれかでエラーが発生した場合、既に投入されている未実行のアクセスコマンドの系列を、パージレスポンスにより返却し、
各チャネルにおけるコマンド進捗が、前記返却された未実行のアクセスコマンドの系列のうちの最も古い未実行のアクセスコマンドの指定する位置に戻されるように、前記所定の処理におけるアクセスコマンドの進捗を管理するためのコマンド進捗情報を更新し、
前記更新されたコマンド進捗情報に基づいて、前記返却された最も古い未実行のアクセスコマンドを含むチャネル別のアクセスコマンドの群を前記メモリインタフェースに投入する
メモリアクセス方法。 - 次に投入されるべきアクセスコマンドが、対応するチャネルにおける最終アクセスコマンドであるならば、前記最終アクセスコマンドに、当該最終アクセスコマンドの実行に成功した場合に対応するコマンドレスポンスを返すことを指定する特定の指定情報を設定する請求項7記載のメモリアクセス方法。
- 前記複数のチャネルにそれぞれ対応する最終アクセスコマンドの群が投入された状態で、前記最終アクセスコマンドの群に対応するコマンドレスポンスの群が返却されているかを判定することにより、前記ブロックの区切りを検出する請求項8記載のメモリアクセス方法。
- 前記複数のチャネルのうちの第1のチャネルを介してのメモリアクセスでエラー訂正符号に基づく訂正が不能なエラーが発生した場合、前記ブロックのエラーページ内のエラー箇所を、チャネル間誤り訂正によって訂正し、
前記チャネル間誤り訂正の結果に基づいて、前記ブロックのページ毎にチャネル間誤り訂正状態を管理し、
少なくとも前記第1のチャネルにおけるコマンド進捗位置が、前記エラーページの次のページの先頭位置にスキップされるように、前記コマンド進捗情報を更新する
請求項7記載のメモリアクセス方法。 - 前記複数のチャネルのうち前記エラーページをコマンド進捗位置とする前記第1のチャネルとは異なる第2のチャネルにおける次のコマンド進捗位置も、前記エラーページの次のページの先頭位置にスキップされるように、前記コマンド進捗情報を更新する請求項10記載のメモリアクセス方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011040470A JP5259755B2 (ja) | 2011-02-25 | 2011-02-25 | マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 |
US13/333,345 US8689079B2 (en) | 2011-02-25 | 2011-12-21 | Memory device having multiple channels and method for accessing memory in the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011040470A JP5259755B2 (ja) | 2011-02-25 | 2011-02-25 | マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012178039A true JP2012178039A (ja) | 2012-09-13 |
JP5259755B2 JP5259755B2 (ja) | 2013-08-07 |
Family
ID=46719847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011040470A Expired - Fee Related JP5259755B2 (ja) | 2011-02-25 | 2011-02-25 | マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8689079B2 (ja) |
JP (1) | JP5259755B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140032820A1 (en) * | 2012-07-25 | 2014-01-30 | Akinori Harasawa | Data storage apparatus, memory control method and electronic device with data storage apparatus |
KR102358053B1 (ko) | 2014-10-28 | 2022-02-04 | 삼성전자주식회사 | 복수의 불휘발성 메모리 칩들을 포함하는 스토리지 장치 |
KR102391493B1 (ko) * | 2015-12-31 | 2022-04-28 | 에스케이하이닉스 주식회사 | 반도체 장치와 연결된 컨트롤러 및 그것의 동작 방법 |
JP2017228172A (ja) * | 2016-06-23 | 2017-12-28 | 富士通株式会社 | 情報処理システム |
CN111356227B (zh) * | 2020-02-25 | 2021-08-03 | 杭州电子科技大学 | 应用于uwb室内定位中遮挡物类别识别的特征选择方法 |
US20230068580A1 (en) * | 2021-08-27 | 2023-03-02 | Micron Technology, Inc. | Memory device with multiple input/output interfaces |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02186464A (ja) * | 1989-01-13 | 1990-07-20 | Hitachi Ltd | メモリアクセス制御方式 |
WO2010122607A1 (ja) * | 2009-04-24 | 2010-10-28 | 富士通株式会社 | 記憶制御装置及びその制御方法 |
JP2011013835A (ja) * | 2009-06-30 | 2011-01-20 | Canon Inc | メモリシステム、メモリアクセス方法、及びプログラム |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7483329B2 (en) * | 2000-01-06 | 2009-01-27 | Super Talent Electronics, Inc. | Flash card and controller with integrated voltage converter for attachment to a bus that can operate at either of two power-supply voltages |
US7617352B2 (en) | 2000-12-27 | 2009-11-10 | Tdk Corporation | Memory controller, flash memory system having memory controller and method for controlling flash memory device |
US6859866B2 (en) * | 2001-10-01 | 2005-02-22 | International Business Machines Corporation | Synchronizing processing of commands invoked against duplexed coupling facility structures |
US6912648B2 (en) * | 2001-12-31 | 2005-06-28 | Intel Corporation | Stick and spoke replay with selectable delays |
US7788427B1 (en) * | 2005-05-05 | 2010-08-31 | Marvell International Ltd. | Flash memory interface for disk drive |
US7579683B1 (en) * | 2004-06-29 | 2009-08-25 | National Semiconductor Corporation | Memory interface optimized for stacked configurations |
KR100621631B1 (ko) | 2005-01-11 | 2006-09-13 | 삼성전자주식회사 | 반도체 디스크 제어 장치 |
US8291295B2 (en) * | 2005-09-26 | 2012-10-16 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
US7852690B2 (en) * | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
WO2009011052A1 (ja) * | 2007-07-18 | 2009-01-22 | Fujitsu Limited | メモリリフレッシュ装置およびメモリリフレッシュ方法 |
US8276043B2 (en) | 2008-03-01 | 2012-09-25 | Kabushiki Kaisha Toshiba | Memory system |
JP4746641B2 (ja) | 2008-03-01 | 2011-08-10 | 株式会社東芝 | メモリシステム |
US8443263B2 (en) * | 2009-12-30 | 2013-05-14 | Sandisk Technologies Inc. | Method and controller for performing a copy-back operation |
US20120158205A1 (en) * | 2010-12-17 | 2012-06-21 | Greenvolts, Inc. | Scalable backend management system for remotely operating one or more photovoltaic generation facilities |
-
2011
- 2011-02-25 JP JP2011040470A patent/JP5259755B2/ja not_active Expired - Fee Related
- 2011-12-21 US US13/333,345 patent/US8689079B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02186464A (ja) * | 1989-01-13 | 1990-07-20 | Hitachi Ltd | メモリアクセス制御方式 |
WO2010122607A1 (ja) * | 2009-04-24 | 2010-10-28 | 富士通株式会社 | 記憶制御装置及びその制御方法 |
JP2011013835A (ja) * | 2009-06-30 | 2011-01-20 | Canon Inc | メモリシステム、メモリアクセス方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5259755B2 (ja) | 2013-08-07 |
US8689079B2 (en) | 2014-04-01 |
US20120221921A1 (en) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9165685B2 (en) | Semiconductor memory device | |
JP6820248B2 (ja) | 持続性記憶装置を管理する方法およびシステム、ならびに非一時的コンピュータ読み取り可能媒体 | |
US8751740B1 (en) | Systems, methods, and computer readable media for performance optimization of storage allocation to virtual logical units | |
JP4901968B2 (ja) | 半導体記憶装置 | |
JP4829365B1 (ja) | データ記憶装置及びデータ書き込み方法 | |
JP5259755B2 (ja) | マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 | |
CN107564558B (zh) | 实现分散原子i/o写入 | |
JP2013222435A (ja) | 半導体記憶装置及びその制御方法 | |
JP6102515B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
KR20140086223A (ko) | 디스크 어레이의 패리티 재동기화 장치 및 방법 | |
US20160070648A1 (en) | Data storage system and operation method thereof | |
JP2012248109A (ja) | マルチチャネルを有するメモリ装置及び同装置におけるコンパクションのためのリードコマンド群生成方法 | |
US20150339069A1 (en) | Memory system and method | |
JP5318076B2 (ja) | 複数のアクセスコマンドを並行して実行するメモリ装置及び同装置におけるメモリアクセス方法 | |
US8856468B2 (en) | Memory device capable of improving write processing speed and memory control method | |
US20170357545A1 (en) | Information processing apparatus and information processing method | |
US20180113616A1 (en) | Disk array control device, disk array device, disk array control method, and recording medium | |
US11354063B2 (en) | Memory system | |
US9003261B2 (en) | Memory system | |
US20190361803A1 (en) | Logical-to-physical table updating method and storage controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130225 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130308 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130325 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130424 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |