JP2012169422A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012169422A JP2012169422A JP2011028597A JP2011028597A JP2012169422A JP 2012169422 A JP2012169422 A JP 2012169422A JP 2011028597 A JP2011028597 A JP 2011028597A JP 2011028597 A JP2011028597 A JP 2011028597A JP 2012169422 A JP2012169422 A JP 2012169422A
- Authority
- JP
- Japan
- Prior art keywords
- ubm
- film
- pad electrode
- layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】パワーデバイスのパッド電極とUBM間の接触抵抗を、スパッタ法でUBMを形成しても、めっき法でUBM形成した場合と同等の値にする。
【解決手段】保護膜11から露出したパッド電極9aの表面層に不純物イオンをイオン注入する。それにより、パッド電極9aの表面層に、イオン注入により損傷されたアルミナ(Al2O3)膜と、その下層のアモルファス化されたアルミニューム(Al)膜からなるUBMコンタクト層10を形成する。その後、チタニューム(Ti)膜をスパッタし、その上にニッケル(Ni)膜をスパッタする。パッド電極9aの表面層の損傷されたアルミナ(Al2O3)膜は十分な量のチタニューム(Ti)膜で増速還元されるのでパッド電極9aを構成するアルミニューム(Al)とUBM12とが良好なオーミック接続を形成する。
【選択図】 図1
【解決手段】保護膜11から露出したパッド電極9aの表面層に不純物イオンをイオン注入する。それにより、パッド電極9aの表面層に、イオン注入により損傷されたアルミナ(Al2O3)膜と、その下層のアモルファス化されたアルミニューム(Al)膜からなるUBMコンタクト層10を形成する。その後、チタニューム(Ti)膜をスパッタし、その上にニッケル(Ni)膜をスパッタする。パッド電極9aの表面層の損傷されたアルミナ(Al2O3)膜は十分な量のチタニューム(Ti)膜で増速還元されるのでパッド電極9aを構成するアルミニューム(Al)とUBM12とが良好なオーミック接続を形成する。
【選択図】 図1
Description
本発明は、半導体装置及びその製造方法に関し、特にUBMを有する半導体装置及びその製造方法に関する。UBMは、Under Bump Metalの略称であり、バンプ電極の下に設けられたメタルである。
パワーMOSトランジスタにおいて、オン抵抗の低減化は大きなテーマであり、種々の対策が成されてきた。ソース電極からドレイン電極にいたるオン抵抗は、低不純物層からなるドリフト層の抵抗、ゲート電極直下のボディ層に形成されたチャネル層の抵抗及びその他の部分の接触抵抗等で構成される。ドリフト層の抵抗とチャネル層の抵抗が主たる成分となる。
ドリフト層の抵抗はパワーMOSトランジスタのドレイン・ソース間耐圧との兼ね合いで決定される。チャネル層の抵抗はゲート電圧が大きくなれば小さくなり、チャネル層が形成されるシリコン半導体層の面方位によっても異なる。係る構成からなるオン抵抗の低減は、チップの大型化と微細加工技術によるセルの小型化とセル密度の向上により大きく進展した。微細加工技術によりセルのサイズとピッチを縮小すると、ソース電極からドレイン電極に向かってチップ内を流れる電流分布が均一化され、オン抵抗が低減される。
また、携帯機器の小型化の進展等により、BGA(Ball Grid Array)型やLGA(Land Grid Array)型のパワーMOSトランジスタへの要求が高まり、アルミニューム(Al)合金等からなるパッド電極上にUBMを形成し、更にUBM上にハンダ等からなるバンプ電極を形成する事が必要になる。LGA用の場合は、バンプ電極は形成せずUBMそのものが外部デバイス等との接続電極となる。
UBMの形成法としては、スパッタ法で堆積する方法とめっき法で堆積する方法がある。この場合、パッド電極とUBMとの間に新たな接触抵抗が発生することになるが、パワーMOSトランジスタのドリフト層の抵抗等を主とするオン抵抗が該接触抵抗に対して十分に大きい場合は、係る接触抵抗が問題となることは無い。
しかし、耐圧はそれほど必要ない代わりに、十分低いオン抵抗を有するパワーMOSトランジスタのオン抵抗に対する要求では、該接触抵抗も問題とされる場合がある。このような用途のパワーMOSトランジスタに対するUBMはめっき法により形成される。
めっき法によるUBMでは、先ず、保護膜から露出するパッド電極を有する半導体基板をアルミニューム(Al)等のエッチング液(燐酸、硝酸、酢酸の混合液等)中に投入する。それにより、パッド電極表面に形成されたアルミニューム(Al)の酸化膜であるアルミナ(Al2O3)膜等をライトエッチングする。次に、アルカリ性または酸性のジンケート(Zn)処理液で表面のアルミニューム(Al)の一部を亜鉛(Zn)に換える。
その後、無電解めっきにより厚いニッケル(Ni)膜をパッド電極上に形成する。更に必要に応じ、無電解金(Au)めっきを行いニッケル(Ni)膜表面の酸化を防止する。パッド電極上のアルミニューム(Al)の一部がジンケート処理によりニッケル(Ni)と置換しているため、パッド電極とめっきされたニッケル(Ni)膜の間の接触抵抗は小さい。
スパッタ法によるUBMの形成方法は、以下の特許文献1に開示されている。また、めっき法によるUBMの形成方法は、以下の特許文献2に開示されている。
めっき法により形成されたUBMは、前述の如くパッド電極の表面のアルミニューム(Al)が一部エッチングされ、その部分でニッケル(Ni)がアルミニューム(Al)と結びつきアルミニューム(Al)が酸化されるのを防止している。従って、UBMとパッド電極が電気的に小さな接触抵抗で接続される。
それに対して、スパッタ法により形成されたUBMは、パッド電極上に形成されたアルミニュームの酸化膜であるアルミナ(Al2O3)膜と直接接触することになるので大きな接触抵抗を持つことになる。当然、スッパタリング工程の前に、パッド電極上はアルミニュームのエッチング液で処理されるが、エッチングにより露出したアルミニューム(Al)の表面は素早く、再度アルミナ(Al2O3)膜で被覆されるからである。
スパッタリング法により形成されたUBMとパッド電極の接触抵抗を、めっき法で形成されたUBMとパッド電極の接触抵抗と同等レベルにすることが課題となる。
本発明の半導体装置は、パワーデバイスが形成された半導体基板と、前記半導体基板の最表面に形成された保護膜からその一部が露出されたパッド電極と、前記パッド電極に不純物イオンをイオン注入することにより形成されたUBMコンタクト層と、前記UBMコンタクト層と接続するUBMと、を具備することを特徴とする。
本発明の半導体装置の製造方法は、半導体基板にパワーデバイスを形成する工程と、前記半導体基板の最表面に形成された保護膜からその一部が露出されたパッド電極に不純物のイオン注入によりUBMコンタクト層を形成する工程と、前記UBMコンタクト層と接続するUBMをスパッタリング法により形成する工程と、を有することを特徴とする。
本発明の半導体装置及びその製造方法によれば、スパッタリング法により形成されたUBMとパッド電極の接触抵抗を、めっき法で形成されたUBMとパッド電極の接触抵抗と同等レベルにすることができる。これにより既存のスパッタ装置の有効活用が可能となる。
本発明の実施形態に係るパワーMOSトランジスタ及びその製造方法について、図1〜図3に基づいて以下に説明する。図1は該パワーMOSトランジスタ及びその製造方法を示す断面図である。N+型ドレイン層1となる半導体基板1上にN型ドリフト層2が形成され、N型ドリフト層2にP型ボディ層3が形成される。本半導体装置が集積回路の場合、パワーMOSトランジスタ形成領域は素子分離膜5により他のデバイス形成領域と分離される。
P型ボディ層3には、その表面からN型ドリフト層2内まで延在するトレンチ4が形成され、トレンチ4の内壁には不図示のゲート絶縁膜、またトレンチ4の内部にはゲート絶縁膜を介してポリシリコンからなる不図示のゲート電極が形成される。P型ボディ層3にはトレンチ4とゲート絶縁膜を介してN+型ソース層6が形成されると共に、P型ボディ層3の電位をソース電位に固定するためP+型コンタクト層7が形成される。
トレンチ4上は層間絶縁膜8で被覆され、その上部にN+型ソース層6及びP+型コンタクト層7と接続するアルミニューム合金等からなるソース電極9が形成される。ソース電極9を含む半導体基板1上は開口部を有する保護膜11で被覆され、保護膜11の開口部からソース電極9の一部であるパッド電極9aが露出する。
保護膜11の開口部に露出するパッド電極9aの表面には、不純物イオンをイオン注入してなるUBMコンタクト層10が形成される。UBMコンタクト層10の詳しい形成方法については後述する。UBMコンタクト層10の表面にはスパッタ法や蒸着法等によりUBM12が形成される。UBM12はUBMコンタクト層10と直接接触するチタニューム(Ti)等からなるUBM層12aとその上部に形成されるニッケル(Ni)等からなるUBM層12bで構成される。必要に応じ、最上層に金(Au)膜が形成される。
保護膜11上には、UBM12上に開口部を有するポリイミド等からなる保護膜13が形成され、UBM12上にハンダ等からなるバンプ電極14が形成される。また、半導体基板1は所定の厚さまで研削等され、研削等された面に銅(Cu)等を中心とする膜厚の厚い金属層からなるドレイン電極15が形成される。
本実施形態の特徴は、パッド電極9aにUBMコンタクト層10を形成することにより、UBM12をスパッタ法により形成したにもかかわらず、従来のめっき法により形成したUBM12とパッド電極9aの接触抵抗に匹敵する、UBM12とパッド電極9aの接触抵抗を実現したことである。
図3にUBM12とパッド電極9aの接触抵抗を比較するためのTEG(Test Element Group)の断面図を示す。図3(A)は、本実施形態の断面図であり、図3(B)は、本実施形態からUBMコンタクト層10を除いた場合の断面図である。図3(C)は従来のめっき法でUBMを形成した場合の断面図である。絶縁膜20の上にパッド電極9aが形成される。UBM12とパッド電極9aとの接触面積は実際のパワーMOSトランジスタの場合と同等である。
各端子A1、A2、A3からUBM12とパッド電極9aとの接続部を介し、アルミニューム合金等からなるパッド電極9a内を経由し、もう一方の接続部を介してそれぞれの端子B1、B2、B3にいたる電気抵抗を測定して、その抵抗値全体を便宜上、接触抵抗と称して、その差を比較している。図4(A)にその結果を示すが、図に示す接触抵抗はパッド電極9a自体の抵抗も含めていることになる。
図3(C)に示す、従来のめっき法でUBM12をパッド電極9a上に形成した場合の接触抵抗は、図4(A)のめっき法で示すように8mΩ程度であった。それに対して、図3(B)に示す、パッド電極9a上に直接スパッタ等でUBMを形成した場合の接触抵抗は、図4(A)のUBMコンタクト層10なしのスパッタ法で示すように18mΩ程度となる。従来の2倍以上の高い値になる。
従来のめっき法でアルミニューム合金等からなるパッド電極9a上にニッケル(Ni)を堆積する場合、前述したようにジンケート処理によりパッド電極9aのアルミニュームの一部がニッケル(Ni)に置換される。この場合、パッド電極9a上にアルミニューム(Al)の酸化膜である薄いアルミナ(Al2O3)膜が形成されていたとしても、ジンケート処理により取り除かれる。従って、パッド電極9aとめっきされたニッケル(Ni)からなるUBM12は接触抵抗の低い良好なオーミック接触を形成する。
それに対して、UBMコンタクト層10を形成することなく、直接パッド電極9a上にスパッタ法でUBM12を形成した場合、図3(B)に示すように、パッド電極9aとUBM層12aの間に、パッド電極9a上に形成されたアルミニューム(Al)の酸化膜である不図示の薄いアルミナ(Al2O3)膜を挟み込むことになる。従って、パッド電極9aとUBM12間の接触抵抗は、めっき法でUBM12を形成する場合に比し高くならざるを得ない。
スパッタ法でUBM12を形成する本実施形態の目的は、係るアルミナ(Al2O3)膜が介在することによるUBM12とパッド電極9aとの接触抵抗の低減を図るものである。そのために、図3(A)に示すように、パッド電極9aにUBMコンタクト層10を形成し、UBMコンタクト層10を介してパッド電極9a上にUBM12を形成している。係る構成にしたことが本実施形態の特徴である。
本実施形態のパッド電極9aとUBM12間の接触抵抗は、図4(A)に示すように、10mΩ程度となり、UBMコンタクト層10を形成しないでUBM12を形成した場合に比し、半分程度の値にまで低減できる。形成条件を再検討し最適形成条件にすれば、めっき法により形成した場合と同等の接触抵抗まで低減することが可能である。
また、UBM12の形成方法を変えた場合に、実際のパワーMOSトランジスタのオン抵抗がどのように変化するか調査した結果が図4(B)に示される。同図に示すように、めっき法でUBMを形成した場合のオン抵抗は60mΩであった。それに対してUBMコンタクト層10がない状態でスパッタ法でUBM12を形成した場合は69mΩ程度と15%程度高くなり、前述のUBM12とパッド電極9a間の接触抵抗増大に対応して増大することが認められる。
本実施形態でのオン抵抗は61mΩ程度であり、めっき法で得られたオン抵抗に近くなる。即ち、パッド電極9a上のUBMコンタクト層10の存在がオン抵抗低減に対して大きな効果を発揮していることが明確になった。本実施形態のUBMコンタクト層10は、パッド電極9aにその上部からボロン(B)等の不純物イオンをイオン注入して形成している。
UBMコンタクト層10を介在させるとUBM12とパッド電極9aと間の接触抵抗が低くなる理由は、未だ明確ではないが以下の様に推論する。先ず、パッド電極9aを構成するアルミニューム(Al)層の表面に不純物イオンがイオン注入されることによりアルミニューム(Al)層の表面に形成されていたアルミナ(Al2O3)膜が損傷され、その下方のアルミニューム(Al)層もアモルファス化される。
その結果、アルミニューム(Al)層より電気陰性度が小さく酸化されやすいUBM層12aを構成するチタニューム(Ti)の還元作用により、アルミナ(Al2O3)膜が還元されやすくなり、消滅または減少しUBM12とパッド電極9aとの接触抵抗を小さくしていることが考えられる。
また、不純物イオンが注入されたアルミニューム(Al)層は表面が硬化して酸化されにくくなりアルミナ(Al2O3)膜が薄くなっていることも考えられる。その結果、UBM層12aを構成する還元性の強いチタニューム(Ti)が、アルミニューム(Al)層上に形成された薄いアルミナ(Al2O3)膜を十分に還元できる。従って、UBM12とパッド電極9aとの接触抵抗を小さくしていることが考えられる。
また、不純物イオンがイオン注入されることによりアルミニューム(Al)層の表面に形成されていたアルミナ(Al2O3)膜が損傷され、その下方のアルミニューム(Al)層もアモルファス化される。その結果、スパッタによりUBMを形成するときや、後続工程でめっき等されたはんだ層のリフローを行うときの熱処理によりアルミニューム(Al)のグレインが成長しチタニューム(Ti)とアルミニューム(Al)の接触面積を拡大することも考えられる。
理由はいずれにせよ、スパッタ法によりUBM12を形成する場合でも、パッド電極9a上に不純物をイオン注入してUBMコンタクト層10を形成する事により、UBM12とパッド電極9aの接触抵抗を、めっき法でUBM12を形成した場合と同等にすることができる。従って、パワーMOSトランジスタのオン抵抗も同等の値にすることができる。
次に、本実施形態の半導体装置の製造方法について、図1、図2の断面図に基づいて以下に説明する。先ず、図1に示すように、半導体基板1を準備し、該半導体基板1上に通常の方法でエピタキシャル層を堆積しN型ドリフト層2を形成する。なお、半導体基板1はN+型ドレイン層1となる。
次に、シリコン窒化膜等をマスクとして所定の方法で素子分離絶縁膜5を形成する。集積回路を形成する場合、係る素子分離膜5によりパワーMOSトランジスタ形成領域は他のデバイス形成領域と分離される。
次に、レジストマスク等により、N型ドリフト層2に所定の深さ、幅を有するトレンチ4を所定のドライエッチングにより形成する。その後、トレンチ4の内壁等に対して、ライトエッチングや犠牲酸化膜の成長及び除去を行なってから不図示のゲート絶縁膜を形成する。次に、トレンチ4内を含む半導体基板1の全面にポリシリコン膜を所定のCVD法により堆積し、その後エッチバックしてトレンチ4内に埋設する不図示のゲート電極を形成する。
次に、同図に示すように、N型ドリフト層2に所定のイオン注入等の方法でP型ボディ層3を形成する。トレンチ4の側壁に形成されたゲート絶縁膜と隣接するP型ボディ層3には、パワーMOSトランジスタの動作時にチャネル層が形成される。次に、P型ボディ層4のトレンチ4とゲート絶縁膜を介して隣接する領域に、砒素(As)等をイオン注入してN+型ソース層6を形成する。
次に、N+ソース層6等を含む半導体基板1上の全面にBPSG膜等からなる絶縁膜を堆積する。その後、所定のフォトエッチング工程を経て該絶縁膜の所定の領域にコンタクト開口を形成する。トレンチ4の上には、同図に示すように、該トレンチ4及びその周辺を被覆する層間絶縁膜8が形成される。
その後、同図に示すように、P型ボディ層3のN+型ソース層6に隣接する領域に、所定のレジストマスクを使用してボロン(B)等のイオン注入を行い、P+型コンタクト層7を形成する。P+型コンタクト層7は、P型ボディ層3の電位をソース電位に固定する役割を果たす。
次に、アルミニューム(Al)合金等を層間絶縁膜8を含む半導体基板1の全面に所定のスパッタ法により堆積し、所定のフォトエッチング工程を経由して、N+型ソース層6及びP+型コンタクト層7に接続するソース電極9を形成する。その後、所定のCVD法によりシリコン窒化膜等からなる保護膜11を形成し、所定のフォトエッチング工程を経てソース電極9の一部であるパッド電極9aを保護膜11から露出させる。
次に、半導体基板1の裏面をバックグラインド(BG)で所定の膜厚になるまで研削する。その後、裏面上に銅(Cu)等を所定のスパッタ等により堆積する。半導体装置がパワーMOSトランジスタ単体である場合、スパッタ等により形成された銅(Cu)等からなる金属層はドレイン電極15となる。
次に、フッ酸、硝酸、酢酸の混合液からなる所定のアルミニューム(Al)のエッチング液に半導体基板1を浸漬等する事により、パッド電極9aの表面層をライトエッチングする。その結果、パッド電極9aの表面に形成されたアルミナ(Al2O3)膜がアルミニューム膜の一部と共に除去される。但し、その後、大気中にさらされることからパッド電極9aの表面層のアルミニューム(Al)は再度酸化されアルミナ(Al2O3)膜化する。
次に、図2(A)に示すように、N+型ソース層6等が形成された半導体層20a上から、保護膜11の開口部に露出しているパッド電極9aの表面層に不純物イオンをイオン注入する。その結果、図2(B)に示すように、不純物イオンが注入されたUBMコンタクト層10が形成される。このようにしてパッド電極9aの表面層にUBMコンタクト層10を形成したのが本実施形態の特徴である。
本実施形態でイオン注入に採用されたイオンは、図2(A)に示すようにボロンイオン(B+)であり、ドーズ量は1014/cm2台で加速電圧は70keVであった。不純物として更に質量の大きな砒素イオン(As)やアルゴン(Ar)等を採用すれば、アルミナ(Al2O3)膜の損傷をより大きくし、アルミニューム(Al)膜のアモルファス化をより進めることが可能である。
UBMコンタクト層10は、前述のように、注入される不純物イオンにより損傷を受けたアルミナ(Al2O3)膜とその下方のアモルファス化されたアルミニューム(Al)層から構成される。その後、図2(C)に示すように、所定のスパッタ法により半導体基板1上の全面にチタニューム(Ti)膜を堆積し、更にその上にニッケル(Ni)膜を堆積する。必要に応じ、ニッケル(Ni)膜上に金(Au)膜を堆積する。
次に所定のフォトエッチング工程を経由してニッケル(Ni)膜からなるUBM層12b及びチタニューム(Ti)膜からなるUBM層12aが積層されたUBM12が形成される。なお、チタニューム(Ti)膜の代わりにクロミウム(Cr)等、ニッケル(Ni)膜の代わりに銅(Cu)膜等を使用してもよい。
チタニューム(Ti)はアルミニューム(Al)より電気陰性度が小さいためアルミナ(Al2O3)膜を還元しアルミニューム(Al)膜とし、自身はチタニュームの酸化膜となる。アルミナ(Al2O3)膜の膜厚に対してチタニューム(Ti)膜は十分な膜厚を有しているためアルミニューム(Al)膜と残存するチタニューム(Ti)膜はオーミック接続を構成する。
本実施形態の特徴は、前述したように、パッド電極9aの表面層に不純物イオンをイオン注入し、パッド電極9aの表面層に形成されたアルミナ(Al2O3)膜に損傷を与えることにより、チタニューム(Ti)膜のアルミナ(Al2O3)膜に対する還元作用を大きくしたことである。その結果、より多くのアルミナ(Al2O3)膜がチタニューム(Ti)により還元されることになりパッド電極9aとUBM12との接触抵抗の低減が可能になったものと推定する。
また、パッド電極9aを構成するアルミニューム(Al)膜の表面層を不純物イオンのイオン注入によりアモルファス化したことにより、UBM12形成のためのスパッタ時や後続のはんだリフロー時に受ける熱処理で、アルミニューム(Al)のグレイン成長が起こりチタニューム(Ti)膜とアルミニューム(Al)膜の電気的接続が良好になった可能性も考えられる。
次に、図1に示すように、半導体基板1上にUBM12の表面を露出するポリイミド膜からなる保護膜13を所定の塗布法、フォトエッチング法により形成する。その後、無電解めっき法やスクリーン印刷法等によりUBM12上にハンダ層を形成する。最後に、所定の温度でハンダ層をリフローし、バンプ電極14を形成する事により本実施形態の半導体装置が完成する。
なお、本実施形態では縦型のパワーNMOSトランジスタを例にとり説明を進めたが、横型パワーNMOSトランジスタや、パワーPMOSトランジスタの場合にも同様に適用できることは言うまでも無い。また、IGBT等、他のパワーデバイスでも技術的思想が同一である限り適用できる。
1 半導体基板,N+型ドレイン層 2 N型ドリフト層 3 P型ボディ層
4 トレンチ 5 素子分離膜 6 N+型ソース層 7 P+型コンタクト層
8 層間絶縁膜 9 ソース電極 9a パッド電極 10 UBMコンタクト層 11 保護膜 12a,12b UBM層 12 UBM 13 保護膜
14 バンプ電極 15 ドレイン電極
A1,A2,A3,B1,B2,B3 端子
4 トレンチ 5 素子分離膜 6 N+型ソース層 7 P+型コンタクト層
8 層間絶縁膜 9 ソース電極 9a パッド電極 10 UBMコンタクト層 11 保護膜 12a,12b UBM層 12 UBM 13 保護膜
14 バンプ電極 15 ドレイン電極
A1,A2,A3,B1,B2,B3 端子
Claims (6)
- パワーデバイスが形成された半導体基板と、前記半導体基板の最表面に形成された保護膜からその一部が露出されたパッド電極と、前記パッド電極の表面に不純物イオンをイオン注入することにより形成されたUBMコンタクト層と、前記UBMコンタクト層と接続するUBMと、を具備することを特徴とする半導体装置。
- 前記パワーデバイスがMOSトランジスタであることを特徴とする請求項1に記載の半導体装置。
- 前記UBM上にバンプ電極を具えることを特徴とする請求項1または請求項2に記載の半導体装置。
- 半導体基板にパワーデバイスを形成する工程と、前記半導体基板の最表面に形成された保護膜からその一部が露出されたパッド電極の表面に不純物のイオン注入によりUBMコンタクト層を形成する工程と、前記UBMコンタクト層と接続するUBMをスパッタリング法により形成する工程と、を有することを特徴とする半導体装置の製造方法。
- 前記パワーデバイスがMOSトランジスタであることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記UBM上にバンプ電極を形成する工程を有することを特徴とする請求項4または請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011028597A JP2012169422A (ja) | 2011-02-14 | 2011-02-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011028597A JP2012169422A (ja) | 2011-02-14 | 2011-02-14 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012169422A true JP2012169422A (ja) | 2012-09-06 |
Family
ID=46973310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011028597A Withdrawn JP2012169422A (ja) | 2011-02-14 | 2011-02-14 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012169422A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870093A (zh) * | 2016-05-25 | 2016-08-17 | 武汉光谷创元电子有限公司 | 导体柱及其制造方法、封装芯片的方法和芯片倒装产品 |
CN108227191A (zh) * | 2016-12-22 | 2018-06-29 | 乐金显示有限公司 | 增强现实装置 |
-
2011
- 2011-02-14 JP JP2011028597A patent/JP2012169422A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870093A (zh) * | 2016-05-25 | 2016-08-17 | 武汉光谷创元电子有限公司 | 导体柱及其制造方法、封装芯片的方法和芯片倒装产品 |
WO2017202037A1 (zh) * | 2016-05-25 | 2017-11-30 | 武汉光谷创元电子有限公司 | 导体柱及其制造方法、封装芯片的方法和芯片倒装产品 |
CN105870093B (zh) * | 2016-05-25 | 2021-02-02 | 武汉光谷创元电子有限公司 | 导体柱及其制造方法、封装芯片的方法和芯片倒装产品 |
CN108227191A (zh) * | 2016-12-22 | 2018-06-29 | 乐金显示有限公司 | 增强现实装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9893058B2 (en) | Method of manufacturing a semiconductor device having reduced on-state resistance and structure | |
US10049925B2 (en) | Metal-semiconductor contact structure with doped interlayer | |
TWI415197B (zh) | 用於無鉛及少鉛之可控制坍塌晶片連接焊塊的無底切球限金屬製程 | |
US8778790B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
US8835319B2 (en) | Protection layers for conductive pads and methods of formation thereof | |
US20150349115A1 (en) | Silicon carbide semiconductor device and method for producing same | |
JP2006080343A (ja) | 半導体装置およびその製造方法 | |
US20160126319A1 (en) | Method for manufacturing a semiconductor device | |
CN107146813B (zh) | 半导体装置 | |
US11233121B2 (en) | Method of making bipolar transistor | |
CN106463539A (zh) | 半导体装置 | |
JP2012169422A (ja) | 半導体装置及びその製造方法 | |
JP5995701B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP6579989B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8802552B2 (en) | Method for manufacturing semiconductor device | |
US7649247B2 (en) | Radiation hardened lateral MOSFET structure | |
US9741805B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
CN105244338B (zh) | 用于半导体器件的接触及其形成方法 | |
JP2015179774A (ja) | 半導体装置の製造方法 | |
JP5047596B2 (ja) | ショットキバリア半導体装置 | |
CN114467165A (zh) | 半导体装置 | |
US20130089980A1 (en) | Mosfet integrated circuit having doped conductive interconnects and methods for its manufacture | |
JP6632392B2 (ja) | 炭化珪素半導体装置 | |
JP7294156B2 (ja) | 半導体装置の製造方法 | |
US11171085B2 (en) | Semiconductor device structure with magnetic layer and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |