JP2012164769A - 高周波モジュールの製造方法 - Google Patents

高周波モジュールの製造方法 Download PDF

Info

Publication number
JP2012164769A
JP2012164769A JP2011023035A JP2011023035A JP2012164769A JP 2012164769 A JP2012164769 A JP 2012164769A JP 2011023035 A JP2011023035 A JP 2011023035A JP 2011023035 A JP2011023035 A JP 2011023035A JP 2012164769 A JP2012164769 A JP 2012164769A
Authority
JP
Japan
Prior art keywords
substrate
sealing resin
aggregate
collective
frequency module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011023035A
Other languages
English (en)
Inventor
Takayuki Horibe
隆之 堀邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011023035A priority Critical patent/JP2012164769A/ja
Publication of JP2012164769A publication Critical patent/JP2012164769A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】個基板の実装面に電子部品がフリップチップ実装され、電子部品と基板との間にボイドが形成されないように封止樹脂が充填された、信頼性の高い高周波モジュールを効率よく製造することを可能にする。
【解決手段】少なくとも一部の電子部品３ｂがフリップチップ実装された集合基板１０を、その主面１０ａが垂直になる姿勢で収容することが可能で、かつ、上面が開口した基板収容空間１１が、収容されるべき集合基板の厚み方向に対応する方向に複数並べて配設された治具２０を用い、開口１１ａから基板収容空間のそれぞれに、集合基板を収容し、開口から基板収容空間のそれぞれに、未硬化の封止樹脂４ａを充填して、集合基板を未硬化の封止樹脂に浸漬した状態で樹脂を硬化させることにより集合基板の実装面と電子部品を封止する封止層を形成し、その後、集合基板を所定の位置でカットして、個々の個基板に分割する。
【選択図】図４

Description

本発明は、高周波モジュールの製造方法に関し、詳しくは、所定の電子部品をフリップチップ実装した個基板の実装面および電子部品が、封止樹脂により封止された構造を有する高周波モジュールの製造方法に関する。
高周波モジュールの一つに、基板の実装面上に電子部品を搭載するとともに、該実装面および電子部品を、絶縁性樹脂などからなる封止層により封止して、信頼性を向上させるようにした高周波モジュールがある。
そして、このような構造を有するモジュールの製造方法として、集合基板上に所定の部品を搭載した後に部品実装面から樹脂をポッティングして、集合基板をブロックごとに封止する方法がある（特許文献１、図１０〜図１４参照）。
しかしながら、上記特許文献１では、部品実装面から封止樹脂をポッティングするようにしているので、封止樹脂を供給するためのディスペンサの配設スペース上の制限や、設備コストなどの理由から、多数個の個基板を含む集合基板に対して同時に封止樹脂を供給することは困難な場合があり、生産効率が悪いという問題点がある。
また、フリップチップ実装により電子部品を基板上に実装した高周波モジュールの場合、封止樹脂がフリップチップ実装された電子部品と基板の間の隙間まで入り込めずに、ボイドが生じやすいという問題点があることが知られている（特許文献２，段落０００３参照）。
特開２００３−０５１５７６号公報 特開２０００−３３２０５７号公報
本発明は、上記課題を解決するものであり、個基板の実装面に少なくとも一部の電子部品がフリップチップ実装され、かつ、該実装面が電子部品とともに封止層により封止されているとともに、基板と電子部品との間にボイドが形成されないように封止樹脂が確実に充填された、信頼性の高い高周波モジュールを効率よく確実に製造することが可能な高周波モジュールの製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の高周波モジュールの製造方法は、
個基板の実装面に所定の電子部品がフリップチップ実装され、前記実装面が前記電子部品とともに絶縁性樹脂材料からなる封止層により封止された構造を有する高周波モジュールの製造方法であって、
表面および／または内部に電極パターンが配設された複数の個基板がマトリックス状に連設された集合基板を準備する工程と、
前記集合基板の実装面上に所定の電子部品をフリップチップ実装する工程と、
前記集合基板を、主面が垂直になるような姿勢で収容する、上面が開口した基板収容空間が、収容される前記集合基板の厚み方向に対応する方向に複数並べて配設された治具の、前記基板収容空間のそれぞれに、前記集合基板を収容する工程と、
前記集合基板が収容された前記基板収容空間のそれぞれに、前記開口から未硬化の封止樹脂を充填して、前記集合基板を前記未硬化の封止樹脂に浸漬させる工程と、
前記集合基板が浸漬された状態で前記未硬化の封止樹脂を硬化させることにより、前記集合基板の実装面と前記電子部品を封止する封止層を形成する工程と、
前記封止層が形成された前記集合基板を所定の位置でカットして、個々の個基板に分割する工程と
を含むことを特徴としている。
また、本発明の高周波モジュールの製造方法は、前記治具として、前記基板収容空間の、前記集合基板の厚み方向に対応する方向の寸法を小さくすることができるように構成された治具を用い、前記集合基板が収容された前記基板収容空間のそれぞれに、前記未硬化の封止樹脂を充填した後に、前記基板収容空間の、前記集合基板の厚み方向に対応する方向の寸法を小さくした後、前記未硬化の封止樹脂を硬化させるようにしたことを特徴としている。
また、本発明の高周波モジュールの製造方法においては、前記基板収容空間に充填された前記未硬化の封止樹脂の脱泡処理を行った後で、前記未硬化の封止樹脂を硬化させることが好ましい。
本発明の電子部品モジュールの製造方法は、その実装面上に所定の電子部品がフリップチップ実装された集合基板を、主面が垂直になるような姿勢で収容することができるように構成され、上面が開口した基板収容空間が、収容される前記集合基板の厚み方向に対応する方向に複数並べて配設された治具の、上記基板収容空間に、集合基板を収容し、基板収容空間の開口から未硬化の封止樹脂を充填して、集合基板を未硬化の封止樹脂に浸漬し、封止樹脂を硬化させることにより、集合基板の実装面と電子部品を封止する封止層を形成した後、集合基板を所定の位置でカットして、個々の個基板に分割するようにしているので、集合基板と電子部品との間にボイドが形成されないように封止樹脂を充填して、信頼性の高い高周波モジュールを効率よく製造することができる。
なお、本発明において、「集合基板を、主面が垂直になるような姿勢で収容する」という場合、主面は文字どおり正確に垂直である必要はなく、実質的に垂直といえるような姿勢で収容することができればよい。
すなわち、本発明においては、複数の個基板を含む集合基板の段階で、実装面と電子部品の樹脂封止を行うようにしているので、生産性を向上させることが可能になる。また、集合基板を、主面が垂直になるように保持して基板収容空間に封止樹脂を充填するようにしているので、フリップチップ実装された電子部品と、集合基板の実装面との隙間から気泡が抜けやすく、集合基板と電子部品との間にボイドが形成されない、良好な樹脂封止を行うことが可能になる。
したがって、本発明によれば、個基板の実装面に電子部品がフリップチップ実装され、実装面が電子部品とともに封止層により封止された信頼性の高い高周波モジュールを効率よく製造することができる。
また、治具として、各基板収容空間の、集合基板の厚み方向に対応する方向の寸法を小さくすることができるように構成された治具を用い、集合基板が収容された基板収容空間に封止樹脂を充填した後に、基板収容空間のそれぞれの、集合基板の厚み方向に対応する方向の寸法を小さくした後、封止樹脂を硬化させるようにした場合、製品の低背化を図ることが可能になり、小型で信頼性の高い高周波モジュールを提供することが可能になる。
また、集合基板の厚み方向に対応する方向の寸法が小さくされた基板収容空間の内壁と集合基板の間にほとんど隙間がないような態様で、基板収容空間に集合基板が収容、保持された状態で封止樹脂の硬化が行われるため、集合基板に反りが生じることを防止して、背が低く、小型で信頼性が高く、しかも反りのない高周波モジュールを得ることが可能になる。
また、基板収容空間に封止樹脂を充填した後、脱泡処理を行った後で、封止樹脂を硬化させることにより、さらに確実に集合基板と電子部品との間にボイドのない信頼性の高い高周波モジュールを製造することができる。
本発明の実施例１にかかる高周波モジュールの製造方法により製造される高周波モジュールを示す図である。 本発明の実施例１において用いた集合基板の構成を示す図であり、(ａ)は平面図、(ｂ)は正面図である。 本発明の実施例１において、治具の基板収容空間に集合基板を収容した状態を示す図である。 本発明の実施例１において、治具の開口から基板収容空間のそれぞれに、未硬化の封止樹脂を充填して、集合基板を未硬化の封止樹脂に浸漬した状態を示す図である。 本発明の他の実施例（実施例２）において用いた治具を示す図であり、（ａ）は基板収容空間の、集合基板の厚み方向に対応する方向の寸法を大きくした状態を示す図、（ｂ）は基板収容空間の、集合基板の厚み方向に対応する方向の寸法を小さくした状態を示す図である。 図５の治具の基板収容空間に集合基板を収容した状態を示す図である。 集合基板を収容した治具の基板収容空間に、封止樹脂を充填した状態を示す図である。 封止樹脂を充填した後、治具の各基板収容空間を仕切る仕切り壁を集合基板の厚み方向に移動させて、基板収容空間の集合基板の厚み方向に対応する方向の寸法を小さくした状態を示す図である。 本発明の実施例２において製造される、低背化された高周波モジュールを示す図である。
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
図１は、本発明の実施例１にかかる方法により製造される高周波モジュールを示す図である。
この高周波モジュール１は、基板（個基板）２の実装面２ａに、例えばチップコンデンサ３ａ、半導体装置３ｂなどの電子部品３（３ａ，３ｂ）が実装され、半導体装置３ｂがフリップチップ実装されているとともに、実装面２ａと電子部品３（３ａ，３ｂ）が、エポキシ樹脂などの絶縁性樹脂からなる封止層４により封止された構造を有している。
以下に、この高周波モジュール１を製造する方法について説明する。
(１)まず、図２(ａ)に示すように、表面および／または内部に電極パターン（図示せず）が配設された複数の個基板２がマトリックス状に連設された集合基板１０を準備する。
(２)それから、図２(ｂ)に示すように、この集合基板１０の実装面１０ａ上に所定の電子部品３（３ａ，３ｂ）を実装し、半導体装置３ｂについてはフリップチップ実装する。
(３)次に、図３に示すように、電子部品３（３ａ，３ｂ）が実装され、そのうちの一部（電子部品３ｂ）がフリップチップ実装された集合基板１０を、その主面（実装面）１０ａが垂直になる姿勢で収容することが可能で、かつ、上面が開口１１ａとされた基板収容空間１１が、収容されるべき集合基板１０の厚み方向（図３に矢印Ａで示す方向）に対応する方向に複数並べて配設された治具２０を用意し、この治具２０の開口１１ａから基板収容空間１１のそれぞれに、集合基板１０を収容する。
なお、後述の封止樹脂（硬化させる前の封止層）４ａ（図４）を硬化させた後、治具２０の基板収容空間１１の開口１１ａから集合基板１０を確実に取り出すことができるようにするためには、治具２０として、少なくとも封止樹脂４ａと接する基板収容空間１１の内壁面１１ｂを、硬化後の封止樹脂（封止層）４（図１）との剥離性に優れた材料から形成するか、または、内壁面１１ｂに剥離性を付与するような処理を施した治具を用いることが望ましい。
ただし、基板収容空間１１の内周面１１ｂに、硬化後の封止樹脂（封止層）４との剥離性を持たせていない場合にも、集合基板１０と、治具２０の基板収容空間１１の内壁面１１ｂとの間に、硬化後の封止樹脂（封止層）４との剥離性を有するシート状部材（剥離シート）や板状部材（剥離板）などを配設することにより対応することが可能である。
なお、この実施例１では、治具２０として、基板収容空間１１の内壁面１１ｂに、硬化後の封止樹脂（封止層）４に対する剥離性を付与した構成のものを用いる場合を例にとって説明する。
(４)図４に示すように、治具２０の開口１１ａから、集合基板１０が収容された基板収容空間１１のそれぞれに、未硬化の封止樹脂４ａを充填して、集合基板１０を未硬化の封止樹脂４ａに浸漬させる。
(５)その後、未硬化の封止樹脂４ａの脱泡処理を行う。封止樹脂４ａの脱泡処理は、例えば、封止樹脂４ａを減圧雰囲気にさらす方法や、封止樹脂４ａに振動を加えながら、封止樹脂４ａを減圧雰囲気にさらす方法などが例示されるが、その具体的な方法に特別の制約はない。
なお、封止樹脂４ａを減圧雰囲気にさらすにあたっては、治具２０全体を減圧雰囲気に置いてもよく、また、基板収容空間１１の開口側から真空吸引するようにしてもよい。
また、封止樹脂４ａに振動を加える方法としては、治具２０を振動させるようにしてもよく、また、超音波振動などの方法により封止樹脂４ａを直接振動させるようにしてもよい。
(６)次いで、集合基板１０が浸漬された状態で未硬化の封止樹脂４ａを硬化させることにより、集合基板１０の実装面１０ａと電子部品３を封止する封止層４（図１参照）を形成する。
(７)そして、封止層４が形成された集合基板１０を、治具２０の基板収容空間１１から取り出し、所定の位置でカットして、個々の個基板に分割する。
これにより、図１に示すような、高周波モジュール１が得られる。
この実施例１では、複数の個基板２を含む集合基板１０の段階で、複数の集合基板１０を、治具２０の各基板収容空間１１に収容して樹脂封止を行うようにしているので、生産性を向上させることが可能になるとともに、集合基板１０を、主面１０ａが垂直になるように保持して基板収容空間１１に封止樹脂４ａを充填するようにしているので、集合基板１０がフリップチップ実装された電子部品３（３ｂ）を備えている場合にも、気泡が集合基板１０と電子部品３の間から抜けやすく、集合基板１０と電子部品３との間にボイドが形成されることを防止することができる。
したがって、この実施例１の方法によれば、基板（個基板）２の実装面２ａに少なくとも一部の電子部品３（３ｂ）がフリップチップ実装され、実装面２ａおよび電子部品３が封止層４により確実に封止された、信頼性の高い高周波モジュールを効率よく製造することができる。
なお、この実施例１では、治具２０として、基板収容空間１１の内壁面１１ｂが、硬化後の封止樹脂（封止層）４との剥離性を備えた構成のものを用いたが、上述のように、剥離シートや剥離板を用いることにより、治具２０として、基板収容空間１１の内壁面１１ｂが硬化後の封止樹脂との剥離性を備えていない構成のものを用いた場合にも、同様の効果を得ることができる。
図５は本発明の他の実施例（実施例２）において用いた治具を示す図であり、（ａ）は基板収容空間の、集合基板の厚み方向に対応する方向の寸法を大きくした状態を示す図、（ｂ）は基板収容空間の、集合基板の厚み方向に対応する方向の寸法を小さくした状態を示す図である。
この実施例２では、集合基板を収容するための基板収容空間を備えた治具として、図５（ａ），（ｂ）に示すように、基板収容空間１１の、集合基板１０の厚み方向（矢印Ａで示す方向）に対応する方向の寸法を変化させることができるように構成された治具２０Ａを用いた。なお、治具２０Ａは、集合基板１０の厚み方向に対応する方向の寸法を変化させるように構成されていることを除いて、上記実施例１で用いた治具２０と同じ構成を有している。
なお、この治具２０Ａでは、各基板収容空間１１を仕切る、仕切り壁２１を、集合基板１０の厚み方向（図５（ａ），（ｂ）に矢印Ａで示す方向）に移動させることにより、基板収容空間１１の、矢印Ａで示す方向の寸法を、大きくしたり小さくしたりすることができるように構成されている。
そして、この実施例２では、治具２０Ａを用いたこと以外は、上記実施例１の場合と同様にして、高周波モジュールを作製した。
以下、この実施例２における高周波モジュールの製造方法について、実施例１の高周波モジュールの製造方法と相違する点を中心に説明を行う。
(１)図６に示すように、治具２０Ａにおける基板収容空間１１の、集合基板１０の厚み方向に対応する方向（矢印Ａの方向）の寸法を大きくした状態で、電子部品３が実装された集合基板１０を、基板収容空間１１の開口１１ａから挿入して、基板収容空間１１のそれぞれに、その主面（実装面）１０ａが垂直になる姿勢で収容する。
(２)それから、図７に示すように、治具２０Ａの開口１１ａから基板収容空間１１のそれぞれに、未硬化の封止樹脂４ａを充填して、集合基板１０を未硬化の封止樹脂４ａに浸漬させる。
(３)その後、未硬化の封止樹脂４ａの脱泡処理を行う。
封止樹脂４ａの脱泡処理は、例えば、封止樹脂４ａを減圧雰囲気にさらす方法や、封止樹脂４ａに所定の振動を加えながら、封止樹脂４ａを減圧雰囲気にさらす方法などが例示されるが、その方法に特別の制約はないのは上述の通りである。
(４)それから、図８に示すように、各基板収容空間１１を仕切る、仕切り壁２１を、集合基板１０の厚み方向（図８に矢印Ａで示す方向）に移動させることにより、基板収容空間１１の、矢印Ａで示す方向の寸法を小さくする。
(５)次いで、集合基板１０が浸漬された状態で未硬化の封止樹脂４ａを硬化させることにより、集合基板１０の実装面１０ａと電子部品３を封止する封止層４を形成する。上述のように、基板収容空間１１の、矢印Ａで示す方向の寸法を小さくした状態で封止樹脂を硬化させることにより、封止層４を備えた集合基板１０の厚みを薄くすることが可能になる。
(６)そして、封止層４が形成された集合基板１０を取り出し、所定の位置でカットして、個々の個基板に分割する。
これにより、図９に示すような、実施例１の方法で得られる高周波モジュールに比べて背の低い（厚みが薄い）高周波モジュール１が得られる。
さらに、その他の点においても、上記実施例１の高周波モジュールの製造方法の場合と同様の効果を得ることができる。
なお、この実施例２では、仕切り壁２１を移動させることにより、基板収容空間１１の、集合基板の厚み方向に対応する方向の寸法を小さくする前の段階で脱泡処理を行っているが、脱泡処理は、基板収容空間１１の、集合基板の厚み方向に対応する方向の寸法を小さくした後で行ってもよい。
また、上記の実施例１および２では、集合基板を基板収容空間１１に収容した後、基板収容空間１１に封止樹脂４ａを充填（注入）するようにしているが、状況によっては、基板収容空間に封止樹脂を充填（注入）した後、基板収容空間内の封止樹脂に集合基板を浸漬するようにしてもよい。
また、セラミック多層基板の低背化が進むと、集合基板を基板収容空間に収容する前に、基板収容空間に封止樹脂を注入しておく方が、樹脂を注入しやすくて望ましいという場合もある。
なお、本発明においては、集合基板あるいは個基板の具体的な構成に特別の制約はなく、その実装面に実装される電子部品の種類、そのうちのフリップチップ実装される電子部品の種類や割合、搭載される電子部品の配設態様などに特別の制約はなく、発明の範囲内において、種々の応用、変形を加えることができる。
また、本発明は、フリップチップ実装された電子部品や個基板の実装面を覆う天板を備えた構成を有するセラミック多層基板を製造する場合にも適用することが可能である。
１ 高周波モジュール
２ 基板（個基板）
２ａ 個基板の実装面
３ 電子部品
４ 封止層
４ａ 未硬化の封止樹脂
１０ 集合基板
１０ａ 集合基板の実装面
１１ 基板収容空間
１１ａ 開口
１１ｂ 基板収容空間の内壁面
２０ 治具
２０Ａ 治具
２１ 仕切り壁
Ａ 集合基板の厚み方向を示す矢印

Claims (3)

  1. 個基板の実装面に所定の電子部品がフリップチップ実装され、前記実装面が前記電子部品とともに絶縁性樹脂材料からなる封止層により封止された構造を有する高周波モジュールの製造方法であって、
    表面および／または内部に電極パターンが配設された複数の個基板がマトリックス状に連設された集合基板を準備する工程と、
    前記集合基板の実装面上に所定の電子部品をフリップチップ実装する工程と、
    前記集合基板を、主面が垂直になるような姿勢で収容する、上面が開口した基板収容空間が、収容される前記集合基板の厚み方向に対応する方向に複数並べて配設された治具の、前記基板収容空間に、前記集合基板を収容する工程と、
    前記集合基板が収容された前記基板収容空間のそれぞれに、前記開口から未硬化の封止樹脂を充填して、前記集合基板を前記未硬化の封止樹脂に浸漬させる工程と、
    前記集合基板が浸漬された状態で前記未硬化の封止樹脂を硬化させることにより、前記集合基板の実装面と前記電子部品を封止する封止層を形成する工程と、
    前記封止層が形成された前記集合基板を所定の位置でカットして、個々の個基板に分割する工程と
    を含むことを特徴とする高周波モジュールの製造方法。
  2. 前記治具として、前記基板収容空間の、前記集合基板の厚み方向に対応する方向の寸法を小さくすることができるように構成された治具を用い、前記集合基板が収容された前記基板収容空間のそれぞれに、前記未硬化の封止樹脂を充填した後に、前記基板収容空間の、前記集合基板の厚み方向に対応する方向の寸法を小さくした後、前記未硬化の封止樹脂を硬化させるようにしたことを特徴とする請求項１記載の高周波モジュールの製造方法。
  3. 前記基板収容空間に充填された前記未硬化の封止樹脂の脱泡処理を行った後で、前記未硬化の封止樹脂を硬化させることを特徴とする請求項１または２記載の高周波モジュールの製造方法。
JP2011023035A 2011-02-04 2011-02-04 高周波モジュールの製造方法 Pending JP2012164769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011023035A JP2012164769A (ja) 2011-02-04 2011-02-04 高周波モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011023035A JP2012164769A (ja) 2011-02-04 2011-02-04 高周波モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2012164769A true JP2012164769A (ja) 2012-08-30

Family

ID=46843887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011023035A Pending JP2012164769A (ja) 2011-02-04 2011-02-04 高周波モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2012164769A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016189547A (ja) * 2015-03-30 2016-11-04 公益財団法人電磁応用研究所 撮像装置
CN112718413A (zh) * 2020-12-05 2021-04-30 深圳市裕展精密科技有限公司 复合件的密封方法及密封装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132756A (en) * 1977-04-23 1978-11-18 Nippon Electric Co Sheathing method of electronic parts
JPH08335596A (ja) * 1995-06-09 1996-12-17 Sony Corp 半導体パッケージの製造方法
JP2005306018A (ja) * 2004-04-23 2005-11-04 Vishay Infrared Components Inc 半導体素子封止用射出キャスト成形装置、および使用方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132756A (en) * 1977-04-23 1978-11-18 Nippon Electric Co Sheathing method of electronic parts
JPH08335596A (ja) * 1995-06-09 1996-12-17 Sony Corp 半導体パッケージの製造方法
JP2005306018A (ja) * 2004-04-23 2005-11-04 Vishay Infrared Components Inc 半導体素子封止用射出キャスト成形装置、および使用方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016189547A (ja) * 2015-03-30 2016-11-04 公益財団法人電磁応用研究所 撮像装置
CN112718413A (zh) * 2020-12-05 2021-04-30 深圳市裕展精密科技有限公司 复合件的密封方法及密封装置

Similar Documents

Publication Publication Date Title
TWI734422B (zh) 系統級封裝及系統級封裝的組裝方法
KR101640309B1 (ko) 관통 몰딩 비아를 갖는 패키지 온 패키지 구조체를 포함하는 반도체 디바이스 및 그 형성 방법
JP6017492B2 (ja) 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
JP6000902B2 (ja) 電子部品用の収容治具、その製造方法及び個片化装置
CN1758430A (zh) 半导体器件和半导体器件的制造方法
TW201724424A (zh) 用以致能多晶片覆晶封裝之基體、總成及技術
JP2004174801A (ja) 樹脂封止装置
JP2019519930A (ja) モジュール及び複数のモジュールを製造するための方法
KR20170099957A (ko) 수지 성형 장치 및 수지 성형 방법
JP2013106033A (ja) 半導体パッケージ及びその製造方法
KR20230151963A (ko) 패키지기판 및 그 제조 방법
TWI566355B (zh) 電子元件封裝結構及製作方法
DE102011007537A1 (de) In einem Kunststoffkörper eingebettetes Funktionselement und Verfahren zur elektrischen Kontaktierung eines in einem Kunststoffkörper eingebetteten Funktionselements
JP2019051645A (ja) 保持部材、保持部材の製造方法、保持機構及び製品の製造装置
JP2002368028A (ja) 半導体パッケージ及びその製造方法
US8182904B2 (en) Laminated ceramic package
JP2007258324A (ja) 発光装置の製造方法および発光装置
JP2012164769A (ja) 高周波モジュールの製造方法
US9603254B2 (en) Apparatus for filling a wafer via with solder
CN111434191A (zh) 集成半导体晶片的方法和装置
CN107845610B (zh) 基板结构及其制作方法
JP7438374B2 (ja) 集積半導体ウェーハ装置のための設置方法及び設置装置
US10461044B2 (en) Wafer level fan-out package and method of manufacturing the same
KR20120120789A (ko) 인쇄회로기판의 제조방법
TW201340196A (zh) 薄化半導體封裝之方法與裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150512