JP2012164313A

JP2012164313A - インターフェースコネクタのデバイス、システムおよび方法

Info

Publication number: JP2012164313A
Application number: JP2012023564A
Authority: JP
Inventors: Dean Cookham Mitchell; ミッチェル・ディーン・コーヘン
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 2011-02-08
Filing date: 2012-02-07
Publication date: 2012-08-30
Also published as: CN102683930A; US20120202362A1; DE102012100954A1; US8287290B2; DK201270054A; IN2012DE00268A; DK177849B1

Abstract

【課題】機械監視システムをグレードアップするために、インターフェースコネクタを用いて第１の回路基板および第２の回路基板を接続するための、デバイス、システムおよび方法を提供する。
【解決手段】インターフェースコネクタ１００を用いて第１の回路基板１０２および第２の回路基板１０４を接続するデバイス、方法およびシステムである。ある態様では、ケーシング内で互いに絶縁されている複数の導電性コネクタとを含む、インターフェースコネクタ１００が説明される。各コネクタは、第１の端部および第２の端部を有し、第１の端部は第１の回路基板１０２に接続し、第２の端部は第２の回路基板１０４に接続する。複数のコネクタは、インターフェースコネクタ１００の第１の列および第２の列を形成する。第１の列は偶数番号のコネクタを含み、第２の列は奇数番号のコネクタを含む。
【選択図】図１

Description

本出願は一般にインターフェースコネクタに関し、より詳細には、監視システムをグレードアップするために用いるインターフェースコネクタに関する。

既知の機械は、動作中に振動または別の異常な挙動を示すことがある。１つまたは複数のセンサを使用し、そのような挙動を測定および／または監視すること、また例えば、モータ駆動軸で発生する振動の量、モータ駆動軸の回転速度、および／または動作している機械もしくはモータの任意の他の適切な動作特性を決定することができる。センサは、しばしば、複数の監視装置を含む監視システムに結合される。少なくとも、一部の既知の監視システムでは、１つまたは複数のセンサから測定結果を表す信号を受信し、それに応答して、信号に対して少なくとも１つの処理ステップを実行し、その後、ユーザが使用できる形式でユーザに対して測定結果を表示する診断プラットフォームに、修正された信号を送信する。

場合によっては、機械は交換または改良され、技術は進歩するので、そのような監視システムをグレードアップすることが望ましい。古いシステムを「ばらばらにする（ｒｉｐａｎｄｔｅａｒ）」よりも、グレードアップ用部品によって既存の監視システムをグレードアップした方が、より効率的かつタイムリであることがある。場合によっては、監視システムが監視用に用いるモジュールは、プロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、抵抗、コンデンサ、インダクタ、メモリなどの電子部品を追加することで改良することができる。場合によっては、新たな電子部品を含む第２の回路基板を追加することによって、監視モジュールの元の回路基板を拡張することが必要な場合がある。

米国特許第７１８８１７１号明細書

したがって、その一部を上述した当技術分野における課題を克服する、デバイス、システムおよび方法が望まれている。具体的には、インターフェースコネクタを用いて第１の回路基板および第２の回路基板を接続するための、デバイス、システムおよび方法が望まれている。

インターフェースコネクタを用いて２つの回路基板を接続するための、デバイス、方法およびシステムの実施形態が、本明細書で説明される。

ある態様では、２つの回路基板を接続するためのインターフェースコネクタが説明される。ある実施形態のインターフェースコネクタは、ケーシングと、ケーシング内で互いに絶縁されている複数の導電性コネクタとを含む。それぞれのコネクタは、第１の端部および第２の端部を有する。第１の端部は第１の回路基板に接続し、第２の端部は第２の回路基板に接続する。インターフェースコネクタの複数のコネクタは、第１の列および第２の列を形成する。第１の列は偶数番号のコネクタを含み、前記第２の列は奇数番号のコネクタを含み、複数のコネクタは以下のように割り当てられる。コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０は、第１の回路基板と第２の回路基板との間の一般的な回路の接続のための電気的な経路を提供し、コネクタ４１、４２、６２〜６７、７２〜７５および８１は、第１の回路基板と第２の回路基板との間のホストプロセッサの接続のための電気的な経路を提供し、コネクタ５〜１２、１９〜４０、７６、８２、８３、８５、８７〜９１および９３は、第１の回路基板と第２の回路基板との間のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の接続のための電気的な経路を提供する。

別の態様では、２つの回路基板を接続する方法が説明される。ある実施形態の方法は、インターフェースコネクタを設けるステップを含む。その態様のインターフェースコネクタは、ケーシングと、ケーシング内で互いに絶縁されている複数の導電性コネクタとを含む。それぞれのコネクタは、第１の端部および第２の端部を有する。第１の端部は第１の回路基板に接続し、第２の端部は第２の回路基板に接続する。複数のコネクタは、第１の列および第２の列を形成し、第１の列は偶数番号のコネクタを含み、前記第２の列は奇数番号のコネクタを含む。インターフェースコネクタは、前記複数のコネクタが以下のように割り当てられるように構成される。コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０は、第１の回路基板と第２の回路基板との間の一般的な回路の接続のための電気的な経路を提供し、コネクタ４１、４２、６２〜６７、７２〜７５および８１は、第１の回路基板と第２の回路基板の間のホストプロセッサの接続のための電気的な経路を提供し、コネクタ５〜１２、１９〜４０、７６、８２、８３、８５、８７〜９１および９３は、第１の回路基板と第２の回路基板との間のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の接続のための電気的な経路を提供する。第１の回路基板および第２の回路基板は、その構成されたインターフェースコネクタを用いて接続される。

さらに別の態様では、システムが説明される。ある実施形態のシステムは、インターフェースコネクタ、第１の回路基板、および第２の回路基板を含む。インターフェースコネクタは、第１の回路基板を第２の回路基板に接続するために使用される。インターフェースコネクタは、ケーシングと、ケーシング内で互いに絶縁されている少なくとも１２０個の導電性コネクタとを含む。それぞれのコネクタは、第１の端部および第２の端部を有する。第１の端部は第１の回路基板に接続し、第２の端部は第２の回路基板に接続する。複数のコネクタは、第１の列および第２の列を形成し、第１の列は偶数番号のコネクタを含み、前記第２の列は奇数番号のコネクタを含む。複数のコネクタは、以下のように構成される。コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０は、第１の回路基板と第２の回路基板との間の一般的な回路の接続のための電気的な経路を提供し、コネクタ５９、６１、７９、１８、６０、８０、１１０、６９、７１、６８、７０、７７および７８は、第１の回路基板または第２の回路基板の上の電子部品のための電源の接続であり、コネクタ１〜４は第１の回路基板と第２の回路基板との間の複数のｋｅｙｐｈａｓｏｒ（登録商標）信号のための電気的な経路を提供し、コネクタ４１、４２、６２〜６７、７２〜７５および８１は、第１の回路基板と第２の回路基板との間のホストプロセッサの接続のための電気的な経路を提供し、コネクタ６３は第１の回路基板と第２の回路基板との間のクロック信号のための電気的な経路を提供し、コネクタ５〜１２、１９〜４０、７６、８２、８３、８５、８７〜９１および９３は、第１の回路基板と第２の回路基板との間のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の接続のための電気的な経路を提供する。

さらなる利点は、以下の説明で一部説明され、または実施することによって学習することができる。添付の特許請求の範囲で具体的に指摘される要素および組合せによって、利点を実現および達成することができるであろう。特許請求されているように、前述の全般的な説明、および以下の詳細な説明はともに、単に例示的かつ説明的なものであり、限定的なものではないことを理解されたい。

本明細書に組み込まれ、本明細書の一部を構成する添付の図面は、実施形態を説明とともに例示し、方法およびシステムの原理を説明する役割を果たす。

第１の回路基板を第２の回路基板に電気的に接続するためのインターフェースコネクタのある実施形態を示す図である。第１の回路基板を第２の回路基板に電気的に接続するためのインターフェースコネクタのある実施形態の平面図である。第１の回路基板を第２の回路基板に電気的に接続するためのインターフェースコネクタのある実施形態の立面図である。２列のコネクタを含むインターフェースコネクタのある実施形態を示す図である。１２０個のコネクタを含むインターフェースコネクタのある実施形態を示す図である。インターフェースコネクタのピン配列のある実施形態を示す図である。２つの回路基板を接続する方法のある実施形態を示す流れ図である。

本方法および本システムについて開示し説明する前に、本方法および本システムは、具体的な合成方法、具体的な構成要素、または特定の構成に限定されないことを理解されたい。本明細書で使用される用語は具体的な実施形態を説明するためだけのものであり、限定することを意図していないことも理解されたい。

本明細書および添付の特許請求の範囲で使用される場合、単数形の「ａ」、「ａｎ」および「ｔｈｅ」は、文脈から別段明らかではない限り複数形も指す。本明細書において、範囲は、「約」ある特定の値から、および／または「約」別の特定の値までのように表現されることがある。そのような範囲が表現される場合、別の実施形態は、そのある特定の値から、および／またはその別の特定の値までを含む。同様に、値が修飾語「約」を用いて概略的に表現される場合、その特定の値は別の実施形態を形成することが理解されるであろう。それぞれの範囲の終点は、別の終点に関連して、かつ別の終点とは独立に重要であることがさらに理解されるであろう。さらに、範囲の例が本明細書で提供される場合、別段述べられていない限り、与えられた範囲はその範囲内の全ての部分的な範囲も含むことを理解されたい。

「任意選択の」または「任意選択で」は、その次に記述される事象または状況が起きても起きなくてもよいことを意味し、その記述は前記の事象または状況が起きる例と起きない例とを含む。

本明細書の説明および特許請求の範囲の全体で、語「ｃｏｍｐｒｉｓｅ（備える、含む）」ならびに、「ｃｏｍｐｒｉｓｉｎｇ（備える、含む）」および「ｃｏｍｐｒｉｓｅｓ（備える、含む）」などその語の変形は、「含んでいるが限定はされない」ことを意味し、例えば、別の追加要素、構成要素、整数またはステップを除外することを意図していない。「例示的な」は「のある例」を意味し、好適な実施形態または理想的な実施形態を示すことを意図していない。「など」は限定的な意味では使用されず、例示のためのものである。

開示される方法およびシステムを実行するのに使用することができる、構成要素が開示される。これらおよび別の構成要素が本明細書で開示され、これらの構成要素の組合せ、サブセット、相互作用、グループなどが開示されるとき、様々な個々の組合せおよび集合的な組合せの各々への具体的な言及およびこれらの置換が明示的に開示されないことがあるが、全てのデバイス、方法およびシステムについて、各々が本明細書で具体的に考慮され説明される。これは、開示された方法におけるステップを含むが限定はされない、本出願の全ての態様に当てはまる。したがって、実行可能な様々な追加のステップが存在する場合、これらの追加のステップの各々が、あらゆる特定の実施形態または開示される方法の実施形態の組合せで実行されうることを理解されたい。

本方法およびシステムは、好適な実施形態の以下の詳細な説明およびそこに含まれる実施例、ならびに図面および図面の前述の説明および以下の説明を参照することで、より容易に理解することができる。

図１は、第１の回路基板１０２を第２の回路基板１０４に電気的に接続するためのインターフェースコネクタ１００のある実施形態を示す。インターフェースコネクタ１００は、第１の基板１０２上の電子部品１０６に関連する電子回路が、第２の基板上の電子部品１０８に関連する電子回路と接続するための、ブリッジを提供する。回路基板１０２、１０４は、当業者に知られているような回路基板であり、抵抗、コンデンサ、プロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）など電子部品１０６、１０８が導電性の経路を通じて取り付けられ相互接続される、非導電性の基部を一般に含む。一般にある態様では、インターフェースコネクタは、ケーシングと、ケーシング内で互いに絶縁されている複数の導電性コネクタを含む。ある態様では、インターフェースコネクタ１００の実施形態は、ニューヨーク州スケネクタディのＧｅｎｅｒａｌＥｌｅｃｔｒｉｃ社（ＧＥ）で製造されるような機械監視システムにおいて使用されうる。ある態様では、インターフェースコネクタの実施形態は、機械監視システムで使用される監視モジュールをグレードアップするために使用されうる。そのような機械監視システムおよびグレードアップ用監視モジュールは、２０１０年９月２０日に出願された米国特許出願第１２／８８５９９２号で説明されており、上記の出願は参照によって全体が本明細書に組み込まれ、本明細書の一部となる。ある態様では、第１の回路基板１０２は、Ｂｅｎｔｌｙ−Ｎｅｖａｄａ機械保護および監視システム用の補助基板である（ＢｅｎｔｌｙＮｅｖａｄａはＧｅｎｅｒａｌＥｌｅｃｔｒｉｃ社の商標である）。ある態様では、第２の回路基板１０４は、ＢｅｎｔｌｙＮｅｖａｄａモデル３３００機械保護および監視システムをＢｅｎｔｌｙＮｅｖａｄａモデル３５００機械保護および監視システムにグレードアップするために使用される移植可能なコアモジュール（ＰＣＭ）である。ある態様では、ＰＣＭは、多くのプラットフォームに容易に移植可能でありうる、コア監視および保護機能を実行するマイクロプロセッサベースのモジュールである。ある態様では、インターフェースコネクタ１００は、ＢｅｎｔｌｙＮｅｖａｄａ機械保護および監視システムのための、補助基板と移植可能なコアモジュールとの間の移植可能なコアモジュールのインターフェースコネクタとしての役割を果たす。しかし、別の使用法および応用が、本発明の実施形態の範囲内にあると考えられる。

図２は、第１の回路基板１０２を第２の回路基板１０４に電気的に接続するためのインターフェースコネクタ１００のある実施形態の平面図を示す。図２に示されるように、インターフェースコネクタ１００のこの実施形態は、ケーシング２０２と、ケーシング２０２内で互いに絶縁されている複数の導電性コネクタ２０４とを含み、各コネクタ２０４は第１の端部および第２の端部を有する。ある態様では、コネクタ２０４の第１の端部は第１の回路基板１０２に接続し、コネクタ２０４の第２の端部は第２の回路基板１０４に接続する。図２に説明されるように、複数のコネクタ２０４は、第１の列および第２の列を形成する。ある態様では、第１の列は偶数番号のコネクタ２０４を含み、第２の列は奇数番号のコネクタを含む。例えば、偶数番号のコネクタは、２、４、６、８、１０などであってよい。奇数番号のコネクタ２０４は、１、３、５、７、９、１１などであってよい。

図３は、第１の回路基板１０２を第２の回路基板１０４に電気的に接続するためのインターフェースコネクタ１００のある実施形態の立体図を示す。図３に示すように、コネクタ２０４はケーシング２０２を通って延び、それぞれが導電性の経路を形成して、第１の回路基板１０２上の回路を第２の回路基板１０４の回路と接続する。上述のように、各コネクタ２０４は、第１の端部３０２および第２の端部３０４を有する。コネクタ２０４の第１の端部３０２および第２の端部３０４は、回路基板１０２、１０４とインターフェースするために必要とされるので、オス型またはメス型であってよい。ある態様では、複数のコネクタ２０４の各々の第１の端部３０２は、第１の回路基板１０２に接続するためのメス型端部を含む。別の態様では、複数のコネクタ２０４の各々の第１の端部３０２は、第１の回路基板１０２に接続するためのオス型端部を含む。ある態様では、複数のコネクタ２０４の各々の第２の端部３０４は、第２の回路基板１０４に接続するためのメス型端部を含む。別の態様では、複数のコネクタ２０４の各々の第２の端部３０４は、第２の回路基板１０４に接続するためのオス型端部を含む。別の種類のコネクタ端部も、本発明の実施形態の範囲内であると考えられる。

図４は、２列のコネクタ４０２を含むインターフェースコネクタ４００のある実施形態を示す。コネクタ４０２は、インターフェースコネクタ４００の１つの列４０４の全てのコネクタ４０２が偶数番号となり、別の列４０６の全てのコネクタ４０２が全て奇数番号となるように、番号付けされる。

図５は、１２０個のコネクタ５０２を含むインターフェースコネクタ５００のある実施形態を示す。コネクタ５０２は、各列５０４、５０６内に６０個のコネクタ５０２を有する２つの列５０４、５０６に分けられる。コネクタ５０２は、インターフェースコネクタ５００の１つの列５０４内の全てのコネクタ５０２が偶数番号となり（２〜１２０の番号を付けられる）、別の列５０６内の全てのコネクタ５０２が全て奇数の番号となる（１〜１１９の番号を付けられる）ように、番号を付けられる。図６は、インターフェースコネクタのピン配置のある実施形態の図である。このピン配置の図は、機械保護および監視システムの補助基板を第２の回路基板に接続するためのものである。この実施形態では、第２の回路基板は、機械保護および監視システムをグレードアップするのに使用される、移植可能なコアモジュール（ＰＣＭ）である。特に、図６のピン配置の図は、ＢｅｎｔｌｙＮｅｖａｄａモデル３３００機械保護および監視システムの補助基板を、モデル３３００シリーズからモデル３５００シリーズの機械保護および監視システムにグレードアップできるＰＣＭに、接続するためのものである。図６に示されるように、少なくともコネクタ（本明細書では「ピン」とも呼ばれる）１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０は、第１の回路基板と第２の回路基板との間の一般的な回路接続のための電気的な経路を提供し、コネクタ４１、４２、６２〜６７、７２〜７５および８１は、第１の回路基板と第２の回路基板との間のホストプロセッサの接続のための電気的な経路を提供し、コネクタ５〜１２、１９〜４０、７６、８２、８３、８５、８７〜９１および９３は、第１の回路基板と第２の回路基板との間のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の接続のための電気的な経路を提供する。より具体的には、コネクタ５９、６１、７９、１８、６０、８０、１１０、６９、７１、６８、７０、７７および７８は、第１の回路基板または第２の回路基板の上の電子部品のための電源の接続である。ある態様では、第１の回路基板または第２の回路基板の上の電子部品は、ホストプロセッサおよびＦＰＧＡを含む。コネクタ１〜４は、第１の回路基板と第２の回路基板との間の複数のｋｅｙｐｈａｓｏｒ（ＧｅｎｅｒａｌＥｌｅｃｔｒｉｃ社の登録商標）信号のための電気的な経路を提供する。ｋｅｙｐｈａｓｏｒ（登録商標）信号は、機械監視および診断に使用される。この信号は、回転軸のある点から得られる、電子的パルス、またはトリガである。この信号は、回転子および機械に関係する別の測定値の、位相０の参照値としての役割を果たす。コネクタ６３は、第１の回路基板と第２の回路基板との間のクロック信号のための、電気的な経路を提供する。

以下の表１は、具体的に、ＢｅｎｔｌｙＮｅｖａｄａ補助基板を、一般的な回路接続、ホストプロセッサの接続、およびＦＰＧＡの接続を含むＢｅｎｔｌｙＮｅｖａｄａＰＣＭに接続するのに使用される、インターフェースコネクタの完全な接続情報を与える。

ここで、ＥＭＩＦＡ（拡張メモリインターフェース）は標準的なメモリおよび周辺インターフェースであり、ＥＭＩＦＢはＳＤＲＡＭに専用のインターフェースであり、ＳＣＩは非同期式のシリアルインターフェースであり、ＳＰＩは同期式の周辺シリアルインターフェースであり、ＧＰまたはＧＰＩＯはホストプロセッサの標準的な入出力ロジックインターフェースを表し、ＥＣＡＰは改良されたキャプチャポートを表し、汎用割り込みピンまたはパルス幅変調出力として使用されうる。ＴＲＩＰ＿ＭＵＬＴＡおよびＴＲＩＰ＿ＭＵＬＴＢ（それぞれピン４８および５６）は、保護システムのラックの中の各監視装置によって受信される、インジケータ信号である。保護システムは、システムラックの背面のトリップ乗算（ＴｒｉｐＭｕｌｔｉｐｌｙ）接点入力を閉じることによって構成されうる。トリップ乗算接点が閉じると、警告トリップレベルを所定の大きさに上げるように各監視装置に通知する。例えば、監視装置が３ミルの振動で警告するように構成されている場合、トリップ乗算は２倍するように構成され、したがってＴＲＩＰ＿ＭＵＬＴ入力が存在する場合（すなわち閉じている場合）、警告の設定は３ミルから６ミルに変化する。トリップ乗算は通常、機械に通常の振動よりも大きな振動が発生しうる、機械の始動時または機械の停止時に使用することができる。これにより、振動の大きいそうした期間において、誤警告が防止される。２対のチャネル警告ＡおよびＢが通常存在する。Ｍ＿Ｄ０からＭ＿Ｄ１５（ピン２４から３９）は、管理データバス信号である。保護監視システムの各監視装置は、入来トランスデューサ信号をデジタル化する。デジタル化されたトランスデューサ信号は編成され、パケットに保存されて、システム監視装置に送られる。システム監視装置は各監視装置からの全てのパケットを編成し、サーバまたはパーソナルコンピュータ上に存在するソフトウェアにパケットを送る。このデータは、監視される資源を管理するのに役立つ、表示およびグラフを提供するのに使用される。このデータは、警告が必要になる突然の障害に対する保護ではなく、資源の管理に使用されるため、このデータは管理データと呼ばれ、各個別の監視装置からシステム監視装置にデータを移すのに使用されるバスは管理バスと呼ばれる。Ｍ＿Ｄ０からＭ＿Ｄ１５は、管理データを移すのに使用される１６ビット幅のバスであり、Ｍ＿Ｄ０が管理バスのビット０であり、Ｍ＿Ｄ１５が管理バスの最終ビットすなわちビット１５である。Ｍ＿ＤＴＣ、Ｍ＿ＤＴＲおよびＭＳＹＮＣは、管理データバスに関連して用いられデータを適切に同期および移動する、ハンドシェイキングまたは制御線である。

図７は、２つの回路基板を接続する方法のある実施形態を示すフローチャートである。ステップ７０２において、インターフェースコネクタは以下のように構成される。コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０は、第１の回路基板と第２の回路基板との間の一般的な回路接続のための電気的な経路を提供するように割り当てられ、コネクタ４１、４２、６２〜６７、７２〜７５、および８１は、第１の回路基板と第２の回路基板との間のホストプロセッサの接続のための電気的な経路を提供するように割り当てられ、コネクタ５〜１２、１９〜４０、７６、８２、８３、８５、８７〜９１、および９３は、第１の回路基板と第２の回路基板との間のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の接続のための電気的な経路を提供するように割り当てられる。インターフェースコネクタは、ケーシングと、ケーシング内で互いに絶縁されている複数の導電性コネクタとを含み、各コネクタは第１の端部および第２の端部を有する。第１の端部は第１の回路基板に接続し、第２の端部は第２の回路基板に接続する。複数のコネクタは第１の列および第２の列を形成し、第１の列は偶数番号のコネクタを含み、前記第２の列は奇数番号のコネクタで形成される。ある態様では、複数の導電性コネクタは、少なくとも１２０個のコネクタを含む。ある態様では、コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０が、第１の回路基板と第２の回路基板との間の一般的な回路接続のための電気的な経路を提供するように、インターフェースコネクタを構成するステップは、コネクタ５９、６１、７９、１８、６０、８０、１１０、６９、７１、６８、７０、７７および７８を、第１の回路基板または第２の回路基板の上の電子部品のための電源の接続として構成するステップを含む。ある態様では、第１の回路基板または第２の回路基板の上の電子部品は、ホストプロセッサおよびＦＰＧＡを含む。ある態様では、コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０が、第１の回路基板と第２の回路基板との間の一般的な回路接続のための電気的な経路を提供するように、インターフェースコネクタを構成するステップは、第１の回路基板と第２の回路基板との間の複数のｋｅｙｐｈａｓｏｒ（登録商標）信号のための電気的な経路を提供するように、コネクタ１〜４を構成するステップを含む。ある態様では、コネクタ４１、４２、６２〜６７、７２〜７５、および８１が、第１の回路基板と第２の回路基板との間のホストプロセッサの接続のための電気的な経路を提供するように、インターフェースコネクタを構成するステップは、第１の回路基板と第２の回路基板との間でクロック信号のための電気的な経路を提供するようにコネクタ６３を構成することを含む。ステップ７０４において、構成されたインターフェースコネクタは、第１の回路基板および第２の回路基板を接続するのに使用される。

上述のように、かつ当業者には理解されるように、本発明の実施形態は、デバイス、システム、または方法として構成されうる。別段明示的に述べられない限り、本明細書で述べられたあらゆる方法は、そのステップがある特定の順序で実行されなければならないと解釈されることは決して意図されていない。したがって、方法の請求項が、方法のステップが従うべき順序を実際に記載しない場合、または、請求項または説明においてステップが特定の順序に限定されるべきであると別段具体的に述べられていない場合、あらゆる面において、ある順序が暗示されることは決して意図されていない。これは、ステップまたは動作の流れの構成に関する論理的な事項、文法的な構造または句読点から導かれる単純な意味、本明細書で説明される実施形態の数または種類を含む、解釈に関して可能性のあるあらゆる非明示的な原則に対して当てはまる。

本出願全体を通じて、様々な刊行物が参照されることがある。これらの刊行物の開示の全体が、デバイス、方法およびシステムに関係する最新技術をより完全に説明するために、本明細書で参照によって本出願に組み込まれる。

前述の説明および関連する図面に示される教示の利益を有し本発明のこれらの実施形態に関係する当業者には、本明細書で述べられた本発明の多くの修正および別の実施形態が想起されるであろう。したがって、本発明の実施形態は開示された特定の実施形態に限定されるべきではなく、修正および別の実施形態が添付の特許請求の範囲に含まれることが意図されることを、理解されたい。さらに、前述の説明および関連する図面は、要素および／または機能のある例示的な組合せに関する例示的な実施形態を説明するが、要素および／または機能の異なる組合せが、添付の特許請求の範囲から逸脱することなく、代替的な実施形態によって提供されうることを、理解されたい。この点において、例えば、上で明示的に説明された要素および／または機能の組合せとは異なる組合せも、添付の特許請求の範囲の一部で述べられることがある。特定の用語が本明細書で使用されたが、それらの用語は、限定するためではなく包括的かつ説明的な意味でのみ用いられる。

１００インターフェースコネクタ
１０２第１の回路基板
１０４第２の回路基板
１０６第１の回路基板１０２上の電子部品
１０８第２の回路基板上の電子部品１０８
２０２ケーシング
２０４複数の導電性コネクタ
３０２（導電性コネクタ２０４の）第１の端部
３０４（導電性コネクタ２０４の）第２の端部
４００インターフェースコネクタ
４０２コネクタ
４０４インターフェースコネクタの１つの列（偶数番号）
４０６インターフェースコネクタの別の列（奇数番号）
５００インターフェースコネクタ
５０２コネクタ
５０４インターフェースコネクタ５００の１つの列５０４内のコネクタ５０２は偶数番号である（２〜１２０の番号を付けられる）
５０６別の列５０６のコネクタ５０２は全て奇数番号である（１〜１１９の番号を付けられる）

Claims

２つの回路基板を接続するためのインターフェースコネクタであって、
ケーシング（２０２）と、
前記ケーシング（２０２）内で互いに絶縁され、各コネクタ（２０４）が第１の端部（３０２）および第２の端部（３０４）を有する導電性コネクタ（２０４）とを含み、前記第１の端部（３０２）が第１の回路基板（１０２）に接続し、前記第２の端部（３０４）が第２の回路基板（１０４）に接続し、前記複数のコネクタ（２０４）が第１の列（４０４）および第２の列（４０６）を形成し、前期第１の列（４０４）が偶数番号のコネクタ（２０４）を含み、前記第２の列（４０６）が奇数番号のコネクタ（２０４）を含み、前記複数のコネクタ（２０４）が、
コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間の一般的な回路の接続のための電気的な経路を提供し、
コネクタ４１、４２、６２〜６７、７２〜７５および８１が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のホストプロセッサの接続のための電気的な経路を提供し、
コネクタ５〜１２、１９〜４０、７６、８２、８３、８５、８７〜９１および９３が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の接続のための電気的な経路を提供する
ように割り当てられる、インターフェースコネクタ。
コネクタ５９、６１、７９、１８、６０、８０、１１０、６９、７１、６８、７０、７７および７８が、前記第１の回路基板（１０２）または前記第２の回路基板（１０４）の上の電子部品のための電源の接続であり、
コネクタ１〜４が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間の複数のｋｅｙｐｈａｓｏｒ（登録商標）信号のための電気的な経路を提供し、
コネクタ６３が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のクロック信号のための電気的な経路を提供し、
コネクタ４８および５６が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のトリップ乗算信号のための電気的な経路を提供し、
コネクタ２４〜３９が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間の管理データバス信号のための電気的な経路を提供する、請求項１記載のインターフェースコネクタ。
前記複数のコネクタ（２０４）の各々の前記第１の端部（３０２）が、前記第１の回路基板（１０２）に接続するためのメス型の端部を含み、前記複数のコネクタ（２０４）の各々の前記第２の端部（３０４）が、前記第２の回路基板（１０４）に接続するためのオス型の端部を含む、請求項１記載のインターフェースコネクタ。
前記複数のコネクタ（２０４）の各々の前記第１の端部（３０２）が、前記第１の回路基板（１０２）に接続するためのオス型の端部を含み、前記複数のコネクタ（２０４）の各々の前記第２の端部（３０４）が、前記第２の回路基板（１０４）に接続するためのメス型の端部を含む、請求項１記載のインターフェースコネクタ。
前記第１の回路基板（１０２）が、ＢｅｎｔｌｙＮｅｖａｄａ機械監視システムのための回路基板であり、前記インターフェースコネクタが、前記第２の回路基板（１０４）を、ＢｅｎｔｌｙＮｅｖａｄａ機械監視システムのための前記回路基板に電気的に接続するために使用される、請求項１記載のインターフェースコネクタ。
２つの回路基板を接続するための方法であって、
インターフェースコネクタ（１００）を設けるステップであって、前記インターフェースコネクタ（１００）が、ケーシング（２０２）と、前記ケーシング（２０２）内で互いに絶縁され、各コネクタ（２０４）が第１の端部（３０２）および第２の端部（３０４）を有する導電性コネクタ（２０４）とを含み、前記第１の端部（３０２）が第１の回路基板（１０２）に接続し、前記第２の端部（３０４）が第２の回路基板（１０４）に接続し、前記複数のコネクタ（２０４）が第１の列（４０４）および第２の列（４０６）を形成し、前期第１の列（４０４）が偶数番号のコネクタ（２０４）を含み、前記第２の列（４０６）が奇数番号のコネクタ（２０４）を含み、前記複数の導電性コネクタ（２０４）が、少なくとも１２０個のコネクタを含む、ステップと、
前記複数のコネクタ（２０４）が、
コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間の一般的な回路の接続のための電気的な経路を提供し、
コネクタ４１、４２、６２〜６７、７２〜７５および８１が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のホストプロセッサの接続のための電気的な経路を提供し、
コネクタ５〜１２、１９〜４０、７６、８２、８３、８５、８７〜９１および９３が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の接続のための電気的な経路を提供する
ように割り当てられるように、前記インターフェースコネクタ（１００）を構成するステップと、
前記構成されたインターフェースコネクタ（１００）を用いて、前記第１の回路基板（１０２）および前記第２の回路基板（１０４）を接続するステップと
を含む、方法。
コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間の一般的な回路の接続のための電気的な経路を提供するように、前記インターフェースコネクタ（１００）を構成するステップが、コネクタ５９、６１、７９、１８、６０、８０、１１０、６９、７１、６８、７０、７７および７８を、前記第１の回路基板（１０２）または前記第２の回路基板（１０４）の上の電子部品のための電源の接続として構成するステップと、前記第１の回路基板と前記第２の回路基板との間の複数のｋｅｙｐｈａｓｏｒ（登録商標）信号のための電気的な経路を提供するように、コネクタ１〜４を構成するステップと、前記第１の回路基板と前記第２の回路基板との間のトリップ乗算信号のための電気的な経路として、コネクタ４８および５６を構成するステップとを含み、
前記第１の回路基板（１０２）または前記第２の回路基板（１０４）の上の電子部品が、ホストプロセッサおよびＦＰＧＡを含み、
コネクタ４１、４２、６２〜６７、７２〜７５および８１が、前記第１の回路基板と前記第２の回路基板との間のホストプロセッサの接続のための電気的な経路を提供するように、前記インターフェースコネクタを構成するステップが、前記第１の回路基板と前記第２の回路基板との間のクロック信号のための電気的な経路を提供するようにコネクタ６３を構成するステップを含み、
コネクタ５〜１２、１９〜４０、７６、８２、８３、８５、８７〜９１および９３が、前記第１の回路基板と前記第２の回路基板との間のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の接続のための電気的な経路を提供するように、前記インターフェースコネクタを構成するステップが、前記第１の回路基板と前記第２の回路基板との間の管理データバス信号のための電気的な経路として、コネクタ２４〜３９を構成するステップを含む、請求項６記載の方法。
前記構成されたインターフェースコネクタ（１００）を用いて前記第１の回路基板（１０２）および前記第２の回路基板（１０４）を接続するステップが、前記第２の回路基板（１０４）を、ＢｅｎｔｌｙＮｅｖａｄａ機械監視システムのための回路基板に電気的に接続するステップを含む、請求項６記載の方法。
インターフェースコネクタ（１００）と、
第１の回路基板（１０２）と、
第２の回路基板（１０４）と
を含むシステムであって、前記インターフェースコネクタ（１００）が、前記第１の回路基板（１０２）を前記第２の回路基板（１０４）に接続するのに使用され、前記インターフェースコネクタ（１００）が、
ケーシング（２０２）と、
前記ケーシング（２０２）内で互いに絶縁され、各コネクタ（２０４）が第１の端部（３０２）および第２の端部（３０４）を有する少なくとも１２０個の導電性コネクタ（２０４）とを含み、前記第１の端部（３０２）が前記第１の回路基板（１０２）に接続し、前記第２の端部（３０４）が前記第２の回路基板（１０４）に接続し、前記複数のコネクタ（２０４）が第１の列（４０４）および第２の列（４０６）を形成し、前期第１の列（４０４）が偶数番号のコネクタ（２０４）を含み、前記第２の列（４０６）が奇数番号のコネクタ（２０４）を含み、前記複数のコネクタ（２０４）が、
コネクタ１〜４、１３〜１８、４３〜６１、６８〜７１、７７、７８、７９、８０、８４、８６、９２および９４〜１２０が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間の一般的な回路の接続のための電気的な経路を提供し、コネクタ５９、６１、７９、１８、６０、８０、１１０、６９、７１、６８、７０、７７および７８が、前記第１の回路基板（１０２）または前記第２の回路基板（１０４）の上の電子部品のための電源の接続であり、コネクタ１〜４が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間の複数のｋｅｙｐｈａｓｏｒ（登録商標）信号のための電気的な経路を提供し、コネクタ４８および５６が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のトリップ乗算信号のための電気的な経路を提供し、
コネクタ４１、４２、６２〜６７、７２〜７５および８１が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のホストプロセッサの接続のための電気的な経路を提供し、コネクタ６３が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のクロック信号のための電気的な経路を提供し、
コネクタ５〜１２、１９〜４０、７６、８２、８３、８５、８７〜９１および９３が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の接続のための電気的な経路を提供し、コネクタ２４〜３９が、前記第１の回路基板（１０２）と前記第２の回路基板（１０４）との間の管理データバス信号のための電気的な経路を提供する
ように構成される、システム。
前記第１の回路基板（１０２）が、ＢｅｎｔｌｙＮｅｖａｄａ機械監視システムのための回路基板であり、前記インターフェースコネクタ（１００）が、前記第２の回路基板（１０４）を、ＢｅｎｔｌｙＮｅｖａｄａ機械監視システムのための前記回路基板に電気的に接続するために使用される、請求項９記載のシステム。