JP2012156467A - Wiring substrate, wiring substrate with solder bump, and semiconductor device - Google Patents

Wiring substrate, wiring substrate with solder bump, and semiconductor device Download PDF

Info

Publication number
JP2012156467A
JP2012156467A JP2011016746A JP2011016746A JP2012156467A JP 2012156467 A JP2012156467 A JP 2012156467A JP 2011016746 A JP2011016746 A JP 2011016746A JP 2011016746 A JP2011016746 A JP 2011016746A JP 2012156467 A JP2012156467 A JP 2012156467A
Authority
JP
Japan
Prior art keywords
connection pad
conductor
wiring board
solder
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011016746A
Other languages
Japanese (ja)
Inventor
Hiroshi Matsumoto
大志 松本
Kyohei Yamashita
恭平 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011016746A priority Critical patent/JP2012156467A/en
Publication of JP2012156467A publication Critical patent/JP2012156467A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring substrate in which an electrode of a semiconductor element is bonded to a connection pad arranged on an insulation substrate via a solder bump, and an air gap between the connection pad and the electrode caused by electromigration is suppressed.SOLUTION: A wiring substrate has: an insulation substrate 1 having a mounting part 1a for an electronic component element; a through conductor 3 formed from the mounting part 1a to the inside of the insulation substrate 1; and a connection pad 2 made of copper or an alloy whose main component is copper, and adhered from an upper face of the insulation substrate 1 to an end part of the through conductor 3, and to which an electrode 5 of a semiconductor element 4 is bonded via solder 6. In a region adhered to the end part of the through conductor 3 in a plan view, a metal layer 8 made of nickel or an alloy whose main component is nickel is adhered to an upper face of the connection pad 2. Due to the metal layer 8, migration of the connection pad 2 is suppressed, and due to a copper component of the connection pad 2 bonded to the solder 6, the migration of the connection pad 2 can be suppressed.

Description

本発明は、半導体素子等の電子部品素子がはんだを介して接合される接続パッドを備える配線基板、配線基板の接続パッドにはんだバンプが接合されてなるはんだバンプ付き配線基板および配線基板に半導体素子がはんだを介して接合されてなる半導体装置に関するものである。   The present invention relates to a wiring board having a connection pad to which an electronic component element such as a semiconductor element is bonded via solder, a wiring board with solder bumps in which a solder bump is bonded to the connection pad of the wiring board, and a semiconductor element in the wiring board Relates to a semiconductor device formed by bonding via solder.

電子部品素子、例えば半導体集積回路素子(IC)等の半導体素子は、通常、半導体素子搭載用のセラミック配線基板等の配線基板に搭載されて半導体装置となり、コンピュータや通信機器,センサ機器等の電子機器を構成する外部の電気回路(マザーボード等)に実装されて使用されている。   An electronic component element, for example, a semiconductor element such as a semiconductor integrated circuit element (IC) is usually mounted on a wiring board such as a ceramic wiring board for mounting a semiconductor element to become a semiconductor device, and is an electronic device such as a computer, a communication device, or a sensor device. It is used by being mounted on an external electric circuit (motherboard or the like) constituting the device.

半導体素子は、一般に、シリコン等の半導体基板の一主面に電子回路が形成され、この電子回路と電気的に接続された円形状等の電極が一主面に配置された構造である。電子回路は、その一端が電極の外周の一部に直接に接続することによって、電極と電気的に接続されている。   In general, a semiconductor element has a structure in which an electronic circuit is formed on one main surface of a semiconductor substrate such as silicon and a circular electrode or the like electrically connected to the electronic circuit is arranged on one main surface. The electronic circuit is electrically connected to the electrode by directly connecting one end thereof to a part of the outer periphery of the electrode.

配線基板は、例えばセラミック基板等の絶縁基板の上面に、半導体素子等の電子部品素子の電極の配置に対応して接続パッドが形成された構造である。半導体素子の電極と配線基板の接続パッドとを互いに対向させて、両者の間に介在させたはんだを介して両者を互いに接合させれば、半導体装置が形成される。はんだは、例えばスズ−銀やスズ−銀−ビスマス等のはんだ材料からなり、例えば配線基板の接続パッドに凸状に、はんだバンプとして被着されて、接続パッドと電極との上記接合に用いられる。   The wiring board has a structure in which connection pads are formed on the upper surface of an insulating substrate such as a ceramic substrate corresponding to the arrangement of electrodes of electronic component elements such as semiconductor elements. When the electrodes of the semiconductor element and the connection pads of the wiring board are opposed to each other and bonded together via solder interposed therebetween, a semiconductor device is formed. The solder is made of, for example, a solder material such as tin-silver or tin-silver-bismuth, and is attached to the connection pad of the wiring board, for example, in a convex shape as a solder bump, and used for the above-described joining between the connection pad and the electrode. .

接続パッドは、搭載部から絶縁基板の内部にかけて形成された貫通導体を介して絶縁基板の内部や下面に形成された配線導体と電気的に接続されている。すなわち、接続パッドは、絶縁基板の上面から貫通導体の端部にかけて被着されている。配線導体のうち絶縁基板の下面等に露出した部分を外部電気回路にはんだ等の導電性接続材を介して接合することにより、半導体素子と外部電気回路とが配線基板を介して電気的に接続される。   The connection pad is electrically connected to a wiring conductor formed inside or on the bottom surface of the insulating substrate via a through conductor formed from the mounting portion to the inside of the insulating substrate. That is, the connection pad is attached from the upper surface of the insulating substrate to the end portion of the through conductor. The part of the wiring conductor exposed on the lower surface of the insulating substrate is joined to the external electric circuit via a conductive connecting material such as solder, so that the semiconductor element and the external electric circuit are electrically connected via the wiring substrate. Is done.

半導体装置は、上記電子機器の基板に実装され、外部の電気回路から貫通導体、接続パッドおよびはんだバンプを通って半導体素子の電極に各種の信号としての電流が通電される。   The semiconductor device is mounted on the substrate of the electronic device, and currents as various signals are passed from the external electric circuit to the electrodes of the semiconductor element through the through conductors, the connection pads, and the solder bumps.

特開2010−103501JP 2010-103501

Yi-Shao Laiほか,Electromigration of 96.5Sn-3Ag-0.5Cu Flip-chip Solder Bumps Bonded on Substrate Pads of Au/Ni/Cu or Cu Metallization, IEEE Electronic Components and Technology Conference, 2006Yi-Shao Lai et al., Electromigration of 96.5Sn-3Ag-0.5Cu Flip-chip Solder Bumps Bonded on Substrate Pads of Au / Ni / Cu or Cu Metallization, IEEE Electronic Components and Technology Conference, 2006 Lou Nichollsほか, Comparative Electromigration Performance of Pb Free Flip Chip Joints with Varying Board Surface Condition, IEEE Electronic Components and Technology Conference, 2009Lou Nicholls et al., Comparative Electromigration Performance of Pb Free Flip Chip Joints with Varying Board Surface Condition, IEEE Electronic Components and Technology Conference, 2009

しかしながら、上記従来技術の配線基板においては、接続パッドにはんだ(はんだバンプ)を介して半導体素子の電極を接合して通電したときに、接続パッドのはんだとの接合部分にボイド(空隙)が発生する可能性があるという問題点があった。   However, in the above-described prior art wiring board, when the electrode of the semiconductor element is joined to the connection pad via the solder (solder bump) and energized, a void (gap) is generated at the joint of the connection pad with the solder. There was a problem that there was a possibility of.

これは、貫通導体から接続パッドを通ってはんだバンプに流れる電流が、接続パッドのうち平面視で貫通導体が接続された領域に集中しやすいことによる。接続パッドのうち平面視で貫通導体が接続された領域において電流密度が高くなりやすいため、この領域において接続パッドの主成分である銅がエレクトロマイグレーションを生じ、部分的にはんだバンプ内に拡散して空隙を生じる可能性がある。このようなエレクトロマイグレーションによる空隙が生じると、接続パッドとはんだバンプとの間で局部的な電気抵抗の増加や断線等の不具合を生じる。   This is because the current flowing from the through conductor to the solder bump through the connection pad tends to concentrate on the area of the connection pad where the through conductor is connected in plan view. Since the current density tends to be high in the area of the connection pad where the through conductor is connected in plan view, copper, which is the main component of the connection pad, causes electromigration in this area and partially diffuses into the solder bump. There is a possibility of creating voids. When such a gap due to electromigration occurs, problems such as a local increase in electrical resistance or disconnection occur between the connection pad and the solder bump.

特に、近年、半導体素子の高速化に伴い、外部電気回路から貫通導体を通って接続パッドおよびはんだバンプに流れる電流がさらに大きくなる傾向にあるため、上記電流密度の増加が顕著であり、エレクトロマイグレーションによる空隙がさらに発生しやすくなってきている。   In particular, with the recent increase in the speed of semiconductor elements, the current flowing from the external electric circuit through the through conductor to the connection pad and the solder bump tends to increase further. Due to this, voids are more likely to be generated.

本発明は、上記従来技術の問題点に鑑み完成されたものであり、絶縁基板の搭載部に接続パッドが配置され、半導体素子の電極がはんだバンプを介して接続パッドに接合される配線基板において、接続パッドおよび電極のエレクトロマイグレーションによる空隙を抑制することが可能な配線基板を提供することにある。また、本発明の目的は、そのような接続パッドおよび電極のはんだバンプとの接合面における空隙を効果的に抑制することが可能なはんだバンプ付き配線基板および半導体装置を提供することにある。   The present invention has been completed in view of the above-described problems of the prior art. In a wiring board in which a connection pad is disposed on a mounting portion of an insulating substrate and an electrode of a semiconductor element is bonded to the connection pad via a solder bump. Another object of the present invention is to provide a wiring board capable of suppressing gaps due to electromigration of connection pads and electrodes. Another object of the present invention is to provide a wiring board with a solder bump and a semiconductor device capable of effectively suppressing the gap in the joint surface between the connection pad and the electrode with the solder bump.

本発明の配線基板は、上面に電子部品素子の搭載部を有する絶縁基板と、前記搭載部から前記絶縁基板の内部にかけて形成された貫通導体と、銅または銅を主成分とする合金からなり、前記絶縁基板の主面から前記貫通導体の端部にかけて被着された、前記半導体素子の主面の電極がはんだを介して接合される接続パッドとを備える配線基板であって、平面視で前記貫通導体の端部に被着された領域において、前記接続パッドの上面にニッケルまたはニッケルを主成分とする合金からなる金属層が被着されていることを特徴とする。   The wiring board of the present invention comprises an insulating substrate having an electronic component element mounting portion on the upper surface, a through conductor formed from the mounting portion to the inside of the insulating substrate, and copper or an alloy containing copper as a main component, A wiring board comprising a connection pad, which is deposited from the main surface of the insulating substrate to the end portion of the through conductor and to which the electrode of the main surface of the semiconductor element is bonded via solder, and in a plan view In the region attached to the end of the through conductor, a metal layer made of nickel or an alloy containing nickel as a main component is attached to the upper surface of the connection pad.

また、本発明の配線基板は、上記構成において、前記貫通導体がガラス成分を含有しており、前記接続パッドは、前記貫通導体と接続している部分において他の部分よりも多くのガラス成分を含有していることを特徴とする。   Further, the wiring board according to the present invention has the above-described configuration in which the through conductor contains a glass component, and the connection pad has a glass component more in the portion connected to the through conductor than in other portions. It is characterized by containing.

また、本発明の配線基板は、上記構成において、前記接続パッドは、前記はんだが接合されている上面側においてガラス成分を含有していないことを特徴とする。   Moreover, the wiring board of the present invention is characterized in that, in the above configuration, the connection pad does not contain a glass component on the upper surface side to which the solder is bonded.

本発明のはんだバンプ付き配線基板は、上記いずれかの構成の配線基板と、前記接続パッドに接合されたはんだバンプとを備えることを特徴とする。   A wiring board with solder bumps according to the present invention includes the wiring board having any one of the above-described structures and solder bumps bonded to the connection pads.

本発明の半導体装置は、上記いずれかの構成の配線基板と、前記搭載部に搭載され、主面に形成された電極が前記接続パッドにはんだを介して接合された半導体素子とを備えることを特徴とする。   A semiconductor device according to the present invention includes a wiring board having any one of the above-described configurations, and a semiconductor element mounted on the mounting portion and having an electrode formed on a main surface thereof bonded to the connection pad via solder. Features.

本発明の配線基板によれば、上記構成を備え、平面視で貫通導体の端部に被着された領域において、接続パッドの上面にニッケルまたはニッケルを主成分とする合金からなる金
属層が被着されていることから、金属層によって、接続パッドの主成分である銅のエレクトロマイグレーションを抑制することができ、接続パッドにおける空隙の発生を抑制することができる。
According to the wiring board of the present invention, the metal layer made of nickel or an alloy containing nickel as a main component is covered on the upper surface of the connection pad in the region having the above-described configuration and attached to the end of the through conductor in a plan view. Thus, the metal layer can suppress the electromigration of copper, which is the main component of the connection pad, and suppress the generation of voids in the connection pad.

すなわち、上記構成においては、貫通導体から接続パッドを通ってはんだ(はんだバンプ)に流れる電流の電流密度が他の部分よりも高い部分である、平面視で貫通導体の端部に被着された領域において、はんだに直接に接しているのがニッケルまたはニッケルを主成分とする合金からなる金属層である。また、銅に比べてニッケルがエレクトロマイグレーションしにくい金属である。また、金属層によって、接続パッドからはんだバンプに流れる電流に対する抵抗を金属層が被着されていない部分に比べて高くして、接続パッドのうち平面視で貫通導体が接続された領域における上記電流の電流密度をある程度抑制することもできる。そのため、上記のようにエレクトロマイグレーションによる接続パッドにおける空隙の発生を抑制することができる。   That is, in the above configuration, the current density of the current flowing from the through conductor to the solder (solder bump) through the connection pad is higher than the other parts, and is attached to the end of the through conductor in plan view. In the region, the metal layer made of nickel or an alloy containing nickel as a main component is in direct contact with the solder. In addition, nickel is a metal that is less susceptible to electromigration than copper. In addition, the resistance to the current flowing from the connection pad to the solder bump is increased by the metal layer as compared with the portion where the metal layer is not deposited, and the current in the region where the through conductor is connected in the plan view of the connection pad. The current density can be suppressed to some extent. Therefore, it is possible to suppress the generation of voids in the connection pad due to electromigration as described above.

また、本発明の配線基板は、上記構成において、貫通導体がガラス成分を含有しており、接続パッドは、貫通導体と接続している部分において他の部分よりも多くのガラス成分を含有している場合には、貫通導体および接続パッドと絶縁基板との間、および貫通導体と接続パッドとの間の接合の強度を、互いのガラス成分同士の結合によって、より高くすることができる。したがって、この場合には、上記空隙の抑制が可能であるとともに、貫通導体および接続パッドと絶縁基板との間、貫通導体と接続パッドとの間のそれぞれの接合(電気的および機械的な接続)の信頼性等がより高い配線基板を提供することができる。   In the wiring board of the present invention, in the above configuration, the through conductor contains a glass component, and the connection pad contains more glass components in the portion connected to the through conductor than in other portions. In this case, the bonding strength between the through conductor and the connection pad and the insulating substrate and between the through conductor and the connection pad can be further increased by the bonding between the glass components. Therefore, in this case, the above-mentioned air gap can be suppressed, and the junction (electrical and mechanical connection) between the through conductor and the connection pad and the insulating substrate, and between the through conductor and the connection pad. A wiring board with higher reliability can be provided.

また、本発明の配線基板は、上記構成において、接続パッドが、はんだが接合されている上面側においてガラス成分を含有していない場合には、上記のように接続パッドおよび電極における空隙の発生の抑制、および貫通導体と接続パッドとの間等の接合強度の向上等が可能であり、接続パッドとはんだとの接合(電気的および機械的な接続)の信頼性を高くする上でも有利な配線基板を提供することができる。また、接続パッドとはんだとの間の接触抵抗を低く抑える上でも有利である。   In the wiring board of the present invention, in the above configuration, when the connection pad does not contain a glass component on the upper surface side to which the solder is bonded, voids in the connection pad and the electrode are generated as described above. It is possible to suppress and improve the bonding strength between the through conductor and the connection pad, etc., and it is also advantageous for increasing the reliability of the connection (electrical and mechanical connection) between the connection pad and the solder. A substrate can be provided. Moreover, it is advantageous also in suppressing the contact resistance between the connection pad and the solder.

本発明のはんだバンプ付き配線基板によれば、上記いずれかの構成の配線基板と、接続パッドに接合されたはんだバンプとを備えることから、はんだバンプに半導体素子の電極を接合して通電するときに、金属層によって接続パッドのはんだバンプとの接合面におけるエレクトロマイグレーションを抑制し、接続パッドにおける空隙の発生を効果的に抑制することができる。そのため、信頼性の高い半導体装置を製作することが可能なはんだバンプ付き配線基板を提供することができる。   According to the wiring board with solder bumps of the present invention, since the wiring board having any one of the above structures and the solder bumps bonded to the connection pads are provided, when the semiconductor bump electrodes are joined and energized In addition, the metal layer can suppress electromigration at the joint surface of the connection pad with the solder bump, and can effectively suppress the generation of voids in the connection pad. Therefore, it is possible to provide a wiring board with solder bumps capable of manufacturing a highly reliable semiconductor device.

また、本発明の半導体装置によれば、上記いずれかの構成の配線基板と、搭載部に搭載され、主面に形成された電極が接続パッドにはんだを介して接合された半導体素子とを備えることから、上記配線基板の場合と同様に、接続パッドのはんだとの接合面におけるエレクトロマイグレーションを抑制することができ、接続パッドに空隙が発生することを効果的に抑制することが可能な、信頼性の高い半導体装置を提供することができる。   In addition, according to the semiconductor device of the present invention, the wiring board having any one of the above configurations and a semiconductor element mounted on the mounting portion and having electrodes formed on the main surface joined to the connection pads via solder are provided. Therefore, as in the case of the wiring board, it is possible to suppress the electromigration at the joint surface of the connection pad with the solder, and to effectively prevent the generation of a gap in the connection pad. A highly reliable semiconductor device can be provided.

本発明の配線基板の実施の形態の一例における要部を示す断面図である。It is sectional drawing which shows the principal part in an example of embodiment of the wiring board of this invention. (a)は、図1に要部を示す配線基板の全体の一例を示す平面図であり、(b)は(a)のA−A線における断面図である。(A) is a top view which shows an example of the whole wiring board which shows the principal part in FIG. 1, (b) is sectional drawing in the AA of (a). (a)は本発明の配線基板の実施の形態の他の例における要部を示す断面図であり、(b)は(a)の平面図である。(A) is sectional drawing which shows the principal part in the other example of embodiment of the wiring board of this invention, (b) is a top view of (a). 本発明のはんだバンプ付き配線基板の実施の形態の一例を示す断面図である。It is sectional drawing which shows an example of embodiment of the wiring board with a solder bump of this invention. 本発明の半導体装置の実施の形態の一例を示す断面図である。It is sectional drawing which shows an example of embodiment of the semiconductor device of this invention.

本発明の配線基板、その配線基板を用いてなるはんだバンプ付き配線基板および半導体装置を添付の図面を参照して説明する。なお、以下の説明では、電子部品素子として半導体素子を用いた例を挙げて説明する。電子部品素子は、半導体素子に限らず、半導体素子が中継基板等に搭載されてなる素子や圧電素子等の他の電子部品素子であっても構わない。   A wiring board of the present invention, a wiring board with solder bumps using the wiring board, and a semiconductor device will be described with reference to the accompanying drawings. In the following description, an example in which a semiconductor element is used as the electronic component element will be described. The electronic component element is not limited to a semiconductor element, but may be another electronic component element such as an element in which the semiconductor element is mounted on a relay substrate or the like, or a piezoelectric element.

図1は本発明の配線基板の実施の形態の一例における要部を示す断面図である。また、図2(a)は、図1に示す配線基板の全体の一例を示す平面図であり、図2(b)は、図2(a)のA−A線における断面図である。図1および図2において、1は絶縁基板,2は接続パッド,3は貫通導体,4は半導体素子,5は半導体素子4の電極である。絶縁基板1と、絶縁基板1の上面の搭載部1aに配置された接続パッド2と、端部に接続パッド2が被着された貫通導体3とによって、半導体素子4を搭載するための配線基板が基本的に構成されている。   FIG. 1 is a cross-sectional view showing a main part in an example of an embodiment of a wiring board of the present invention. 2A is a plan view showing an example of the entire wiring board shown in FIG. 1, and FIG. 2B is a cross-sectional view taken along the line AA in FIG. 1 and 2, 1 is an insulating substrate, 2 is a connection pad, 3 is a through conductor, 4 is a semiconductor element, and 5 is an electrode of the semiconductor element 4. A wiring board for mounting the semiconductor element 4 by the insulating substrate 1, the connection pad 2 disposed on the mounting portion 1a on the upper surface of the insulating substrate 1, and the through conductor 3 having the connection pad 2 attached to the end. Is basically configured.

なお、図1においては、配線基板に半導体素子4を搭載し、半導体素子4の電極5を接続パッド2に、はんだ(はんだバンプ)6を介して接合した(電気的および機械的に接続した)状態を示し、図2においては配線基板のみを示している。配線基板の接続パッド2に半導体素子4の電極5が、はんだ付け(リフロー)等の方法ではんだバンプ6を介して接合されて半導体装置が形成されている。   In FIG. 1, the semiconductor element 4 is mounted on the wiring board, and the electrode 5 of the semiconductor element 4 is joined to the connection pad 2 via the solder (solder bump) 6 (electrically and mechanically connected). FIG. 2 shows only the wiring board. The electrode 5 of the semiconductor element 4 is bonded to the connection pad 2 of the wiring board via the solder bumps 6 by a method such as soldering (reflow) to form a semiconductor device.

配線基板は、半導体素子4を搭載して半導体装置を作製するための、いわゆるICパッケージ等である。配線基板は、例えば、ガラスセラミック焼結体や酸化アルミニウム質焼結体,ムライト質焼結体,窒化アルミニウム質焼結体等のセラミック材料や、エポキシ樹脂,ポリイミド樹脂等の樹脂材料、セラミック材料やガラス材料等と樹脂材料との複合材料等の絶縁材料によって形成された絶縁基板1の上面に半導体素子4の搭載部1aを有し、この搭載部1aに接続パッド2が配置されて形成されている。   The wiring board is a so-called IC package or the like for mounting a semiconductor element 4 to manufacture a semiconductor device. The wiring board is made of, for example, a ceramic material such as a glass ceramic sintered body, an aluminum oxide sintered body, a mullite sintered body, an aluminum nitride sintered body, a resin material such as an epoxy resin or a polyimide resin, a ceramic material, A mounting portion 1a of a semiconductor element 4 is provided on the upper surface of an insulating substrate 1 formed of an insulating material such as a composite material of a glass material and a resin material, and a connection pad 2 is disposed on the mounting portion 1a. Yes.

絶縁基板1は、例えば、ガラスセラミック焼結体からなる場合であれば、次のようにして製作することができる。即ち、ホウケイ酸系ガラス等のガラス成分と酸化アルミニウム等のセラミック成分とを主成分し、焼結助剤等を添加して作製した原料粉末に適当な有機バインダおよび有機溶剤を添加混合して泥漿状とし、これをドクターブレード法やリップコータ法等のシート成形技術を採用してシート状に成形することにより複数枚のセラミックグリーンシートを得て、その後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中において約800〜1000℃の温度で焼成することによって製
作される。
If the insulating substrate 1 is made of, for example, a glass ceramic sintered body, it can be manufactured as follows. That is, a glass component such as borosilicate glass and a ceramic component such as aluminum oxide are main components, and an appropriate organic binder and organic solvent are added to and mixed with the raw material powder prepared by adding a sintering aid or the like. This is formed into a sheet shape by using a sheet forming technique such as a doctor blade method or a lip coater method to obtain a plurality of ceramic green sheets, and then the ceramic green sheets are appropriately cut and punched. A plurality of these are laminated, and finally the laminated ceramic green sheets are fired at a temperature of about 800 to 1000 ° C. in a reducing atmosphere.

絶縁基板1は、例えば四角板状であり、その上面の中央部の四角形状等の領域が半導体素子4の搭載部1aとなっている。この搭載部1aに、半導体素子4の複数の電極5がそれぞれ電気的に接続される複数の接続パッド2が配置されている。   The insulating substrate 1 has, for example, a square plate shape, and a region such as a square shape at the center of the upper surface thereof serves as a mounting portion 1 a for the semiconductor element 4. A plurality of connection pads 2 to which the plurality of electrodes 5 of the semiconductor element 4 are electrically connected are arranged on the mounting portion 1a.

接続パッド2は、絶縁基板1の上面の搭載部1aに、半導体素子4の主面(図1の例では下面)に配置された電極5と対向するように配置されている。接続パッド2と半導体素子4の電極5とがはんだバンプ6を介して互いに接合されることによって半導体素子4と配線基板とが電気的および機械的に接続され、半導体装置が形成される。   The connection pad 2 is arranged on the mounting portion 1 a on the upper surface of the insulating substrate 1 so as to face the electrode 5 arranged on the main surface (lower surface in the example of FIG. 1) of the semiconductor element 4. The connection pad 2 and the electrode 5 of the semiconductor element 4 are bonded to each other through the solder bump 6, whereby the semiconductor element 4 and the wiring board are electrically and mechanically connected to form a semiconductor device.

接続パッド2は、銅または銅を主成分とする金属材料により形成されている。接続パッド2の主成分が銅であり、銅の電気抵抗(抵抗率)が低いため、接続パッド2における電気抵抗を低く抑えることができる。   The connection pad 2 is made of copper or a metal material containing copper as a main component. Since the main component of the connection pad 2 is copper and the electrical resistance (resistivity) of copper is low, the electrical resistance in the connection pad 2 can be kept low.

接続パッド2は、例えば平面視で円形状や楕円形状,四角形状等であり、対向して接続される電極5の形状や寸法に応じて適宜、形状および寸法が設定されている。例えば電極5が直径約100〜300μm程度の円形状等の場合であれば、接続パッド2は、これよりも若干大きな円形状(直径が約200〜400μm程度)等に形成される。   The connection pad 2 has, for example, a circular shape, an elliptical shape, a quadrangular shape, or the like in plan view, and the shape and size are appropriately set according to the shape and size of the electrodes 5 that are connected to face each other. For example, when the electrode 5 has a circular shape with a diameter of about 100 to 300 μm, the connection pad 2 is formed in a slightly larger circular shape (with a diameter of about 200 to 400 μm).

接続パッド2は、メタライズ層やめっき層,蒸着層等の形態で形成することができる。例えば、接続パッド2が銅のメタライズ層からなる場合であれば、銅の粉末を有機溶剤およびバインダとともに混練して作製した金属ペーストを、絶縁基板1となるセラミックグリーンシートの表面(絶縁基板1の上面となる表面)から後述する貫通導体3となる金属ペーストの露出した端部にかけて、所定の接続パッド2のパターンで、スクリーン印刷法等の印刷法で印刷して同時焼成することによって形成することができる。   The connection pad 2 can be formed in the form of a metallized layer, a plating layer, a vapor deposition layer, or the like. For example, if the connection pad 2 is made of a copper metallized layer, a metal paste prepared by kneading copper powder together with an organic solvent and a binder is used as the surface of a ceramic green sheet (insulating substrate 1). It is formed by printing with a predetermined connection pad 2 pattern by a printing method such as a screen printing method and co-firing from the exposed surface of a metal paste to be a through conductor 3 to be described later to the upper surface). Can do.

接続パッド2は、絶縁基板1の搭載部1aから内部にかけて形成された貫通導体3を介して外部の電気回路(図1および図2では図示せず)と電気的に接続される。すなわち、貫通導体3は、接続パッド2を外部の電気回路と電気的に接続させるための導電路を形成するためのものである。そのため、貫通導体3が搭載部1aから絶縁基板1の内部にかけて形成され、絶縁基板1の上面から貫通導体3の端部(搭載部1aに露出した端部)にかけて接続パッド2が被着されている。貫通導体3の端部に接続パッド2(下面)が直接に接続されていることによって、接続パッド2と貫通導体3とが互いに電気的に接続されている。なお、接続パッド2は、絶縁基板1の上面から貫通導体3の端部にかけて被着されているため、平面視において、貫通導体3と重なる部分と、絶縁基板1の上面と重なる部分とを有している。   The connection pad 2 is electrically connected to an external electric circuit (not shown in FIGS. 1 and 2) through a through conductor 3 formed from the mounting portion 1a of the insulating substrate 1 to the inside. That is, the through conductor 3 is for forming a conductive path for electrically connecting the connection pad 2 to an external electric circuit. Therefore, the through conductor 3 is formed from the mounting portion 1a to the inside of the insulating substrate 1, and the connection pad 2 is attached from the upper surface of the insulating substrate 1 to the end portion of the through conductor 3 (the end portion exposed to the mounting portion 1a). Yes. By connecting the connection pad 2 (lower surface) directly to the end portion of the through conductor 3, the connection pad 2 and the through conductor 3 are electrically connected to each other. Since the connection pad 2 is attached from the upper surface of the insulating substrate 1 to the end portion of the through conductor 3, the connection pad 2 has a portion overlapping the through conductor 3 and a portion overlapping the upper surface of the insulating substrate 1 in plan view. is doing.

搭載部1a側の端部に接続パッド2が被着された貫通導体3は、反対側の端部が絶縁基板1の内部や下面に形成された配線導体7と接続されている。配線導体7のうち絶縁基板1の下面等に露出した部分を外部の電気回路にはんだや導電性接着剤等の導電性接続材を介して接合すれば、半導体素子4の電極5と電気的に接続された接続パッド2を、貫通導体3および配線導体7を介して外部の電気回路に電気的に接続することができる。   The through conductor 3 having the connection pad 2 attached to the end portion on the mounting portion 1a side is connected to the wiring conductor 7 formed on the inside or the lower surface of the insulating substrate 1 at the opposite end portion. If a portion of the wiring conductor 7 exposed on the lower surface of the insulating substrate 1 is joined to an external electric circuit via a conductive connecting material such as solder or a conductive adhesive, it is electrically connected to the electrode 5 of the semiconductor element 4. The connected connection pad 2 can be electrically connected to an external electric circuit through the through conductor 3 and the wiring conductor 7.

貫通導体3は、例えば、直径が約75〜200μm程度の円形状(円柱状)であり、平面視
で接続パッド2の中央部に接続している。なお、平面視における貫通導体3の端部の接続パッド2に対する接続位置は、接続パッド2の中央部に限らず、外周部であってもよい。また、複数の貫通導体3が1つの接続パッド2に接続していてもよい。また、貫通導体3は、円形状に限らず、楕円形状や四角形状等でもよい。
The through conductor 3 has, for example, a circular shape (cylindrical shape) with a diameter of about 75 to 200 μm, and is connected to the central portion of the connection pad 2 in plan view. In addition, the connection position with respect to the connection pad 2 of the edge part of the penetration conductor 3 in planar view may be not only the center part of the connection pad 2, but an outer peripheral part. A plurality of through conductors 3 may be connected to one connection pad 2. Further, the through conductor 3 is not limited to a circular shape, and may be an elliptical shape, a rectangular shape, or the like.

貫通導体3および配線導体7は、接続パッド2と同様の金属材料を用いて、同様の方法で形成することができる。貫通導体3および配線導体7を形成する金属材料については、銅および銀が、それぞれの電気抵抗を低く抑える上で有利である。この場合、例えば、絶縁基板1となるセラミックグリーンのうち接続パッド2を形成する予定の位置にあらかじめ貫通孔を形成しておいて、この貫通孔内に貫通導体3となる銅や銀等の金属ペーストを充填し、同時焼成を行なうことによって、絶縁基板1の厚み方向に貫通導体3を形成することができる。   The through conductor 3 and the wiring conductor 7 can be formed in the same manner using the same metal material as that of the connection pad 2. As for the metal material forming the through conductor 3 and the wiring conductor 7, copper and silver are advantageous in suppressing the respective electric resistances. In this case, for example, a through hole is formed in advance in the ceramic green to be the insulating substrate 1 at a position where the connection pad 2 is to be formed, and a metal such as copper or silver to be the through conductor 3 in the through hole. By filling the paste and performing simultaneous firing, the through conductors 3 can be formed in the thickness direction of the insulating substrate 1.

接続パッド2と半導体素子4の電極5とを接合する(電気的および機械的に接続する)はんだバンプ6を形成するはんだ材料としては、例えばスズ−鉛やスズ−銀,スズ−銀−銅,スズ−銀−ビスマス等を用いることができる。はんだバンプ6は、環境への悪影響を
避ける上では、鉛等の有害物質を含有しない、いわゆる鉛フリーはんだであることが好ましい。これらのはんだ材料は、スズを約90質量%以上含んでいるため、はんだバンプ6の電気抵抗(抵抗率)は、スズの電気抵抗(抵抗率)と同じ程度である。
Examples of the solder material for forming the solder bump 6 for joining (electrically and mechanically connecting) the connection pad 2 and the electrode 5 of the semiconductor element 4 include tin-lead, tin-silver, tin-silver-copper, Tin-silver-bismuth or the like can be used. The solder bump 6 is preferably a so-called lead-free solder that does not contain harmful substances such as lead in order to avoid adverse effects on the environment. Since these solder materials contain about 90 mass% or more of tin, the electrical resistance (resistivity) of the solder bump 6 is approximately the same as the electrical resistance (resistivity) of tin.

はんだバンプ6は、例えば上記のはんだ材料を用いて作製したはんだボールを接続パッド2上に位置合わせしてセットしておいて、電気炉中で一体的に加熱する(リフロー)によって形成することができる。この方法で形成されたはんだバンプ6は、接続パッド2との接合部分が平らに潰れた球形状になる。なお、半導体素子4の電極5との接続を容易とするために、複数のはんだバンプ6をまとめて上側から平坦な面(プレス用の金型等)で加圧した場合には、はんだバンプ6の上面側も平坦になる。   The solder bump 6 can be formed, for example, by aligning and setting a solder ball produced using the above solder material on the connection pad 2 and heating (reflowing) integrally in an electric furnace. it can. The solder bump 6 formed by this method has a spherical shape in which a joint portion with the connection pad 2 is flattened. In order to facilitate connection with the electrode 5 of the semiconductor element 4, when a plurality of solder bumps 6 are collectively pressed from above with a flat surface (such as a pressing mold), the solder bumps 6 The upper surface side of the plate becomes flat.

接続パッド2の上面には、平面視で貫通導体3の端部に被着された領域(以下、被着領域ともいう)において、ニッケルまたはニッケルを主成分とする合金からなる金属層8が被着されている。このような金属層8が被着されていることから、金属層8によって、接続パッド2の主成分である銅のエレクトロマイグレーションを抑制することができ、接続パッド2における空隙の発生を抑制することができる。   A metal layer 8 made of nickel or an alloy containing nickel as a main component is covered on the upper surface of the connection pad 2 in a region (hereinafter also referred to as a deposition region) deposited on the end of the through conductor 3 in plan view. It is worn. Since such a metal layer 8 is deposited, the metal layer 8 can suppress electromigration of copper, which is the main component of the connection pad 2, and suppress the generation of voids in the connection pad 2. Can do.

すなわち、上記構成においては、貫通導体3から接続パッド2を通ってはんだバンプ6に流れる電流の電流密度が他の部分よりも高い部分である、平面視で貫通導体3の端部に被着された領域において、はんだバンプ6に直接に接しているのがニッケルまたはニッケルを主成分とする合金からなる金属層8である。また、銅に比べてニッケルがエレクトロマイグレーションしにくい金属である。なお、経験的に、銅は電流密度が約5000〜6000A/cmでマイグレーションする可能性があるのに対し、ニッケルは約15000A/cm
程度でもマイグレーションがしないことが確認されている。また、金属層8によって、接続パッド2からはんだバンプ6に流れる電流に対する抵抗を金属層8が被着されていない部分に比べて高くして、接続パッド2のうち平面視で貫通導体3が接続された領域における上記電流の電流密度をある程度抑制することもできる。そのため、上記のようにエレクトロマイグレーションによる接続パッド2における空隙の発生を抑制することができる。
That is, in the above configuration, the current density of the current flowing from the through conductor 3 through the connection pad 2 to the solder bump 6 is a portion higher than the other portions, and is attached to the end portion of the through conductor 3 in plan view. In this region, the metal layer 8 made of nickel or an alloy containing nickel as a main component is in direct contact with the solder bump 6. In addition, nickel is a metal that is less susceptible to electromigration than copper. Empirically, copper may migrate at a current density of about 5000 to 6000 A / cm 2 , whereas nickel is about 15000 A / cm 2.
It has been confirmed that there is no migration even to the extent. Further, the resistance to the current flowing from the connection pad 2 to the solder bump 6 is increased by the metal layer 8 as compared with the portion where the metal layer 8 is not attached, and the through conductor 3 is connected in plan view of the connection pad 2. The current density of the current in the formed region can be suppressed to some extent. Therefore, generation | occurrence | production of the space | gap in the connection pad 2 by electromigration as mentioned above can be suppressed.

また、本発明の配線基板によれば、接続パッド2のうちニッケルまたはニッケルを主成分とする金属層8が被着されているのが、平面視で貫通導体3の端部に被着された領域であって、全域ではないことから、銅または銅を主成分とする合金からなる接続パッド2が直接に接続される部分を含む。そのため、はんだバンプ6を介して半導体素子4の電極5を接続パッド2に接合して通電したときに、電極5におけるエレクトロマイグレーションを抑制することもできる。これは、接続パッド2の銅成分が半導体素子4の電極5側に熱拡散して、電極5の表面に、上記拡散した銅と、はんだバンプ6のスズ成分と、電極5を形成しているニッケル等の金属とを主成分とする合金層が形成され、この合金層がエレクトロマイグレーションしにくいことによる。   Further, according to the wiring board of the present invention, nickel or the metal layer 8 mainly composed of nickel of the connection pad 2 is deposited on the end of the through conductor 3 in plan view. Since the region is not the entire region, it includes a portion to which the connection pad 2 made of copper or a copper-based alloy is directly connected. Therefore, when the electrode 5 of the semiconductor element 4 is bonded to the connection pad 2 through the solder bump 6 and energized, electromigration in the electrode 5 can be suppressed. This is because the copper component of the connection pad 2 is thermally diffused to the electrode 5 side of the semiconductor element 4, and the diffused copper, the tin component of the solder bump 6, and the electrode 5 are formed on the surface of the electrode 5. This is because an alloy layer mainly composed of a metal such as nickel is formed and the alloy layer is difficult to electromigration.

このような金属層8は、例えばめっき法や蒸着法等の方法で、接続パッド2の上面に被着させることができる。金属層8は、例えばめっき法で被着させる場合であれば、硫酸ニッケル等のニッケル成分と、次亜リン酸ナトリウム等の還元剤とを主成分とする無電解ニッケルめっき液中に接続パッド2を所定時間、所定の温度等の条件で浸漬することによって被着させることができる。   Such a metal layer 8 can be deposited on the upper surface of the connection pad 2 by a method such as plating or vapor deposition. When the metal layer 8 is deposited by, for example, a plating method, the connection pad 2 is contained in an electroless nickel plating solution mainly composed of a nickel component such as nickel sulfate and a reducing agent such as sodium hypophosphite. Can be applied by immersing the film in a predetermined time at a predetermined temperature.

金属層8は、金属層8となるめっき層を被着させる際にめっき用の導通線が不要であり、配線基板における接続パッド2や配線導体7等の高密度化に有利であることを考慮すれば、無電解めっき法によって被着させたものであることが好ましい。   Considering that the metal layer 8 is advantageous in increasing the density of the connection pads 2 and the wiring conductors 7 in the wiring board because a plating conductive line is not required when the plating layer to be the metal layer 8 is deposited. In this case, it is preferable that the film is deposited by an electroless plating method.

なお、金属層8を、接続パッド2の被着領域に位置ずれを抑制して被着させるには、例
えば、接続パッド2の外周位置(例えば外周の任意の2点)を基準にして、画像認識装置を用いてマスク材を接続パッド2の上面に被着させて(被着領域以外にマスク材を被着させて)マスク材から露出した部分にニッケルめっき層を被着させるようにすればよい。マスク材としては、例えば紫外線硬化型等の樹脂膜が挙げられる。また、マスク材は、めっき層(金属層8)を被着した後に、薬液等で完全に除去できるものが望ましい。
In order to deposit the metal layer 8 on the deposition region of the connection pad 2 while suppressing displacement, for example, the image is based on the outer peripheral position of the connection pad 2 (for example, two arbitrary points on the outer periphery). If the mask material is deposited on the upper surface of the connection pad 2 using the recognition device (the mask material is deposited on the area other than the deposition area), the nickel plating layer is deposited on the portion exposed from the mask material. Good. An example of the mask material is an ultraviolet curable resin film. The mask material is preferably one that can be completely removed with a chemical solution or the like after the plating layer (metal layer 8) is deposited.

金属層8の厚みは、エレクトロマイグレーションを抑制する上では厚いほど効果があるが、厚くしすぎると、金属層8の内部応力に起因する金属層8の接続パッド2に対する被着の強度や経済性が低下する可能性がある。また、厚くしすぎると金属層8の比抵抗が大きくなるため、金属層8以外の部分に電流が集中しやすくなる可能性があり、また半導体装置全体の抵抗上昇につながる可能性がある。   The thickness of the metal layer 8 is more effective in suppressing electromigration, but if it is too thick, the strength and economics of depositing the metal layer 8 on the connection pad 2 due to the internal stress of the metal layer 8 are increased. May be reduced. On the other hand, if the thickness is too large, the specific resistance of the metal layer 8 is increased, so that the current may be easily concentrated on a portion other than the metal layer 8, and the resistance of the entire semiconductor device may be increased.

このような条件を考慮して、金属層8の厚みは、例えば、はんだバンプ6がスズ−銀−銅(Sn−3Ag−0.5Cu)からなり、被着領域を流れる電流の電流密度が約5000〜15000A/cm程度の場合であれば、1〜3μm程度に設定すればよい。 Considering such conditions, the thickness of the metal layer 8 is such that, for example, the solder bump 6 is made of tin-silver-copper (Sn-3Ag-0.5Cu), and the current density of the current flowing through the deposition region is about 5000. If it is about ˜15000 A / cm 2 , it may be set to about 1 to 3 μm.

また、金属層8の厚みは、金属層8が被着されている部分の全域においてエレクトロマイグレーションを抑制する効果を偏りなく得るために、全域において同じ程度の厚みであることが好ましい。   Further, the thickness of the metal layer 8 is preferably the same thickness in the entire region in order to obtain the effect of suppressing electromigration in the entire region where the metal layer 8 is deposited.

また、金属層8は、少なくとも被着領域の全域において接続パッド2の上面に被着されている必要はあるが、正確に被着領域と一致している必要はなく。被着領域の外側に多少はみ出ていても構わない。   In addition, the metal layer 8 needs to be deposited on the upper surface of the connection pad 2 at least over the entire deposition region, but does not need to exactly coincide with the deposition region. It may be slightly protruded outside the deposition area.

金属層8について、ニッケルを主成分とする合金としては、例えば、ニッケル−リンやニッケル−コバルト−リン等が挙げられる。ニッケル−リンにおけるニッケルの含有率は、例えば無電解めっき法で形成された場合であれば、約90〜98質量%程度である。   Regarding the metal layer 8, examples of the alloy mainly composed of nickel include nickel-phosphorus and nickel-cobalt-phosphorus. The nickel content in nickel-phosphorus is about 90 to 98% by mass when formed by, for example, an electroless plating method.

なお、金属層8は、例えば、図3に示すように、金属層8の形成時の被着領域に対する位置決めの手間を抑えるために、接続パッド2の上面のうち金属層8を被着させる範囲を被着領域よりも若干大きめに設定してもよい。なお、図3(a)は、本発明の配線基板の実施の形態の他の例における要部を示す断面図であり、図3(b)は、図3(a)の平面図である。図3において図1と同様の部位には同様の符号を付している。また、図3(a)は、配線基板に半導体素子4を搭載し、半導体素子4の電極5を接続パッド2に、はんだ(はんだバンプ)6を介して接合した(電気的および機械的に接続した)状態を示し、図3(b)は、配線基板のみを示している。   For example, as shown in FIG. 3, the metal layer 8 is a range in which the metal layer 8 is deposited on the upper surface of the connection pad 2 in order to reduce the positioning effort with respect to the deposition region when the metal layer 8 is formed. May be set slightly larger than the deposition area. 3A is a cross-sectional view showing a main part of another example of the embodiment of the wiring board according to the present invention, and FIG. 3B is a plan view of FIG. 3A. In FIG. 3, the same parts as those in FIG. Further, FIG. 3A shows that the semiconductor element 4 is mounted on the wiring board, and the electrode 5 of the semiconductor element 4 is joined to the connection pad 2 via the solder (solder bump) 6 (electrically and mechanically connected). 3 (b) shows only the wiring board.

金属層8が被着領域の外側にはみ出る場合には、例えば円形状の接続パッド2の上面において、円形状の金属層8よりも外側の、接続パッド2にはんだバンプ6が直接に接合される円環状の部分の幅が5μm以上確保されることが好ましい。   When the metal layer 8 protrudes outside the deposition region, for example, the solder bump 6 is directly bonded to the connection pad 2 outside the circular metal layer 8 on the upper surface of the circular connection pad 2. It is preferable to secure a width of the annular portion of 5 μm or more.

このような配線基板は、貫通導体3がガラス成分を含有しており、接続パッド2は、貫通導体3と接続している部分において他の部分よりも多くのガラス成分を含有している場合には、貫通導体3および接続パッド2と絶縁基板1との間、および貫通導体3と接続パッド2との間の接合の強度を、互いのガラス成分同士の結合によって、より高くすることができる。したがって、この場合には、上記接続パッド2における空隙の抑制が可能であるとともに、貫通導体3および接続パッド2と絶縁基板1との間、貫通導体3と接続パッド2との間のそれぞれの接合強度や電気的な接続の信頼性等がより高い配線基板を提供することができる。   In such a wiring board, the through conductor 3 contains a glass component, and the connection pad 2 contains more glass components in the portion connected to the through conductor 3 than in other portions. The bonding strength between the through conductor 3 and the connection pad 2 and the insulating substrate 1 and between the through conductor 3 and the connection pad 2 can be further increased by the mutual bonding of the glass components. Therefore, in this case, the gaps in the connection pads 2 can be suppressed, and the through conductors 3, the connection pads 2 and the insulating substrate 1, and the junctions between the through conductors 3 and the connection pads 2. A wiring board having higher strength, higher reliability of electrical connection, and the like can be provided.

この場合、例えば図1に示しているように、接続パッド2は、ガラス成分の含有量が比較的多い下層2aと、比較的少ない上層2bとによって構成されているとみなすこともできる。   In this case, for example, as shown in FIG. 1, the connection pad 2 can be regarded as being constituted by a lower layer 2 a having a relatively high glass component content and an upper layer 2 b having a relatively small amount.

貫通導体3に含有させるガラス成分としては、例えば、絶縁基板1をガラスセラミック焼結体で形成するときに用いるガラス成分と同様のものが挙げられる。また、貫通導体3におけるガラス成分の含有量は、絶縁基板1を形成する材料や貫通導体3の寸法等に応じて、適宜設定すればよい。   Examples of the glass component contained in the through conductor 3 include the same glass components used when the insulating substrate 1 is formed of a glass ceramic sintered body. Moreover, what is necessary is just to set suitably content of the glass component in the penetration conductor 3 according to the material which forms the insulated substrate 1, the dimension of the penetration conductor 3, etc. FIG.

例えば、絶縁基板1がホウケイ酸ガラスを用いたガラスセラミック焼結体からなり、貫通導体3に添加するガラス成分がホウケイ酸ガラスであり、貫通導体3の寸法が、直径が100μmの円形状(円柱状)の場合であれば、貫通導体3におけるガラス成分の含有量は10〜20質量%程度に設定すればよい。   For example, the insulating substrate 1 is made of a glass ceramic sintered body using borosilicate glass, the glass component added to the through conductor 3 is borosilicate glass, and the size of the through conductor 3 is a circular shape (circle) having a diameter of 100 μm. In the case of (columnar), the content of the glass component in the through conductor 3 may be set to about 10 to 20% by mass.

接続パッド2について、上記のようにガラス成分の含有量が互いに異なる部分を有するものとする、例えば図1に示したように下層2aと上層2bとからなるものとするには、接続パッド2をメタライズ法で形成するときに、接続パッド2となる金属ペーストについて、互いにガラス含有量が異なるものを準備しておいて、ガラス含有量が多い第1ペーストをまず最初に、セラミックグリーンシートの表面から貫通導体3となる金属ペーストの端部にかけて印刷し、次に、その印刷した第1ペースト上に、ガラス含有量が少ない第2ペーストを、例えば第1ペーストと同じパターンで印刷するようにし、その後焼成するようにすればよい。   As for the connection pad 2, it is assumed that the glass component content is different from each other as described above. For example, as shown in FIG. 1, the connection pad 2 includes the lower layer 2a and the upper layer 2b. When forming by the metallization method, the metal pastes that will become the connection pads 2 are prepared with different glass contents, and the first paste having a high glass content is firstly applied from the surface of the ceramic green sheet. It prints over the edge part of the metal paste used as the penetration conductor 3, Then, it is made to print the 2nd paste with little glass content on the printed 1st paste by the same pattern as the 1st paste, for example. It may be fired.

なお、上記の場合において、接続パッド2のうちガラス成分の含有量が少ない部分、例えば上層2bは、ガラス成分を含有しない部分であってもよい。例えば、上記第2ペーストを、銅粉末のみを用いて有機溶剤等とともに混練して作製すれば、はんだバンプ6が接合される上面を含む上部が銅(銅の含有率が99.99質量%以上である、いわゆる純銅)か
らなるものとすることができる。
In the above case, the portion of the connection pad 2 with a low glass component content, for example, the upper layer 2b may be a portion that does not contain a glass component. For example, if the second paste is prepared by kneading with an organic solvent using only copper powder, the upper part including the upper surface to which the solder bumps 6 are bonded is copper (copper content is 99.99% by mass or more). , So-called pure copper).

上記配線基板は、接続パッド2が、はんだバンプ6が接合されている上面側(例えば上層2b)においてガラス成分を含有していない場合には、上記のように接続パッド2および電極5における空隙の発生の抑制、および貫通導体3と接続パッド2との間等の接合強度の向上等が可能であり、接続パッド2とはんだバンプ6との接合(電気的および機械的な接続)の信頼性を高くする上でも有利な配線基板を提供することができる。   When the connection pad 2 does not contain a glass component on the upper surface side (for example, the upper layer 2b) to which the solder bumps 6 are bonded, the wiring board has voids in the connection pad 2 and the electrode 5 as described above. It is possible to suppress the occurrence and improve the bonding strength between the through conductor 3 and the connection pad 2, and to improve the reliability of the connection (electrical and mechanical connection) between the connection pad 2 and the solder bump 6. It is possible to provide a wiring board that is advantageous in increasing the height.

接続パッド2のうちガラス成分を含有していない部分(上層2b等)の厚さは、例えば、はんだ付け(リフロー)工程での溶蝕を考慮すると、5μm以上であることが望ましい。   The thickness of the connection pad 2 that does not contain a glass component (such as the upper layer 2b) is preferably 5 μm or more in consideration of, for example, corrosion in a soldering (reflow) process.

この配線基板の接続パッド2にはんだバンプ6を接合すれば、図4に示すようなはんだバンプ付き配線基板となる。なお、図4は、本発明のはんだバンプ付き配線基板の実施の形態の一例を示す断面図である。図4において図1と同様の部位には同様の符号を付している。   When solder bumps 6 are joined to the connection pads 2 of this wiring board, a wiring board with solder bumps as shown in FIG. 4 is obtained. FIG. 4 is a cross-sectional view showing an example of an embodiment of a wiring board with solder bumps of the present invention. 4, parts similar to those in FIG. 1 are denoted by the same reference numerals.

このようなはんだバンプ付き配線基板によれば、上記構成の配線基板と、接続パッド2に接合されたはんだバンプ6とを備えることから、接続パッド2のはんだバンプ6との接合面における、エレクトロマイグレーションによる空隙の発生を効果的に抑制することが可能であり、信頼性の高い半導体装置を製作することが可能なはんだバンプ付き配線基板を提供することができる。   According to such a wiring board with solder bumps, since the wiring board having the above configuration and the solder bumps 6 joined to the connection pads 2 are provided, the electromigration at the joint surface between the connection pads 2 and the solder bumps 6 is performed. Therefore, it is possible to provide a wiring board with solder bumps that can effectively suppress the generation of voids due to the above and can manufacture a highly reliable semiconductor device.

はんだバンプ6は、上記のようにスズ−鉛やスズ−銀,スズ−銀−銅,スズ−銀−ビスマス等のはんだ材料によって形成されている。はんだバンプ6は、環境への悪影響を避ける上では、鉛等の有害物質を含有しない、いわゆる鉛フリーはんだであることが好ましい。   The solder bump 6 is formed of a solder material such as tin-lead, tin-silver, tin-silver-copper, or tin-silver-bismuth as described above. The solder bump 6 is preferably a so-called lead-free solder that does not contain harmful substances such as lead in order to avoid adverse effects on the environment.

はんだバンプ6は、例えば上記のはんだ材料を用いて作製したはんだボールを接続パッド2上に位置合わせしてセットしておいて、電気炉等を用いてリフローすることによって形成することができる。この方法で形成されたはんだバンプ6は、接続パッド2との接合部分が平らに潰れた球形状になる。なお、半導体素子4の電極5との接続を容易とするために、複数のはんだバンプ6をまとめて上側から平坦な面(プレス用の金型等)で加圧してもよい。この場合には、はんだバンプ6の上面側も平坦になる。   The solder bump 6 can be formed, for example, by aligning and setting a solder ball manufactured using the above solder material on the connection pad 2 and reflowing using an electric furnace or the like. The solder bump 6 formed by this method has a spherical shape in which a joint portion with the connection pad 2 is flattened. In order to facilitate the connection with the electrode 5 of the semiconductor element 4, the plurality of solder bumps 6 may be collectively pressed from above with a flat surface (such as a pressing mold). In this case, the upper surface side of the solder bump 6 is also flat.

また、上記構成の配線基板の搭載部1aに半導体素子4を搭載し、半導体素子4の主面の電極5を接続パッド2に、はんだ(はんだバンプ)6を介して接合すれば、図5に示すような半導体装置が製作される。なお、図5は、本発明の半導体装置の実施の形態の一例を示す断面図である。図5において図1と同様の部位には同様の符号を付している。   If the semiconductor element 4 is mounted on the mounting portion 1a of the wiring board having the above-described configuration, and the electrode 5 on the main surface of the semiconductor element 4 is joined to the connection pad 2 via the solder (solder bump) 6, FIG. A semiconductor device as shown is manufactured. FIG. 5 is a cross-sectional view showing an example of an embodiment of a semiconductor device of the present invention. 5, parts similar to those in FIG. 1 are denoted by the same reference numerals.

はんだバンプ6を介した電極5と接続パッド2との接合は、例えば、上記本発明のはんだバンプ付き配線基板のはんだバンプ6上に半導体素子4の電極5を位置合わせして載せ、リフローする方法で行なうことができる。   For joining the electrode 5 and the connection pad 2 via the solder bump 6, for example, a method of aligning and placing the electrode 5 of the semiconductor element 4 on the solder bump 6 of the wiring board with solder bump of the present invention and reflowing it. Can be done.

また、上記半導体装置は、半導体素子4の電極5にはんだを凸状に接合しておいて(電極5側にはんだバンプ6を形成しておいて)、その後、電極5に接合したはんだバンプ6を介して、配線基板の接続パッド2に半導体素子4の電極5を接合するようにして製作することもできる。   In the semiconductor device, solder is bonded to the electrode 5 of the semiconductor element 4 in a convex shape (a solder bump 6 is formed on the electrode 5 side), and then the solder bump 6 bonded to the electrode 5 is used. The electrode 5 of the semiconductor element 4 can be joined to the connection pad 2 of the wiring board via the wiring.

半導体素子4は、シリコンやガリウム砒素リン,ゲルマニウム,ヒ化ガリウム,窒化ガリウム,炭化珪素等の半導体材料からなる半導体基板によって形成されている。半導体素子4は、例えば、1辺の長さが約3〜10mm程度の四角板状のシリコン基板であり、その主面に銅やアルミニウム等からなる電極5が形成されている。   The semiconductor element 4 is formed of a semiconductor substrate made of a semiconductor material such as silicon, phosphorus gallium arsenide, germanium, gallium arsenide, gallium nitride, or silicon carbide. The semiconductor element 4 is, for example, a rectangular plate-like silicon substrate having a side length of about 3 to 10 mm, and an electrode 5 made of copper, aluminum, or the like is formed on the main surface thereof.

電極5は、半導体素子4の電子回路(集積回路)(図示せず)を配線基板に電気的に接続させ、配線基板を介して半導体素子4と外部の電気回路とを電気的に接続させるためのものである。電極5は、例えば銅やアルミニウム,銀,パラジウム,ニッケル等の金属材料によって形成されている。これらの金属材料のうち銅およびアルミニウムが、電気抵抗が低いことや経済性等を考慮して電極5を形成する金属材料の主成分として多く用いられる。   The electrode 5 is used to electrically connect an electronic circuit (integrated circuit) (not shown) of the semiconductor element 4 to the wiring board, and to electrically connect the semiconductor element 4 and an external electric circuit via the wiring board. belongs to. The electrode 5 is formed of a metal material such as copper, aluminum, silver, palladium, or nickel. Of these metal materials, copper and aluminum are often used as the main components of the metal material forming the electrode 5 in consideration of low electrical resistance, economy, and the like.

なお、電極5の形状および寸法は、電子回路の配置位置等に応じて適宜設定され、例えば、直径が約100〜300μmの円形状等に形成されている。   The shape and dimensions of the electrode 5 are appropriately set according to the arrangement position of the electronic circuit and the like, and are formed in, for example, a circular shape having a diameter of about 100 to 300 μm.

半導体素子4は、例えば半導体基板(シリコンウエハ等)の主面にシリコンの酸化膜(符号なし)を形成した後、アルミニウムや銅を、所定の電子回路や電極5のパターンに、蒸着法およびフォトリソグラフ法等の微細加工技術で形成することによって作製されている。半導体基板のうち電極5等の導体同士の間には、ポリイミド樹脂等の絶縁材料からなるパッシベーション層(符号なし)が形成されている。   For example, the semiconductor element 4 is formed by forming a silicon oxide film (unsigned) on the main surface of a semiconductor substrate (silicon wafer or the like), and then depositing aluminum or copper into a pattern of a predetermined electronic circuit or electrode 5 using a vapor deposition method and a photo process. It is manufactured by forming with a fine processing technique such as a lithographic method. A passivation layer (no symbol) made of an insulating material such as polyimide resin is formed between conductors such as electrodes 5 in the semiconductor substrate.

このような半導体装置は、例えばコンピュータや通信機器,検査装置等の各種の電子機器に部品として実装される。電子機器が備えるマザーボード等の回路が外部の電気回路に相当する。   Such a semiconductor device is mounted as a component in various electronic devices such as a computer, a communication device, and an inspection device. A circuit such as a motherboard provided in the electronic device corresponds to an external electric circuit.

このような半導体装置によれば、上記構成のはんだバンプ付き配線基板と、搭載部1aに搭載され、主面に形成された電極5が接続パッド2にはんだバンプ6を介して接合された半導体素子4とを備えることから、接続パッド2のはんだバンプ6との接合面における、エレクトロマイグレーションによる空隙の発生を効果的に抑制することが可能な、信頼性の高い半導体装置を提供することができる。   According to such a semiconductor device, the wiring board with solder bumps having the above configuration and the semiconductor element mounted on the mounting portion 1a and bonded to the connection pads 2 via the solder bumps 6 are formed on the main surface. 4, a highly reliable semiconductor device capable of effectively suppressing the generation of voids due to electromigration at the joint surface of the connection pad 2 with the solder bump 6 can be provided.

なお、以上の配線基板,はんだバンプ付き配線基板および半導体装置において、金属層8は、同じ材料で形成されているものである必要はなく、複数の材料が積層されて形成されているものであってもかまわない。また、同じ材料が複数回に分けて被着されてなる複数層の構成のものであってもよい。例えば、金属層8は、リンの含有率が互いに異なる2種類のニッケル−リン層が積層されて形成されたものであってもよい。   In the above wiring board, wiring board with solder bumps, and semiconductor device, the metal layer 8 does not have to be formed of the same material, and is formed by laminating a plurality of materials. It doesn't matter. Moreover, the thing of the structure of the several layer by which the same material is apply | coated separately in multiple times may be sufficient. For example, the metal layer 8 may be formed by laminating two types of nickel-phosphorous layers having different phosphorus contents.

下記の半導体素子および配線基板を準備し、半導体素子の電極と配線基板の接続パッドとをスズ−銀はんだからなるはんだバンプを介して互いに電気的および機械的に接続して、実施例の半導体装置(本発明の配線基板を用いた半導体装置の一例)および比較例の半導体装置を作製した。実施例の半導体装置は、平面視で貫通導体の端部に被着された領域(被着領域)において、接続パッドの上面に金属層を形成し、比較例の半導体装置では金属層を形成しなかった。   The following semiconductor element and wiring board are prepared, and the electrodes of the semiconductor element and the connection pads of the wiring board are electrically and mechanically connected to each other via solder bumps made of tin-silver solder, and the semiconductor device of the embodiment (An example of a semiconductor device using the wiring board of the present invention) and a semiconductor device of a comparative example were manufactured. In the semiconductor device of the example, a metal layer is formed on the upper surface of the connection pad in a region (deposition region) deposited on the end of the through conductor in plan view, and the metal layer is formed in the semiconductor device of the comparative example. There wasn't.

半導体素子:半導体基板として、辺の長さが5×5mmの正方形板状のシリコン基板を用い、この半導体基板の主面にシリコンの酸化膜を介してアルミニウムからなる電子回路と銅および銅を被覆するニッケル層からなる電極を配置したものを用いた。電極は、直径が約100μmの円形状であり、半導体基板の主面に縦横の並びに64個(8×8)配列させ
た。
Semiconductor element: As a semiconductor substrate, a silicon substrate of a square plate shape with a side length of 5 × 5 mm is used, and the main surface of the semiconductor substrate is covered with an electronic circuit made of aluminum and copper and copper via a silicon oxide film. An electrode having a nickel layer is disposed. The electrodes were circular with a diameter of about 100 μm, and 64 (8 × 8) arrays were arranged vertically and horizontally on the main surface of the semiconductor substrate.

配線基板:ガラスセラミック焼結体を用いて作製した、各辺の長さが約10×10×1mmの正方形板状の絶縁基板の上面に、銅のメタライズ層によって、直径が約150μmの円形
状の接続パッドを形成した。接続パッドの個数は半導体素子の電極の個数と同じ64個であり、各接続パッドは、半導体素子の電極に対応する位置に形成した。貫通導体は、接続パッドと同様に銅を用いて、直径が約100μmの円形状(円柱状)に形成し、その端部を接
続パッドの中央部に直接に接続した。
Wiring board: Circular shape with a diameter of about 150μm on the upper surface of a square plate-like insulating board with a side length of about 10 x 10 x 1 mm made using a glass ceramic sintered body. The connection pads were formed. The number of connection pads is 64, the same as the number of electrodes of the semiconductor element, and each connection pad was formed at a position corresponding to the electrode of the semiconductor element. The through conductor was formed in a circular shape (cylindrical shape) having a diameter of about 100 μm using copper in the same manner as the connection pad, and its end was directly connected to the center of the connection pad.

金属層:無電解めっき法により、ニッケル−リン合金からなる金属層を接続パッドの上面に被着させた。金属層について、その厚さは約1.5μmであり、ニッケルの含有率は約95質量%であった。   Metal layer: A metal layer made of a nickel-phosphorus alloy was deposited on the upper surface of the connection pad by electroless plating. The metal layer had a thickness of about 1.5 μm and a nickel content of about 95% by mass.

はんだバンプ:スズ−銀−銅(Sn−3Ag−0.5Cu)はんだを用いた。はんだバン
プの形成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃でリフロ
ーして凸状に接合させることによって行なった。
Solder bump: Tin-silver-copper (Sn-3Ag-0.5Cu) solder was used. The solder bumps were formed by placing solder balls having the above composition on the electrodes of the semiconductor element and reflowing them at about 260 ° C. to join them in a convex shape.

以上の実施例および比較例、それぞれの半導体装置について、プリント回路基板に実装した後、配線基板と半導体素子との間で通電を500時間行なった後、接続パッドと電極と
の間における通電前後の抵抗値の上昇率を算出し、上昇率20%以上で故障と判定した。各接続パッドにおける通電量(配線基板の各貫通導体から接続パッドを通ってはんだバンプ、さらに電極にかけて流れる電流の、それぞれの接続パッドにおける大きさ)は約0.8A
とした。半導体素子の電極においても同様に約0.8Aの電流を通電させた。接続パッドに
おける電流密度は約4527A/cmであり、電極における電流密度は約10185A/cm
であった。
About each of the above examples and comparative examples, each semiconductor device was mounted on a printed circuit board, energized between the wiring board and the semiconductor element for 500 hours, and before and after energization between the connection pad and the electrode. The rate of increase in resistance was calculated, and a failure was determined when the rate of increase was 20% or more. The energization amount at each connection pad (the magnitude of the current flowing from each through conductor of the wiring board through the connection pad to the solder bump and further to the electrode at each connection pad) is about 0.8 A
It was. Similarly, a current of about 0.8 A was applied to the electrodes of the semiconductor element. The current density at the connection pad is about 4527 A / cm 2 and the current density at the electrode is about 10185 A / cm 2.
Met.

以上の結果、本発明の実施例の半導体装置では故障発生が見られなかったのに対し、比較例の半導体装置では20%の接続パッドにおいて故障が発生していた。これにより、本発明の配線基板を用いて作製した半導体装置における、接続パッドおよび電極での空隙の発生を抑制する効果を確認することができた。   As a result, no failure occurred in the semiconductor device of the example of the present invention, whereas 20% of the connection pads failed in the semiconductor device of the comparative example. Thereby, the effect which suppresses generation | occurrence | production of the space | gap in a connection pad and an electrode in the semiconductor device produced using the wiring board of this invention has been confirmed.

1・・・絶縁基板
1a・・搭載部
2・・・接続パッド
3・・・貫通導体
4・・・半導体素子
5・・・電極
6・・・はんだ(はんだバンプ)
7・・・配線導体
8・・・金属層
DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 1a .... Mounting part 2 ... Connection pad 3 ... Through-conductor 4 ... Semiconductor element 5 ... Electrode 6 ... Solder (solder bump)
7 ... Wiring conductor 8 ... Metal layer

Claims (5)

上面に電子部品素子の搭載部を有する絶縁基板と、前記搭載部から前記絶縁基板の内部にかけて形成された貫通導体と、銅または銅を主成分とする合金からなり、前記絶縁基板の上面から前記貫通導体の端部にかけて被着された、前記半導体素子の電極がはんだを介して接合される接続パッドとを備える配線基板であって、平面視で前記貫通導体の端部に被着された領域において、前記接続パッドの上面にニッケルまたはニッケルを主成分とする合金からなる金属層が被着されていることを特徴とする配線基板。 An insulating substrate having an electronic component element mounting portion on an upper surface, a through conductor formed from the mounting portion to the inside of the insulating substrate, and copper or an alloy containing copper as a main component, and from the upper surface of the insulating substrate A wiring board having a connection pad attached to an end portion of a through conductor and to which an electrode of the semiconductor element is bonded via solder, and is an area attached to the end portion of the through conductor in a plan view And a metal layer made of nickel or an alloy containing nickel as a main component is deposited on the upper surface of the connection pad. 前記貫通導体がガラス成分を含有しており、前記接続パッドは、前記貫通導体と接続している部分において他の部分よりも多くのガラス成分を含有していることを特徴とする請求項1に記載の配線基板。 The said penetration conductor contains the glass component, The said connection pad contains more glass components in the part connected with the said penetration conductor than the other part. The wiring board described. 前記接続パッドは、前記はんだが接合されている上面側においてガラス成分を含有していないことを特徴とする請求項2に記載の配線基板。 The wiring board according to claim 2, wherein the connection pad does not contain a glass component on an upper surface side to which the solder is bonded. 請求項1〜請求項3のいずれかに記載の配線基板と、前記接続パッドに接合されたはんだバンプとを備えることを特徴とするはんだバンプ付き配線基板。 A wiring board with solder bumps, comprising: the wiring board according to claim 1; and solder bumps bonded to the connection pads. 請求項1〜請求項3のいずれかに記載の配線基板と、前記搭載部に搭載され、主面に形成された電極が前記接続パッドにはんだを介して接合された半導体素子とを備えることを特徴とする半導体装置。 A wiring board according to any one of claims 1 to 3 and a semiconductor element mounted on the mounting portion and formed on a main surface and bonded to the connection pad via solder. A featured semiconductor device.
JP2011016746A 2011-01-28 2011-01-28 Wiring substrate, wiring substrate with solder bump, and semiconductor device Pending JP2012156467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011016746A JP2012156467A (en) 2011-01-28 2011-01-28 Wiring substrate, wiring substrate with solder bump, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011016746A JP2012156467A (en) 2011-01-28 2011-01-28 Wiring substrate, wiring substrate with solder bump, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2012156467A true JP2012156467A (en) 2012-08-16

Family

ID=46837846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011016746A Pending JP2012156467A (en) 2011-01-28 2011-01-28 Wiring substrate, wiring substrate with solder bump, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2012156467A (en)

Similar Documents

Publication Publication Date Title
TWI257832B (en) Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
JP4547411B2 (en) Semiconductor device and manufacturing method of semiconductor device
US7650694B2 (en) Method for forming multilayer substrate
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
JP2010109032A (en) Method of manufacturing semiconductor device
JP4672576B2 (en) Electronic device and manufacturing method thereof
JP5977180B2 (en) Wiring board
JP2009004454A (en) Electrode structure, forming method thereof, electronic component, and mounting substrate
JP5868274B2 (en) WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME
JP2009200067A (en) Semiconductor chip and semiconductor device
KR101979078B1 (en) Anisotropic conductive film using solder coated metal conducting particles
JP2013051389A (en) Circuit board, semiconductor power module and manufacturing method
JP5848139B2 (en) Wiring board, wiring board with solder bump, and semiconductor device
JP2018037520A (en) Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device
KR100834804B1 (en) Flip-chip interconnecting method using metal stud stack or column, and electric circuit board
JP5560713B2 (en) Electronic component mounting method, etc.
JP2013175578A (en) Wiring board and semiconductor device
JP6154110B2 (en) Mounting board
JPH10209591A (en) Wiring board
JP6464762B2 (en) Semiconductor package substrate, semiconductor package, semiconductor package substrate manufacturing method, and semiconductor package manufacturing method
JP2013153060A (en) Wiring board, wiring board with solder bump, and semiconductor device
JP2012151351A (en) Wiring board, wiring board with solder bumps, and semiconductor device
JP3618060B2 (en) Wiring board for mounting semiconductor element and semiconductor device using the same
JP2012156467A (en) Wiring substrate, wiring substrate with solder bump, and semiconductor device
JP2014078627A (en) Wiring board, wiring board with solder bumps and semiconductor device