JP2012141943A5 - - Google Patents

Download PDF

Info

Publication number
JP2012141943A5
JP2012141943A5 JP2011054004A JP2011054004A JP2012141943A5 JP 2012141943 A5 JP2012141943 A5 JP 2012141943A5 JP 2011054004 A JP2011054004 A JP 2011054004A JP 2011054004 A JP2011054004 A JP 2011054004A JP 2012141943 A5 JP2012141943 A5 JP 2012141943A5
Authority
JP
Japan
Prior art keywords
address
routing
frame request
information
expander
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011054004A
Other languages
English (en)
Other versions
JP2012141943A (ja
Filing date
Publication date
Priority claimed from US12/983,080 external-priority patent/US20120173840A1/en
Application filed filed Critical
Publication of JP2012141943A publication Critical patent/JP2012141943A/ja
Publication of JP2012141943A5 publication Critical patent/JP2012141943A5/ja
Pending legal-status Critical Current

Links

Claims (16)

  1. データに関する修正されたオープンアドレスフレーム要求に応答して、ルーティングアドレスを提供するために、シリアルアタッチされたSCSIストレージシステム内で使用されるエキスパンダのルックアップテーブル内のエントリーの数を削減する方法であって、
    前記シリアルにアタッチされたSCSIストレージシステム内で前記修正されたオープンアドレスフレーム要求内のルーティング情報を受信することを含み、前記修正されたオープンアドレスフレーム要求は、
    発信源エキスパンダ識別情報フィールドと、
    発信源物理アドレス情報フィールドと、
    宛先エキスパンダ識別情報フィールドと、
    宛先物理アドレス情報フィールドとを含み、さらに、
    前記シリアルにアタッチされたSCSIストレージシステム内のイニシエータとターゲットとの間でデータを経路指定するために、前記修正されたオープンアドレスフレーム要求内の前記ルーティング情報に対応する前記ルックアップテーブル内の前記ルーティング情報を使用する、ことを含む方法。
  2. 前記発信源エキスパンダ識別情報フィールド内で受信された発信源エキスパンダ識別情報が発信源エキスパンダ物理アドレスを含む、請求項1に記載の方法。
  3. 前記宛先エキスパンダ識別情報フィールド内で受信された宛先エキスパンダ識別情報が宛先エキスパンダ物理アドレスを含む、請求項2に記載の方法。
  4. イニシエータとターゲットとの間でデータを経路指定するために、前記ルックアップテーブル内の前記ルーティング情報を使用する前記プロセスが、
    イニシエータとターゲットとの間でデータを経路指定するために、コンテンツアドレス指定可能メモリルックアップテーブル内のルーティング情報を使用することを含む、請求項3に記載の方法。
  5. 前記修正されたオープンアドレスフレーム要求内のルーティング情報を受信する前記プロセスが、
    前記修正されたオープンアドレスフレーム要求のより互換性のある特徴フィールド内のルーティング情報を受信することを含む、請求項1に記載の方法。
  6. データに関する修正されたオープンアドレスフレーム要求に応答して、ルーティングアドレスを提供するために、シリアルアタッチされたSCSIストレージシステム内で使用されるエキスパンダのルックアップテーブル内のエントリーの数を削減する方法であって、
    前記シリアルにアタッチされたSCSIストレージシステム内で前記修正されたオープンアドレスフレーム要求内のルーティング情報を受信することを含み、前記修正されたオープンアドレスフレーム要求は、
    発信源エキスパンダアドレス情報と、
    宛先エキスパンダアドレス情報と、を含み、
    前記修正されたオープンアドレスフレーム要求は、宛先ターゲットSASアドレスを提供せず、さらに、
    前記シリアルにアタッチされたSCSIストレージシステム内のイニシエータとターゲットとの間でデータを経路指定するために、前記修正されたオープンアドレスフレーム要求内の前記ルーティング情報に対応する前記ルックアップテーブル内の前記ルーティング情報を使用する、ことを含む方法。
  7. 前記発信源エキスパンダアドレス情報が、発信源エキスパンダ物理アドレスを含む、請求項6に記載の方法。
  8. 前記宛先エキスパンダ情報が、宛先エキスパンダ物理アドレスを含む、請求項7に記載の方法。
  9. イニシエータとターゲットとの間でデータを経路指定するために、前記ルックアップテーブル内の前記ルーティング情報を使用する前記プロセスが、
    イニシエータとターゲットとの間でデータを経路指定するために、コンテンツアドレス指定可能メモリルックアップテーブル内のルーティング情報を使用する、ことを含む請求項8に記載の方法。
  10. 前記修正されたオープンアドレスフレーム要求内のルーティング情報を受信する前記プロセスが、
    前記修正されたオープンアドレスフレーム要求のより互換性のある特徴フィールド内のルーティング情報を受信することを含む、請求項6に記載の方法。
  11. データに関する修正されたオープンアドレスフレーム要求に応答して、ルーティングアドレスを提供するために、所与のトポロジを有するシリアルアタッチドSCSIストレージシステム内で使用されるエキスパンダのルックアップテーブル内のエントリーの数を削減するプロセスであって、
    前記ストレージシステムの前記トポロジ内に存在するデバイスの物理アドレスに関するアドレス範囲を生成し、
    前記アドレス範囲をルックアップテーブル内に格納し、
    前記修正されたオープンアドレスフレーム要求の前記アドレスのアドレス範囲情報を決定するために、前記修正されたオープンアドレスフレーム要求のアドレスを検査し、
    前記デバイスに経路指定するための物理層指標を取り出すために、前記修正されたオープンアドレスフレーム要求の前記アドレスの前記ルックアップテーブル内の前記アドレス範囲情報を使用する、ことを含むプロセス。
  12. 前記アドレス範囲をルックアップテーブル内に格納する前記プロセスが、
    前記アドレス範囲を3値コンテンツアドレス指定可能メモリ内に格納することを含む、請求項11に記載のプロセス。
  13. 前記アドレス範囲を生成するために、前記エキスパンダ内でプロセスを使用することをさらに含む、請求項12に記載のプロセス。
  14. データに関する修正されたオープンアドレスフレーム要求に応答して、ルーティングアドレスを提供するために、所与のトポロジを有するシリアルアタッチドSCSIストレージシステム内で使用されるエキスパンダのルックアップテーブル内のエントリーの数を削減する方法であって、
    前記ストレージシステムの前記トポロジに関する前記ルーティングアドレスを取得するために発見ルーチンを実行し、
    前記ルーティングアドレスを追加のRAM内に格納し、
    最近最も使用された前記ルーティングアドレスを用いてルックアップテーブルを設定し、
    前記修正されたオープンアドレスフレーム要求を読み取り、
    前記修正されたオープンアドレスフレーム要求内に含まれたアドレス情報を前記ルックアップテーブル内に格納された前記ルーティングアドレスと比較し、
    前記ルックアップテーブル内に格納された前記ルーティングアドレスが前記修正されたオープンアドレスフレーム要求内に含まれた前記アドレス情報と整合するときには、前記修正されたオープンアドレスフレーム要求を経路指定するために、前記ルーティングアドレスを提供し、
    前記ルックアップテーブル内に格納された前記ルーティングアドレスが前記修正されたオープンアドレスフレーム要求内に含まれた前記アドレス情報と整合しないときには、前記追加のRAMにアクセスし、
    前記修正されたオープンアドレスフレーム要求内に含まれた前記アドレス情報を前記追加のRAM内に格納された前記ルーティングアドレスと比較し、
    前記追加のRAM内に格納された前記ルーティングアドレスが前記修正されたオープンアドレスフレーム要求内に含まれた前記アドレス情報と整合するときには、前記修正されたオープンアドレスフレーム要求を経路指定するために、前記ルーティングアドレスを提供する、ことを含む方法。
  15. 前記追加のRAM内に格納された前記ルーティングアドレスが前記修正されたオープンアドレスフレーム要求内に含まれた前記アドレス情報と整合するときには、前記ルーティングアドレスを提供する前記プロセスが、
    前記ルックアップテーブル内で最近最も使用されなかったエントリーを決定し、
    前記ルックアップテーブル内の前記最近最も使用されなかったエントリーを除去し、
    前記ルーティングアドレスを前記ルックアップテーブル内に格納し、
    前記ルーティングアドレスを前記ルックアップテーブル内に格納した後で、前記修正されたオープンアドレスフレーム要求内に含まれたアドレス情報を前記ルックアップテーブル内に格納された前記ルーティングアドレスと比較する、ことをさらに含む請求項14に記載の方法。
  16. 最近最も使用された前記ルーティングアドレスを用いて、ルックアップテーブルを設定する前記プロセスが、
    最近最も使用された前記ルーティングアドレスを用いて、コンテンツアドレス指定可能メモリを設定することを含む、請求項14に記載の方法。
JP2011054004A 2010-12-31 2011-03-11 Sasエキスパンダ接続ルーティング技法 Pending JP2012141943A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/983,080 US20120173840A1 (en) 2010-12-31 2010-12-31 Sas expander connection routing techniques
US12/983,080 2010-12-31

Publications (2)

Publication Number Publication Date
JP2012141943A JP2012141943A (ja) 2012-07-26
JP2012141943A5 true JP2012141943A5 (ja) 2014-04-24

Family

ID=45062957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011054004A Pending JP2012141943A (ja) 2010-12-31 2011-03-11 Sasエキスパンダ接続ルーティング技法

Country Status (6)

Country Link
US (1) US20120173840A1 (ja)
EP (1) EP2472411A1 (ja)
JP (1) JP2012141943A (ja)
KR (1) KR20120078535A (ja)
CN (1) CN102567211A (ja)
TW (1) TW201228303A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5736870B2 (ja) * 2011-03-16 2015-06-17 富士通株式会社 ストレージ装置、コントローラおよびアドレス管理方法
US20120331181A1 (en) * 2011-06-21 2012-12-27 Lsi Corporation Methods and structure for firmware upgrade of devices in a storage network
TW201324163A (zh) * 2011-12-02 2013-06-16 Hon Hai Prec Ind Co Ltd 籍由記憶體介面擴展器連接設備的電子裝置及其連接方法
US8626974B2 (en) * 2012-01-19 2014-01-07 Lsi Corporation Methods and systems for reduced signal path count for interconnect signals within a storage system expander
US9143432B2 (en) * 2012-04-10 2015-09-22 Hewlett-Packard Development Company, L.P. Expander-targeted zoned broadcast
US9026727B2 (en) 2012-09-04 2015-05-05 Avago Technologies General Ip (Singapore) Pte Ltd Enhanced memory savings in routing memory structures of serial attached SCSI expanders
US9336171B2 (en) * 2012-11-06 2016-05-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Connection rate management in wide ports
US8793406B2 (en) 2012-11-16 2014-07-29 Hewlett-Packard Development Company, L.P. SAS switch that supports bulk discovery wherein the bulk discovery is either on a push basis or pull basis
US9026706B2 (en) 2012-12-14 2015-05-05 Lsi Corporation Method and system for detecting multiple expanders in an SAS topology having the same address
US8990448B2 (en) 2013-03-08 2015-03-24 Lsi Corporation Smart discovery model in a serial attached small computer system topology
US9411764B2 (en) 2013-07-23 2016-08-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Optimized redundant high availability SAS topology
WO2015030728A1 (en) * 2013-08-27 2015-03-05 Hewlett-Packard Development Company, L.P. Expander data routing
US9767311B2 (en) * 2013-10-25 2017-09-19 Netapp, Inc. Stack isolation by a storage network switch
CN104834500A (zh) * 2014-02-07 2015-08-12 鸿富锦精密工业(深圳)有限公司 指令处理系统及方法
CN105141532B (zh) * 2015-07-27 2018-05-15 浪潮(北京)电子信息产业有限公司 一种路由方法及路由器
US10152244B2 (en) * 2015-08-31 2018-12-11 Advanced Micro Devices, Inc. Programmable memory command sequencer
US10725930B2 (en) * 2018-08-27 2020-07-28 Micron Technology, Inc. Logical to physical memory address mapping tree
US10963413B2 (en) 2018-11-02 2021-03-30 Wipro Limited Method and system for transmitting data using small computer system interface (SCSI)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453979A (en) * 1994-01-27 1995-09-26 Dsc Communications Corporation Method and apparatus for generating route information for asynchronous transfer mode cell processing
US6816915B1 (en) * 2001-03-02 2004-11-09 Adaptec, Inc. I/O subsystem topology discovery method
US20020176363A1 (en) * 2001-05-08 2002-11-28 Sanja Durinovic-Johri Method for load balancing in routers of a network using overflow paths
JP2004158973A (ja) * 2002-11-05 2004-06-03 Fujitsu Ltd パケット中継装置
US7440460B2 (en) * 2004-03-05 2008-10-21 Samsung Electronics Co., Ltd. Apparatus and method for forwarding mixed data packet types in a high-speed router
JP4555029B2 (ja) * 2004-09-01 2010-09-29 株式会社日立製作所 ディスクアレイ装置
US7644168B2 (en) * 2004-11-05 2010-01-05 Hewlett-Packard Development Company, L.P. SAS expander
US7437462B2 (en) * 2006-01-06 2008-10-14 Dell Products L.P. Method for zoning data storage network using SAS addressing
CN101039252B (zh) * 2006-03-15 2012-05-23 中兴通讯股份有限公司 一种三重内容可寻址存储器路由表管理方法
US7624223B2 (en) * 2006-12-29 2009-11-24 Lsi Corporation Apparatus and methods for multiple unidirectional virtual connections among SAS devices
US7876713B2 (en) * 2007-06-29 2011-01-25 Emulex Design & Manufacturing Corporation Label switched routing in SAS expanders
US8074105B2 (en) * 2007-10-08 2011-12-06 Dot Hill Systems Corporation High data availability SAS-based RAID system
US7882281B2 (en) * 2007-12-10 2011-02-01 Emulex Design & Manufacturing Corporation SAS reference Phys for virtualization and traffic isolation
US8321596B2 (en) * 2008-09-05 2012-11-27 Lsi Corporation SAS paired subtractive routing

Similar Documents

Publication Publication Date Title
JP2012141943A5 (ja)
US9292217B2 (en) Logical volume space sharing
EP3121703B1 (en) Data caching method, cache and computer system
JP2018133086A5 (ja)
WO2018099107A1 (zh) 一种哈希表管理的方法和装置、计算机存储介质
WO2015084493A3 (en) Data processing apparatus with memory rename table for mapping memory addresses to registers
JP2019507445A5 (ja)
US20140052899A1 (en) Memory address translation method for flash storage system
JP2017182803A5 (ja)
US10397362B1 (en) Combined cache-overflow memory structure
JP2015528603A5 (ja)
JP2010192002A5 (ja)
JP2004164641A5 (ja)
TWI456418B (zh) 檔案系統提示
JP2017516234A5 (ja)
JP2018519570A5 (ja)
US20170123979A1 (en) Systems, devices, and methods for handling partial cache misses
TW201737092A (zh) 使用去重複dram系統演算法架構的去重複記憶體模組及其方法
JP2013037551A (ja) key−valueストアを有するメモリシステム
JP2013191255A5 (ja)
JP2008537259A5 (ja)
JP2008502069A5 (ja)
US11429533B2 (en) Method and system of reducing address mapping space of flash translation layer
WO2015020900A3 (en) Method and device for error correcting code (ecc) error handling
US10586594B2 (en) Data tables in content addressable memory