JP2012138881A - デジタル/アナログ変換装置 - Google Patents
デジタル/アナログ変換装置 Download PDFInfo
- Publication number
- JP2012138881A JP2012138881A JP2011021569A JP2011021569A JP2012138881A JP 2012138881 A JP2012138881 A JP 2012138881A JP 2011021569 A JP2011021569 A JP 2011021569A JP 2011021569 A JP2011021569 A JP 2011021569A JP 2012138881 A JP2012138881 A JP 2012138881A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- analog conversion
- analog
- conversion unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 35
- 239000000872 buffer Substances 0.000 claims abstract description 25
- 230000000295 complement effect Effects 0.000 claims abstract description 23
- 230000003111 delayed effect Effects 0.000 claims abstract description 4
- 230000005669 field effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000001052 transient effect Effects 0.000 abstract description 7
- 230000001934 delay Effects 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003121 nonmonotonic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】デジタル/アナログ変換装置は、可変遅延バッファ回路と複数の同期化回路を有する。バッファ回路は、複数のビットを有するデジタル信号を受信し、高ビットから低ビットの順序に従って、それぞれ、複数の第一相補デジタル信号組を遅延出力する。各同期化回路は、第一相補デジタル信号組とクロック信号を受信し、 クロック信号を、第一相補デジタル信号組の時間基準とし、第一相補デジタル組に対応して、第二相補デジタル信号組を、デジタル/アナログ変換ユニットに出力して、第二相補デジタル信号をアナログ信号に変換する。本発明は、異なる入力ビットにそれぞれ対応する遅延時間を使用して、電流スイッチのタイミングを制御し、過渡グリッチが減少する。
【選択図】図2
Description
グリッチ生成の原因は、主に、入力から出力の過程で、異なるビット間が適合されていないことである。
しかし、別に、二進数単項デコーダ(binary−to−unary decoder)が必要で、ビット数が大きい時、このデコーダは、面積が大きい、速度が遅い、平均電力消耗が増加する等の欠点があるので、高速、高解像度のデジタル/アナログ変換器中への使用に適しない。
よって、本発明は、上述の問題を改善することができるデジタル/アナログ変換装置を提供する。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
12 同期化回路
14 低振幅スイッチドライバ組
16 デジタル/アナログ変換ユニット
18 可変抵抗
20 バッファ
22 インバータ
24 第一Pチャネル電界効果トランジスタ
26 第一インバータ
28 第二Pチャネル電界効果トランジスタ
30 第二インバータ
32 電流源
34 電子スイッチ
36 抵抗
Claims (8)
- デジタル/アナログ変換装置であって、
複数のビットを有するデジタル信号を受信し、高ビットから低ビットの順序に従って、それぞれ、対応して、第一相補デジタル信号組を遅延出力する可変遅延バッファ回路と、
それぞれ、前記の各第一相補デジタル信号組とクロック信号を受信し、前記クロック信号を前記第一相補デジタル信号組の時間基準として、それぞれ、前記の各第一相補デジタル信号組に対応して、各第二相補デジタル信号組を出力する複数の同期化回路と、
前記第二相補デジタル信号組を受信し、アナログ信号に変換して出力するデジタル/アナログ変換ユニットと、
を有することを特徴とするデジタル/アナログ変換装置。 - 前記デジタル/アナログ変換ユニットは、抵抗式デジタル/アナログ変換ユニット、電流式デジタル/アナログ変換ユニット、又は、電容式デジタル/アナログ変換ユニットであることを特徴とする請求項1に記載のデジタル/アナログ変換装置。
- 前記デジタル/アナログ変換ユニットは、更に、
電流量が、それぞれ、低ビットから高ビットの順序に対応して、バイナリ加重式で逓増する複数の電流源と、
それぞれ、前記の各同期化回路と前記の各電流源を連接し、それぞれ、前記の各第二相補デジタル信号組を受信して、導通状態を切り換える複数の電子スイッチと、
前記電子スイッチを連接し、前記の各電流源の電流は、それぞれ、前記の各電子スイッチの導通状態に基づいて流れ、前記アナログ信号を生成する少なくとも一つの抵抗と、
を有することを特徴とする請求項1に記載のデジタル/アナログ変換装置。 - 前記の各同期化回路は、更に、高電圧を連接する低振幅スイッチドライバ組を連接し、同時に、前記第二相補デジタル信号組を受信して、振幅がフルスウィング(full swing)振幅より小さくなるように調整後、前記デジタル/アナログ変換ユニットに出力することを特徴とする請求項1に記載のデジタル/アナログ変換装置。
- 前記の各第二相補デジタル信号組は、デジタル同期信号とデジタル反転同期信号を有し、且つ、前記の各低振幅スイッチドライバ組は、更に、
前記高電圧を連接する第一Pチャネル電界効果トランジスタと、
前記第一Pチャネル電界効果トランジスタを連接し、且つ、前記第一Pチャネル電界効果トランジスタのスレショルド電圧が、トランジスタのスレショルド電圧より小さく、前記デジタル反転同期信号を受信して、振幅がフルスウィング振幅より小さくなるように調整し、反転後、前記デジタル/アナログ変換ユニットに出力する第一インバータと、
前記高電圧を連接する第二Pチャネル電界効果トランジスタと、
前記第二Pチャネル電界効果トランジスタを連接し、且つ、前記第二Pチャネル電界効果トランジスタのスレショルド電圧は、トランジスタのスレショルド電圧より小さく、前記デジタル同期信号を受信して、振幅がフルスウィング振幅より小さくなるよう調整し、反転後、前記デジタル/アナログ変換ユニットに出力する第二インバータと、
を有することを特徴とする請求項4に記載のデジタル/アナログ変換装置。 - 前記の各同期化回路はラッチ(latch)回路であることを特徴とする請求項1に記載のデジタル/アナログ変換装置。
- 前記可変遅延バッファ回路は、更に、
抵抗値が、それぞれ、低ビットから高ビットの順序に対応して、順に逓減する複数の可変抵抗と、
それぞれ、前記の各可変抵抗を連接し、対応する前記可変抵抗により、それぞれ、前記の各ビットを受信し、前記些高ビットから低ビットの順序に従って、それぞれ、対応して、デジタルバッファ信号を遅延出力する複数のバッファと、
それぞれ、前記の各可変抵抗を連接して、対応する前記可変抵抗により、それぞれ、前記の各ビットを受信し、前記バッファは、前記の高ビットから低ビットの順序に従って、それぞれ、対応して、デジタル反転信号を遅延出力し、且つ、対応する同一の前記ビットの前記デジタル反転信号と前記デジタルバッファ信号は、前記第一相補デジタル信号組を形成する複数のインバータと、
を有することを特徴とする請求項1に記載のデジタル/アナログ変換装置。 - 前記の各可変抵抗の抵抗値は、それぞれ、低ビットから高ビットの順序に対応して、バイナリ加重式で逓減することを特徴とする請求項7に記載のデジタル/アナログ変換装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099145777 | 2010-12-24 | ||
TW099145777A TWI411233B (zh) | 2010-12-24 | 2010-12-24 | 數位類比轉換裝置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012138881A true JP2012138881A (ja) | 2012-07-19 |
Family
ID=44099927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011021569A Pending JP2012138881A (ja) | 2010-12-24 | 2011-02-03 | デジタル/アナログ変換装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8427351B2 (ja) |
JP (1) | JP2012138881A (ja) |
CN (1) | CN102088293B (ja) |
TW (1) | TWI411233B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102999310A (zh) * | 2012-12-14 | 2013-03-27 | 蒋海勇 | 一种新型芯片晶体管阵列方法 |
US9258010B1 (en) * | 2014-08-29 | 2016-02-09 | Cisco Technology, Inc. | Monotonic segmented digital to analog converter |
US9722624B2 (en) | 2015-04-20 | 2017-08-01 | Samsung Electronics Co., Ltd | Semiconductor device comprising successive approximation register analog to digital converter with variable sampling capacitor |
JP6668677B2 (ja) * | 2015-10-22 | 2020-03-18 | 株式会社ソシオネクスト | A/d変換器、a/d変換方法および半導体集積回路 |
TWI603587B (zh) | 2017-01-20 | 2017-10-21 | 華邦電子股份有限公司 | 數位類比轉換器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4127034A (en) * | 1977-12-23 | 1978-11-28 | General Electric Company | Digital rectilinear ultrasonic imaging system |
JP2576366B2 (ja) * | 1993-06-23 | 1997-01-29 | 日本電気株式会社 | 可変遅延バッファ回路 |
US6392573B1 (en) | 1997-12-31 | 2002-05-21 | Intel Corporation | Method and apparatus for reduced glitch energy in digital-to-analog converter |
US6518906B2 (en) | 2000-07-25 | 2003-02-11 | Agere Systems Guardian Corp. | Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage |
KR100517734B1 (ko) * | 2003-12-12 | 2005-09-29 | 삼성전자주식회사 | 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치 |
JP4544890B2 (ja) * | 2004-03-29 | 2010-09-15 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | ディジタルアナログ変換器及び電子装置 |
TWI244270B (en) * | 2005-01-17 | 2005-11-21 | Novatek Microelectronics Corp | Digital-to-analog converter |
JP4375313B2 (ja) * | 2005-09-16 | 2009-12-02 | セイコーエプソン株式会社 | 画像音声出力システム、画像音声データ出力装置、音声処理プログラム、及び記録媒体 |
TWI316795B (en) | 2005-10-25 | 2009-11-01 | Novatek Microelectronics Corp | Current steering digital-to-analog converter |
CN100557939C (zh) * | 2006-01-23 | 2009-11-04 | 北京万工科技有限公司 | 用于高速数模转换器中电流源开关的电压限幅器 |
US7587650B2 (en) * | 2006-12-08 | 2009-09-08 | Intel Corporation | Clock jitter detector |
CN101527569B (zh) * | 2008-03-06 | 2012-08-29 | 瑞昱半导体股份有限公司 | 数字模拟转换器 |
US7965212B1 (en) * | 2010-02-12 | 2011-06-21 | Bae Systems Information And Electronic Systems Integration Inc. | DAC circuit using summing junction delay compensation |
-
2010
- 2010-12-24 TW TW099145777A patent/TWI411233B/zh not_active IP Right Cessation
-
2011
- 2011-01-12 CN CN2011100052159A patent/CN102088293B/zh not_active Expired - Fee Related
- 2011-02-03 JP JP2011021569A patent/JP2012138881A/ja active Pending
- 2011-02-23 US US13/032,925 patent/US8427351B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8427351B2 (en) | 2013-04-23 |
CN102088293B (zh) | 2013-08-14 |
TW201228239A (en) | 2012-07-01 |
CN102088293A (zh) | 2011-06-08 |
TWI411233B (zh) | 2013-10-01 |
US20120161997A1 (en) | 2012-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9397676B1 (en) | Low power switching techniques for digital-to-analog converters | |
Yu et al. | A 1-V 1.25-GS/S 8-bit self-calibrated flash ADC in 90-nm digital CMOS | |
Jin et al. | An energy-efficient time-domain asynchronous 2 b/step SAR ADC with a hybrid R-2R/C-3C DAC structure | |
JP2012138881A (ja) | デジタル/アナログ変換装置 | |
WO2020176165A1 (en) | Differential source follower with current steering devices | |
CN101783684B (zh) | 管线式模数转换器 | |
CN102594353A (zh) | 一种数模转换器及逐次逼近存储转换器 | |
WO2013036204A1 (en) | An analog-to-digital converter for a multi-channel signal acquisition system | |
Yi | An 8-bit current-steering digital to analog converter | |
CN109861690B (zh) | 输出反馈时钟占空比调节装置、方法及系统 | |
Caragiulo et al. | A 2✖ Time-Interleaved 28-GS/s 8-Bit 0.03-mm 2 Switched-Capacitor DAC in 16-nm FinFET CMOS | |
Zhu et al. | A 1.33 μW 10-bit 200KS/s SAR ADC with a tri-level based capacitor switching procedure | |
WO2023246410A1 (zh) | 一种模数转换电路、控制方法、芯片及电子设备 | |
KR101833923B1 (ko) | 기준전압 가변 비교기를 이용하는 축차 비교형 아날로그 디지털 변환기 | |
WO2010137095A1 (ja) | 抵抗型デジタル/アナログ変換器 | |
TW201312948A (zh) | 數位至類比轉換器及其操作方法 | |
TWI726822B (zh) | 訊號轉換裝置 | |
Wang et al. | A novel 12-bit 0.6-mW two-step coarse-fine time-to-digital converter | |
Liechti et al. | A 1.8 V 12-bit 230-MS/s pipeline ADC in 0.18 μm CMOS technology | |
Mathurkar et al. | Segmented 8-bit current-steering digital to analog converter | |
KR100919872B1 (ko) | 이진 디코더 구조를 갖는 디지털-아날로그 변환기 | |
Chou et al. | A 10-bit 250MS/s low-glitch binary-weighted digital-to-analog converter | |
Wittmann et al. | A reusable Triple Core 12-bit Current Steering Digital-to-Analog Converter for high performance Transceivers in lndustry 4.0 Applications | |
J Patel et al. | Comparative Study of Current steering DAC based on Implementation using various types of Switches | |
Zhu et al. | A four-channel time-interleaved 30-GS/s 6-bit ADC in 0.18 μm SiGe BiCMOS technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121205 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131217 |