JP2012130128A - 整流回路 - Google Patents
整流回路 Download PDFInfo
- Publication number
- JP2012130128A JP2012130128A JP2010278275A JP2010278275A JP2012130128A JP 2012130128 A JP2012130128 A JP 2012130128A JP 2010278275 A JP2010278275 A JP 2010278275A JP 2010278275 A JP2010278275 A JP 2010278275A JP 2012130128 A JP2012130128 A JP 2012130128A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- rectifier circuit
- capacitor
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】レクテナに用いた場合でも、高効率で高出力電力を発生することができる整流回路を提供する。
【解決手段】整流回路の整流部を構成するのは、第1のダイオード3と第2のダイオード4との組、及び第3のダイオード5と第4のダイオード6との組の2組であり、それぞれの組のダイオードは順方向に直列接続されている。第1のダイオード3と第3のダイオード5とのそれぞれのアノードは、グランドに接地されている。第2のダイオード4と第4のダイオード6とのそれぞれのカソードは、平滑化用キャパシタ7に接続されている。第1のダイオード3のカソードと第3のダイオード5のカソードとは、位相調整手段9を介して、互いに接続されている。第1のダイオード3と第2のダイオード4との接続点は、直流電流阻止キャパシタ2に接続されている。
【選択図】図1
【解決手段】整流回路の整流部を構成するのは、第1のダイオード3と第2のダイオード4との組、及び第3のダイオード5と第4のダイオード6との組の2組であり、それぞれの組のダイオードは順方向に直列接続されている。第1のダイオード3と第3のダイオード5とのそれぞれのアノードは、グランドに接地されている。第2のダイオード4と第4のダイオード6とのそれぞれのカソードは、平滑化用キャパシタ7に接続されている。第1のダイオード3のカソードと第3のダイオード5のカソードとは、位相調整手段9を介して、互いに接続されている。第1のダイオード3と第2のダイオード4との接続点は、直流電流阻止キャパシタ2に接続されている。
【選択図】図1
Description
この発明は、例えば、衛星通信や地上波マイクロ波通信等に用いられ、入力された交流信号を直流電力に変換して出力する整流回路に関する。
従来から、入力された交流信号を直流電力に変換して出力する整流回路がアンテナ等の通信用途に使用されている。図6は、特許文献1に示すような倍電圧整流回路を示す回路図である。図6において、倍電圧整流回路101は、信号源103から入力される交流信号を直流電力に変換して負荷抵抗R1に出力するものである。
また、倍電圧整流回路101は、信号源103との整合をとるための入力整合回路102と、直流電流阻止のためのコンデンサC1、ダイオードD1及びダイオードD2によって構成される整流部と、インダクタL1及びコンデンサC2によって構成される出力フィルタとを備えている。
整流部を構成する2つのダイオードD1,D2のうち、ダイオードD1のアノードは、グランドに接地され、ダイオードD1のカソードは、入力コンデンサC1の一端に接続されている。入力コンデンサC1の他端は、入力整合回路102を介して、第1入力端子112に接続されている。一方、ダイオードD2のアノードは、入力コンデンサC1の一端に接続され、ダイオードD2のカソードは、出力フィルタを構成するインダクタL1の一端に接続されている。インダクタL1の他端は、第2出力端子114に接続されている。また、第2出力端子114と第1出力端子115との間には、出力フィルタを構成するコンデンサC2が接続されている。
次に、動作について説明する。倍電圧整流回路101では、信号源103から入力端子を介して入力された交流信号が、入力整合回路102と入力コンデンサC1とを介して、各ダイオードD1及びD2に流れ、この交流信号が各ダイオードD1及びD2によって整流される。そして、整流後の信号は、インダクタL1及びコンデンサC2からなる出力フィルタによって直流に平滑化される。これにより、出力端子側には、入力された交流信号の約2倍の直流電圧が発生する。
ここで、倍電圧整流回路は、周波数の低い交流信号から周波数の高い(数GHzまで)交流信号までを直流に変換することができるため、例えばマイクロ波を受信して直流電力を取り出すレクテナとして用いることもできる。このレクテナでは、受信した信号をいかに効率よく直流電力に変換できるかが課題である。また、近年、倍電圧整流回路の効率を改善させるための技術は、種々提案されているが、レクテナの用途の整流回路に関しては、十分とは言えない。
この発明は、上記のような課題を解決するためになされたものであり、レクテナに用いた場合でも、高効率で高出力電力を発生することができる整流回路を得ることを目的とする。
この発明の整流回路は、順方向に直列接続された第1のダイオード及び第2のダイオードと、順方向に直列接続された第3のダイオード及び第4のダイオードと、前記第1のダイオード及び前記第2のダイオードの接続点に接続された入力キャパシタと、前記第2のダイオードの出力端と前記第4のダイオードの出力端とに接続された出力キャパシタと、前記第1のダイオード及び前記第2のダイオードの接続点と、前記第3のダイオード及び前記第4のダイオードの接続点との間に配置され、入力信号の位相を変えるための位相調整手段とを備える。
この発明の整流回路によれば、第3のダイオードと第4のダイオードとの接続点が、位相調整手段を介して、第1のダイオードと第2のダイオードとの接続点に接続されているので、第1のダイオードと第2のダイオードとの組と、第3のダイオードと第4のダイオードとの組への入力信号の位相条件を位相調整手段によって変えることにより、レクテナに用いた場合でも、高効率で高出力電力を発生することができる。
以下、この発明を実施するための形態について、図面を参照して説明する。
実施の形態1.
図1は、この発明の実施の形態1による整流回路を示す回路図である。
図1において、1は交流信号入力端子、2は直流電流阻止キャパシタ(入力キャパシタ)、3は第1のダイオード、4は第2のダイオード、5は第3のダイオード、6は第4のダイオード、7は平滑化用キャパシタ(出力キャパシタ)、8は負荷抵抗、9は位相調整手段(位相調整回路)である。
実施の形態1.
図1は、この発明の実施の形態1による整流回路を示す回路図である。
図1において、1は交流信号入力端子、2は直流電流阻止キャパシタ(入力キャパシタ)、3は第1のダイオード、4は第2のダイオード、5は第3のダイオード、6は第4のダイオード、7は平滑化用キャパシタ(出力キャパシタ)、8は負荷抵抗、9は位相調整手段(位相調整回路)である。
実施の形態1の整流回路は、交流信号入力端子1から入力される交流信号を直流電力に変換して負荷抵抗8に出力するものである。整流部を構成するのは、第1のダイオード3と第2のダイオード4との組(ダイオード対)、及び第3のダイオード5と第4のダイオード6との組の2組であり、それぞれの組のダイオードは順方向に直列接続されている。
第1のダイオード3と第3のダイオード5とのそれぞれのアノードは、グランドに接地されている。第2のダイオード4と第4のダイオード6とのそれぞれのカソードは、平滑化用キャパシタ7に接続されている。また、第1のダイオード3のカソードと第3のダイオード5のカソードとは、位相調整手段9を介して、互いに接続されている。さらに、第1のダイオード3と第2のダイオード4との接続点は、直流電流阻止キャパシタ2に接続されている。
次に、動作について説明する。図1の整流回路では、交流信号入力端子1からの交流信号が、直流電流阻止キャパシタ2を介して、第1及び第2のダイオード3,4及び位相調整手段9に入力される。ここで、位相調整手段9によって交流信号の位相が調整されて、その調整後の交流信号が第3及び第4のダイオード5,6に入力される。そして、交流信号が各ダイオード3〜6によって整流され、その後、平滑化用キャパシタ7によって直流に平滑化される。これにより、出力端子側の負荷抵抗8に直流電圧が発生する。
従って、上記のような実施の形態1によれば、入力された交流信号が正の位相をもつ場合に、その交流信号が平滑化用キャパシタ7に充電されて直流電圧が発生する。また、第1のダイオード3と第2のダイオード4との組と、第3のダイオード5と第4のダイオード6との組への入力信号の位相条件を位相調整手段9によって変えることにより、レクテナに用いた場合でも、高効率で高出力電力を発生することができる。
実施の形態2.
図2は、この発明の実施の形態2による整流回路を示す回路図である。図2において、実施の形態2の整流回路は、実施の形態1で示した第1の整流回路10と、第1の整流回路10と同様の素子から構成された第2の整流回路11とを組み合わせてなる整流回路である。
図2は、この発明の実施の形態2による整流回路を示す回路図である。図2において、実施の形態2の整流回路は、実施の形態1で示した第1の整流回路10と、第1の整流回路10と同様の素子から構成された第2の整流回路11とを組み合わせてなる整流回路である。
また、実施の形態2の整流回路は、実施の形態1と同様に、交流信号入力端子1から入力される交流信号を直流電力に変換して負荷抵抗8に出力するものである。第1の整流回路10における第1のダイオード及び第3のダイオードのアノードは、グランドに接地されている。第1の整流回路10における第2のダイオード及び第4のダイオードのカソードと、第2の整流回路11における第1のダイオード及び第3のダイオードのアノードとは、互いに接続されている。
上記のような実施の形態2によれば、第1の整流回路10の第2のダイオード及び第4のダイオードのカソードと、第2の整流回路11の第1のダイオード及び第3のダイオードのアノードとが接続されている。この構成により、第1の整流回路10の出力電位を第2の整流回路11の基準電位とすることができ、第2の整流回路11の各ダイオードの立ち上がり電圧を負荷抵抗に印加することができ、実施の形態1に比べて、さらに高い電圧を出力することができる。
さらに、実施の形態2の整流回路では、入力された交流信号が正の位相をもつ場合にキャパシタ7に充電され直流電圧を発生する。位相調整手段9により、2組の整流回路の入力信号の位相条件を変えることにより、より高出力な電圧を発生することができる。
なお、図2に示した整流回路では、2組の整流回路を組み合わせた場合を示したが、3組以上の整流回路を組み合わせることによっても、実施の形態2と同様の効果を得ることができる。
実施の形態3.
図3は、この発明の実施の形態3による整流回路を示す回路図である。図3において、実施の形態3の整流回路は、実施の形態1における位相調整手段9を実現する回路素子としてインダクタ12を用いたものである。実施の形態3の整流回路でも、実施の形態1と同様に、2組のダイオード対の入力信号の位相条件を変えることにより、より高出力な電圧を発生することができる。
図3は、この発明の実施の形態3による整流回路を示す回路図である。図3において、実施の形態3の整流回路は、実施の形態1における位相調整手段9を実現する回路素子としてインダクタ12を用いたものである。実施の形態3の整流回路でも、実施の形態1と同様に、2組のダイオード対の入力信号の位相条件を変えることにより、より高出力な電圧を発生することができる。
実施の形態4.
図4は、この発明の実施の形態4による整流回路を示す回路図である。図4において、実施の形態4の整流回路は、実施の形態1における位相調整手段9を実現する回路素子としてキャパシタ13を用いたものである。実施の形態4の整流回路でも、実施の形態1と同様に、2組のダイオード対の入力信号の位相条件を変えることにより、より高出力な電圧を発生することができる。
図4は、この発明の実施の形態4による整流回路を示す回路図である。図4において、実施の形態4の整流回路は、実施の形態1における位相調整手段9を実現する回路素子としてキャパシタ13を用いたものである。実施の形態4の整流回路でも、実施の形態1と同様に、2組のダイオード対の入力信号の位相条件を変えることにより、より高出力な電圧を発生することができる。
なお、実施の形態3,4において、位相調整手段を実現する回路として、入力信号の位相を変えることができれば、インダクタ及びキャパシタを組み合わせてもよい。
また、実施の形態3,4では、1組の整流回路を用いた場合の構成について説明した。しかしながら、実施の形態2のように、2組以上の整流回路を用いた場合にも、同様の効果を得ることができる。
実施の形態5.
図5は、この発明の実施の形態5による整流回路を示す回路図である。図5において、実施の形態5の整流回路は、実施の形態1における第1〜第4のダイオード3〜6を、N型MOS−FET14〜17に置き換えた構成である。N型MOS−FET14〜17のゲート電極とソース電極とは、短絡されており、N型MOS−FET14〜17は、それぞれダイオードをなしている。他の構成は、実施の形態1と同様である。
図5は、この発明の実施の形態5による整流回路を示す回路図である。図5において、実施の形態5の整流回路は、実施の形態1における第1〜第4のダイオード3〜6を、N型MOS−FET14〜17に置き換えた構成である。N型MOS−FET14〜17のゲート電極とソース電極とは、短絡されており、N型MOS−FET14〜17は、それぞれダイオードをなしている。他の構成は、実施の形態1と同様である。
実施の形態5の整流回路では、実施の形態1と同様に、2組のダイオード対(FET対)の入力信号の位相条件を変えることによって、実施の形態1と同様に、より高出力な電圧を発生することができる。また、実施の形態5の整流回路では、ダイオードのないプロセスを用いた場合にも、整流回路を実現することができる。これにより、整流回路の1チップ化が実現でき、低コスト化を図ることができる。
なお、実施の形態5では、1組の整流回路を用いた場合の構成について説明した。しかしながら、実施の形態2のように2組以上の整流回路を用いた場合にも、同様の効果を得ることができる。また、実施の形態3,4のように、位相調整手段9として、インダクタあるいはキャパシタを用いてもよい。
さらに、実施の形態1〜5では、入力整合回路及び出力整合回路を用いない整流回路の回路構成について説明した。しかしながら、入力整合回路及び出力整合回路を用いた回路構成でも、実施の形態1〜5と同様の効果を得ることができる。
1 交流信号入力端子、2 直流電流阻止キャパシタ(入力キャパシタ)、3 第1のダイオード、4 第2のダイオード、5 第3のダイオード、6 第4のダイオード、7 平滑化用キャパシタ(キャパシタ)、8 負荷抵抗、9 位相調整手段、10 第1の整流回路、11 第2の整流回路、12 インダクタ、13 キャパシタ、14〜17 N型MOS−FET。
Claims (5)
- 順方向に直列接続された第1のダイオード及び第2のダイオードと、
順方向に直列接続された第3のダイオード及び第4のダイオードと、
前記第1のダイオード及び前記第2のダイオードの接続点に接続された入力キャパシタと、
前記第2のダイオードの出力端と前記第4のダイオードの出力端とに接続された出力キャパシタと、
前記第1のダイオード及び前記第2のダイオードの接続点と、前記第3のダイオード及び前記第4のダイオードの接続点との間に配置され、入力信号の位相を変えるための位相調整手段と
を備えることを特徴とする整流回路。 - 請求項1に記載の整流回路をN(Nは正の整数)個組み合わせてなる整流回路であって、
第(N−1)番目の整流回路における前記第2のダイオードの出力端は、第N番目の整流回路における前記第1のダイオードの入力端に接続され、
第(N−1)番目の整流回路における前記第4のダイオードの出力端は、第N番目の整流回路における前記第3のダイオードの入力端に接続されている
ことを特徴とする整流回路。 - 前記位相調整手段は、インダクタによって構成されている
ことを特徴とする請求項1又は請求項2に記載の整流回路。 - 前記位相調整手段は、キャパシタによって構成されている
ことを特徴とする請求項1又は請求項2に記載の整流回路。 - 前記第1から第4のダイオードは、電極が短絡接続されたFETからなる回路素子によってそれぞれ構成されている
ことを特徴とする請求項1から請求項4までのいずれか1項に記載の整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010278275A JP2012130128A (ja) | 2010-12-14 | 2010-12-14 | 整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010278275A JP2012130128A (ja) | 2010-12-14 | 2010-12-14 | 整流回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012130128A true JP2012130128A (ja) | 2012-07-05 |
Family
ID=46646547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010278275A Withdrawn JP2012130128A (ja) | 2010-12-14 | 2010-12-14 | 整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012130128A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017073931A (ja) * | 2015-10-09 | 2017-04-13 | 三菱電機株式会社 | 無線受電装置及び無線送受電システム |
-
2010
- 2010-12-14 JP JP2010278275A patent/JP2012130128A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017073931A (ja) * | 2015-10-09 | 2017-04-13 | 三菱電機株式会社 | 無線受電装置及び無線送受電システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0933645A (ja) | トランスポンダの電源回路 | |
KR102084401B1 (ko) | 고주파 정류기 | |
JP2008011584A (ja) | 整流回路 | |
JP2018093692A (ja) | ワイヤレス受電装置及びこれを用いたワイヤレス電力伝送装置並びに整流器 | |
JP2009537113A5 (ja) | ||
JP6242654B2 (ja) | 電力変換装置 | |
US9479064B2 (en) | Switching control circuit and switching power supply device | |
WO2014061490A1 (ja) | 無線電力整流器及び無線電力伝送システム | |
TWI680367B (zh) | 具功率因數校正之微波產生裝置及其適用之控制方法 | |
US9601996B2 (en) | Switching power supply apparatus | |
JP2012130128A (ja) | 整流回路 | |
JP6385171B2 (ja) | 整流器 | |
US20080205108A1 (en) | Power Converter Apparatus | |
US20140028096A1 (en) | Rectifier circuit and electronic device using same | |
JP6252542B2 (ja) | 終端装置及び無線給電システム | |
JP5141982B2 (ja) | 電源装置 | |
US20180091053A1 (en) | Direct current converter | |
US10862402B2 (en) | System and method for power converter including inverter, resonant circuit. and voltage multiplier | |
US9979315B2 (en) | Rectifying circuit for high-frequency power supply | |
JP2016123272A (ja) | 力率改善回路及び電源装置 | |
TW201717532A (zh) | 單級交流至直流轉換器 | |
US20140063880A1 (en) | Rectifier circuit and electronic device using same | |
TWM477732U (zh) | 交交流電源轉換裝置 | |
JP2011050171A (ja) | 電磁波変換装置 | |
WO2013031787A1 (ja) | 整流回路及び整流方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140304 |