JP2012128443A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2012128443A
JP2012128443A JP2012023876A JP2012023876A JP2012128443A JP 2012128443 A JP2012128443 A JP 2012128443A JP 2012023876 A JP2012023876 A JP 2012023876A JP 2012023876 A JP2012023876 A JP 2012023876A JP 2012128443 A JP2012128443 A JP 2012128443A
Authority
JP
Japan
Prior art keywords
film
shielding film
light
light shielding
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012023876A
Other languages
Japanese (ja)
Other versions
JP4973820B2 (en
Inventor
Masao Murade
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012023876A priority Critical patent/JP4973820B2/en
Publication of JP2012128443A publication Critical patent/JP2012128443A/en
Application granted granted Critical
Publication of JP4973820B2 publication Critical patent/JP4973820B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To enhance light shielding properties of the outside of a display area of a liquid crystal device.SOLUTION: A light shielding film 54 is formed on the outside of a frame area, in which a frame light shielding film 53 is formed, of a peripheral area extending to the outside of an image display area 10a on a TFT array substrate 10. A data line driving circuit 101 and routing wiring 90 are covered with the light shielding film 54. The routing wiring 90 electrically connects an external connection terminal 102 to the data line driving circuit 101, a scanning line driving circuit 104, upper and lower conduction terminals 106 and the like. The light shielding film 54 can block incident light which cannot be completely blocked by the frame light shielding film 53 and reflection light reflected by the light shielding film 54 and the frame light shielding film 53 to a TFT array substrate 1 side on the outside of the frame area.

Description

本発明は、例えば、液晶パネル等の電気光学装置、及び該電気光学装置を具備してなる液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal panel, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置の一例である液晶装置では、例えば、画素電極や画素スイッチング用素子が形成される素子基板と、対向電極が形成される対向基板とが所定の隙間を介して、例えば紫外線硬化樹脂等のシール材によって貼り合わされ、これらの基板間に液晶が封入される。例えば、液晶装置を、液晶プロジェクタにおけるライトバルブとして用いる場合、ライトバルブの表面にごみや埃等(以下、単に「粉塵」という。)が付着すると、映写幕上にその粉塵の像もまた投影されてしまうことで、画像の品質を低下させる可能性がある。このため、液晶装置を構成する基板の外側表面に防塵用基板が設けられることが多い。   In a liquid crystal device that is an example of this type of electro-optical device, for example, an element substrate on which a pixel electrode or a pixel switching element is formed and a counter substrate on which a counter electrode is formed are, for example, ultraviolet rays through a predetermined gap. The liquid crystal is sealed between these substrates by being bonded together by a sealing material such as a cured resin. For example, when a liquid crystal device is used as a light valve in a liquid crystal projector, if dust or dust (hereinafter simply referred to as “dust”) adheres to the surface of the light valve, the image of the dust is also projected on the projection screen. As a result, the image quality may be reduced. For this reason, a dustproof substrate is often provided on the outer surface of the substrate constituting the liquid crystal device.

また、対向基板には、液晶装置における表示領域の額縁(即ち、表示の外枠)を規定する額縁遮光膜が設けられるのが一般的である。加えて、防塵用基板には、額縁遮光膜の外側から素子基板に入射する光を遮るために、額縁遮光膜の外側に額縁遮光膜とは別の遮光膜が形成されることもある(特許文献1参照。)。このような遮光膜は、額縁遮光膜の外側において素子基板の表面或いはその内部に形成された端子、配線及び各種回路等のパターンの像が映写幕上に投影されることを防止するために設けられている。   Further, the counter substrate is generally provided with a frame light-shielding film that defines a frame of a display area (that is, an outer frame of display) in the liquid crystal device. In addition, a light-shielding film different from the frame light-shielding film may be formed outside the frame light-shielding film in order to shield light incident on the element substrate from the outside of the frame light-shielding film on the dust-proof substrate (patent) Reference 1). Such a light shielding film is provided to prevent the image of the pattern of terminals, wiring, various circuits, etc. formed on the surface of the element substrate or inside the element light shielding film outside the frame light shielding film from being projected onto the projection screen. It has been.

特開平11−295683号公報Japanese Patent Laid-Open No. 11-295683

しかしながら、額縁遮光膜によって反射された光が、素子基板側で反射され、当該反射された光が防塵用基板に設けられた遮光膜によって再度反射された場合、再度反射された光によって、素子基板に設けられた回路部或いは端子等のパターンの像が映写幕に投影されてしまい、液晶プロジェクタ等の表示品位を低下させてしまう問題点がある。加えて、特許文献1に開示されているように、防塵用基板に遮光膜を設けた場合、液晶パネル等の電気光学装置、及び液晶プロジェクタ等の電子機器の製造コストを増大させてしまう問題点もある。   However, when the light reflected by the frame light-shielding film is reflected on the element substrate side, and the reflected light is reflected again by the light-shielding film provided on the dustproof substrate, the element substrate is re-reflected by the reflected light. The pattern image of the circuit section or terminal provided in the projector is projected onto the projection screen, which causes a problem of degrading the display quality of a liquid crystal projector or the like. In addition, as disclosed in Patent Document 1, when a light shielding film is provided on a dustproof substrate, the manufacturing cost of an electro-optical device such as a liquid crystal panel and an electronic device such as a liquid crystal projector is increased. There is also.

よって、本発明は、例えば上述した問題点に鑑みなされたものであり、製造コストを増大させることなく、表示領域の外側の遮光性を向上させることが可能な電気光学装置、及びこれを備えた電子機器を提供することを課題とする。   Therefore, the present invention has been made in view of the above-described problems, for example, and includes an electro-optical device that can improve the light shielding performance outside the display region without increasing the manufacturing cost, and the same. It is an object to provide an electronic device.

本発明の第1の発明に係る電気光学装置は上記課題を解決するために、素子基板上の表示領域を構成する複数の画素部と、前記素子基板上において、前記画素部の一部及び前記素子基板上に形成された配線のうち少なくとも一つを構成する遮光性導電膜と同層に形成されており、前記表示領域の外側に位置する周辺領域に重なる遮光膜とを備える。   In order to solve the above problems, an electro-optical device according to a first aspect of the present invention includes a plurality of pixel portions constituting a display region on an element substrate, a part of the pixel portion on the element substrate, and the The light-shielding conductive film is formed in the same layer as the light-shielding conductive film constituting at least one of the wirings formed on the element substrate, and includes a light-shielding film that overlaps a peripheral region located outside the display region.

本発明の第1の発明に係る電気光学装置によれば、素子基板及び対向基板間には、例えば液晶等の電気光学物質が挟持されている。素子基板上の表示領域は、マトリクス状に配置された複数の画素部によって構成されている。このような画素部は、例えばTFT等の半導体素子を含んでおり、表示領域に延びる配線に電気的に接続されている。尚、素子基板は、例えばガラス基板或いは石英基板等の透明基板及びこの透明基板上に絶縁膜を含む多層構造が形成されたものであってもよい。   In the electro-optical device according to the first aspect of the present invention, an electro-optical material such as liquid crystal is sandwiched between the element substrate and the counter substrate. The display area on the element substrate is composed of a plurality of pixel portions arranged in a matrix. Such a pixel portion includes, for example, a semiconductor element such as a TFT, and is electrically connected to a wiring extending to the display region. The element substrate may be a transparent substrate such as a glass substrate or a quartz substrate and a multilayer structure including an insulating film formed on the transparent substrate.

遮光性導電膜は、例えば、画素部の一部であるTFT等の素子の一部、及び当該TFT等の素子に電気的に接続された配線のうち少なくとも一つを構成している。   For example, the light-shielding conductive film constitutes at least one of a part of an element such as a TFT which is a part of the pixel portion and a wiring electrically connected to the element such as the TFT.

遮光膜は、遮光性導電膜と同層に、例えば遮光性導電膜を形成する工程と同一工程によって、形成されている。このような遮光膜は、素子基板上において、表示領域の外側に延びる周辺領域に重なるように形成されている。   The light shielding film is formed in the same layer as the light shielding conductive film, for example, by the same process as the process of forming the light shielding conductive film. Such a light shielding film is formed on the element substrate so as to overlap a peripheral region extending outside the display region.

したがって、遮光膜は、素子基板上における周辺領域に入射する光を遮ることができ、電気光学装置の表示品位を高めることが可能である。このような遮光膜によれば、周辺領域において、素子基板の表面、或いは内部に設けられた端子等のパターンの像が映写幕に投影されることを低減できる。より具体的には、遮光膜によれば、例えば防塵用基板に設けられた遮光膜によって反射された反射光が周辺領域に入射した場合でも、当該反射光が周辺領域から素子基板に入射することを低減でき、上述したパターンの像が映写膜に投影されることを低減することが可能である。   Therefore, the light shielding film can block light incident on the peripheral region on the element substrate, and can improve the display quality of the electro-optical device. According to such a light shielding film, it is possible to reduce the projection of a pattern image of a terminal or the like provided on the surface of the element substrate or inside in the peripheral region. More specifically, according to the light shielding film, for example, even when the reflected light reflected by the light shielding film provided on the dustproof substrate enters the peripheral region, the reflected light enters the element substrate from the peripheral region. It is possible to reduce the projection of the pattern image described above onto the projection film.

加えて、遮光膜は、画素部の一部及び電気的に接続された配線のうち少なくとも一つを構成する遮光導電膜と同層に形成されているため、別途防塵用基板に遮光膜を形成する場合に比べて、工程数を増大させることなく形成可能である。特に、遮光性導電膜を形成する工程と同一工程によって当該遮光性導電膜と同一膜として形成されることによって、一の工程で遮光性導電膜及び遮光膜の2つの膜を形成でき、別途防塵用基板に遮光膜を形成する場合に比べて電気光学装置の製造に要するコストを低減できる。   In addition, since the light shielding film is formed in the same layer as the light shielding conductive film constituting at least one of the pixel portion and the electrically connected wiring, a light shielding film is separately formed on the dustproof substrate. Compared to the case, it can be formed without increasing the number of steps. In particular, by forming the same film as the light-shielding conductive film in the same process as the process of forming the light-shielding conductive film, two films of the light-shielding conductive film and the light-shielding film can be formed in one process, and dustproof The cost required for manufacturing the electro-optical device can be reduced as compared with the case where the light shielding film is formed on the substrate.

よって、本発明の第1の発明に係る電気光学装置によれば、電気光学装置の表示品位を高めることができると共に、当該電気光学装置の製造に要するコストを低減することが可能である。   Therefore, according to the electro-optical device according to the first aspect of the present invention, the display quality of the electro-optical device can be improved, and the cost required for manufacturing the electro-optical device can be reduced.

本発明の第1の発明に係る電気光学装置の一の態様では、前記素子基板に対向配置された対向基板と、前記対向基板に設けられており、前記画素部が有する画素電極と対向配置された対向電極とを備え、前記遮光膜の電位は、前記対向電極の電位と同電位であってもよい。   In an aspect of the electro-optical device according to the first aspect of the present invention, the counter substrate disposed to face the element substrate, the counter substrate disposed on the counter substrate, and disposed to face the pixel electrode of the pixel portion. The light shielding film may have the same potential as that of the counter electrode.

この態様では、例えば定電位とされる対向電極の対向電極電位と遮光膜の電位とを同電位に維持することによって、電気光学装置の表示品位を高めることが可能である。より具体的には、遮光膜は、例えば対向電極に定電位を供給する電源、或いは複数の対向電極に定電位を供給するための固定電位線に電気的に接続されている。対向電極と同電位とされる遮光膜によれば、対向基板に設けられた配線等に遮光膜が接触している場合でも、電気光学装置の動作時に、液晶等の電気光学物質に印加される電圧に直流成分が加わることを低減でき、画素部が備える画素電極及び対向電極間の電位差に応じて液晶等の所定の配向制御がなされる。このような配向制御によって表示領域に所定の画像が表示可能となる。   In this aspect, for example, the display quality of the electro-optical device can be improved by maintaining the counter electrode potential of the counter electrode set to a constant potential and the potential of the light shielding film at the same potential. More specifically, the light shielding film is electrically connected to, for example, a power source that supplies a constant potential to the counter electrode, or a fixed potential line that supplies a constant potential to the plurality of counter electrodes. According to the light-shielding film having the same potential as the counter electrode, even when the light-shielding film is in contact with the wiring or the like provided on the counter substrate, it is applied to an electro-optical material such as a liquid crystal during the operation of the electro-optical device. Application of a direct current component to the voltage can be reduced, and predetermined alignment control of the liquid crystal or the like is performed according to the potential difference between the pixel electrode and the counter electrode provided in the pixel portion. By such orientation control, a predetermined image can be displayed in the display area.

本発明の第1の発明に係る電気光学装置の他の態様では、前記遮光膜は、前記対向電極に電気的に接続されていてもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, the light shielding film may be electrically connected to the counter electrode.

この態様によれば、対向電極及び画素部を電気的に接続する上下導通端子を設けることなく、遮光膜を介して対向電極及び画素部を相互に電気的に接続可能である。この態様によれば、電気光学装置に上下導通端子を形成する工程が不要となり、電気光学装置の製造コストを低減できる。   According to this aspect, the counter electrode and the pixel unit can be electrically connected to each other via the light shielding film without providing a vertical conduction terminal that electrically connects the counter electrode and the pixel unit. According to this aspect, the step of forming the vertical conduction terminal in the electro-optical device is not necessary, and the manufacturing cost of the electro-optical device can be reduced.

本発明の第1の発明に係る電気光学装置の他の態様では、前記素子基板上において前記周辺領域のうち前記遮光膜が形成された領域より外側に形成されており、前記遮光膜と電気的に接続された入力端子を備え、前記遮光膜は、前記遮光性導電膜と電気的に接続されていてもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, the electro-optical device is formed outside the region where the light-shielding film is formed in the peripheral region on the element substrate. The light shielding film may be electrically connected to the light shielding conductive film.

この態様によれば、入力端子、遮光膜、及び遮光性導電膜が電気的に接続されていることになり、入力端子を介して装置外部から画素部又は配線に電位を供給可能である。   According to this aspect, the input terminal, the light shielding film, and the light shielding conductive film are electrically connected, and a potential can be supplied to the pixel portion or the wiring from the outside of the apparatus via the input terminal.

本発明の第1の発明に係る電気光学装置の他の態様では、前記遮光膜は、前記周辺領域のうち前記表示領域を規定する額縁領域において、前記表示領域を囲うように形成されていてもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, the light shielding film may be formed so as to surround the display region in a frame region that defines the display region in the peripheral region. Good.

この態様によれば、遮光膜によって表示領域を規定できるため、別途額縁遮光膜を設ける必要がない。したがって、額縁遮光膜を設けない分、電気光学装置の製造コストを低減できる。   According to this aspect, since the display area can be defined by the light shielding film, it is not necessary to separately provide a frame light shielding film. Therefore, the manufacturing cost of the electro-optical device can be reduced by the amount that the frame light shielding film is not provided.

本発明の第1の発明に係る電気光学装置の他の態様では、前記対向基板に設けられており、且つ前記表示領域を規定する額縁遮光膜とを備え、前記遮光膜は、前記周辺領域のうち前記額縁遮光膜が形成された額縁領域の外側に形成されていてもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, the electro-optical device includes a frame light-shielding film that is provided on the counter substrate and defines the display area, and the light-shielding film is formed on the peripheral area. Of these, the frame light shielding film may be formed outside the frame region.

この態様によれば、額縁遮光膜に遮光しきれなかった入射光、及び当該遮光膜で反射された光が再度額縁遮光膜によって反射されることによって額縁領域の外側に照射された場合でも、当該光を遮光できる。したがって、周辺領域のうち額縁領域の外側から素子基板に入射する光を遮ることができ、端子等のパターンの像が映写幕に投影されることを低減できる。   According to this aspect, even when the incident light that could not be shielded by the frame light shielding film and the light reflected by the light shielding film are reflected again by the frame light shielding film, Can block light. Therefore, light incident on the element substrate from the outside of the frame region in the peripheral region can be blocked, and the projection of the pattern image such as the terminal on the projection screen can be reduced.

本発明の第1の発明に係る電気光学装置の他の態様では、前記画素の一部は、前記画素部に供給された画像信号を保持する保持容量が有する一対の電極のうち一方の電極であってもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, a part of the pixel is one electrode of a pair of electrodes of a storage capacitor that holds an image signal supplied to the pixel portion. There may be.

この態様によれば、素子基板に作り込まれた保持容量が有する一対の電極の一方の電極、容量配線、又はデータ線と同一膜として遮光膜が形成されている。このような電極、容量配線、及びデータ線は、電気光学装置を動作させるために必須となる回路に含まれる要素である。したがって、これら要素と同一膜として遮光膜を形成することによって、これら要素とは別の工程によって遮光膜を形成する必要がない、したがって、工程数を増大させることなく、電気光学装置の表示品位を高めることが可能となる。   According to this aspect, the light-shielding film is formed as the same film as one electrode of the pair of electrodes included in the storage capacitor built in the element substrate, the capacitor wiring, or the data line. Such an electrode, a capacitor wiring, and a data line are elements included in a circuit that is essential for operating the electro-optical device. Therefore, by forming the light-shielding film as the same film as these elements, it is not necessary to form the light-shielding film by a process different from these elements. Therefore, the display quality of the electro-optical device can be improved without increasing the number of processes. It becomes possible to raise.

本発明の第1の発明に係る電気光学装置の他の態様では、
前記配線は、前記画素部に供給された画像信号を保持する保持容量が有する一対の電極のうち一方の電極に電気的に接続された容量配線、又は前記画像信号を供給するデータ線であってもよい。
In another aspect of the electro-optical device according to the first aspect of the present invention,
The wiring is a capacitor wiring electrically connected to one of a pair of electrodes of a storage capacitor that holds an image signal supplied to the pixel portion, or a data line that supplies the image signal. Also good.

この態様によれば、素子基板上における配線のレイアウトを簡便な構成にできる。   According to this aspect, the layout of the wiring on the element substrate can be simplified.

本発明の第1の発明に係る電気光学装置の他の態様では、前記遮光性導電膜は、前記素子基板上で互いに異なる層に形成された複数の金属膜のうち最上層に形成された一の金属膜であり、前記遮光膜は、前記一の金属膜と同一膜であってもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, the light-shielding conductive film is formed on the uppermost layer among a plurality of metal films formed on different layers on the element substrate. The light shielding film may be the same film as the one metal film.

この態様によれば、一の金属膜の下層側に形成された部分に照射される光を遮ることが可能である。したがって、素子基板に形成された各種配線及び素子等のうち一の金属膜の下層側に形成された配線等が映写幕に投影されることを確実に防止できる。尚、この態様における“金属膜”とは、単層或いは多層構造を有する金属膜のみに限定されず、金属膜、及び当該金属膜に積層された窒化物或いは酸化物からなる遮光性を有する膜を含む多層膜も意味する。   According to this aspect, it is possible to block the light irradiated to the portion formed on the lower layer side of the one metal film. Therefore, it is possible to surely prevent the wiring formed on the lower layer side of one metal film among the various wirings and elements formed on the element substrate from being projected onto the projection screen. The “metal film” in this embodiment is not limited to a metal film having a single layer or a multi-layer structure, and a light-shielding film made of a metal film and a nitride or oxide laminated on the metal film. The multilayer film containing is also meant.

この態様では、前記周辺領域において、前記複数の金属膜のうち前記一の金属膜の下層側に形成された他の金属膜と同層に形成された金属膜を含む周辺回路部を備えていてもよい。   In this aspect, the peripheral region includes a peripheral circuit portion including a metal film formed in the same layer as another metal film formed on the lower layer side of the one metal film among the plurality of metal films. Also good.

この態様によれば、例えばデータ線駆動回路等の周辺回路部の一部として他の金属膜と同層に形成された金属膜を共用でき、且つ一の金属膜と同一膜とされる遮光膜によって、データ線駆動回路等に含まれるトランジスタに生じる光リーク電流を低減できる。   According to this aspect, for example, a light-shielding film that can share a metal film formed in the same layer as another metal film as a part of a peripheral circuit unit such as a data line driving circuit and is the same film as one metal film Thus, the light leakage current generated in the transistors included in the data line driving circuit or the like can be reduced.

本発明の第1の発明に係る電気光学装置の他の態様では、前記周辺領域において、前記一の金属膜の下層側に形成された半導体膜と同層に形成された半導体膜を含む周辺回路部を備えていてもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, the peripheral circuit includes a semiconductor film formed in the same layer as the semiconductor film formed on the lower layer side of the one metal film in the peripheral region. May be provided.

この態様によれば、一の金属膜の下層側に形成された半導体膜と同層に形成された半導体膜を含むデータ線駆動回路等の周辺回路部を遮光膜によって遮光できる。したがって、データ線駆動回路等の一部を構成するトランジスタに生じる光リーク電流を低減できる。   According to this aspect, the peripheral circuit portion such as the data line driving circuit including the semiconductor film formed in the same layer as the semiconductor film formed on the lower layer side of the one metal film can be shielded by the light shielding film. Therefore, it is possible to reduce light leakage current generated in a transistor that constitutes a part of the data line driving circuit or the like.

本発明の第2の発明に係る電気光学装置は上記課題を解決するために、素子基板上の表示領域を構成する複数の画素部と、前記素子基板上において、前記表示領域の外枠を規定する額縁遮光膜であるとともに、所定の電位が供給される配線でもある遮光膜とを備えている。   In order to solve the above problem, an electro-optical device according to a second aspect of the present invention defines a plurality of pixel portions constituting a display area on an element substrate and an outer frame of the display area on the element substrate. And a light shielding film that is also a wiring to which a predetermined potential is supplied.

本発明の第2の発明に係る電気光学装置によれば、本発明の第1の発明に係る電気光学装置と同様に、電気光学装置の表示品位を高めることができると共に、素子基板上に配線を形成する工程とは別の工程によって遮光膜を形成する必要がない、したがって、電気光学装置の製造コストを低減できる。   According to the electro-optical device according to the second aspect of the present invention, as with the electro-optical device according to the first aspect of the present invention, the display quality of the electro-optical device can be improved and the wiring is provided on the element substrate. There is no need to form the light-shielding film by a process different from the process of forming the electro-optical device. Therefore, the manufacturing cost of the electro-optical device can be reduced.

本発明の第1及び第2の発明に係る電気光学装置の他の態様では、前記遮光膜は、光反射防止膜を含んでいてもよい。   In another aspect of the electro-optical device according to the first and second aspects of the present invention, the light shielding film may include a light reflection preventing film.

この態様によれば、例えば金属膜のみによって遮光膜を形成する場合に比べて、遮光膜によって反射される反射光を低減できる。したがって、遮光膜によって反射された反射光に起因して素子基板に入射する光を低減できる。   According to this aspect, the reflected light reflected by the light shielding film can be reduced as compared with the case where the light shielding film is formed by only the metal film, for example. Therefore, light incident on the element substrate due to the reflected light reflected by the light shielding film can be reduced.

本発明の第1及び第2の発明に係る電気光学装置の他の態様では、前記遮光膜のOD値は、4以上であってもよい。   In another aspect of the electro-optical device according to the first and second aspects of the present invention, the light shielding film may have an OD value of 4 or more.

この態様によれば、遮光膜によって反射される反射光を十分に低減でき、素子基板に入射する光を低減できる。   According to this aspect, the reflected light reflected by the light shielding film can be sufficiently reduced, and the light incident on the element substrate can be reduced.

本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device of the present invention.

本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、液晶プロジェクタ等の投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。   According to the electronic apparatus according to the present invention, since the electro-optical device according to the present invention described above is included, a projection display device such as a liquid crystal projector capable of high-quality display, a mobile phone, an electronic notebook, and a word processor. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

第1実施形態に係る電気光学装置の構成を示す平面図である。1 is a plan view illustrating a configuration of an electro-optical device according to a first embodiment. 図1のII−II´線断面図である。It is the II-II 'sectional view taken on the line of FIG. 第1実施形態に係る電気光学装置の画像表示領域に形成された画素部における各種素子、配線等の等価回路図である。FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in the pixel portion formed in the image display area of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置の積層構造のうち下層部分を示す図である。It is a figure which shows a lower layer part among the laminated structure of the electro-optical apparatus which concerns on 1st Embodiment. 第1実施形態に係る電気光学装置の積層構造のうち上層部分を示す図である。It is a figure which shows the upper layer part among the laminated structure of the electro-optical apparatus which concerns on 1st Embodiment. 図4及び図5を重ね合わせた拡大図である。FIG. 6 is an enlarged view in which FIGS. 4 and 5 are superimposed. 図4及び図5の夫々におけるVII−VII´線断面図である。FIG. 7 is a cross-sectional view taken along line VII-VII ′ in each of FIGS. 4 and 5. 第1実施形態に係る電気光学装置の一変形例に係る液晶装置の構成を示す平面図である。FIG. 6 is a plan view illustrating a configuration of a liquid crystal device according to a modification of the electro-optical device according to the first embodiment. 図8のIX−IX´線断面図である。It is the IX-IX 'sectional view taken on the line of FIG. 第1実施形態に係る電気光学装置の他の変形例に係る液晶装置の構成を示す平面図である。FIG. 10 is a plan view illustrating a configuration of a liquid crystal device according to another modification of the electro-optical device according to the first embodiment. 図10のXI−XI´線断面図である。It is the XI-XI 'sectional view taken on the line of FIG. 第2実施形態に係る電気光学装置の構成を示す平面図である。FIG. 6 is a plan view illustrating a configuration of an electro-optical device according to a second embodiment. 第2実施形態に係る電気光学装置の具体的な構成を表す部分平面図(その1)である。FIG. 6 is a partial plan view (part 1) illustrating a specific configuration of an electro-optical device according to a second embodiment. 第2実施形態に係る電気光学装置の具体的な構成を表す部分平面図(その2)である。FIG. 6 is a partial plan view (part 2) illustrating a specific configuration of an electro-optical device according to a second embodiment. 図13及び図14のXV−XV´線断面図である。It is the XV-XV 'sectional view taken on the line of FIG.13 and FIG.14. 第3実施形態に係る電気光学装置の構成を示す平面図である。FIG. 10 is a plan view illustrating a configuration of an electro-optical device according to a third embodiment. 本発明に係る電子機器の一実施形態に係る液晶プロジェクタの構成を表す断面図である。It is sectional drawing showing the structure of the liquid crystal projector which concerns on one Embodiment of the electronic device which concerns on this invention.

<第1実施形態>
<1−1:電気光学装置の全体構成>
先ず、図1及び図2を参照しながら、本実施形態に係る電気光学装置の一例である液晶装置の全体構成を説明する。図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のII−II´線断面図である。本実施形態に係る液晶装置1は、TFTアレイ基板10上において、後に詳細に説明する画素部72の一部及び画素部72に電気的に接続された配線と同層に形成された、本発明の第1の発明に係る「遮光膜」の一例である遮光膜54を備えている点に特徴を有している。
<First Embodiment>
<1-1: Overall Configuration of Electro-Optical Device>
First, an overall configuration of a liquid crystal device which is an example of an electro-optical device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the liquid crystal device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG. The liquid crystal device 1 according to the present embodiment is formed on the TFT array substrate 10 in the same layer as a part of the pixel unit 72 and a wiring electrically connected to the pixel unit 72 which will be described in detail later. The present invention is characterized in that a light shielding film 54 which is an example of the “light shielding film” according to the first invention is provided.

図1及び図2において、本実施形態に係る液晶装置1では、本発明の第1の発明に係る「素子基板」の一例であるTFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明の第1の発明に係る「表示領域」の一例である画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。TFTアレイ基板10の下面には、ガラス等の透明材料で構成された防塵用基板120bが配置されており、対向基板20の上面には、防塵用基板120bと同様の材料で構成された防塵用基板120aが配置されている。   1 and 2, in the liquid crystal device 1 according to this embodiment, a TFT array substrate 10 and an opposite substrate 20 which are examples of the “element substrate” according to the first invention of the present invention are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are an example of the “display region” according to the first invention of the present invention. They are bonded to each other by a sealing material 52 provided in a sealing area located around the display area 10a. A dustproof substrate 120b made of a transparent material such as glass is disposed on the lower surface of the TFT array substrate 10, and a dustproof material made of the same material as the dustproof substrate 120b is placed on the upper surface of the counter substrate 20. A substrate 120a is disposed.

TFTアレイ基板10上における画像表示領域10aには、後に詳細に説明するようにマトリクス状に配置された複数の画素部72が形成されている。このような画素部72は、例えばスイッチング素子としてのTFT等の半導体素子を含んでおり、画像表示領域10aに延びる走査線及びデータ線に電気的に接続されている。尚、TFTアレイ基板10は、例えばガラス基板或いは石英基板等の透明基板及びこの透明基板上に絶縁膜を含む多層構造が形成された基板である。対向基板20も、TFTアレイ基板10と同様にガラス基板等の透明基板、及び当該透明基板上に形成された多層構造を有している。   In the image display area 10a on the TFT array substrate 10, a plurality of pixel portions 72 arranged in a matrix are formed as will be described in detail later. Such a pixel portion 72 includes, for example, a semiconductor element such as a TFT as a switching element, and is electrically connected to a scanning line and a data line extending to the image display region 10a. The TFT array substrate 10 is a substrate in which a transparent substrate such as a glass substrate or a quartz substrate and a multilayer structure including an insulating film are formed on the transparent substrate. Similarly to the TFT array substrate 10, the counter substrate 20 also has a transparent substrate such as a glass substrate and a multilayer structure formed on the transparent substrate.

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの周辺に延びる周辺領域のうち画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。TFTアレイ基板10上において、額縁遮光膜53が形成された額縁領域に重なる領域にサンプリング回路7及び走査線駆動回路104が形成されている。したがって、サンプリング回路7及び走査線駆動回路104は、額縁遮光膜53によって遮光されている。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a among the peripheral areas extending around the image display area 10a in parallel with the inside of the seal area where the seal material 52 is disposed. Are provided on the counter substrate 20 side. On the TFT array substrate 10, the sampling circuit 7 and the scanning line driving circuit 104 are formed in a region overlapping the frame region where the frame light shielding film 53 is formed. Therefore, the sampling circuit 7 and the scanning line driving circuit 104 are shielded from light by the frame light shielding film 53.

画像表示領域10aの周辺に延びる周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、本発明の「入力端子」の一例である外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に延びる額縁領域に重なるように、サンプリング回路7が設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に延びる額縁領域に設けられている。TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これら上下導通端子106により、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   Of the peripheral region extending around the periphery of the image display region 10a, the external circuit connection terminal 102, which is an example of the “input terminal” of the present invention, is provided in the region located outside the seal region where the sealing material 52 is disposed. It is provided along one side of the array substrate 10. The sampling circuit 7 is provided so as to overlap the frame region extending inward from the seal region along one side. The scanning line driving circuit 104 is provided in a frame region extending inside the seal region along two sides adjacent to the one side. On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. With these vertical conduction terminals 106, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図1及び図2において、遮光膜54は、TFTアレイ基板10上において、画像表示領域10aの外側に延びる周辺領域のうち額縁遮光膜53が形成された額縁領域の外側に形成されている。データ線駆動回路101及び引回配線90は、遮光膜54に覆われている。引回配線90は、外部回接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続している。尚、図2において、遮光膜54及びデータ線駆動回路101は、不図示の絶縁膜によって相互に電気的に絶縁されている。このような絶縁膜は、後述する各変形例及び各実施形態でも同様に設けられている。   1 and 2, the light shielding film 54 is formed on the TFT array substrate 10 outside the frame area where the frame light shielding film 53 is formed in the peripheral area extending outside the image display area 10a. The data line driving circuit 101 and the lead wiring 90 are covered with the light shielding film 54. The lead wiring 90 electrically connects the external connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like. In FIG. 2, the light shielding film 54 and the data line driving circuit 101 are electrically insulated from each other by an insulating film (not shown). Such an insulating film is similarly provided in each modified example and each embodiment described later.

遮光膜54は、額縁遮光膜53によって遮光しきれなかった入射光、及び遮光膜54で反射された光が額縁遮光膜53によって反射され、額縁領域の外側からTFTアレイ基板10に入射する当該反射光を遮る。したがって、画像表示領域10aの周辺領域において、TFTアレイ基板10に作り込まれた回路部、素子、配線或いは端子等のパターンの像が映写幕に投影されることを低減できる。例えば、データ線駆動回路101及び引回配線90に照射される光が遮光膜54によって遮られるため、データ線駆動回路101及び引回配線90のパターンの像が映写幕に投影されることを低減できる。   The light shielding film 54 reflects the incident light that has not been shielded by the frame light shielding film 53 and the light reflected by the light shielding film 54 by the frame light shielding film 53 and enters the TFT array substrate 10 from the outside of the frame region. Block out light. Accordingly, it is possible to reduce the projection of a pattern image of a circuit portion, an element, a wiring, a terminal, or the like built in the TFT array substrate 10 on the projection screen in the peripheral area of the image display area 10a. For example, since the light irradiated to the data line driving circuit 101 and the routing wiring 90 is blocked by the light shielding film 54, the pattern image of the data line driving circuit 101 and the routing wiring 90 is prevented from being projected onto the projection screen. it can.

加えて、遮光膜54は、防塵用基板120aに遮光膜が設けられている場合に、防塵用基板120aに設けられた遮光膜によって反射された反射光が周辺領域に入射したとしても、当該反射光が周辺領域からTFTアレイ基板10に入射することを低減でき、上述したパターンの像が映写膜に投影されることを低減することが可能である。   In addition, when the light-shielding film 54 is provided on the dust-proof substrate 120a, the light-shielding film 54 is reflected even if the reflected light reflected by the light-shielding film provided on the dust-proof substrate 120a enters the peripheral region. It is possible to reduce the incidence of light on the TFT array substrate 10 from the peripheral area, and it is possible to reduce the projection of the pattern image described above onto the projection film.

遮光膜54は、画像表示領域10aに設けられた画素部の一部及び当該画素部に電気的に接続された配線を含むTFTアレイ基板上に形成された配線のうち少なくとも一方を構成する遮光導電膜と同層に形成されているため、別途防塵用基板に遮光膜を形成する場合に比べて、簡便に形成可能である。特に、このような遮光性導電膜を形成する工程と同一工程によって当該遮光性導電膜と同一膜として遮光膜54は形成されているため、一の工程で遮光性導電膜及び遮光膜54の2つの膜を形成でき、別途防塵用基板120aに遮光膜を形成する場合に比べて液晶装置1の製造に要するコストを低減できる。   The light shielding film 54 is a light shielding conductive material constituting at least one of a part of a pixel portion provided in the image display region 10a and a wiring formed on a TFT array substrate including a wiring electrically connected to the pixel part. Since it is formed in the same layer as the film, it can be easily formed as compared with the case where the light shielding film is separately formed on the dustproof substrate. In particular, since the light-shielding film 54 is formed as the same film as the light-shielding conductive film by the same process as the process of forming such a light-shielding conductive film, the light-shielding conductive film and the light-shielding film 54 are formed in one process. One film can be formed, and the cost required for manufacturing the liquid crystal device 1 can be reduced as compared with the case where a light shielding film is separately formed on the dustproof substrate 120a.

遮光膜54は、遮光性を有する金属膜からなる単層或いは複数の金属膜が相互に積層された多層構造を有する膜であってもよいし、当該金属膜に加えて光反射防止膜を含んでいてもよい。遮光膜54が光反射膜防止膜を含んでいる場合には、金属膜のみによって遮光膜54が形成されている場合に比べて、遮光膜54によって反射される反射光を低減できる。したがって、遮光膜によって反射された反射光のうちTFTアレイ基板10に入射する迷光の割合を低減できる。特に、遮光膜54によって反射される反射光を実践的に十分に低減するためには、遮光膜54のOD(Optical Density)値を4以上にしておくほうが好ましい。   The light shielding film 54 may be a single layer made of a metal film having a light shielding property or a film having a multilayer structure in which a plurality of metal films are laminated to each other, and includes a light reflection preventing film in addition to the metal film. You may go out. When the light shielding film 54 includes the light reflection film preventing film, the reflected light reflected by the light shielding film 54 can be reduced as compared with the case where the light shielding film 54 is formed only by the metal film. Therefore, the ratio of stray light incident on the TFT array substrate 10 out of the reflected light reflected by the light shielding film can be reduced. In particular, in order to practically sufficiently reduce the reflected light reflected by the light shielding film 54, it is preferable to set the OD (Optical Density) value of the light shielding film 54 to 4 or more.

遮光膜54及び対向電極21は、対向電極電位線99及び上下導通端子106を介して相互に電気的に接続されている。上下導通端子106は、外部接続端子102のうち対向電極電位(LCCOM)を供給する電源に電気的に接続された外部接続端子102に対向電極電位線99を介して電気的に接続されている。したがって、遮光膜54及び対向電極21の夫々の電位は同電位である。よって額縁領域にある液晶(遮光膜54と対向電極との間にあり、表示に寄与しない液晶分子)は常に電圧無印加状態であり、画像表示領域10a(特に額縁に沿った領域)の液晶に余分な電圧が印加されることがないので、表示に悪影響を及ぼすことがない。   The light shielding film 54 and the counter electrode 21 are electrically connected to each other via the counter electrode potential line 99 and the vertical conduction terminal 106. The vertical conduction terminal 106 is electrically connected via the counter electrode potential line 99 to the external connection terminal 102 that is electrically connected to the power source that supplies the counter electrode potential (LCCOM) among the external connection terminals 102. Therefore, the light shielding film 54 and the counter electrode 21 have the same potential. Therefore, the liquid crystal in the frame region (liquid crystal molecules that are between the light shielding film 54 and the counter electrode and do not contribute to display) is always in a no-voltage applied state, and is not applied to the liquid crystal in the image display region 10a (particularly the region along the frame). Since no extra voltage is applied, the display is not adversely affected.

また、額縁の液晶に直流成分が印加されることがないので、液晶が劣化することがない。何故なら、額縁領域の液晶が劣化すると、画像表示領域10aの液晶にも劣化が伝播してしまうからである。   In addition, since no direct current component is applied to the frame liquid crystal, the liquid crystal is not deteriorated. This is because when the liquid crystal in the frame area deteriorates, the deterioration also propagates to the liquid crystal in the image display area 10a.

図2において、TFTアレイ基板10上には、液晶を配向制御するための駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、画像表示領域10aにおける各画素の開口領域、即ち画素において実質的に光が透過する領域を規定する不図示の遮光膜が形成されている。対向基板20におけるTFTアレイ基板10に臨む側の面には、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。配向膜16及び22の夫々は、TFTアレイ基板10及び対向基板20の夫々に形成されている。   In FIG. 2, on the TFT array substrate 10, there is a laminated structure in which pixel switching TFTs (Thin Film Transistors), which are driving elements for controlling the alignment of liquid crystals, and wiring such as scanning lines and data lines are formed. It is formed. In the image display area 10a, a pixel electrode 9a is provided in an upper layer of wiring such as a pixel switching TFT, a scanning line, and a data line. On the other hand, on the surface of the counter substrate 20 facing the TFT array substrate 10, a light shielding film (not shown) that defines the opening area of each pixel in the image display area 10a, that is, the area through which light is substantially transmitted in the pixel. ing. A counter electrode 21 made of a transparent material such as ITO is formed on the surface of the counter substrate 20 facing the TFT array substrate 10 so as to face the plurality of pixel electrodes 9a. The alignment films 16 and 22 are respectively formed on the TFT array substrate 10 and the counter substrate 20.

液晶層50は、画素電極9a及び対向電極21間の電位差、即ち液晶に印加される印加電圧に応じて配向状態が制御され、画像表示領域10aに所定の画像が表示される。尚、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。   The alignment state of the liquid crystal layer 50 is controlled according to the potential difference between the pixel electrode 9a and the counter electrode 21, that is, the applied voltage applied to the liquid crystal, and a predetermined image is displayed in the image display region 10a. On the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, an inspection circuit for inspecting quality, defects, etc. of the liquid crystal device during manufacturing or at the time of shipment, and an inspection pattern Etc. may be formed.

<1−2:画素部の電気的な接続構成及び動作原理>
次に、図3を参照しながら、TFTアレイ基板10上における画像表示領域10aに形成された画素部72の電気的な接続構成及び動作原理を説明する。図3は、液晶装置1の画像表示領域10aに形成された画素部72における各種素子、配線等の等価回路図である。
<1-2: Electrical Connection Configuration and Operation Principle of Pixel Unit>
Next, the electrical connection configuration and operation principle of the pixel unit 72 formed in the image display region 10a on the TFT array substrate 10 will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements and wirings in the pixel portion 72 formed in the image display area 10a of the liquid crystal device 1.

図3において、液晶装置1の画像表示領域10aを構成するマトリクス状に形成された複数の画素部72には、それぞれ、画素電極9aと、この画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a are formed in each of the plurality of pixel portions 72 formed in a matrix that forms the image display region 10a of the liquid crystal device 1. The data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートに走査線11aが電気的に接続されており、所定のタイミングで、走査線11aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snを所定のタイミングで書き込む。   The scanning line 11a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 11a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing.

画素電極9aを介して電気光学物質の一例である液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板20に形成された対向電極21との間で一定期間保持される。液晶50は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置1からは画像信号に応じたコントラストをもつ光が出射する。   A predetermined level of image signals S1, S2,..., Sn written on the liquid crystal, which is an example of an electro-optical material, via the pixel electrode 9a is between the counter electrode 21 formed on the counter substrate 20 for a certain period. Retained. The liquid crystal 50 modulates light and enables gradation display by changing the orientation and order of the molecular assembly according to the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the liquid crystal device 1 as a whole.

ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に保持容量70が付加されている。保持容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、固定電位が供給される容量配線400に接続されている。   In order to prevent the image signal held here from leaking, a holding capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to a capacitor wiring 400 to which a fixed potential is supplied so as to have a constant potential.

<1−3:画素部の具体的な構成>
次に、図4乃至図7を参照しながら、液晶装置1の画素部の具体的な構成を説明する。図4乃至図6は、TFTアレイ基板10上の画素部に係る部分構成を表す平面図である。図4及び図5は、夫々、後述する積層構造のうち下層部分(図4)と上層部分(図5)に相当する。図6は、積層構造を拡大した平面図であり、図4及び図5を重ね合わせたようになっている。図7は、図4及び図5を重ね合わせた場合のVII−VII´線断面図である。尚、図7においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
<1-3: Specific Configuration of Pixel Unit>
Next, a specific configuration of the pixel portion of the liquid crystal device 1 will be described with reference to FIGS. 4 to 6 are plan views showing a partial configuration related to the pixel portion on the TFT array substrate 10. 4 and 5 correspond to a lower layer portion (FIG. 4) and an upper layer portion (FIG. 5), respectively, of a laminated structure described later. FIG. 6 is an enlarged plan view of the laminated structure, in which FIGS. 4 and 5 are superimposed. FIG. 7 is a cross-sectional view taken along line VII-VII ′ when FIGS. 4 and 5 are overlapped. In FIG. 7, the scale of each layer / member is different for each layer / member so that each layer / member can be recognized on the drawing.

図4乃至図7では、上述した画素部72の各回路要素が、パターン化され、積層された導電膜としてTFTアレイ基板10上に構築されている。各回路要素は、下から順に、走査線11aを含む第1層、TFT30等を含む第2層、データ線6a等を含む第3層、保持容量70等を含む第4層、画素電極9a等を含む第5層からなる。また、第1層−第2層間には下地絶縁膜12、第2層−第3層間には第1層間絶縁膜41、第3層−第4層間には第2層間絶縁膜42、第4層−第5層間には第3層間絶縁膜43がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第1層から第3層が下層部分として図4に示され、第4層から第5層が上層部分として図5に示されている。   4 to 7, each circuit element of the pixel portion 72 described above is structured on the TFT array substrate 10 as a patterned conductive film. Each circuit element includes, in order from the bottom, the first layer including the scanning line 11a, the second layer including the TFT 30 and the like, the third layer including the data line 6a and the like, the fourth layer including the storage capacitor 70 and the like, the pixel electrode 9a and the like. It consists of the 5th layer containing. Further, the base insulating film 12 is provided between the first layer and the second layer, the first interlayer insulating film 41 is provided between the second layer and the third layer, the second interlayer insulating film 42 is provided between the third layer and the fourth layer, and the fourth layer. A third interlayer insulating film 43 is provided between the layer and the fifth layer, respectively, to prevent a short circuit between the aforementioned elements. Of these, the first to third layers are shown in FIG. 4 as lower layer portions, and the fourth to fifth layers are shown in FIG. 5 as upper layer portions.

(第1層の構成―走査線等―)
第1層は、走査線11aで構成されている。走査線11aは、図4のX方向に沿って延びる本線部と、データ線6aが延在する図4のY方向に延びる突出部とからなる形状にパターニングされている。走査線11aは、例えば導電性ポリシリコンからなり、その他にもチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。本実施形態では特に、走査線11aは、TFT30の下層側に、チャネル領域1aに対向する領域を含むように配置された導電膜である。このため、TFTアレイ基板10における裏面反射や、液晶装置をライトバルブとして用いて複板式のプロジェクタを構築した場合に、他の液晶装置から発せられプリズム等の合成光学系を突き抜けてくる光などの、戻り光についても、走査線11aによりチャネル領域1aを下層側から遮光できる。
(Structure of the first layer-scanning lines, etc.)
The first layer is composed of scanning lines 11a. The scanning line 11a is patterned into a shape including a main line portion extending along the X direction of FIG. 4 and a protruding portion extending in the Y direction of FIG. 4 where the data line 6a extends. The scanning line 11a is made of, for example, conductive polysilicon, and at least one of refractory metals such as titanium (Ti), chromium (Cr), tungsten (W), tantalum (Ta), and molybdenum (Mo). It is possible to form a single metal containing one metal, an alloy, metal silicide, polysilicide, or a laminate thereof. In the present embodiment, in particular, the scanning line 11a is a conductive film arranged on the lower layer side of the TFT 30 so as to include a region facing the channel region 1a. For this reason, when a double-plate type projector is constructed using a back surface reflection on the TFT array substrate 10 or a liquid crystal device as a light valve, light emitted from other liquid crystal devices and penetrating through a synthetic optical system such as a prism is used. As for return light, the channel region 1a can be shielded from the lower layer side by the scanning line 11a.

(第2層の構成―TFT等―)
第2層は、TFT30で構成されている。TFT30は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコンからなり、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT30は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
(Second layer configuration-TFT, etc.)
The second layer is composed of the TFT 30. The TFT 30 has an LDD (Lightly Doped Drain) structure, for example, and includes a gate electrode 3a, a semiconductor layer 1a, and an insulating film 2 including a gate insulating film that insulates the gate electrode 3a from the semiconductor layer 1a. The gate electrode 3a is made of, for example, conductive polysilicon. The semiconductor layer 1a is made of, for example, polysilicon, and includes a channel region 1a ′, a low concentration source region 1b and a low concentration drain region 1c, and a high concentration source region 1d and a high concentration drain region 1e. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity is implanted into the low concentration source region 1b and the low concentration drain region 1c. It may be a self-aligned type in which a high concentration source region and a high concentration drain region are formed by implanting the film.

TFT30のゲート電極3aは、その一部分3bにおいて、下地絶縁膜12に形成されたコンタクトホール12cvを介して走査線11aに電気的に接続されている。下地絶縁膜12は、例えばシリコン酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT30の素子特性の変化を防止する機能を有している。尚、本実施形態に係るTFT30は、トップゲート型であるが、ボトムゲート型であってもかまわない。   The gate electrode 3a of the TFT 30 is electrically connected to the scanning line 11a through a contact hole 12cv formed in the base insulating film 12 in a part 3b thereof. The base insulating film 12 is made of, for example, a silicon oxide film, and is formed on the entire surface of the TFT array substrate 10 in addition to the interlayer insulating function between the first layer and the second layer. Has a function of preventing changes in the element characteristics of the TFT 30 caused by the above. The TFT 30 according to the present embodiment is a top gate type, but may be a bottom gate type.

(第3層の構成―データ線等―)
第3層は、データ線6a及び中継層600で構成されている。
(3rd layer configuration-data lines, etc.)
The third layer is composed of a data line 6a and a relay layer 600.

データ線6aは、下から順にアルミニウム、窒化チタン、窒化シリコンの3層膜として形成されている。データ線6aは、TFT30のチャネル領域1a´を部分的に覆うように形成されている。このため、チャネル領域1a´に近接配置可能なデータ線6aによって、上層側からの入射光に対して、TFT30のチャネル領域1a´を遮光できる。また、データ線6aは、第1層間絶縁膜41を貫通するコンタクトホール81を介して、TFT30の高濃度ソース領域1dと電気的に接続されている。   The data line 6a is formed as a three-layer film of aluminum, titanium nitride, and silicon nitride in order from the bottom. The data line 6 a is formed so as to partially cover the channel region 1 a ′ of the TFT 30. For this reason, the channel region 1a ′ of the TFT 30 can be shielded against incident light from the upper layer side by the data line 6a that can be disposed close to the channel region 1a ′. The data line 6 a is electrically connected to the high concentration source region 1 d of the TFT 30 through a contact hole 81 that penetrates the first interlayer insulating film 41.

中継層600は、データ線6aと同一膜として形成されている。中継層600とデータ線6aとは、図4に示したように、夫々が分断されるように形成されている。また、中継層600は、第1層間絶縁膜41を貫通するコンタクトホール83を介して、TFT30の高濃度ドレイン領域1eと電気的に接続されている。   The relay layer 600 is formed as the same film as the data line 6a. As shown in FIG. 4, the relay layer 600 and the data line 6a are formed so as to be separated from each other. The relay layer 600 is electrically connected to the high-concentration drain region 1 e of the TFT 30 through a contact hole 83 that penetrates the first interlayer insulating film 41.

第1層間絶縁膜41は、例えばNSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。   The first interlayer insulating film 41 is made of, for example, NSG (non-silicate glass). In addition, for the first interlayer insulating film 41, silicate glass such as PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), silicon nitride, silicon oxide, or the like can be used.

(第4層の構成―保持容量等―)
第4層は、保持容量70で構成されている。保持容量70は、容量電極300と下部電極71とが誘電体膜75を介して対向配置された構成となっている。容量電極300及び下部電極71が、本発明の第1の発明に係る「一対の電極」の一例である。容量電極300の延在部は、第2層間絶縁膜42を貫通するコンタクトホール84を介して、中継層600と電気的に接続されている。
(Fourth layer configuration-holding capacity, etc.)
The fourth layer is composed of a storage capacitor 70. The storage capacitor 70 has a configuration in which a capacitor electrode 300 and a lower electrode 71 are disposed to face each other with a dielectric film 75 interposed therebetween. The capacitor electrode 300 and the lower electrode 71 are an example of the “pair of electrodes” according to the first aspect of the present invention. The extending portion of the capacitor electrode 300 is electrically connected to the relay layer 600 through a contact hole 84 that penetrates the second interlayer insulating film 42.

容量電極300及び下部電極71は、例えば、Al、Ti、Cr、W、Ta、Mo等の金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライドこれらを積層したものからなる。このため、データ線6a上に層間絶縁膜42を介して近接配置可能な保持容量70によって、上層側からの入射光に対してTFT30のチャネル領域1a´を、より一層確実に遮光できる。   For example, the capacitor electrode 300 and the lower electrode 71 are formed by laminating a single metal containing at least one of metals such as Al, Ti, Cr, W, Ta, and Mo, an alloy, a metal silicide, a polysilicide, and a nitride. Consists of things. For this reason, the channel region 1a ′ of the TFT 30 can be more reliably shielded from incident light from the upper layer side by the storage capacitor 70 that can be disposed close to the data line 6a via the interlayer insulating film 42.

加えて、図5に示すように、容量電極300は、TFTアレイ基板10上で平面的に見て、下部電極71よりも小さい領域に形成されている。即ち、下部電極71の縁付近において、誘電体膜75を介して対向する側に容量電極300が形成されていないので、縁付近における製造不良でショートが生じる可能性や、電界集中により欠陥が生じる可能性を低減できる。   In addition, as shown in FIG. 5, the capacitor electrode 300 is formed in a region smaller than the lower electrode 71 when viewed in plan on the TFT array substrate 10. That is, since the capacitor electrode 300 is not formed near the edge of the lower electrode 71 through the dielectric film 75, a short circuit may occur due to a manufacturing failure near the edge, or a defect may occur due to electric field concentration. The possibility can be reduced.

図5に示すように、誘電体膜75は、TFTアレイ基板10上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている。即ち、誘電体膜75は、開口領域に殆ど形成されていない。よって、誘電体膜75が、仮に不透明な膜であっても、開口領域における透過率を低下させないで済む。従って、誘電体膜75は、透過率を考慮せず、誘電率が高いシリコン窒化膜等から形成されている。このため更に、誘電体膜75は、水分や湿気を防ぐための膜としても機能させることが可能となり、耐水性、耐湿性を高めることも可能となる。尚、誘電体膜としては、シリコン窒化膜の他、例えば、酸化ハフニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)等の単層膜又は多層膜を用いてもよい。 As shown in FIG. 5, the dielectric film 75 is formed in a non-opening region located in the gap between the opening regions for each pixel when viewed in plan on the TFT array substrate 10. That is, the dielectric film 75 is hardly formed in the opening region. Therefore, even if the dielectric film 75 is an opaque film, it is not necessary to reduce the transmittance in the opening region. Therefore, the dielectric film 75 is formed of a silicon nitride film or the like having a high dielectric constant without considering the transmittance. For this reason, the dielectric film 75 can also function as a film for preventing moisture and moisture, and can also improve water resistance and moisture resistance. In addition to the silicon nitride film, for example, a single layer film or a multilayer film such as hafnium oxide (HfO 2 ), alumina (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ) or the like is used as the dielectric film. Also good.

(第5層の構成―画素電極等―)
第4層の全面には第3層間絶縁膜43が形成され、更にその上に、第5層として画素電極9aが形成されている。第3層間絶縁膜43は、例えばNSGによって形成されている。その他、第3層間絶縁膜43には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第3層間絶縁膜43の表面は、第2層間絶縁膜42と同様にCMP等の平坦化処理がなされている。
(Fifth layer configuration-pixel electrode, etc.)
A third interlayer insulating film 43 is formed on the entire surface of the fourth layer, and a pixel electrode 9a is formed thereon as a fifth layer. The third interlayer insulating film 43 is made of, for example, NSG. In addition, the third interlayer insulating film 43 can be made of silicate glass such as PSG, BSG, or BPSG, silicon nitride, silicon oxide, or the like. The surface of the third interlayer insulating film 43 is subjected to a planarization process such as CMP similarly to the second interlayer insulating film 42.

画素電極9a(図5中、破線9a´で輪郭が示されている)は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線6a及び走査線11aが格子状に配列するように形成されている(図4及び図5参照)。また、画素電極9aは、例えばITO(Indium Tin Oxide)等の透明導電性膜からなる。   The pixel electrode 9a (the outline is indicated by a broken line 9a 'in FIG. 5) is arranged in each of the pixel areas that are partitioned and arranged vertically and horizontally, and the data lines 6a and the scanning lines 11a are arranged in a grid pattern at the boundaries. (See FIGS. 4 and 5). The pixel electrode 9a is made of a transparent conductive film such as ITO (Indium Tin Oxide).

画素電極9aは、層間絶縁膜43を貫通するコンタクトホール85を介して、容量電極300の延在部と電気的に接続されている(図7参照)。よって、画素電極9aの直下の導電膜である容量電極300の電位は、画素電位となっている。従って、液晶装置の動作時に、画素電極9aとその下層の導電膜との間の寄生容量により、画素電位が悪影響を受けることはない。   The pixel electrode 9a is electrically connected to the extending portion of the capacitor electrode 300 through a contact hole 85 that penetrates the interlayer insulating film 43 (see FIG. 7). Therefore, the potential of the capacitor electrode 300 which is the conductive film directly below the pixel electrode 9a is the pixel potential. Therefore, the pixel potential is not adversely affected by the parasitic capacitance between the pixel electrode 9a and the underlying conductive film during the operation of the liquid crystal device.

更に上述したように、容量電極300の延在部及び中継層600と、中継層600及びTFT30の高濃度ドレイン領域1eとは、夫々コンタクトホール84及び83を介して、電気的に接続されている。即ち、画素電極9aとTFT30の高濃度ドレイン領域1eとは、中継層600及び容量電極300の延在部を中継して中継接続されている。従って、画素電極及びドレイン間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を回避できる。しかも、積層構造及び製造工程の複雑化を招かない。画素電極9aの上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。以上が、TFTアレイ基板10側の画素部の構成である。   Further, as described above, the extended portion of the capacitor electrode 300 and the relay layer 600 are electrically connected to the relay layer 600 and the high-concentration drain region 1e of the TFT 30 through the contact holes 84 and 83, respectively. . That is, the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30 are relay-connected through the relay layer 600 and the extended portion of the capacitor electrode 300. Accordingly, it is possible to avoid a situation in which it is difficult to connect the pixel electrode and the drain with a single contact hole due to a long interlayer distance. In addition, the laminated structure and the manufacturing process are not complicated. An alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The above is the configuration of the pixel portion on the TFT array substrate 10 side.

他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にその上(図7では対向電極21の下側)に配向膜22が設けられている。対向電極21は、画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対向電極21の間には、TFT30における光リーク電流の発生等を防止するため、少なくともTFT30と正対する領域を覆うように遮光膜23が設けられている。   On the other hand, the counter substrate 20 is provided with a counter electrode 21 on the entire surface of the counter substrate 20, and an alignment film 22 is further provided thereon (under the counter electrode 21 in FIG. 7). As with the pixel electrode 9a, the counter electrode 21 is made of a transparent conductive film such as an ITO film. A light-shielding film 23 is provided between the counter substrate 20 and the counter electrode 21 so as to cover at least a region facing the TFT 30 in order to prevent generation of light leakage current in the TFT 30.

このように構成されたTFTアレイ基板10と対向基板20の間には、液晶層50が設けられている。液晶層50は、基板10及び20の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜16及び配向膜22によって、所定の配向状態をとるようになっている。   A liquid crystal layer 50 is provided between the TFT array substrate 10 thus configured and the counter substrate 20. The liquid crystal layer 50 is formed by sealing liquid crystal in a space formed by sealing the peripheral portions of the substrates 10 and 20 with a sealing material. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film 16 and the alignment film 22 that have been subjected to an alignment process such as a rubbing process in a state where an electric field is not applied between the pixel electrode 9 a and the counter electrode 21. It is like that.

以上に説明した画素部の構成は、図4及び図5に示すように、各画素部に共通である。前述の画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されていることになる。他方、このような液晶装置1では、画像表示領域10aの周囲に位置する周辺領域に、図1及び図2を参照して説明したように、走査線駆動回路104及びデータ線駆動回路101等の駆動回路が形成されている。   The configuration of the pixel portion described above is common to each pixel portion as shown in FIGS. Such pixel portions are periodically formed in the image display region 10a (see FIG. 1). On the other hand, in such a liquid crystal device 1, as described with reference to FIGS. 1 and 2, the scanning line driving circuit 104, the data line driving circuit 101, and the like are provided in the peripheral area located around the image display area 10 a. A drive circuit is formed.

このような画素部72を有する液晶装置1において、容量電極300、下部電極71及びデータ線6aが、本発明の第1の発明に係る「複数の金属膜」の一例である。容量電極300、下部電極71及びデータ線6aは、TFTアレイ基板10上において互いに異なる層に形成されており、容量電極300、下部電極71及びデータ線6aのうち最上層に形成された容量電極300が、本発明の第1の発明に係る「一の金属膜」の一例である。本実施形態では、容量電極300が、本発明の第1の発明に係る「遮光性導電膜」の一例として選択されている。   In the liquid crystal device 1 having such a pixel portion 72, the capacitor electrode 300, the lower electrode 71, and the data line 6a are an example of “a plurality of metal films” according to the first invention of the present invention. The capacitor electrode 300, the lower electrode 71 and the data line 6a are formed in different layers on the TFT array substrate 10, and the capacitor electrode 300 formed in the uppermost layer among the capacitor electrode 300, the lower electrode 71 and the data line 6a. Is an example of “one metal film” according to the first aspect of the present invention. In the present embodiment, the capacitor electrode 300 is selected as an example of the “light-shielding conductive film” according to the first invention of the present invention.

図1乃至図2に示した遮光膜54は、TFTアレイ基板10上において、容量電極300と同層に同一膜として形成されている。したがって、遮光膜54によれば、画像表示領域10aの周辺に延びる周辺領域において、下部電極71及びデータ線6aの夫々と同層に同一膜として形成された金属膜で構成された配線或いは当該金属膜を含む各種素子に照射される光を遮ることが可能である。したがって、遮光膜54は、これら配線或いは各種素子のパターンの像が映写幕に投影されることを低減できる。   The light shielding film 54 shown in FIGS. 1 and 2 is formed as the same film in the same layer as the capacitor electrode 300 on the TFT array substrate 10. Therefore, according to the light shielding film 54, in the peripheral region extending around the image display region 10a, the wiring composed of the metal film formed as the same film in the same layer as the lower electrode 71 and the data line 6a or the metal It is possible to block light applied to various elements including a film. Therefore, the light shielding film 54 can reduce the projection of the pattern image of these wirings or various elements onto the projection screen.

遮光膜54は、TFTアレイ基板10上に形成された複数の金属膜のうち最上層に形成された容量電極300と同層に形成されていなくてもよく、例えば、画像表示領域10aの周辺に延びる周辺領域において、下部電極71或いはデータ線6aと同層に同一膜として形成されていてもよいし、図3に示した容量配線400と同層に形成された同一膜であってもよい。遮光膜54が、複数の金属膜のうち最上層に形成された金属膜より下層側に形成された金属膜と同層に形成された膜であっても、周辺領域に設けられた配線或いは各種素子等のパターンの像が映写幕に投影されることを低減する効果は相応に得られる。   The light shielding film 54 may not be formed in the same layer as the capacitor electrode 300 formed in the uppermost layer among the plurality of metal films formed on the TFT array substrate 10, for example, around the image display region 10 a. In the extended peripheral region, it may be formed as the same film in the same layer as the lower electrode 71 or the data line 6a, or may be the same film formed in the same layer as the capacitor wiring 400 shown in FIG. Even if the light shielding film 54 is a film formed in the same layer as the metal film formed on the lower layer side of the metal film formed in the uppermost layer among the plurality of metal films, The effect of reducing the projection of the pattern image of the element or the like on the projection screen can be obtained accordingly.

加えて、遮光膜54は、不図示の配線を介して上下導通端子106に電気的に接続されているため、固定電位を供給する電源に電気的に接続された外部接続端子102を介して固定電位が供給されている。したがって、遮光膜54が下部電極71と同層に形成されている場合、下部電極71及び遮光膜54を電気的に接続しておくことにより、固定電位を供給する配線として遮光膜54を共用し、下部電極71に固定電位を供給することも可能である。   In addition, since the light shielding film 54 is electrically connected to the vertical conduction terminal 106 via a wiring (not shown), the light shielding film 54 is fixed via the external connection terminal 102 that is electrically connected to a power source that supplies a fixed potential. A potential is supplied. Therefore, when the light shielding film 54 is formed in the same layer as the lower electrode 71, the light shielding film 54 is shared as a wiring for supplying a fixed potential by electrically connecting the lower electrode 71 and the light shielding film 54. It is also possible to supply a fixed potential to the lower electrode 71.

液晶装置1は、TFTアレイ基板10上において、下部電極71及びデータ線6aと同層に同一膜として形成された金属膜を画像表示領域10aの周辺に延びる周辺領域に有している。このような金属膜は、図1及び図2に示した本発明の第1の発明に係る「周辺回路部」の夫々一例であるデータ線駆動回路101或いはサンプリング回路7の構成要素として、データ線駆動回路101或いはサンプリング回路7に含まれている。   The liquid crystal device 1 has a metal film formed as the same film in the same layer as the lower electrode 71 and the data line 6a on the TFT array substrate 10 in a peripheral area extending around the image display area 10a. Such a metal film is used as a component of the data line driving circuit 101 or the sampling circuit 7 which is an example of the “peripheral circuit portion” according to the first invention of the present invention shown in FIGS. It is included in the drive circuit 101 or the sampling circuit 7.

したがって、液晶装置1によれば、下部電極71或いはデータ線6aのように、遮光膜54と同層に形成されていない金属膜と同層に形成された金属膜を利用して周辺領域に配線或いは各種素子、又は端子等を形成することができ、液晶装置1の表示品位の向上を可能としつつ、同一工程によって画素部及び周辺回路部を形成できる。このような液晶装置1によれば、製造工程を簡便化することによって、表示品位を向上させつつ、液晶装置1の製造コストを低減できる。加えて、図2に示した防塵用基板120aに遮光膜を形成しなくても、上述した周辺領域においてTFTアレイ基板10を遮光できる。したがって、防塵用基板120aに遮光膜を形成する工程をなくすことができ、液晶装置1の製造に要する製造コストを低減できる。   Therefore, according to the liquid crystal device 1, wiring is performed in the peripheral region using a metal film formed in the same layer as that of the light shielding film 54, such as the lower electrode 71 or the data line 6a. Alternatively, various elements, terminals, or the like can be formed, and the pixel portion and the peripheral circuit portion can be formed by the same process while improving the display quality of the liquid crystal device 1. According to such a liquid crystal device 1, the manufacturing cost of the liquid crystal device 1 can be reduced while improving the display quality by simplifying the manufacturing process. In addition, the TFT array substrate 10 can be shielded from light in the peripheral region described above without forming a light shielding film on the dustproof substrate 120a shown in FIG. Therefore, the process of forming the light shielding film on the dustproof substrate 120a can be eliminated, and the manufacturing cost required for manufacturing the liquid crystal device 1 can be reduced.

また、遮光膜54によれば、データ線駆動回路101或いはサンプリング回路7に含まれるTFT等のトランジスタに光が照射されることを低減でき、当該トランジスタに生じる光リーク電流を低減することも可能である。   Further, according to the light shielding film 54, it is possible to reduce irradiation of light to a transistor such as a TFT included in the data line driving circuit 101 or the sampling circuit 7, and it is also possible to reduce light leakage current generated in the transistor. is there.

以上説明したように、本実施形態に係る電気光学装置によれば、電気光学装置の表示品位を高めることができると共に、当該電気光学装置の製造に要するコストを低減することが可能である。   As described above, according to the electro-optical device according to the present embodiment, the display quality of the electro-optical device can be improved, and the cost required for manufacturing the electro-optical device can be reduced.

(変形例1)
次に、図8及び図9を参照しながら、本実施形態に係る電気光学装置の一変形例を説明する。尚、以下で説明する各変形例及び実施形態に係る液晶装置では、液晶装置1と共通する部分に共通の参照符号を付し、詳細な説明を省略する。図8は、本例に係る液晶装置1Aの構成を示す平面図であり、図9は、図8のIX−IX´線断面図である。
(Modification 1)
Next, a modification of the electro-optical device according to the present embodiment will be described with reference to FIGS. 8 and 9. In addition, in the liquid crystal device according to each modification and embodiment described below, common reference numerals are assigned to portions common to the liquid crystal device 1, and detailed description thereof is omitted. FIG. 8 is a plan view showing the configuration of the liquid crystal device 1A according to this example, and FIG. 9 is a cross-sectional view taken along the line IX-IX ′ of FIG.

図8において、本例に係る液晶装置1Aは、画像表示領域10aを規定する額縁領域に形成された遮光膜54aを備えており、遮光膜54aの外側に配置されたシール材52によってTFTアレイ基板10及び対向基板20が相互に接着されている。遮光膜54aは、上述した遮光膜54と同様に、容量電極300、下部電極71或いはデータ線6aの何れか一つの金属膜と同層に同一膜として形成されている。画像表示領域10aの周辺領域に形成されたデータ線駆動回路101等の映写幕への写り込みをより効果的に低減するためには、遮光膜54aは容量電極300と同層に同一膜として形成されているほうが好ましい。   In FIG. 8, a liquid crystal device 1A according to this example includes a light shielding film 54a formed in a frame region that defines an image display region 10a, and a TFT array substrate is formed by a sealing material 52 disposed outside the light shielding film 54a. 10 and the counter substrate 20 are bonded to each other. The light shielding film 54a is formed in the same layer as the metal film of any one of the capacitor electrode 300, the lower electrode 71, and the data line 6a in the same manner as the light shielding film 54 described above. In order to more effectively reduce the reflection on the projection screen of the data line driving circuit 101 and the like formed in the peripheral area of the image display area 10a, the light shielding film 54a is formed as the same film in the same layer as the capacitor electrode 300. Is preferred.

また、図8に示すように、遮光膜54aは、走査線駆動回路104、データ線駆動回路101及びサンプリング回路7を覆うように形成されているため、これら各回路のパターンの像が映写幕に写り込むことを低減できる。   Further, as shown in FIG. 8, since the light shielding film 54a is formed so as to cover the scanning line driving circuit 104, the data line driving circuit 101, and the sampling circuit 7, an image of a pattern of each of these circuits is displayed on the projection screen. It can reduce the reflection.

図8及び図9に示すように、遮光膜54aは、シール材52に重ならないように形成されている。したがって、シール材52として紫外線硬化樹脂を用いた場合、TFTアレイ基板10及び対向基板20を相互に重ね合わせた状態でシール材52に照射された紫外線が遮光膜54aによって遮られることがなく、TFTアレイ基板10に遮光膜54aが形成された状態で、TFTアレイ基板10及び対向基板20相互を接着することが可能である。加えて、遮光膜54aによって画像表示領域10aを規定できるため、別途額縁遮光膜を設ける必要がなく、電気光学装置の製造コストを低減できる。   As shown in FIGS. 8 and 9, the light shielding film 54 a is formed so as not to overlap the sealing material 52. Therefore, when an ultraviolet curable resin is used as the sealing material 52, the ultraviolet light applied to the sealing material 52 in a state where the TFT array substrate 10 and the counter substrate 20 are overlapped with each other is not blocked by the light shielding film 54a. The TFT array substrate 10 and the counter substrate 20 can be bonded to each other with the light shielding film 54 a formed on the array substrate 10. In addition, since the image display region 10a can be defined by the light shielding film 54a, it is not necessary to separately provide a frame light shielding film, and the manufacturing cost of the electro-optical device can be reduced.

(変形例2)
次に、図10及び図11を参照しながら、本実施形態に係る電気光学装置の他の変形例を説明する。図10は、本例に係る液晶装置1Bの構成を示す平面図であり、図11は、図10のXI−XI´線断面図である。
(Modification 2)
Next, another modification of the electro-optical device according to the present embodiment will be described with reference to FIGS. 10 and 11. FIG. 10 is a plan view showing the configuration of the liquid crystal device 1B according to this example, and FIG. 11 is a cross-sectional view taken along the line XI-XI ′ of FIG.

図10及び図11に示すように、本例に係る液晶装置1Bは、画像表示領域10aの周辺に延びる周辺領域において、対向基板20に遮光膜が形成されておらず、TFTアレイ基板10側でシール材52に重なる遮光膜54bを有している点に特徴を有している。   As shown in FIGS. 10 and 11, in the liquid crystal device 1B according to this example, the light shielding film is not formed on the counter substrate 20 in the peripheral region extending around the image display region 10a, and on the TFT array substrate 10 side. It is characterized in that it has a light shielding film 54 b that overlaps with the sealing material 52.

図10及び図11において、遮光膜54bは、TFTアレイ基板10及び対向基板20が相互に重なる領域のうち画素電極9aが配列された画像表示量領域10aの外側全体に延在されており、且つシール材52の下側に延在されている。遮光膜54bは、TFTアレイ基板10に形成されたデータ線駆動回路101、サンプリング回路7、走査線駆動回路104、及び引回配線90を覆っている。したがって、液晶装置1Bによれば、画像表示領域10aの周辺領域において、外部回路接続端子102を除いたデータ線駆動回路101等の回路部及び引回配線90全体が遮光膜54bによって覆われているため、周辺領域において対向基板20側に遮光膜を設けなくても、TFTアレイ基板10に入射する光を低減でき、データ線駆動回路101等が映写幕に写り込むことを低減することが可能である。さらに、本変形例によれば、図1における対向電極電位線99を遮光膜54aが兼ねており、配線数を削減することが可能である。   10 and 11, the light shielding film 54b extends over the entire outside of the image display amount region 10a in which the pixel electrodes 9a are arranged in the region where the TFT array substrate 10 and the counter substrate 20 overlap each other, and The seal member 52 is extended below. The light shielding film 54 b covers the data line driving circuit 101, the sampling circuit 7, the scanning line driving circuit 104, and the lead wiring 90 formed on the TFT array substrate 10. Therefore, according to the liquid crystal device 1B, in the peripheral region of the image display region 10a, the circuit portion such as the data line driving circuit 101 excluding the external circuit connection terminal 102 and the entire lead wiring 90 are covered with the light shielding film 54b. Therefore, even if a light shielding film is not provided on the counter substrate 20 side in the peripheral region, the light incident on the TFT array substrate 10 can be reduced, and the data line driving circuit 101 and the like can be reduced from being projected onto the projection screen. is there. Furthermore, according to this modification, the light-shielding film 54a also serves as the counter electrode potential line 99 in FIG. 1, and the number of wirings can be reduced.

<第2実施形態>
次に、図12乃至図15を参照しながら、本発明の第2の発明に係る電気光学装置の実施形態を説明する。尚、本実施形態に係る電気光学装置は、画素部の構成が第1実施形態に係る電気光学装置と異なるため、特に、当該画素部の構成を詳細に説明する。図12は、本実施形態に係る電気光学装置の一例である液晶装置1Cの平面図である。図13及び図14は、本実施形態に係る電気光学装置の具体的な構成を表す部分平面図である。図15は、図13及び図14のXV−XV´線断面図である。
Second Embodiment
Next, an embodiment of the electro-optical device according to the second invention of the present invention will be described with reference to FIGS. The electro-optical device according to the present embodiment is different from the electro-optical device according to the first embodiment in the configuration of the pixel unit, and thus the configuration of the pixel unit will be described in detail. FIG. 12 is a plan view of a liquid crystal device 1 </ b> C that is an example of the electro-optical device according to the present embodiment. 13 and 14 are partial plan views illustrating a specific configuration of the electro-optical device according to the present embodiment. FIG. 15 is a cross-sectional view taken along the line XV-XV ′ of FIGS. 13 and 14.

<2−1:電気光学装置の全体構成>
図12において、液晶装置1Cは、図1に示した遮光膜54と同様に画像表示領域10aの周辺に延びる周辺領域に重なる遮光膜54cを備えている。遮光膜54cは、後述するように、TFTアレイ基板10上に形成された容量配線400と同層に同一膜として形成された遮光性導電膜であり、画像表示領域10aから周辺領域に渡って延在されている。したがって、遮光膜54cによれば、第1実施形態で説明した遮光膜54、54a及び54bと同様に、画像表示領域10aの周辺領域においてTFTアレイ基板10に入射する光を遮光でき、当該周辺領域に形成された配線及び各種素子、並びに回路部をパターンの像が映写幕に写り込むことを低減できる。
<2-1: Overall configuration of electro-optical device>
In FIG. 12, the liquid crystal device 1C includes a light shielding film 54c that overlaps with a peripheral region extending around the image display region 10a, similarly to the light shielding film 54 shown in FIG. As will be described later, the light-shielding film 54c is a light-shielding conductive film formed as the same film in the same layer as the capacitor wiring 400 formed on the TFT array substrate 10, and extends from the image display region 10a to the peripheral region. Be present. Therefore, according to the light shielding film 54c, similarly to the light shielding films 54, 54a and 54b described in the first embodiment, light incident on the TFT array substrate 10 can be shielded in the peripheral area of the image display area 10a. It is possible to reduce the pattern image of the wiring, various elements, and circuit portions formed on the projection screen.

<2−2:画素部の具体的な構成>
図13乃至図15において、画素電極9aは、TFTアレイ基板10上に形成されている。本実施形態に係る電気光学装置が備える回路要素は画素電極9aを駆動するために設けられ、ここでは、TFTアレイ基板10の直上から画素電極9aの直下までの範囲内に積層された、走査線11aから第4層間絶縁膜44までを指している(図15参照)。画素電極9a(図中、破線9a´で輪郭が示されている)は縦横に区画配列された画素領域の各々に配置され、その境界にデータ線6a及び走査線11aが格子状に配列するように形成されている(図13及び図14参照)。
<2-2: Specific Configuration of Pixel Unit>
13 to 15, the pixel electrode 9 a is formed on the TFT array substrate 10. The circuit elements included in the electro-optical device according to the present embodiment are provided to drive the pixel electrode 9a. Here, the scanning line is stacked in a range from directly above the TFT array substrate 10 to immediately below the pixel electrode 9a. 11a to the fourth interlayer insulating film 44 (see FIG. 15). A pixel electrode 9a (indicated by a broken line 9a 'in the figure) is arranged in each of the pixel areas partitioned vertically and horizontally, and the data lines 6a and the scanning lines 11a are arranged in a grid at the boundaries. (See FIGS. 13 and 14).

各回路要素を構成するパターニングされた導電膜は、下から順に走査線11aを含む第1層、ゲート電極3aを含む第2層、保持容量70の固定電位側容量電極を含む第3層、データ線6a等を含む第4層、本発明の「遮光性導電膜」の一例である容量配線400等を含む第5層からなる。また、第1層−第2層間には下地絶縁膜12、第2層−第3層間には第1層間絶縁膜41、第3層−第4層間には第2層間絶縁膜42、第4層−第5層間には第3層間絶縁膜43、第5層と画素電極9aの間には第4層間絶縁膜44が夫々設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第1層から第3層が下層部分として図13に示され、第4層、第5層及び画素電極9aが上層部分として図14に示されている。   The patterned conductive film constituting each circuit element includes a first layer including the scanning line 11a, a second layer including the gate electrode 3a, a third layer including the fixed potential side capacitor electrode of the storage capacitor 70, and data from the bottom. The fourth layer includes the line 6a and the like, and the fifth layer includes the capacitor wiring 400 and the like which are an example of the “light-shielding conductive film” of the present invention. Further, the base insulating film 12 is provided between the first layer and the second layer, the first interlayer insulating film 41 is provided between the second layer and the third layer, the second interlayer insulating film 42 is provided between the third layer and the fourth layer, and the fourth layer. A third interlayer insulating film 43 is provided between the layer and the fifth layer, and a fourth interlayer insulating film 44 is provided between the fifth layer and the pixel electrode 9a to prevent the above-described elements from being short-circuited. . Of these, the first to third layers are shown in FIG. 13 as lower layer portions, and the fourth, fifth, and pixel electrodes 9a are shown in FIG. 14 as upper layer portions.

(第1層の構成−走査線等−)
第1層は、走査線11aで構成される。走査線11aは、図13のX方向に沿って延びる本線部と、データ線6a或いは容量配線400が延在する図13のY方向に延びる突出部とからなる形状にパターニングされている。このような走査線11aは、例えば導電性ポリシリコンからなり、その他にもTi、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
(Structure of the first layer-scanning line, etc.)
The first layer is composed of scanning lines 11a. The scanning line 11a is patterned into a shape including a main line portion extending in the X direction in FIG. 13 and a protruding portion extending in the Y direction in FIG. 13 in which the data line 6a or the capacitor wiring 400 extends. Such a scanning line 11a is made of, for example, conductive polysilicon, and in addition, a metal simple substance, an alloy, a metal silicide, a polysilicon containing at least one of refractory metals such as Ti, Cr, W, Ta, and Mo. It can be formed of silicide or a laminate thereof.

(第2層の構成−TFT等−)
第2層は、TFT30及び中継電極719で構成されている。TFT30は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT30は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。また、中継電極719は、例えばゲート電極3aと同一膜として形成される。
(Structure of the second layer-TFT etc.)
The second layer includes the TFT 30 and the relay electrode 719. The TFT 30 has an LDD (Lightly Doped Drain) structure, for example, and includes a gate electrode 3a, a semiconductor layer 1a, and an insulating film 2 including a gate insulating film that insulates the gate electrode 3a from the semiconductor layer 1a. The gate electrode 3a is made of, for example, conductive polysilicon. The semiconductor layer 1a includes a channel region 1a ′, a low concentration source region 1b and a low concentration drain region 1c, and a high concentration source region 1d and a high concentration drain region 1e. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity is implanted into the low concentration source region 1b and the low concentration drain region 1c. It may be a self-aligned type in which a high concentration source region and a high concentration drain region are formed by implanting the film. The relay electrode 719 is formed as the same film as the gate electrode 3a, for example.

TFT30のゲート電極3aは、下地絶縁膜12に形成されたコンタクトホール12cvを介して走査線11aに電気的に接続されている。下地絶縁膜12は、例えばシリコン酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT30の素子特性の変化を防止する機能を有している。   The gate electrode 3 a of the TFT 30 is electrically connected to the scanning line 11 a through a contact hole 12 cv formed in the base insulating film 12. The base insulating film 12 is made of, for example, a silicon oxide film, and is formed on the entire surface of the TFT array substrate 10 in addition to the interlayer insulating function between the first layer and the second layer. Has a function of preventing changes in the element characteristics of the TFT 30 caused by the above.

(第3層の構成−保持容量等−)
第3層は、保持容量70で構成されている。保持容量70は、容量電極300と下部電極71とが誘電体層75を介して対向配置された構成となっている。このうち、容量電極300は、容量配線400に電気的に接続されている。下部電極71は、TFT30の高濃度ドレイン領域1e及び画素電極9aの夫々に電気的に接続されている。
(Structure of third layer-holding capacity, etc.)
The third layer is composed of a storage capacitor 70. The storage capacitor 70 has a configuration in which a capacitor electrode 300 and a lower electrode 71 are arranged to face each other with a dielectric layer 75 interposed therebetween. Among these, the capacitor electrode 300 is electrically connected to the capacitor wiring 400. The lower electrode 71 is electrically connected to each of the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a.

下部電極71と高濃度ドレイン領域1eとは、第1層間絶縁膜41に開孔されたコンタクトホール83を介して接続されている。また、下部電極71と画素電極9aとは、コンタクトホール881、882、804、及び中継電極719、第2中継電極6a2、第3中継電極402により各層を中継し、コンタクトホール89において電気的に接続されている。   The lower electrode 71 and the high concentration drain region 1e are connected through a contact hole 83 opened in the first interlayer insulating film 41. Further, the lower electrode 71 and the pixel electrode 9 a are relayed through contact layers 881, 882, 804, the relay electrode 719, the second relay electrode 6 a 2, and the third relay electrode 402, and are electrically connected in the contact hole 89. Has been.

このような下部電極71には、例えば導電性のポリシリコンが用いられ、誘電体層には酸化シリコンが用いられる。容量電極300は、例えばアルミニウム等の金属膜を含む単層構造或いは多層構造を有している。尚、容量電極300は、金属膜に窒化チタンを積層した二層構造となっていてもよい。また、容量電極300は、導電性ポリシリコンで構成されていてもよい。   For example, conductive polysilicon is used for the lower electrode 71, and silicon oxide is used for the dielectric layer. The capacitor electrode 300 has a single layer structure or a multilayer structure including a metal film such as aluminum. Note that the capacitor electrode 300 may have a two-layer structure in which titanium nitride is stacked on a metal film. Further, the capacitor electrode 300 may be made of conductive polysilicon.

第1層間絶縁膜41は、例えば、NSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。   The first interlayer insulating film 41 is made of, for example, NSG (non-silicate glass). In addition, for the first interlayer insulating film 41, silicate glass such as PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), silicon nitride, silicon oxide, or the like can be used.

尚、この場合の保持容量70は、図13の平面図からわかるように、画素電極9aの形成領域にほぼ対応する画素領域に至らないように(遮光領域内に収まるように)形成されているので、画素の開口率が比較的大きく維持されている。   As can be seen from the plan view of FIG. 13, the storage capacitor 70 in this case is formed so as not to reach the pixel region substantially corresponding to the formation region of the pixel electrode 9a (so as to be within the light shielding region). Therefore, the aperture ratio of the pixel is kept relatively large.

(第4層の構成−データ線等−)
第4層は、データ線6aで構成されている。データ線6aは、アルミニウム等の金属膜を含む単層構造、或いは多層構造を有している。また、データ線6aは、下から順にアルミニウム、窒化チタン、窒化シリコンの三層膜として形成されていてもよい。窒化シリコン層は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。第4層には、データ線6aと同一膜として、容量配線用中継層6a1及び第2中継電極6a2が形成されている。これらは、図14に示したように、夫々が分断されるように形成されている。データ線6a、容量電極300、及び後述する容量配線400が、本発明の第1の発明に係る「複数の金属膜」の一例を構成している。
(Fourth layer configuration-data lines, etc.)
The fourth layer is composed of data lines 6a. The data line 6a has a single layer structure including a metal film such as aluminum or a multilayer structure. The data line 6a may be formed as a three-layer film of aluminum, titanium nitride, and silicon nitride in order from the bottom. The silicon nitride layer is patterned to a slightly larger size so as to cover the lower aluminum layer and titanium nitride layer. In the fourth layer, the capacitor wiring relay layer 6a1 and the second relay electrode 6a2 are formed as the same film as the data line 6a. These are formed so as to be divided as shown in FIG. The data line 6a, the capacitor electrode 300, and the capacitor wiring 400 described later constitute an example of “a plurality of metal films” according to the first invention of the present invention.

データ線6aは、第1層間絶縁膜41及び第2層間絶縁膜42を貫通するコンタクトホール81を介して、TFT30の高濃度ソース領域1dと電気的に接続されている。   The data line 6 a is electrically connected to the high concentration source region 1 d of the TFT 30 through a contact hole 81 that penetrates the first interlayer insulating film 41 and the second interlayer insulating film 42.

容量配線用中継層6a1は、第2層間絶縁膜42に開孔されたコンタクトホール801を介して容量電極300と電気的に接続され、容量電極300と容量配線400との間を中継している。容量配線用中継層6a2は、前述したように、第1層間絶縁膜41及び第2層間絶縁膜42を貫通するコンタクトホール882を介して中継電極719に電気的に接続されている。このような層間絶縁膜42は、例えばNSG、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。   The capacitor wiring relay layer 6a1 is electrically connected to the capacitor electrode 300 through a contact hole 801 formed in the second interlayer insulating film 42, and relays between the capacitor electrode 300 and the capacitor wiring 400. . As described above, the capacitor wiring relay layer 6 a 2 is electrically connected to the relay electrode 719 through the contact hole 882 that penetrates the first interlayer insulating film 41 and the second interlayer insulating film 42. Such an interlayer insulating film 42 can be formed of, for example, silicate glass such as NSG, PSG, BSG, or BPSG, silicon nitride, silicon oxide, or the like.

(第5層の構成−容量配線等−)
第5層は、本発明の第1の発明に係る「遮光性導電膜」の一例として選択された容量配線400及び第3中継電極402により構成されている。容量配線400は、データ線6a、容量電極300、及び容量配線400のうちTFTアレイ基板10上において最上層に形成された導電膜である。容量配線400は、TFTアレイ基板10上において画像表示領域10aから画像表示領域10aの周辺領域まで延設され、定電位源と電気的に接続されることで、固定電位とされている。容量配線400は、図14に示すように、X方向、Y方向に延在する格子状に形成され、X方向に延在する部分には、第3中継電極402の形成領域を確保するために切り欠きが設けられている。容量配線400は、その下層のデータ線6a、走査線11a、TFT30等を覆うように、これら回路要素の構造よりも幅広に形成されている。これにより、各回路要素は遮光され、入射光を反射させて投射画像における画素の輪郭がぼやける等の悪影響が防止されている。
(Fifth layer configuration-capacitive wiring, etc.)
The fifth layer includes the capacitor wiring 400 and the third relay electrode 402 selected as an example of the “light-shielding conductive film” according to the first aspect of the present invention. The capacitor wiring 400 is a conductive film formed in the uppermost layer on the TFT array substrate 10 among the data line 6a, the capacitor electrode 300, and the capacitor wiring 400. The capacitor wiring 400 extends on the TFT array substrate 10 from the image display region 10a to the peripheral region of the image display region 10a, and is set to a fixed potential by being electrically connected to a constant potential source. As shown in FIG. 14, the capacitor wiring 400 is formed in a lattice shape extending in the X direction and the Y direction, and in order to secure a formation region of the third relay electrode 402 in a portion extending in the X direction. Notches are provided. The capacitor wiring 400 is formed wider than the structure of these circuit elements so as to cover the data lines 6a, the scanning lines 11a, the TFTs 30 and the like in the lower layer. Thereby, each circuit element is shielded from light, and adverse effects such as reflection of incident light and blurring of pixel outlines in a projected image are prevented.

更に、容量配線400のX方向延在部分とY方向延在部分とが丁度交差する角部は、略三角形の庇部がわずかに突き出すような形状となっている。この庇部により、TFT30の半導体層1aに対する光の遮蔽を効果的に行うことができる。即ち、半導体層1aに対して斜め上方から進入する光を、庇部が反射又は吸収することにより、TFT30における光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。   Further, the corner portion where the X-direction extending portion and the Y-direction extending portion of the capacitor wiring 400 just intersect each other has a shape such that a substantially triangular collar portion protrudes slightly. With this flange, light can be effectively shielded from the semiconductor layer 1a of the TFT 30. That is, the light entering the semiconductor layer 1a from obliquely above is reflected or absorbed by the collar portion, thereby suppressing the occurrence of light leakage current in the TFT 30 and displaying a high-quality image free from flicker or the like. It becomes possible.

容量配線400は、第3層間絶縁膜43に開孔されたコンタクトホール803を介して、容量配線用中継層6a1と電気的に接続されている。第4層には、容量配線400と同一膜として、第3中継電極402が形成されている。第3中継電極402は、前述のように、コンタクトホール804及びコンタクトホール89を介して、第2中継電極6a2−画素電極9a間を中継している。尚、これら容量配線400及び第3中継電極402は、例えばアルミニウム、窒化チタンを積層した二層構造となっている。   The capacitor wiring 400 is electrically connected to the capacitor wiring relay layer 6a1 through the contact hole 803 opened in the third interlayer insulating film 43. In the fourth layer, the third relay electrode 402 is formed as the same film as the capacitor wiring 400. As described above, the third relay electrode 402 relays between the second relay electrode 6a2 and the pixel electrode 9a via the contact hole 804 and the contact hole 89. The capacitor wiring 400 and the third relay electrode 402 have a two-layer structure in which, for example, aluminum and titanium nitride are stacked.

第4層の上には、全面に第4層間絶縁膜44が形成されている。第4層間絶縁膜44には、画素電極9a及び第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。コンタクトホール89は、画素電極9aと、画素電極9aの下層側に形成された第3中継電極402とを電気的に接続している。   A fourth interlayer insulating film 44 is formed on the entire surface of the fourth layer. In the fourth interlayer insulating film 44, a contact hole 89 for electrically connecting the pixel electrode 9a and the third relay electrode 402 is opened. The contact hole 89 electrically connects the pixel electrode 9a and the third relay electrode 402 formed on the lower layer side of the pixel electrode 9a.

以上のように画素部が構成された液晶装置1Cでは、遮光膜54cが、画像表示領域10aの周辺領域においてTFTアレイ基板10に入射する光を遮光する。したがって、データ線駆動回路101のパターンの像が映写幕に投影されることを低減できる。   In the liquid crystal device 1C having the pixel portion as described above, the light shielding film 54c shields light incident on the TFT array substrate 10 in the peripheral region of the image display region 10a. Therefore, the pattern image of the data line driving circuit 101 can be reduced from being projected onto the projection screen.

第1実施形態における変形例1及び2で説明した遮光膜54a及び54bと同様のレイアウトパターンで遮光膜54cを形成しておくことによって、サンプリング回路7及び走査線駆動回路104に照射される光も遮光でき、これら回路部のパターンの像が映写幕に投影されることを低減できる。尚、遮光膜54cは、当該遮光膜54cによって反射された反射光を低減するために、反射防止膜を有しているほうが好ましい。また、同様の理由により、遮光膜54cのOD値は4以上であるほうが好ましい。   By forming the light shielding film 54c with the same layout pattern as the light shielding films 54a and 54b described in the first and second modifications in the first embodiment, the light irradiated to the sampling circuit 7 and the scanning line driving circuit 104 is also emitted. The light can be shielded, and the pattern image of these circuit portions can be reduced from being projected onto the projection screen. The light shielding film 54c preferably has an antireflection film in order to reduce the reflected light reflected by the light shielding film 54c. For the same reason, the OD value of the light shielding film 54c is preferably 4 or more.

液晶装置1Cによれば、TFTアレイ基板10上の画像表示領域10aの周辺領域において、容量配線400の下層側に形成されたゲート電極3a、或いは下部電極71等の半導体層と同層に形成された半導体層をデータ線駆動回路101、走査線駆動回路104、或いはサンプリング回路7等の周辺回路部の一部として共用することが可能である。したがって、画素部を構成する工程と、データ線駆動回路101等の周辺回路部を形成する工程とを共用でき、液晶装置1Cを製造する工程を簡便化できる。   According to the liquid crystal device 1C, in the peripheral region of the image display region 10a on the TFT array substrate 10, it is formed in the same layer as the semiconductor layer such as the gate electrode 3a formed on the lower layer side of the capacitor wiring 400 or the lower electrode 71. The semiconductor layer can be shared as a part of the peripheral circuit portion such as the data line driving circuit 101, the scanning line driving circuit 104, or the sampling circuit 7. Therefore, the step of forming the pixel portion and the step of forming the peripheral circuit portion such as the data line driving circuit 101 can be shared, and the step of manufacturing the liquid crystal device 1C can be simplified.

<第3実施形態>
次に、図16を参照しながら、本発明の第2の発明に係る電気光学装置の一例である液晶装置1Dを説明する。図16は、本実施形態に係る液晶装置1Dの構成を示す平面図である。
<Third Embodiment>
Next, a liquid crystal device 1D which is an example of an electro-optical device according to the second invention of the present invention will be described with reference to FIG. FIG. 16 is a plan view showing the configuration of the liquid crystal device 1D according to this embodiment.

図16において、液晶装置1Dは、図10に示した液晶装置1Bと比べて上下導通端子106が設けられておらず、対向電極電位を供給する外部回路接続端子102に電気的に接続された遮光膜54dが上下導通端子並びに共通電極電位線を兼ねている点に特徴を有している。   In FIG. 16, the liquid crystal device 1 </ b> D is not provided with the vertical conduction terminal 106 as compared with the liquid crystal device 1 </ b> B illustrated in FIG. 10, and is a light shield electrically connected to the external circuit connection terminal 102 that supplies the counter electrode potential. The film 54d is characterized in that it also serves as a vertical conduction terminal and a common electrode potential line.

遮光膜54dは、第1実施形態における容量電極300と同層に形成されており、TFTアレイ基板10及び対向基板20が相互に接着された状態で、対向基板20側に形成された対向電極と接触し、当該対向電極と電気的に接続されている。したがって、TFTアレイ基板10及び対向基板20が遮光膜54dを介して電気的に接続されており、遮光膜54dがTFTアレイ基板10における対向電極電位線として共用されている。   The light shielding film 54d is formed in the same layer as the capacitor electrode 300 in the first embodiment, and the counter electrode formed on the counter substrate 20 side in a state where the TFT array substrate 10 and the counter substrate 20 are bonded to each other. It contacts and is electrically connected to the counter electrode. Therefore, the TFT array substrate 10 and the counter substrate 20 are electrically connected via the light shielding film 54d, and the light shielding film 54d is shared as the counter electrode potential line in the TFT array substrate 10.

液晶装置1Dによれば、画像表示領域10aの周辺領域からTFTアレイ基板10の回路部に対して光が入射することが低減できると共に、TFTアレイ基板10上に形成される配線数も低減できる。加えて、TFTアレイ基板10及び対向基板20を電気的に接続する上下導通端子が不要となるため、当該上下導通端子を形成する工程をなくすことができ、液晶装置1Dの製造プロセスを簡略化できる。加えて、第1実施形態に係る液晶装置と同様に画像表示領域10aの周辺領域からTFTアレイ基板10に入射する光を遮光でき、TFTアレイ基板10における周辺領域に形成された回路部等が映写幕に投影されることを低減できる。   According to the liquid crystal device 1D, the incidence of light from the peripheral region of the image display region 10a to the circuit portion of the TFT array substrate 10 can be reduced, and the number of wirings formed on the TFT array substrate 10 can be reduced. In addition, since the vertical conduction terminal for electrically connecting the TFT array substrate 10 and the counter substrate 20 becomes unnecessary, the step of forming the vertical conduction terminal can be eliminated, and the manufacturing process of the liquid crystal device 1D can be simplified. . In addition, similarly to the liquid crystal device according to the first embodiment, light incident on the TFT array substrate 10 from the peripheral region of the image display region 10a can be shielded, and a circuit unit or the like formed in the peripheral region of the TFT array substrate 10 is projected. Projection on the curtain can be reduced.

(電子機器)
次に、上述した液晶装置を各種電子機器に適用する場合について説明する。
(Electronics)
Next, the case where the above-described liquid crystal device is applied to various electronic devices will be described.

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図17は、プロジェクタの構成例を示す平面図である。図17に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   First, a projector using this liquid crystal device as a light valve will be described. FIG. 17 is a plan view showing a configuration example of the projector. As shown in FIG. 17, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G have the same configuration as that of the above-described liquid crystal device, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit, respectively. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B.

なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Note that since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

このようなプロジェクタ1100によれば、液晶パネル1110R、1110Bおよび1110Gに形成されたデータ線駆動回路等のパターンの像が映写幕に写り込むことが低減されているため、高品位の画像表示が可能である。   According to such a projector 1100, it is possible to display a high-quality image because the pattern image of the data line driving circuit and the like formed on the liquid crystal panels 1110R, 1110B and 1110G is reduced. It is.

1、1A、1B、1C、1D・・・液晶装置、10・・・TFTアレイ基板、20・・・対向基板、72・・・画素部、53・・・額縁遮光膜、54、54a、54b、54c、54d・・・遮光膜。   DESCRIPTION OF SYMBOLS 1, 1A, 1B, 1C, 1D ... Liquid crystal device, 10 ... TFT array substrate, 20 ... Counter substrate, 72 ... Pixel part, 53 ... Frame light shielding film, 54, 54a, 54b , 54c, 54d...

本発明の第1の発明に係る電気光学装置は上記課題を解決するために、素子基板と対向基板とを貼り合わせるシール材と、前記対向基板上に、表示領域を囲うように設けられた額縁遮光膜と、前記素子基板上に、前記額縁遮光膜の外側において、前記シール材の外縁よりも内側に設けられたデータ線駆動回路と、前記データ線駆動回路と前記表示領域との間に設けられたサンプリング回路と、前記サンプリング回路と重なると共に、前記データ線駆動回路側へ延在する遮光膜とを備える。
また、前記遮光膜は、前記サンプリング回路と前記データ線駆動回路との間を覆うように設けられる。
また、前記遮光膜は、前記シール材と重ならないように設けられる。
In order to solve the above-described problems, an electro-optical device according to a first aspect of the present invention includes a sealing material for bonding an element substrate and a counter substrate, and a frame provided on the counter substrate so as to surround a display area. A light-shielding film, a data line driving circuit provided on the element substrate, outside the frame light-shielding film and inside the outer edge of the sealing material, and provided between the data line driving circuit and the display region And a light shielding film that overlaps the sampling circuit and extends to the data line driving circuit side .
The light shielding film is provided so as to cover a space between the sampling circuit and the data line driving circuit.
The light shielding film is provided so as not to overlap the sealing material.

本件の参考発明に係る電気光学装置は上記課題を解決するために、素子基板上の表示領域を構成する複数の画素部と、前記素子基板上において、前記表示領域の外枠を規定する額縁遮光膜であるとともに、所定の電位が供給される配線でもある遮光膜とを備えている。
In order to solve the above problems, an electro-optical device according to the reference invention of the present invention includes a plurality of pixel portions constituting a display area on an element substrate, and a frame shading that defines an outer frame of the display area on the element substrate. In addition to a film, the light-shielding film is also provided as a wiring to which a predetermined potential is supplied.

本件の参考発明に係る電気光学装置によれば、本発明の第1の発明に係る電気光学装置と同様に、電気光学装置の表示品位を高めることができると共に、素子基板上に配線を形成する工程とは別の工程によって遮光膜を形成する必要がない、したがって、電気光学装置の製造コストを低減できる。
According to the electro-optical device according to the present reference invention, similarly to the electro-optical device according to the first aspect of the present invention, it is possible to increase the display quality of the electro-optical device, the wiring on the element substrate There is no need to form a light-shielding film by a process different from the process, and therefore the manufacturing cost of the electro-optical device can be reduced.

本発明の第1の発明に係る電気光学装置の他の態様では、前記遮光膜は、光反射防止膜を含んでいてもよい。
In another aspect of the electro-optical device according to the first aspect of the present invention, the light shielding film may include a light reflection preventing film.

本発明の第1の発明に係る電気光学装置の他の態様では、前記遮光膜のOD値は、4以上であってもよい。

In another aspect of the electro-optical device according to the first aspect of the present invention, the light shielding film may have an OD value of 4 or more.

Claims (15)

素子基板上の表示領域を構成する複数の画素部と、
前記素子基板上において、前記画素部の一部及び前記素子基板上に形成された配線のうち少なくとも一つを構成する遮光性導電膜と同層に形成されており、前記表示領域の外側に位置する周辺領域に重なる遮光膜と
を備えたことを特徴とする電気光学装置。
A plurality of pixel portions constituting a display region on the element substrate;
On the element substrate, formed in the same layer as the light-shielding conductive film constituting at least one of the part of the pixel portion and the wiring formed on the element substrate, and positioned outside the display region An electro-optical device comprising: a light-shielding film that overlaps a peripheral region.
前記素子基板に対向配置された対向基板と、
前記対向基板に設けられており、前記画素部が有する画素電極と対向配置された対向電極とを備え、
前記遮光膜の電位は、前記対向電極の電位と同電位であること
を特徴とする請求項1に記載の電気光学装置。
A counter substrate disposed opposite to the element substrate;
A counter electrode provided on the counter substrate, and disposed opposite to the pixel electrode of the pixel unit;
The electro-optical device according to claim 1, wherein a potential of the light shielding film is the same as a potential of the counter electrode.
前記遮光膜は、前記対向電極に電気的に接続されていること
を特徴とする請求項1又は2に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the light shielding film is electrically connected to the counter electrode.
前記素子基板上において前記周辺領域のうち前記遮光膜が形成された領域より外側に形成されており、前記遮光膜と電気的に接続された入力端子を備え、
前記遮光膜は、前記遮光性導電膜と電気的に接続されていること
を特徴とする請求項1から3の何れか一項に記載の電気光学装置。
On the element substrate, the peripheral region is formed outside the region where the light shielding film is formed, and includes an input terminal electrically connected to the light shielding film,
The electro-optical device according to claim 1, wherein the light shielding film is electrically connected to the light shielding conductive film.
前記遮光膜は、前記周辺領域のうち前記表示領域を規定する額縁領域において、前記表示領域を囲うように形成されていること
を特徴とする請求項1から4の何れか一項に記載の電気光学装置。
5. The electricity according to claim 1, wherein the light shielding film is formed so as to surround the display region in a frame region that defines the display region in the peripheral region. Optical device.
前記対向基板に設けられており、且つ前記表示領域を規定する額縁遮光膜とを備え、
前記遮光膜は、前記周辺領域のうち前記額縁遮光膜が形成された額縁領域の外側に形成されていること
を特徴とする請求項1から4の何れか一項に記載の電気光学装置。
A frame light shielding film provided on the counter substrate and defining the display area;
5. The electro-optical device according to claim 1, wherein the light-shielding film is formed outside a frame region where the frame light-shielding film is formed in the peripheral region.
前記画素の一部は、前記画素部に供給された画像信号を保持する保持容量が有する一対の電極のうち一方の電極であること
を特徴とする請求項1から6の何れか一項に記載の電気光学装置。
The part of the pixels is one of a pair of electrodes included in a storage capacitor that holds an image signal supplied to the pixel unit. Electro-optic device.
前記配線は、前記画素部に供給された画像信号を保持する保持容量が有する一対の電極のうち一方の電極に電気的に接続された容量配線、又は前記画像信号を供給するデータ線であること
を特徴とする請求項1から6の何れか一項に記載の電気光学装置。
The wiring is a capacitor wiring electrically connected to one of a pair of electrodes included in a storage capacitor that holds an image signal supplied to the pixel portion, or a data line that supplies the image signal. The electro-optical device according to any one of claims 1 to 6.
前記遮光性導電膜は、前記素子基板上で互いに異なる層に形成された複数の金属膜のうち最上層に形成された一の金属膜であり、
前記遮光膜は、前記一の金属膜と同一膜であること
を特徴とする請求項1から8の何れか一項に記載の電気光学装置。
The light-shielding conductive film is one metal film formed in the uppermost layer among a plurality of metal films formed in different layers on the element substrate,
The electro-optical device according to any one of claims 1 to 8, wherein the light shielding film is the same film as the one metal film.
前記周辺領域において、前記複数の金属膜のうち前記一の金属膜の下層側に形成された他の金属膜と同層に形成された金属膜を含む周辺回路部を備えたこと
を特徴とする請求項9に記載の電気光学装置。
The peripheral region includes a peripheral circuit portion including a metal film formed in the same layer as another metal film formed on a lower layer side of the one metal film among the plurality of metal films. The electro-optical device according to claim 9.
前記周辺領域において、前記一の金属膜の下層側に形成された半導体膜と同層に形成された半導体膜を含む周辺回路部を備えたこと
を特徴とする請求項8の何れか一項に記載の電気光学装置。
9. The peripheral circuit portion including a semiconductor film formed in the same layer as the semiconductor film formed on the lower layer side of the one metal film in the peripheral region. The electro-optical device described.
素子基板上の表示領域を構成する複数の画素部と、
前記素子基板上において、前記表示領域の外枠を規定する額縁遮光膜であるとともに、所定の電位が供給される配線でもある遮光膜と
を備えたことを特徴とする電気光学装置。
A plurality of pixel portions constituting a display region on the element substrate;
An electro-optical device comprising: a frame light-shielding film that defines an outer frame of the display region on the element substrate; and a light-shielding film that is also a wiring to which a predetermined potential is supplied.
前記遮光膜は、光反射防止膜を含んでいること
を特徴とする請求項1から12の何れか一項に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the light shielding film includes a light reflection preventing film.
前記遮光膜のOD値は、4以上であること
を特徴とする請求項1から12の何れか一項に記載の電気光学装置。
The electro-optical device according to claim 1, wherein an OD value of the light shielding film is 4 or more.
請求項1から14の何れか一項に記載の電気光学装置を具備してなること
を特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 1.
JP2012023876A 2012-02-07 2012-02-07 Electro-optical device and electronic apparatus Active JP4973820B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012023876A JP4973820B2 (en) 2012-02-07 2012-02-07 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023876A JP4973820B2 (en) 2012-02-07 2012-02-07 Electro-optical device and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006173916A Division JP4973024B2 (en) 2006-06-23 2006-06-23 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2012128443A true JP2012128443A (en) 2012-07-05
JP4973820B2 JP4973820B2 (en) 2012-07-11

Family

ID=46645440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023876A Active JP4973820B2 (en) 2012-02-07 2012-02-07 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4973820B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980485A (en) * 1995-09-13 1997-03-28 Canon Inc Liquid crystal display device
JP2002156653A (en) * 2000-11-21 2002-05-31 Seiko Epson Corp Electro-optical device
JP2003140138A (en) * 2001-11-02 2003-05-14 Seiko Epson Corp Electrooptical device, its manufacturing method and electronic equipment
JP2004139767A (en) * 2002-10-16 2004-05-13 Hitachi Displays Ltd Display device
JP2004295073A (en) * 2003-03-13 2004-10-21 Seiko Epson Corp Substrate with flattening layer and manufacturing method therefor, substrate for electrooptical device, electrooptical device, and electronic equipment
JP2004354969A (en) * 2003-05-02 2004-12-16 Seiko Epson Corp Electro-optical apparatus and electronic equipment
JP2005165051A (en) * 2003-12-03 2005-06-23 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2006106787A (en) * 2003-05-02 2006-04-20 Seiko Epson Corp Electro-optic device and electronic equipment
JP2006165033A (en) * 2004-12-02 2006-06-22 Seiko Epson Corp Semiconductor crystallization method, method of manufacturing semiconductor device, electro-optical device, and electronic apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980485A (en) * 1995-09-13 1997-03-28 Canon Inc Liquid crystal display device
JP2002156653A (en) * 2000-11-21 2002-05-31 Seiko Epson Corp Electro-optical device
JP2003140138A (en) * 2001-11-02 2003-05-14 Seiko Epson Corp Electrooptical device, its manufacturing method and electronic equipment
JP2004139767A (en) * 2002-10-16 2004-05-13 Hitachi Displays Ltd Display device
JP2004295073A (en) * 2003-03-13 2004-10-21 Seiko Epson Corp Substrate with flattening layer and manufacturing method therefor, substrate for electrooptical device, electrooptical device, and electronic equipment
JP2004354969A (en) * 2003-05-02 2004-12-16 Seiko Epson Corp Electro-optical apparatus and electronic equipment
JP2006106787A (en) * 2003-05-02 2006-04-20 Seiko Epson Corp Electro-optic device and electronic equipment
JP2005165051A (en) * 2003-12-03 2005-06-23 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2006165033A (en) * 2004-12-02 2006-06-22 Seiko Epson Corp Semiconductor crystallization method, method of manufacturing semiconductor device, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP4973820B2 (en) 2012-07-11

Similar Documents

Publication Publication Date Title
JP5245333B2 (en) Electro-optical device and electronic apparatus
KR100760883B1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP4306737B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4241777B2 (en) Electro-optical device and electronic apparatus
JP4225347B2 (en) Electro-optical device and electronic apparatus
JP4821183B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP5381031B2 (en) Electro-optical device and electronic apparatus
JP4155317B2 (en) Electro-optical device and electronic apparatus including the same
JP4882662B2 (en) Electro-optical device and electronic apparatus
JP2010079038A (en) Electro-optical apparatus, electronic device, and transistor
JP2008191517A (en) Electrooptical device, substrate for same, and electronic equipment
JP2006317904A (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP4973024B2 (en) Electro-optical device and electronic apparatus
JP2009122256A (en) Electro-optical device and electronic equipment
JP4123245B2 (en) Electro-optical device and electronic apparatus
JP2008040399A (en) Substrate for electrooptical device, electrooptical device, and electronic apparatus
JP5104140B2 (en) Electro-optical device and electronic apparatus
JP5292738B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5233618B2 (en) Electro-optical device and electronic apparatus
JP5186728B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP5055828B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5195455B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP4973820B2 (en) Electro-optical device and electronic apparatus
JP4984911B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350