JP2012124361A - Manufacturing method of semiconductor optical element and semiconductor optical element - Google Patents

Manufacturing method of semiconductor optical element and semiconductor optical element Download PDF

Info

Publication number
JP2012124361A
JP2012124361A JP2010274498A JP2010274498A JP2012124361A JP 2012124361 A JP2012124361 A JP 2012124361A JP 2010274498 A JP2010274498 A JP 2010274498A JP 2010274498 A JP2010274498 A JP 2010274498A JP 2012124361 A JP2012124361 A JP 2012124361A
Authority
JP
Japan
Prior art keywords
layer
semiconductor optical
active layer
forming
separation groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010274498A
Other languages
Japanese (ja)
Inventor
Yasushi Sakuma
康 佐久間
Shigenori Hayakawa
茂則 早川
Atsushi Nakamura
厚 中村
Takashi Washino
隆 鷲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Opnext Japan Inc
Original Assignee
Opnext Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Opnext Japan Inc filed Critical Opnext Japan Inc
Priority to JP2010274498A priority Critical patent/JP2012124361A/en
Publication of JP2012124361A publication Critical patent/JP2012124361A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To suppress a leak current from occurring when a separation groove provided to electrically separate a waveguide part included in a semiconductor optical element of PBH structure is not formed appropriately.SOLUTION: A manufacturing method of a semiconductor optical element comprises: a step of forming a mesa stripe-shaped active layer 12 on an n-type InP substrate 10; a step of forming an Ru-InP layer 14 up to a higher position than the active layer 12 on both sides of the active layer 12; a step of forming a silicon oxide film 18 in a separation groove formation region 20 provided on a surface of the Ru-InP layer 14; and a step of forming a P-InP layer 16 by crystal growth on the Ru-InP layer 14 on which the silicon oxide film 18 was formed.

Description

本発明は、半導体光素子の製造方法及び半導体光素子に関する。   The present invention relates to a method for manufacturing a semiconductor optical device and a semiconductor optical device.

半導体光素子(半導体レーザー)の構造の一つにPBH構造(Planer Buried Heterostructure:プレーナ埋込ヘテロ構造)がある(例えば、下記の特許文献1を参照)。   One of the structures of a semiconductor optical device (semiconductor laser) is a PBH structure (Planer Buried Heterostructure) (see, for example, Patent Document 1 below).

従来、PBH構造の半導体光素子を製造する上では、例えば以下の図7乃至図10に示す手順により、半導体光素子内に設けられる導波路の電気的な分離を行うための分離溝を形成していた。   Conventionally, in manufacturing a semiconductor optical device having a PBH structure, a separation groove for electrically separating a waveguide provided in the semiconductor optical device is formed by, for example, the procedure shown in FIGS. 7 to 10 below. It was.

すなわち、図7に示されるように、従来のPBH構造の半導体光素子2においては、n型InP基板10上に、活性層12、埋込層(Ru−InP層14)を形成した後に、埋込層の上にp型のクラッド層(P−InP層16)を形成していた。   That is, as shown in FIG. 7, in the conventional semiconductor optical device 2 having the PBH structure, the active layer 12 and the buried layer (Ru—InP layer 14) are formed on the n-type InP substrate 10 and then buried. A p-type cladding layer (P-InP layer 16) was formed on the buried layer.

さらに、図8に示されるように、形成されたP−InP層16の表面に対し、エッチング箇所以外をレジスト剤100によりマスクした後に、Br系ウェットエッチングによりP−InP層16をエッチングすることで分離溝を形成していた。図9には、P−InP層16をエッチングして分離溝が形成された状態の半導体光素子2を示した。   Further, as shown in FIG. 8, the surface of the formed P-InP layer 16 is masked with a resist agent 100 except for the etching portion, and then the P-InP layer 16 is etched by Br-based wet etching. A separation groove was formed. FIG. 9 shows the semiconductor optical device 2 in a state in which the P-InP layer 16 is etched to form a separation groove.

そして、図10に示されるように、エッチングにより形成された分離溝に対して、パッシベーション膜24(保護膜)を形成した後に電極26を蒸着させて、PBH構造の半導体光素子2を製造していた。   Then, as shown in FIG. 10, a passivation film 24 (protective film) is formed on the isolation trench formed by etching, and then an electrode 26 is deposited to manufacture a semiconductor optical device 2 having a PBH structure. It was.

特開2000−077780号公報JP 2000-0777780 A

図7乃至図10に示した工程によりPBH構造の半導体光素子2を製造した場合には、P−InP層16のエッチング深さが、図9に示したようにRu−InP層14にまで深く達してしまったり、逆にP−InP層16で止まってしまったりする等、分離溝の深さを制御するのが困難であった。また、図9に示されるように、分離溝をエッチングにより形成することにより、図10に示されるように分離溝に垂直面が形成されてしまい、こうした垂直面にはパッシベーション膜24や電極26が十分に形成されなくなるため、断線が起きてリーク電流が発生してしまうことがあった。   When the semiconductor optical device 2 having the PBH structure is manufactured by the steps shown in FIGS. 7 to 10, the etching depth of the P-InP layer 16 is deep to the Ru-InP layer 14 as shown in FIG. It has been difficult to control the depth of the separation groove, for example, it has been reached or conversely stopped at the P-InP layer 16. Further, as shown in FIG. 9, by forming the separation groove by etching, a vertical surface is formed in the separation groove as shown in FIG. 10, and the passivation film 24 and the electrode 26 are formed on the vertical surface. Insufficient formation may cause disconnection and leakage current.

本発明の目的の一つは、PBH構造の半導体光素子に含まれる導波路部の電気的な分離を行うために設けられる分離溝が適切に形成されないことに起因してリーク電流が発生してしまうのを抑止できる半導体光素子の製造方法及び半導体光素子を提供することにある。   One of the objects of the present invention is that a leakage current is generated due to an improper formation of an isolation groove provided for electrical isolation of a waveguide portion included in a semiconductor optical device having a PBH structure. An object of the present invention is to provide a method of manufacturing a semiconductor optical device and a semiconductor optical device that can prevent the occurrence of the semiconductor optical device.

上記目的を達成するために、本発明に係る半導体光素子の製造方法は、n型InP基板上にメサストライプ状の活性層を形成する工程と、前記活性層の両隣に、前記活性層よりも高い位置まで埋込層を形成する工程と、前記埋込層の表面に設けた分離溝形成領域に酸化膜マスクを形成する工程と、前記酸化膜マスクが形成された前記埋込層の上に、導電型のクラッド層を結晶成長させて形成する工程と、を含むことを特徴とする。   In order to achieve the above object, a method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a mesa stripe-shaped active layer on an n-type InP substrate, and the active layer on both sides of the active layer. Forming a buried layer up to a high position; forming an oxide film mask in an isolation groove forming region provided on the surface of the buried layer; and on the buried layer on which the oxide film mask is formed. And a step of crystal-growing a conductive clad layer.

また、本発明の一態様では、前記半導体光素子の製造方法は、前記導電型のクラッド層が形成された後に、前記酸化膜マスクを除去する工程と、前記分離溝形成領域と、当該分離溝形成領域の周囲に形成された前記導電型のクラッド層との上に、パッシベーション膜を形成する工程と、前記パッシベーション膜が形成された後に、前記導電型のクラッド層の上に電極を形成する工程と、をさらに含むこととする。   In one aspect of the present invention, the method of manufacturing a semiconductor optical device includes a step of removing the oxide film mask after the formation of the conductive type cladding layer, the separation groove forming region, and the separation groove. Forming a passivation film on the conductive clad layer formed around the formation region, and forming an electrode on the conductive clad layer after the passivation film is formed And further included.

また、本発明の一態様では、前記埋込層は、ルテニウムがドーピングされたインジウムリンにより構成され、前記酸化膜マスクは、シリコン酸化膜により構成され、前記導電型のクラッド層は、p型のインジウムリンにより構成されることとする。   In one embodiment of the present invention, the buried layer is made of indium phosphide doped with ruthenium, the oxide film mask is made of a silicon oxide film, and the conductive cladding layer is made of p-type. It is assumed to be composed of indium phosphide.

また、本発明に係る半導体光素子は、前記半導体光素子の製造方法により製造されたことを特徴とする。   The semiconductor optical device according to the present invention is manufactured by the method for manufacturing a semiconductor optical device.

また、本発明に係る半導体光素子は、n型InP基板上に形成されたメサストライプ状の活性層と、前記活性層の両隣に前記活性層よりも高い位置まで形成された埋込層と、前記埋込層の表面に設けた分離溝形成領域を除く領域に形成された、導電型のクラッド層と、を含み、前記導電型のクラッド層は、前記分離溝形成領域から当該導電型のクラッド層を構成する結晶の成長方位に沿った面を有することを特徴とする。   Further, a semiconductor optical device according to the present invention includes a mesa stripe-shaped active layer formed on an n-type InP substrate, a buried layer formed on both sides of the active layer up to a position higher than the active layer, A conductive-type cladding layer formed in a region excluding the separation groove forming region provided on the surface of the buried layer, wherein the conductive-type cladding layer extends from the separation groove formation region to the conductive-type cladding. It has the surface along the growth direction of the crystal which comprises a layer, It is characterized by the above-mentioned.

また、本発明に係る半導体光素子は、n型InP基板上に形成されたメサストライプ状の活性層と、前記活性層の両隣に前記活性層よりも高い位置まで形成された埋込層と、前記埋込層の上に形成され、分離溝を有する、導電型のクラッド層と、を含み、前記分離溝の底が、前記埋込層の表面上にあることを特徴とする。   Further, a semiconductor optical device according to the present invention includes a mesa stripe-shaped active layer formed on an n-type InP substrate, a buried layer formed on both sides of the active layer up to a position higher than the active layer, A conductive clad layer formed on the buried layer and having a separation groove, wherein the bottom of the separation groove is on the surface of the buried layer.

本発明の一態様によれば、PBH構造の半導体光素子に含まれる導波路部の電気的な分離を行うために設けられる分離溝が適切に形成されないことに起因してリーク電流が発生してしまうのを抑止できる。   According to one aspect of the present invention, a leakage current is generated due to an improper formation of a separation groove provided for electrical isolation of a waveguide portion included in a semiconductor optical device having a PBH structure. Can be prevented.

本実施形態に係る製造方法の一工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in 1 process of the manufacturing method which concerns on this embodiment. 図1に続く工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in the process following FIG. 図2に続く工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in the process following FIG. 図3に続く工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in the process following FIG. 図4に続く工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in the process following FIG. 図5に続く工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in the process following FIG. 従来の製造方法の一工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in 1 process of the conventional manufacturing method. 図7に続く工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in the process following FIG. 図8に続く工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in the process following FIG. 図9に続く工程における半導体光素子の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of the semiconductor optical element in the process following FIG.

以下、本発明を実施するための好適な実施の形態(以下、実施形態という)を、図面に従って説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments (hereinafter referred to as embodiments) for carrying out the invention will be described with reference to the drawings.

図1乃至図6には、本実施形態に係る半導体光素子1の製造方法における工程を説明する図を示した。なお、図1乃至図6に示されているのは、各工程におけるPBH構造の半導体光素子1の断面図である。   FIGS. 1 to 6 are views for explaining steps in the method of manufacturing the semiconductor optical device 1 according to this embodiment. 1 to 6 are cross-sectional views of the semiconductor optical device 1 having a PBH structure in each step.

図1に示される半導体光素子1は、n型InP基板10(InP:インジウムリン)上においてメサストライプ状に設けられた活性層12、活性層12の両隣に活性層12よりも高い位置まで設けられた埋込層であるRu−InP層14が形成された状態の半導体光素子1である。活性層12は、InGaAsP(インジウムガリウム砒素リン)により構成することとしてよく、図示されるように活性層12には複数の活性層領域13を含むこととしてよい。この際、一部の活性層領域13と、他の活性層領域13とのInGaAsPの組成比を変化させることで、一部の活性層領域13を導波路として機能させることとしてよい。また、埋込層は、ルテニウム(Ru)がドーピングされた高抵抗のInP層として構成することとしてよい。   The semiconductor optical device 1 shown in FIG. 1 is provided on an n-type InP substrate 10 (InP: indium phosphide) in a mesa stripe shape and on both sides of the active layer 12 up to a position higher than the active layer 12. This is a semiconductor optical device 1 in which a Ru—InP layer 14 that is a buried layer is formed. The active layer 12 may be composed of InGaAsP (indium gallium arsenide phosphorus), and the active layer 12 may include a plurality of active layer regions 13 as illustrated. At this time, by changing the composition ratio of InGaAsP between some active layer regions 13 and other active layer regions 13, some active layer regions 13 may function as waveguides. The buried layer may be configured as a high-resistance InP layer doped with ruthenium (Ru).

図1に示される半導体光素子1までの製造工程は、公知の工程を用いて行われることしてよい。例えば、n型のInP基板10の上に、InGaAsPから組成される活性層12を積層した後に、積層した活性層12の中央のストライプ領域のみを残して、両横の部分を活性層12がなくなるまでエッチングにより除去することとしてよい。こうして、メサストライプ状の活性層12を形成した後に、活性層12の両隣の領域にRu−InPから組成される埋込層を結晶成長(エピタキシャル成長)させて形成することとしてよい。   The manufacturing process up to the semiconductor optical device 1 shown in FIG. 1 may be performed using a known process. For example, after the active layer 12 composed of InGaAsP is stacked on the n-type InP substrate 10, only the central stripe region of the stacked active layer 12 is left, and the active layer 12 disappears on both sides. It is good also as removing by an etching. After forming the mesa stripe-shaped active layer 12 in this way, a buried layer composed of Ru—InP may be formed by crystal growth (epitaxial growth) in regions adjacent to the active layer 12.

次に、図2に示されるように、Ru−InP層14の表面に設けられる分離溝形成領域20に、シリコン酸化膜18(SiO)のマスクを形成する。なお、本実施形態における分離溝形成領域20とは、PBH構造の半導体光素子1において、活性層12の電気的な分離を行うために、上部クラッド層(p型クラッド層)に設けられる溝の底となる領域のことをいう。この分離溝形成領域20は、活性層12を中心として左右にそれぞれ設けることとしてよい。また、分離溝形成領域20に形成するマスクには、SiN等の他の材料から組成されるマスクを用いることとしてもよい。 Next, as shown in FIG. 2, a mask of silicon oxide film 18 (SiO 2 ) is formed in the isolation trench formation region 20 provided on the surface of the Ru—InP layer 14. The isolation groove forming region 20 in this embodiment is a groove provided in the upper cladding layer (p-type cladding layer) in order to electrically isolate the active layer 12 in the semiconductor optical device 1 having the PBH structure. This is the bottom area. The separation groove forming regions 20 may be provided on the left and right with the active layer 12 as the center. The mask formed in the separation groove forming region 20 may be a mask composed of another material such as SiN.

次に、図3に示されるように、Ru−InP層14の表面の分離溝形成領域20にシリコン酸化膜18を設けた状態で、Ru−InP層14の上にp型のInP層(P−InP層16)を結晶成長させる。結晶成長には、有機金属気相成長(MOCVD)法を用いることとしてよい。   Next, as shown in FIG. 3, a p-type InP layer (P) is formed on the Ru-InP layer 14 with the silicon oxide film 18 provided in the isolation groove forming region 20 on the surface of the Ru—InP layer 14. -Crystal growth of InP layer 16). For the crystal growth, a metal organic chemical vapor deposition (MOCVD) method may be used.

図3に示されるように、Ru−InP層14のシリコン酸化膜18を設けた部分には結晶が成長せず、P−InP層16のシリコン酸化膜18に隣接した部分には、P−InPの結晶成長の方位に沿った斜面が形成される。   As shown in FIG. 3, no crystal grows in the portion of the Ru-InP layer 14 where the silicon oxide film 18 is provided, and the portion adjacent to the silicon oxide film 18 of the P-InP layer 16 has no P-InP. A slope is formed along the crystal growth direction.

次に、図4に示されるように、P−InP層16を結晶成長した後に、シリコン酸化膜18を除去する。これにより、P−InP層16に形成された分離溝の底が、Ru−InP層14の表面と一致する。なお、本実施形態における分離溝とは、Ru−InP層14の分離溝形成領域20を底とし、分離溝形成領域20に隣接するP−InP層16の斜面22から構成される部分のことをいう。   Next, as shown in FIG. 4, after the P-InP layer 16 is grown, the silicon oxide film 18 is removed. As a result, the bottom of the separation groove formed in the P-InP layer 16 coincides with the surface of the Ru-InP layer 14. In this embodiment, the separation groove is a portion composed of the slope 22 of the P-InP layer 16 adjacent to the separation groove formation region 20 with the separation groove formation region 20 of the Ru-InP layer 14 as the bottom. Say.

次に、図5に示されるように、シリコン酸化膜18を除去した後に、分離溝を含む周囲をパッシベーション膜24により覆う。パッシベーション膜24には、絶縁膜を用いることとしてよい。パッシベーション膜24は、活性層12を中心とした周辺を除く、各分離溝の周囲に渡り形成することとしてよい。   Next, as shown in FIG. 5, after removing the silicon oxide film 18, the periphery including the isolation trench is covered with a passivation film 24. An insulating film may be used for the passivation film 24. The passivation film 24 may be formed around each separation groove except for the periphery around the active layer 12.

さらに、図6に示されるように、パッシベーション膜24が形成されたP−InP層16の表面に電極26(P型電極)を形成する。例えば、電極26は蒸着により形成することとしてよい。   Further, as shown in FIG. 6, an electrode 26 (P-type electrode) is formed on the surface of the P-InP layer 16 on which the passivation film 24 is formed. For example, the electrode 26 may be formed by vapor deposition.

以上の工程により形成されたPBH構造の半導体光素子1では、P−InP層16に形成される分離溝の斜面22がP−InPの結晶方位(111面)に沿った角度(例えば約45度)に構成されるため、分離溝の斜面22が急峻とならず、分離溝に設けられるパッシベーション膜24や電極26の厚みが不均一とならない。そのため、電極26の断線が起こりにくくなる。   In the semiconductor optical device 1 having the PBH structure formed by the above process, the slope 22 of the separation groove formed in the P-InP layer 16 is an angle (for example, about 45 degrees) along the P-InP crystal orientation (111 plane). Therefore, the slope 22 of the separation groove is not steep, and the thickness of the passivation film 24 and the electrode 26 provided in the separation groove is not uneven. Therefore, disconnection of the electrode 26 is less likely to occur.

また、以上の工程により形成されたPBH構造の半導体光素子1では、P−InP層16に形成される分離溝の底がRu−InP層14の表面に一致するため、分離溝深さが一定となる。そのため、P−InP層16をエッチングして分離溝を形成する場合に比べて、P−InP層16の残渣がなく、またRu−InP層14が削られることがないため、リーク電流の発生を抑止することができる。   In the semiconductor optical device 1 having the PBH structure formed by the above steps, the separation groove depth is constant because the bottom of the separation groove formed in the P-InP layer 16 coincides with the surface of the Ru-InP layer 14. It becomes. Therefore, compared with the case where the P-InP layer 16 is etched to form the separation groove, there is no residue of the P-InP layer 16 and the Ru-InP layer 14 is not scraped. Can be deterred.

また、以上の半導体光素子1の製造方法によれば、P−InP層16をエッチングして分離溝を形成する場合に比べて、分離溝形状がロット間、ウェハ面内でばらつかないため、安定した品質の半導体光素子1を提供することができる。   Further, according to the method for manufacturing the semiconductor optical device 1 described above, the shape of the separation groove does not vary between lots in the wafer surface as compared with the case where the separation groove is formed by etching the P-InP layer 16. The semiconductor optical device 1 with stable quality can be provided.

なお、本発明は上記の実施形態に限定されるものではなく、この分野の通常の知識を有する当業者によって多様な変更、変形又は置換が可能であることはもちろんである。   In addition, this invention is not limited to said embodiment, Of course, a various change, deformation | transformation, or substitution is possible by those skilled in the art who have the normal knowledge of this field | area.

1 半導体光素子、2 半導体光素子(従来)、10 n型InP基板、12 活性層、13 活性層領域、14 Ru−InP層、16 P−InP層、18 シリコン酸化膜、20 分離溝形成領域、22 斜面、24 パッシベーション膜、26 電極、100 レジスト剤。   DESCRIPTION OF SYMBOLS 1 Semiconductor optical device, 2 Semiconductor optical device (conventional), 10 n-type InP substrate, 12 Active layer, 13 Active layer area | region, 14 Ru-InP layer, 16 P-InP layer, 18 Silicon oxide film, 20 Separation groove formation area , 22 slope, 24 passivation film, 26 electrodes, 100 resist agent.

Claims (6)

n型InP基板上にメサストライプ状の活性層を形成する工程と、
前記活性層の両隣に、前記活性層よりも高い位置まで埋込層を形成する工程と、
前記埋込層の表面に設けた分離溝形成領域に酸化膜マスクを形成する工程と、
前記酸化膜マスクが形成された前記埋込層の上に、導電型のクラッド層を結晶成長させて形成する工程と、
を含むことを特徴とする半導体光素子の製造方法。
forming a mesa stripe active layer on an n-type InP substrate;
Forming a buried layer on both sides of the active layer to a position higher than the active layer;
Forming an oxide film mask in a separation groove forming region provided on the surface of the buried layer;
Forming a conductive clad layer on the buried layer on which the oxide mask is formed by crystal growth;
The manufacturing method of the semiconductor optical element characterized by the above-mentioned.
前記導電型のクラッド層が形成された後に、前記酸化膜マスクを除去する工程と、
前記分離溝形成領域と、当該分離溝形成領域の周囲に形成された前記導電型のクラッド層との上に、パッシベーション膜を形成する工程と、
前記パッシベーション膜が形成された後に、前記導電型のクラッド層の上に電極を形成する工程と、
をさらに含むことを特徴とする請求項1に記載の半導体光素子の製造方法。
Removing the oxide mask after the conductive cladding layer is formed;
Forming a passivation film on the separation groove forming region and the conductive clad layer formed around the separation groove formation region;
Forming an electrode on the conductive clad layer after the passivation film is formed;
The method of manufacturing a semiconductor optical device according to claim 1, further comprising:
前記埋込層は、ルテニウムがドーピングされたインジウムリンにより構成され、
前記酸化膜マスクは、シリコン酸化膜により構成され、
前記導電型のクラッド層は、p型のインジウムリンにより構成される
ことを特徴とする請求項1又は2に記載の半導体光素子の製造方法。
The buried layer is made of indium phosphide doped with ruthenium,
The oxide film mask is composed of a silicon oxide film,
The method of manufacturing a semiconductor optical device according to claim 1, wherein the conductive clad layer is made of p-type indium phosphide.
請求項1乃至3のいずれかに記載の半導体光素子の製造方法により製造されたことを特徴とする半導体光素子。   A semiconductor optical device manufactured by the method for manufacturing a semiconductor optical device according to claim 1. n型InP基板上に形成されたメサストライプ状の活性層と、
前記活性層の両隣に前記活性層よりも高い位置まで形成された埋込層と、
前記埋込層の表面に設けた分離溝形成領域を除く領域に形成された、導電型のクラッド層と、を含み、
前記導電型のクラッド層は、前記分離溝形成領域から当該導電型のクラッド層を構成する結晶の成長方位に沿った面を有する
ことを特徴とする半導体光素子。
a mesa stripe-shaped active layer formed on an n-type InP substrate;
A buried layer formed up to a position higher than the active layer on both sides of the active layer;
A conductive clad layer formed in a region excluding the separation groove forming region provided on the surface of the buried layer, and
The conductive-type cladding layer has a surface along a growth direction of a crystal constituting the conductive-type cladding layer from the isolation groove forming region.
n型InP基板上に形成されたメサストライプ状の活性層と、
前記活性層の両隣に前記活性層よりも高い位置まで形成された埋込層と、
前記埋込層の上に形成され、分離溝を有する、導電型のクラッド層と、を含み、
前記分離溝の底が、前記埋込層の表面上にある
ことを特徴とする半導体光素子。
a mesa stripe-shaped active layer formed on an n-type InP substrate;
A buried layer formed up to a position higher than the active layer on both sides of the active layer;
A conductive-type cladding layer formed on the buried layer and having a separation groove;
The bottom of the said isolation groove exists on the surface of the said embedding layer. The semiconductor optical element characterized by the above-mentioned.
JP2010274498A 2010-12-09 2010-12-09 Manufacturing method of semiconductor optical element and semiconductor optical element Pending JP2012124361A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010274498A JP2012124361A (en) 2010-12-09 2010-12-09 Manufacturing method of semiconductor optical element and semiconductor optical element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010274498A JP2012124361A (en) 2010-12-09 2010-12-09 Manufacturing method of semiconductor optical element and semiconductor optical element

Publications (1)

Publication Number Publication Date
JP2012124361A true JP2012124361A (en) 2012-06-28

Family

ID=46505499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010274498A Pending JP2012124361A (en) 2010-12-09 2010-12-09 Manufacturing method of semiconductor optical element and semiconductor optical element

Country Status (1)

Country Link
JP (1) JP2012124361A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021200549A1 (en) * 2020-04-02 2021-10-07 浜松ホトニクス株式会社 Quantum-cascade laser element and quantum-cascade laser device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715089A (en) * 1993-06-21 1995-01-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emission device and fabrication thereof
JPH08316589A (en) * 1995-03-15 1996-11-29 Toshiba Corp Optical semiconductor device and fabrication thereof
JP2001298240A (en) * 2000-04-12 2001-10-26 Nec Corp Optical semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715089A (en) * 1993-06-21 1995-01-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emission device and fabrication thereof
JPH08316589A (en) * 1995-03-15 1996-11-29 Toshiba Corp Optical semiconductor device and fabrication thereof
JP2001298240A (en) * 2000-04-12 2001-10-26 Nec Corp Optical semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021200549A1 (en) * 2020-04-02 2021-10-07 浜松ホトニクス株式会社 Quantum-cascade laser element and quantum-cascade laser device

Similar Documents

Publication Publication Date Title
US8124543B2 (en) Method for manufacturing semiconductor laser diode
CN102368591B (en) Manufacturing method for distributed-feedback semiconductor laser with bar-shaped burying
CN105811239B (en) Optical semiconductor device
US9153942B2 (en) Method of manufacturing semiconductor device
JP2005333144A (en) Photonic integrated device using reverse-mesa structure and method for fabricating same
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
JP2016076612A (en) Quantum cascade laser, and method of manufacturing quantum cascade laser
JP5297892B2 (en) Optical semiconductor device and manufacturing method thereof
US7723138B2 (en) Method of fabricating a semiconductor optical device
US20210242663A1 (en) Optical semiconductor element and method of manufacturing the same and optical integrated semiconductor element and method of manufacturing the same
JP2021026155A (en) Semiconductor optical element and method for manufacturing the same
JP2012124361A (en) Manufacturing method of semiconductor optical element and semiconductor optical element
JP2017034080A (en) Semiconductor light-emitting element
JP2012128065A (en) Optical semiconductor device and method for manufacturing the same
CN115133397A (en) Ridge waveguide semiconductor laser and preparation method thereof
JP4853008B2 (en) Method for fabricating a semiconductor optical device
JP5531610B2 (en) Manufacturing method of semiconductor laser device
JP2008251649A (en) Semiconductor light-emitting element and its manufacturing method
US6653162B2 (en) Fabrication method of optical device having current blocking layer of buried ridge structure
JP5217598B2 (en) Manufacturing method of semiconductor light emitting device
JP7168138B1 (en) Semiconductor laser element and method for manufacturing semiconductor laser element
JP7359333B1 (en) Optical semiconductor device and its manufacturing method
US6829275B2 (en) Hybrid confinement layers of buried heterostructure semiconductor laser
CN113454754B (en) Process for producing III-N compound based semiconductor component
JP2009164411A (en) Method for manufacturing semiconductor optical element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141021