JP2012109889A - 送信装置、送信方法、受信装置、受信方法、プログラム、および伝送システム - Google Patents

Abstract

【課題】装置内でのデータの送受信を効率的に行うことができるようにする。
【解決手段】送信側ブロック１１と受信側ブロック１２は、デジタルカメラ、携帯電話機、パーソナルコンピュータなどの同じ装置内に設けられるブロックであり、１本の伝送路を介して接続される。データの送信時、送信側ブロック１１においては、送信対象のデータに基づいて誤り訂正符号の計算が行われ、送信データに付加されることによって誤り訂正符号化が行われる。誤り訂正符号が付加された送信データを受信した受信側ブロック１２においては、伝送路上において生じた送信データの誤りが、送信データに付加されている誤り訂正符号を用いて訂正される。本発明は、複数のLSI間でデータの送受信を行う装置に適用することができる。
【選択図】図１

Description

本発明は、送信装置、送信方法、受信装置、受信方法、プログラム、および伝送システムに関し、特に、装置内でのデータの送受信を効率的に行うことができるようにした送信装置、送信方法、受信装置、受信方法、プログラム、および伝送システムに関する。

情報の大容量化に伴い、信号処理LSI(Large Scale Integrated Circuit)間のインタフェースの伝送速度の高速化が必要になってきている。

この要求に応えるため、信号処理の多並列化、インタフェースのクロック周波数の向上、信号の低電圧化などの手法が採用されているが、これらの手法によれば、ノイズ耐性が劣化し、データを正しく伝送することが難しくなる。

モバイル機器向けの信号処理LSI間のインタフェースなどの消費電力を抑えることが要求されるインタフェースにおいても、伝送速度の高速化はそれほど要求されないものの、低電圧化が進められており、データを正しく伝送することが難しい。

このような問題を解決するため、従来、CDR(Clock Data Recovery)回路やイコライザの高性能化などの伝送チャネルの電気的な性能改善が行われ、また、ノイズによって生じた誤りを受信側で検出する誤り検出符号も用いられている。誤りを検出した受信側のLSIが、送信側のLSIに対してデータの再送を要求し、データの送受信を再度行うことによってエラー対策が確保されるようになされている。

Serial ATA: High Speed Serialized AT Attachment Revision 1.0a 7-January-2003

信号処理LSI間のインタフェースに要求される伝送容量が加速度的に増大してきている。再送信を行う従来の方法は、比較的容量の大きいデータバッファを受信側のLSIに用意する必要があり、また、データが再送されてくるのを待っていては受信側のLSIにおける処理が時間的に間に合わないこともあって、現実的な実装方法ではなくなりつつある。

本発明はこのような状況に鑑みてなされたものであり、装置内でのデータの送受信を効率的に行うことができるようにするものである。

本発明の第１の側面の送信装置は、データ長が可変である誤り訂正符号のデータ長を設定する設定手段と、送信対象のデータを情報語として、前記設定手段により設定されたデータ長の前記誤り訂正符号を計算する誤り訂正符号計算手段と、前記誤り訂正符号計算手段による計算によって求められた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを、同じ装置内にある受信装置に送信する送信手段とを備える。

前記設定手段には、前記送信装置を構成する回路の入力端子に外部から入力された信号に従って前記誤り訂正符号のデータ長を設定させることができる。

前記設定手段には、外部との通信用のバスを介して外部から入力された信号に従って前記誤り訂正符号のデータ長を設定させることができる。

前記設定手段はプロセッサであり、所定のプログラムに従って前記誤り訂正符号のデータ長を設定させることができる。

前記設定手段はプロセッサであり、前記受信装置のプロセッサから送信されてきた情報に基づいて、前記送信対象のデータの誤り訂正の状況に基づいて前記受信装置のプロセッサにより決定された前記誤り訂正符号のデータ長を設定させることができる。

本発明の第１の側面の送信方法は、データ長が可変である誤り訂正符号のデータ長を設定し、送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを、同じ装置内にある受信装置に送信するステップを含む。

本発明の第１の側面のプログラムは、データ長が可変である誤り訂正符号のデータ長を設定し、送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを、同じ装置内にある受信装置に送信するステップを含む処理をコンピュータに実行させる。

本発明の第２の側面の受信装置は、データ長が可変である誤り訂正符号のデータ長を設定し、送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを送信する同じ装置内に設けられる送信装置から送信された前記符号化データを受信する受信手段と、前記誤り訂正符号のデータ長を設定する設定手段と、前記符号化データに含まれる、前記設定手段により設定されたデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正を行う誤り訂正手段と、前記誤り訂正後の前記送信対象のデータの処理を行う処理手段とを備える。

前記設定手段には、前記受信装置を構成する回路の入力端子に外部から入力された信号に従って前記誤り訂正符号のデータ長を設定させることができる。

前記設定手段には、外部との通信用のバスを介して外部から入力された信号に従って前記誤り訂正符号のデータ長を設定させることができる。

前記設定手段はプロセッサであり、所定のプログラムに従って前記誤り訂正符号のデータ長を設定させることができる。

前記設定手段はプロセッサであり、前記誤り訂正手段による前記誤り訂正の状況に基づいて前記誤り訂正符号のデータ長を決定し、決定したデータ長を表す情報を、前記送信装置において前記誤り訂正符号のデータ長を設定する、前記送信装置のプロセッサに送信させることができる。

本発明の第２の側面の受信方法は、データ長が可変である誤り訂正符号のデータ長を設定し、送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを送信する同じ装置内に設けられる送信装置から送信された前記符号化データを受信し、前記誤り訂正符号のデータ長を設定し、前記符号化データに含まれる、設定したデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正を行い、前記誤り訂正後の前記送信対象のデータの処理を行うステップを含む。

本発明の第２の側面のプログラムは、データ長が可変である誤り訂正符号のデータ長を設定し、送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを送信する同じ装置内に設けられる送信装置から送信された前記符号化データを受信し、前記誤り訂正符号のデータ長を設定し、前記符号化データに含まれる、設定したデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正を行い、前記誤り訂正後の前記送信対象のデータの処理を行うステップを含む処理をコンピュータに実行させる。

本発明の第３の側面の伝送システムは、送信装置と受信装置とを含む伝送システムにおいて、前記送信装置は、データ長が可変である誤り訂正符号のデータ長を設定する設定手段と、送信対象のデータを情報語として、前記設定手段により設定されたデータ長の前記誤り訂正符号を計算する誤り訂正符号計算手段と、前記誤り訂正符号計算手段による計算によって求められた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを前記受信装置に送信する送信手段とを備え、前記受信装置は、前記符号化データを受信する受信手段と、前記誤り訂正符号のデータ長を設定する設定手段と、前記符号化データに含まれる、前記設定手段により設定されたデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正を行う誤り訂正手段と、前記誤り訂正後の前記送信対象のデータの処理を行う処理手段とを備える。

本発明の第１の側面においては、データ長が可変である誤り訂正符号のデータ長が設定され、送信対象のデータを情報語として、設定されたデータ長の前記誤り訂正符号が計算される。また、計算によって求められた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データが、同じ装置内にある受信装置に送信される。

本発明の第２の側面においては、データ長が可変である誤り訂正符号のデータ長を設定し、送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを送信する同じ装置内に設けられる送信装置から送信された前記符号化データが受信される。また、前記誤り訂正符号のデータ長が設定され、前記符号化データに含まれる、設定されたデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正が行われ、前記誤り訂正後の前記送信対象のデータの処理が行われる。

本発明の第３の側面においては、送信装置により、データ長が可変である誤り訂正符号のデータ長が設定され、送信対象のデータを情報語として、設定されたデータ長の前記誤り訂正符号が計算され、計算によって求められた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データが受信装置に送信される。また、受信装置により、前記送信装置から送信された前記符号化データが受信され、前記誤り訂正符号のデータ長が設定され、前記符号化データに含まれる、設定されたデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正が行われ、前記誤り訂正後の前記送信対象のデータの処理が行われる。

本発明によれば、装置内でのデータの送受信を効率的に行うことができる。

伝送システムの第１の構成例を示す図である。 送信データの並び替えの例を示す図である。 誤り訂正符号化の例を示す図である。 伝送フレームのフレーム構成を示す図である。 誤り訂正復号の例を示す図である。 送信側ブロックの送信処理について説明するフローチャートである。 受信側ブロックの受信処理について説明するフローチャートである。 送信側ブロックと受信側ブロックの構成の変形例を示す図である。 伝送システムの第２の構成例を示す図である。 伝送システムの第３の構成例を示す図である。 伝送システムの第４の構成例を示す図である。 伝送システムの第５の構成例を示す図である。 送信側ブロックのパリティ数設定処理について説明するフローチャートである。 受信側ブロックのパリティ数設定処理について説明するフローチャートである。 コンピュータの構成例を示す図である。

＜第１の実施の形態＞
［ブロックの構成］
図１は、本発明の一実施形態に係る伝送システムの第１の構成例を示す図である。

図１の伝送システム１は、送信側ブロック１１と受信側ブロック１２から構成される。送信側ブロック１１と受信側ブロック１２は、例えば、それぞれ異なるLSIにより、または同じLSIにより実現され、デジタルカメラ、携帯電話機、パーソナルコンピュータなどの、情報を処理する同じ装置内に設けられる。図１の例においては、送信側ブロック１１と受信側ブロック１２は１本の伝送路を介して接続されている。送信側ブロック１１と受信側ブロック１２の間の伝送路は有線の伝送路であってもよいし、無線の伝送路であってもよい。

送信側ブロック１１は、信号処理部２１、並べ替え処理部２２、ECC処理部２３、フレーム化部２４、変調部２５、DAC２６、および送信アンプ２７から構成される。

信号処理部２１は、各種の信号処理を行い、信号処理を行うことによって得られた画像データ、テキストデータ、オーディオデータなどの、送信対象のデータである送信データを並べ替え処理部２２に出力する。

送信データが送信側ブロック１１の外部の回路から並べ替え処理部２２に入力されるようにすることも可能である。例えば、CMOS(Complementary Metal Oxide Semiconductor)などの外部の撮像素子により撮像された画像を構成する画素データが、１画素のデータずつ順に送信データとして入力されるようにしてもよい。

並べ替え処理部２２は、信号処理部２１から供給された送信データを取得し、取得した送信データの並び替えを行う。例えば、送信データが１２ビットなどの所定の数のビットで１シンボルを構成するデータである場合、並べ替え処理部２２においては、データの並び替えが行われることによって８ビット単位のデータに変換される。

図２は、送信データの並び替えの例を示す図である。

図２の左側に示す縦長の４つのブロックは、それぞれ１２ビットのデータであるシンボルＳ１乃至Ｓ４を表す。各ブロックの縦方向の長さが１２ビットを表す。

例えば、シンボルＳ１乃至Ｓ４が送信データとして入力された場合、並べ替え処理部２２においては、入力された順に８ビットずつ集められ、矢印の先に示すような８ビット単位のデータであるシンボルｓ１乃至ｓ６に並び替えられる。

シンボルｓ１は、シンボルＳ１の１ビット目から８ビット目までの８ビットにより構成される。シンボルｓ２は、シンボルＳ１の９ビット目から１２ビット目までの４ビットと、シンボルＳ２の１ビット目から４ビット目までの４ビットとの８ビットにより構成される。シンボルｓ３は、シンボルＳ２の５ビット目から１２ビット目までの８ビットにより構成される。シンボルｓ４は、シンボルＳ３の１ビット目から８ビット目までの８ビットにより構成される。シンボルｓ５は、シンボルＳ３の９ビット目から１２ビット目までの４ビットと、シンボルＳ４の１ビット目から４ビット目までの４ビットとの８ビットにより構成される。シンボルｓ６は、シンボルＳ４の５ビット目から１２ビット目までの８ビットにより構成される。

送信データを構成する各シンボルが１２ビット以外のビット数で表されることもある。並べ替え処理部２２においては、送信データの各シンボルがどのようなビット数で表される場合であっても後段の処理部において同じ処理で伝送フレームを生成できるように、送信データを８ビット単位のデータに区切り直す処理が行われる。並べ替え処理部２２は、並び替えを行うことによって得られた８ビット単位の送信データをECC処理部２３に出力する。

ECC(Error Correcting Code)処理部２３は、並べ替え処理部２２から供給された８ビット単位の送信データに基づいて、送信データの誤り訂正に用いられる誤り訂正符号を計算する。また、ECC処理部２３は、計算により求めた誤り訂正符号であるパリティを送信データに付加することによって誤り訂正符号化を行う。誤り訂正符号として例えばReed Solomon符号が用いられる。

図３は、ECC処理部２３による誤り訂正符号化の例を示す図である。

ECC処理部２３は、所定の数の８ビット単位の送信データを情報語として生成多項式に適用し、パリティの計算を行う。例えば、ECC処理部２３により求められるパリティも８ビット単位のデータとされる。ECC処理部２３は、白抜き矢印の先に示すように、計算により求めたパリティを情報語に付加し、符号語を生成する。ECC処理部２３は、生成した符号語のデータである符号化データをフレーム化部２４に出力する。

フレーム化部２４は、ECC処理部２３から供給された符号化データをペイロードに格納し、送信データに関する情報を含むヘッダとフッタを付加することによってパケットを生成する。また、フレーム化部２４は、パケットの先頭にパケットデータの開始位置を表す開始コードを付加し、パケットの末尾にパケットデータの終了位置を表す終了コードを付加することによって伝送フレームを生成する。

図４は、伝送フレームのフレーム構成を示す図である。

図４に示すように、符号化データが格納されたペイロードにヘッダとフッタが付加されることによって１パケットが構成される。また、パケットに開始コードと終了コードが付加されることによって伝送フレームが構成される。

フレーム化部２４は、図４に示すようなフレーム構成を有する伝送フレームのデータであるフレームデータを先頭のデータから順に変調部２５に出力する。

変調部２５は、フレーム化部２４から供給されたフレームデータを所定の方式で変調し、変調後のフレームデータをDAC２６に出力する。

DAC(Digital Analog Converter)２６は、変調部２５から供給されたフレームデータに対してD/A変換を施し、D/A変換を施すことによって得られたアナログ信号を送信アンプ２７に出力する。

送信アンプ２７は、DAC２６から供給された信号の信号電圧を調整し、調整後の信号を送信する。

受信側ブロック１２は、受信アンプ３１、クロック再生部３２、ADC(Analog Digital Converter)３３、復調部３４、フレーム同期部３５、ECC処理部３６、並べ替え処理部３７、および信号処理部３８から構成される。送信側ブロック１１の送信アンプ２７から出力された信号は受信アンプ３１に入力される。

受信アンプ３１は、送信側ブロック１１から送信されてきた信号を受信し、信号電圧を調整して出力する。受信アンプ３１から出力された信号はクロック再生部３２とADC３３に入力される。

クロック再生部３２は、入力信号のエッジを検出することによってビット同期をとり、エッジの検出周期に基づいてクロック信号を再生する。クロック再生部３２は、再生したクロック信号をADC３３に出力する。

ADC３３は、クロック再生部３２により再生されたクロック信号に従って入力信号のサンプリングを行い、サンプリングによって得られたフレームデータを復調部３４に出力する。

復調部３４は、送信側ブロック１１の変調部２５における変調方式に対応する方式でフレームデータの復調を行い、復調後のフレームデータをフレーム同期部３５に出力する。

フレーム同期部３５は、復調部３４から供給されたフレームデータから開始コードと終了コードを検出し、フレーム同期をとる。フレーム同期部３５は、開始コードから終了コードまでのデータをパケットデータとして検出し、ペイロードに格納されている符号化データをECC処理部３６に出力する。

ECC処理部３６は、フレーム同期部３５から供給された符号化データに含まれるパリティに基づいて誤り訂正演算を行うことによって送信データの誤りを検出し、検出した誤りの訂正を行う。

図５は、ECC処理部３６による誤り訂正復号の例を示す図である。

例えば、図５の上段に示す符号語のデータが符号化データとして送信側ブロック１１から送信され、白抜き矢印＃１１の先に示すようなデータが受信された場合について説明する。図５の受信データ中のビットＥ１，Ｅ２は、誤りのあるビットを表す。

この場合、ECC処理部３６においては、パリティに基づく誤り訂正演算が行われることによってビットＥ１，Ｅ２が検出され、白抜き矢印＃１２の先に示すように訂正される。ECC処理部３６は、各符号語を対象として誤り訂正復号を行い、誤り訂正後の送信データを並べ替え処理部３７に出力する。

並べ替え処理部３７は、ECC処理部３６から供給された８ビット単位の送信データを、送信側ブロック１１の並べ替え処理部２２による並び替えの順番と逆順で並び替える。すなわち、並べ替え処理部３７においては、図２を参照して説明した処理と逆の処理が行われることによって、８ビット単位の送信データが、１２ビットなどの所定のビット数単位の送信データに変換される。並べ替え処理部３７は、並び替えを行うことによって得られた送信データを信号処理部３８に出力する。

信号処理部３８は、並べ替え処理部３７から供給された送信データを用いて各種の処理を行う。例えば、送信データが１フレームの画像を構成する画素データである場合、信号処理部３８においては、画素データに基づいて１フレームの画像が生成され、画像データの圧縮、画像の表示、記録媒体に対する画像データの記録などの各種の処理が行われる。

［ブロックの動作］
ここで、図１の構成を有する送信側ブロック１１と受信側ブロック１２の一連の処理について説明する。はじめに、図６のフローチャートを参照して送信側ブロック１１の送信処理について説明する。

ステップＳ１において、信号処理部２１は信号処理を行い、信号処理を行うことによって得られた送信データを出力する。

ステップＳ２において、並べ替え処理部２２は、信号処理部２１から供給された送信データを取得し、図２を参照して説明したようにしてデータの並び替えを行う。

ステップＳ３において、ECC処理部２３は、並び替えによって得られた８ビット単位の送信データに基づいてパリティを計算し、送信データに付加することによって誤り訂正符号化を行う。

ステップＳ４において、フレーム化部２４は、誤り訂正符号化によって得られた符号化データをペイロードに格納し、ヘッダとフッタを付加することによってパケットを生成する。また、フレーム化部２４は、パケットの先頭に開始コードを付加し、末尾に終了コードを付加することによってフレーム化を行う。

ステップＳ５において、変調部２５は、フレーム化によって得られた伝送フレームを構成するフレームデータを対象として変調処理を行う。

ステップＳ６において、DAC２６は、変調処理を行うことによって得られたフレームデータにD/A変換を施す。

ステップＳ７において、送信アンプ２７は、D/A変換によって得られた信号を受信側ブロック１２に送信する。ステップＳ２乃至Ｓ７の処理は、信号処理部２１から出力された送信データに基づいて生成されたフレームデータを表す信号の送信が終了するまで繰り返し行われる。

次に、図７のフローチャートを参照して受信側ブロック１２の受信処理について説明する。

ステップＳ１１において、受信アンプ３１は、送信側ブロック１１から送信されてきた信号を受信し、信号電圧を調整する。

ステップＳ１２において、クロック再生部３２は、受信アンプ３１から供給された信号のエッジを検出し、クロック信号を再生する。

ステップＳ１３において、ADC３３は、クロック再生部３２により再生されたクロック信号に従ってサンプリングを行う。

ステップＳ１４において、復調部３４は、サンプリングにより得られたフレームデータを対象として復調処理を行う。

ステップＳ１５において、フレーム同期部３５は、復調部３４から供給されたフレームデータから開始コードと終了コードを検出することによってフレーム同期をとる。フレーム同期部３５は、ペイロードに格納されている符号化データをECC処理部３６に出力する。

ステップＳ１６において、ECC処理部３６は、符号化データに基づいて誤り訂正復号を行い、送信データの誤りを訂正する。

ステップＳ１７において、並べ替え処理部３７は、誤り訂正後の送信データの並び替えを行い、送信側ブロック１１において信号処理部２１から出力されたデータと同じ所定のビット数単位の送信データを生成する。ステップＳ１１乃至Ｓ１７の処理は、送信側ブロック１１から送信されてきたフレームデータを表す信号の処理が終了するまで繰り返し行われる。

フレームデータを表す信号の処理が終了したとき、ステップＳ１８において、信号処理部３８は、並べ替え処理部３７から供給された送信データに基づいて信号処理を行う。信号処理部３８は、信号処理が終了したとき、処理を終了する。

以上のように、送信側ブロック１１と受信側ブロック１２からなる伝送システム１においては、伝送路上において生じた送信データの誤りが、送信データに付加されている誤り訂正符号を用いて訂正される。これにより、送信データの誤りが生じた場合に送信データの再送を送信側ブロック１１に対して要求する必要がないため、エラー対策を確保しつつ、データ伝送のリアルタイム性を確保することができる。また、再送要求用の伝送路を設ける必要がないため、回路構成の簡易化、コストの削減を図ることができる。

図８に、ECC処理部が設けられていない送信側ブロック１１と受信側ブロック１２の構成を示す。図８の送信側ブロック１１には、ECC処理部２３に代えて誤り検出符号化部５１が設けられ、受信側ブロック１２には、ECC処理部３６に代えて誤り検出部６１が設けられている。

送信側ブロック１１の誤り検出符号化部５１は、並べ替え処理部２２から供給された送信データに基づいて誤り検出符号の計算を行い、計算により求めた誤り検出符号を送信データに付加する。送信側ブロック１１のフレーム化部２４、変調部２５、DAC２６、および送信アンプ２７においては上述した処理と同様の処理が行われ、誤り検出符号が付加された送信データが、伝送フレームを用いて受信側ブロック１２に送信される。

受信側ブロック１２に供給された送信データに対しては、受信アンプ３１、ADC３３、復調部３４、およびフレーム同期部３５において上述した処理と同様の処理が施され、誤り検出符号が付加された送信データが誤り検出部６１に供給される。誤り検出部６１は、誤り検出符号に基づいて送信データの誤りを検出し、検出結果を表す情報を信号処理部３８に出力する。検出結果を表す情報は信号処理部３８のデータバッファ６２に格納される。

信号処理部３８は、送信データの誤りが検出されたか否かをデータバッファ６２に格納されている情報に基づいて判定し、誤りが検出されたと判定した場合、送信側ブロック１１の信号処理部２１に対してデータの再送を要求する。

送信側ブロック１１と受信側ブロック１２が図８に示すような構成を有している場合、伝送エラーが生じたときには受信側ブロック１２が送信側ブロック１１に対してデータの再送を要求する必要があり、リアルタイム性を確保できず、回路構成も複雑になってしまう。

＜第２の実施の形態＞
図９は、伝送システム１の第２の構成例を示す図である。

図９に示す構成のうち、図１に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

図９の伝送システム１においては、誤り訂正の能力を規定するパリティ数が可変となっており、ブロックの外部から設定することができるようになされている。送信側ブロック１１、受信側ブロック１２とともに同じ装置内に設けられる回路から出力されたパリティ数指示情報は、送信側ブロック１１の外部ピン１１Ａを介してECC処理部２３に入力され、受信側ブロック１２の外部ピン１２Ａを介してECC処理部３６に入力される。

パリティ数指示情報は、例えば０，１，２，３，４バイトの中から選択されたいずれかのパリティ数（パリティのデータ長）を指示する信号である。パリティ数を０バイトとした場合、冗長なデータであるパリティを付加しない代わりに誤り訂正能力がない。一方、パリティ数を１バイトとした場合、１符号語中、１バイトの誤り検出のみが可能となる。パリティ数を２バイトまたは３バイトとした場合、１符号語中、１バイトの誤り訂正が可能となり、パリティ数を４バイトとした場合、１符号語中、２バイトの誤り訂正が可能となる。ここでは、Reed Solomon符号として１，２，３，４バイトのパリティを用いる場合について説明しているが、パリティ数はこれらのサイズに限られるものではない。

送信側ブロック１１のECC処理部２３は、パリティ数指示情報により表されるパリティ数を設定し、設定したパリティ数のパリティを送信データに付加するようにして誤り訂正符号化を行う。送信側ブロック１１によるデータ送信時の処理は、図６のフローチャートを参照して説明した処理と同じ処理である。

一方、受信側ブロック１２のECC処理部３６は、パリティ数指示情報により表されるパリティ数を設定し、設定したパリティ数のパリティを検出して送信データの誤り訂正を行う。受信側ブロック１２によるデータ受信時の処理は、図７のフローチャートを参照して説明した処理と同じ処理である。

これにより、パリティ数を伝送路の誤り率などに応じて適切に設定することが可能となる。伝送路の誤り率は、送信側ブロック１１の伝送インタフェースの電気的性能、受信側ブロック１２の伝送インタフェースの電気的性能、ブロック間の接続における伝送性能、および伝送途中の電磁気的ノイズ環境などによって定まる。送信側ブロック１１と受信側ブロック１２の設計時にパリティ数を固定しないで、同じ装置に組み込む送信側ブロック１１と受信側ブロック１２の仕様が決まってからパリティ数を設定できるようにすることにより、適切なパリティ数を後から設定することが可能になる。

一般に、パリティのデータ長が長いほど高い誤り訂正能力が得られる。一方、パリティは冗長なデータであるからそれを送信することは伝送速度の観点で好ましくなく、また、誤り訂正のための消費電力も増大する。従って、パリティ数を可変とし、伝送路の誤り率に応じた適切なパリティ数を設定することができるようにすることによって、高速のデータ伝送を可能としつつ、消費電力を抑えることが可能となる。

＜第３の実施の形態＞
図１０は、伝送システム１の第３の構成例を示す図である。

図１０に示す構成のうち、図１に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。図１０に示す送信側ブロック１１の構成は、I2C I/F７１とレジスタ７２が設けられている点で図１の構成と異なり、受信側ブロック１２の構成は、I2C I/F８１とレジスタ８２が設けられている点で図１の構成と異なる。

図１０の伝送システム１においては、パリティ数をブロックの外部ピンを介して設定するのではなく、外部の回路との通信用のバスのインタフェースであるI2Cインタフェースを介して設定することができるようになされている。送信側ブロック１１、受信側ブロック１２とともに同じ装置内に設けられる回路から出力されたパリティ数指示情報は、送信側ブロック１１のI2C I/F７１を介してレジスタ７２に記憶され、受信側ブロック１２のI2C I/F８１を介してレジスタ８２に記憶される。

送信側ブロック１１のECC処理部２３は、レジスタ７２に記憶されているパリティ数指示情報を読み出し、パリティ数指示情報により表されるパリティ数のパリティを送信データに付加するようにして誤り訂正符号化を行う。送信側ブロック１１によるデータ送信時の処理は、図６のフローチャートを参照して説明した処理と同じ処理である。

一方、受信側ブロック１２のECC処理部３６は、レジスタ８２に記憶されているパリティ数指示情報を読み出し、パリティ数指示情報により表されるパリティ数のパリティを検出して送信データの誤り訂正を行う。受信側ブロック１２によるデータ受信時の処理は、図７のフローチャートを参照して説明した処理と同じ処理である。

図１０の構成によっても、可変のパリティ数を伝送路の誤り率などに応じて適切に設定することが可能となる。

＜第４の実施の形態＞
図１１は、伝送システム１の第４の構成例を示す図である。

図１１に示す構成のうち、図１に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。図１１に示す送信側ブロック１１の構成は、マイクロプロセッサ９１が設けられている点で図１の構成と異なり、受信側ブロック１２の構成は、マイクロプロセッサ９２が設けられている点で図１の構成と異なる。

図１１の伝送システム１においては、パリティ数をブロックの外部ピンを介して設定するのではなく、ブロックの内部のマイクロプロセッサから設定することができるようになされている。

送信側ブロック１１のマイクロプロセッサ９１は、所定のプログラム（ファームウェア）を実行し、所定のパリディ数を表すパリティ数指示情報をECC処理部２３に出力する。

ECC処理部２３は、マイクロプロセッサ９１から供給されたパリティ数指示情報に従ってパリティ数を設定し、設定したパリティ数のパリティを送信データに付加するようにして誤り訂正符号化を行う。送信側ブロック１１によるデータ送信時の処理は、図６のフローチャートを参照して説明した処理と同じ処理である。

一方、受信側ブロック１２のマイクロプロセッサ９２も同様に、プログラムを実行し、パリティ数指示情報をECC処理部３６に出力する。マイクロプロセッサ９２が出力するパリティ数指示情報により表されるパリティ数は、送信側ブロック１１のマイクロプロセッサ９１が出力するパリティ数指示情報により表されるパリティ数と同じである。

ECC処理部３６は、マイクロプロセッサ９２から供給されたパリティ数指示情報に従ってパリティ数を設定し、設定したパリティ数のパリティを検出して送信データの誤り訂正を行う。受信側ブロック１２によるデータ受信時の処理は、図７のフローチャートを参照して説明した処理と同じ処理である。

図１１の構成によっても、パリティ数を伝送路の誤り率などに応じて適切に設定することが可能となる。また、マイクロプロセッサ９１とマイクロプロセッサ９２のファームウエアを更新することによってパリティ数を変更することも可能になる。

＜第５の実施の形態＞
図１２は、伝送システム１の第５の構成例を示す図である。

図１２に示す構成のうち、図１１に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

図１２の伝送システム１においては、送信側ブロック１１のマイクロプロセッサ９１と受信側ブロック１２のマイクロプロセッサ９２が信号線を介して接続されている。マイクロプロセッサ９２からマイクロプロセッサ９１に対しては、例えば、マイクロプロセッサ９２において検出されたデータの誤り訂正の確率に応じたパリティ数を表すパリティ数指示情報が送信される。

送信側ブロック１１のマイクロプロセッサ９１は、マイクロプロセッサ９２から供給されたパリティ数指示情報を受信し、ECC処理部２３に出力する。

ECC処理部２３は、マイクロプロセッサ９１から供給されたパリティ数指示情報に従ってパリティ数を設定し、設定したパリティ数のパリティを送信データに付加するようにして誤り訂正符号化を行う。

一方、受信側ブロック１２のマイクロプロセッサ９２は、パリティ数指示情報をECC処理部３６に出力する。マイクロプロセッサ９２が送信するパリティ数指示情報により表されるパリティ数は、送信側ブロック１１のマイクロプロセッサ９１が出力するパリティ数指示情報により表されるパリティ数と同じである。

また、マイクロプロセッサ９２は、ECC処理部３６により行われる誤り訂正処理を監視し、例えば、受信データに対する誤り訂正の対象になったデータの割合を誤り訂正の確率として記憶する。マイクロプロセッサ９２は、記憶しておいた誤り訂正の確率に基づいて、送信側ブロック１１のECC処理部２３と受信側ブロック１２のECC処理部３６におけるパリティ数を更新する。

例えば、マイクロプロセッサ９２は、記憶しておいた誤り訂正の確率が閾値より高く、現在のパリティ数ではノイズ耐性を保証できないと判定した場合、より長くなるようにパリティ数を更新する。また、マイクロプロセッサ９２は、記憶しておいた誤り訂正の確率が閾値より低い場合、より短くなるようにパリティ数を更新する。マイクロプロセッサ９２は、更新後のパリティ数を表すパリティ数指示情報をマイクロプロセッサ９１に送信する。

ECC処理部３６は、マイクロプロセッサ９２から供給されたパリティ数指示情報に従ってパリティ数を設定し、設定したパリティ数のパリティを検出して送信データの誤り訂正を行う。

ここで、図１３のフローチャートを参照して、送信側ブロック１１のパリティ数設定処理について説明する。図１３の処理は、例えば図６の処理が行われている間、図６の処理と並行して繰り返し行われる。

ステップＳ３１において、送信側ブロック１１のマイクロプロセッサ９１は、マイクロプロセッサ９２から供給されたパリティ数指示情報を受信する。

ステップＳ３２において、マイクロプロセッサ９１は、受信したパリティ数指示情報をECC処理部２３に出力し、パリティ数を設定する。その後、処理は終了される。ECC処理部２３においては、マイクロプロセッサ９１から供給されたパリティ数指示情報により表されるパリティ数のパリティを送信データに付加するようにして誤り訂正符号化が行われる。

次に、図１４のフローチャートを参照して、受信側ブロック１２のパリティ数設定処理について説明する。図１４の処理は、例えば図７の処理が行われている間、図７の処理と並行して繰り返し行われる。

ステップＳ４１において、受信側ブロック１２のマイクロプロセッサ９２は、ECC処理部３６における誤り訂正を監視し、誤り訂正の確率に基づいて、新たなパリティ数を決定する。

ステップＳ４２において、マイクロプロセッサ９２は、決定した更新後のパリティ数を表すパリティ数指示情報をマイクロプロセッサ９１に送信する。

ステップＳ４３において、マイクロプロセッサ９２は、更新後のパリティ数を表すパリティ数指示情報をECC処理部３６に出力し、パリティ数を設定する。その後、処理は終了される。ECC処理部３６においては、マイクロプロセッサ９２から供給されたパリティ数指示情報により表されるパリティ数のパリティを検出して送信データの誤り訂正が行われる。

このように、受信側ブロック１２から送信側ブロック１１に対して信号を返す経路を設けることによって、誤り訂正の能力を実際の伝送状況に応じて自律的に設定することが可能となる。

［コンピュータの構成例］
上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

図１５は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。

CPU(Central Processing Unit)１０１、ROM(Read Only Memory)１０２、RAM(Random Access Memory)１０３は、バス１０４により相互に接続されている。

バス１０４には、さらに、入出力インタフェース１０５が接続されている。入出力インタフェース１０５には、キーボード、マウスなどよりなる入力部１０６、ディスプレイ、スピーカなどよりなる出力部１０７が接続される。また、入出力インタフェース１０５には、ハードディスクや不揮発性のメモリなどよりなる記憶部１０８、ネットワークインタフェースなどよりなる通信部１０９、リムーバブルメディア１１１を駆動するドライブ１１０が接続される。

以上のように構成されるコンピュータでは、CPU１０１が、例えば、記憶部１０８に記憶されているプログラムを入出力インタフェース１０５及びバス１０４を介してRAM１０３にロードして実行することにより、上述した一連の処理が行われる。

CPU１０１が実行するプログラムは、例えばリムーバブルメディア１１１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部１０８にインストールされる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

１ 伝送システム， １１ 送信側ブロック， １２ 受信側ブロック， ２１ 信号処理部， ２２ 並べ替え処理部， ２３ ECC処理部， ２４ フレーム化部， ２５ 変調部， ２６ DAC， ２７ 送信アンプ， ３１ 受信アンプ， ３２ クロック再生部， ３３ ADC， ３４ 復調部， ３５ フレーム同期部， ３６ ECC処理部， ３７ 並べ替え処理部， ３８ 信号処理部

Claims (15)

1. データ長が可変である誤り訂正符号のデータ長を設定する設定手段と、
   送信対象のデータを情報語として、前記設定手段により設定されたデータ長の前記誤り訂正符号を計算する誤り訂正符号計算手段と、
   前記誤り訂正符号計算手段による計算によって求められた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを、同じ装置内にある受信装置に送信する送信手段と
   を備える送信装置。
2. 前記設定手段は、前記送信装置を構成する回路の入力端子に外部から入力された信号に従って前記誤り訂正符号のデータ長を設定する
   請求項１に記載の送信装置。
3. 前記設定手段は、外部との通信用のバスを介して外部から入力された信号に従って前記誤り訂正符号のデータ長を設定する
   請求項１に記載の送信装置。
4. 前記設定手段はプロセッサであり、所定のプログラムに従って前記誤り訂正符号のデータ長を設定する
   請求項１に記載の送信装置。
5. 前記設定手段はプロセッサであり、前記受信装置のプロセッサから送信されてきた情報に基づいて、前記送信対象のデータの誤り訂正の状況に基づいて前記受信装置のプロセッサにより決定された前記誤り訂正符号のデータ長を設定する
   請求項１に記載の送信装置。
6. データ長が可変である誤り訂正符号のデータ長を設定し、
   送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、
   計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを、同じ装置内にある受信装置に送信する
   ステップを含む送信方法。
7. データ長が可変である誤り訂正符号のデータ長を設定し、
   送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、
   計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを、同じ装置内にある受信装置に送信する
   ステップを含む処理をコンピュータに実行させるプログラム。
8. データ長が可変である誤り訂正符号のデータ長を設定し、送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを送信する同じ装置内に設けられる送信装置から送信された前記符号化データを受信する受信手段と、
   前記誤り訂正符号のデータ長を設定する設定手段と、
   前記符号化データに含まれる、前記設定手段により設定されたデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正を行う誤り訂正手段と、
   前記誤り訂正後の前記送信対象のデータの処理を行う処理手段と
   を備える受信装置。
9. 前記設定手段は、前記受信装置を構成する回路の入力端子に外部から入力された信号に従って前記誤り訂正符号のデータ長を設定する
   請求項８に記載の受信装置。
10. 前記設定手段は、外部との通信用のバスを介して外部から入力された信号に従って前記誤り訂正符号のデータ長を設定する
    請求項８に記載の受信装置。
11. 前記設定手段はプロセッサであり、所定のプログラムに従って前記誤り訂正符号のデータ長を設定する
    請求項８に記載の受信装置。
12. 前記設定手段はプロセッサであり、前記誤り訂正手段による前記誤り訂正の状況に基づいて前記誤り訂正符号のデータ長を決定し、決定したデータ長を表す情報を、前記送信装置において前記誤り訂正符号のデータ長を設定する、前記送信装置のプロセッサに送信する
    請求項８に記載の受信装置。
13. データ長が可変である誤り訂正符号のデータ長を設定し、送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを送信する同じ装置内に設けられる送信装置から送信された前記符号化データを受信し、
    前記誤り訂正符号のデータ長を設定し、
    前記符号化データに含まれる、設定したデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正を行い、
    前記誤り訂正後の前記送信対象のデータの処理を行う
    ステップを含む受信方法。
14. データ長が可変である誤り訂正符号のデータ長を設定し、送信対象のデータを情報語として、設定したデータ長の前記誤り訂正符号を計算し、計算によって求めた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを送信する同じ装置内に設けられる送信装置から送信された前記符号化データを受信し、
    前記誤り訂正符号のデータ長を設定し、
    前記符号化データに含まれる、設定したデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正を行い、
    前記誤り訂正後の前記送信対象のデータの処理を行う
    ステップを含む処理をコンピュータに実行させるプログラム。
15. 送信装置と受信装置とを含む伝送システムにおいて、
    前記送信装置は、
    データ長が可変である誤り訂正符号のデータ長を設定する設定手段と、
    送信対象のデータを情報語として、前記設定手段により設定されたデータ長の前記誤り訂正符号を計算する誤り訂正符号計算手段と、
    前記誤り訂正符号計算手段による計算によって求められた前記誤り訂正符号を前記送信対象のデータに付加して得られた符号語のデータである符号化データを前記受信装置に送信する送信手段と
    を備え、
    前記受信装置は、
    前記符号化データを受信する受信手段と、
    前記誤り訂正符号のデータ長を設定する設定手段と、
    前記符号化データに含まれる、前記設定手段により設定されたデータ長の前記誤り訂正符号に基づいて前記送信対象のデータの誤り訂正を行う誤り訂正手段と、
    前記誤り訂正後の前記送信対象のデータの処理を行う処理手段と
    を備える
    伝送システム。

Images