JP2012109370A - 薄膜トランジスターの製造方法、及び電気光学装置 - Google Patents

Abstract

【課題】所期の特性が得られ高品位な表示を得ることができる薄膜トランジスターの製造方法、及び電気光学装置を提供する。
【解決手段】薄膜トランジスターとしてのＴＦＴ素子の製造方法は、第１基板１２上に半導体膜３８を形成する工程と、半導体膜３８上にゲート絶縁膜５３を形成する工程と、ゲート絶縁膜５３上にゲート電極３５ａを形成する工程と、ゲート絶縁膜５３及びゲート電極３５ａを覆って、半導体膜３８に注入する不純物７２の量を調整するための、ゲート絶縁膜５３とエッチングの選択比が異なる調整膜７３を形成する工程と、調整膜７３を介して半導体膜３８に不純物７２を注入する工程と、半導体膜３８にアニール処理を施す工程と、を有する。
【選択図】図７

Description

本発明は、薄膜トランジスターの製造方法、及びその製造方法を用いて製造された薄膜トランジスターを備える電気光学装置に関する。

上記薄膜トランジスターを備えた装置として、例えば、電気光学装置の一つである液晶装置が挙げられる。液晶装置としては、例えば、液晶プロジェクターのライトバルブとして用いられるＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置がある。具体的には、液晶装置を構成する画素のスイッチング素子として薄膜トランジスターが用いられる。

この薄膜トランジスターは、リーク電流の発生を抑えるために、例えば、ＬＤＤ（Lightly Doped Drain）構造を有する。ＬＤＤ構造を有する薄膜トランジスターの製造方法としては、例えば、特許文献１に記載のように、まず、透明基板１０１上に遮光膜１０２、半導体層１０３、ゲート電極１０４などを形成する（図９（ａ）参照）。

次に、ポジレジスト１０５を塗布し、透明基板１０１の裏面１０１ａ側から露光する（図９（ｂ）参照）。このとき、遮光膜１０２がマスクとなって、ゲート電極１０４より一回り大きい不純物注入用マスク１０６が形成される（図９（ｃ）参照）。その後、不純物イオン１０７を注入することによって、ソース／ドレイン領域１０８，１０９、及び低濃度不純物領域１１０が形成される。

特開平８−３２１６１９号公報

しかしながら、先行文献１に記載の方法では、遮光膜１０２とゲート電極１０４との相対位置にばらつきが生じる恐れがある。詳しくは、遮光膜１０２とゲート電極１０４とを別々のマスクや別々の工程で形成しており、更に、遮光膜１０２から何層か重なった上にゲート電極１０４を形成しているため、位置ずれが生じやすくなる。これにより、ゲート電極１０４とソース領域（１０８，１１０）及びドレイン領域（１０９，１１０）が重なることで寄生容量が発生し、スイッチング特性が低下するなど、所期の特性が得られないという課題がある。また、遮光膜１０２などを形成するためマスクが必要となり、製造工程が増えるという課題がある。

本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。

［適用例１］本適用例に係る薄膜トランジスターの製造方法は、低濃度不純物領域と前記低濃度不純物領域より不純物の濃度が高い高濃度不純物領域とを有する薄膜トランジスターの製造方法であって、基板上に半導体膜を形成する半導体膜形成工程と、前記半導体膜上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、前記ゲート絶縁膜及び前記ゲート電極を覆って、前記半導体膜に注入する不純物の量を調整するための、前記ゲート絶縁膜とエッチングの選択比が異なる調整膜を形成する調整膜形成工程と、前記調整膜を介して前記半導体膜に前記不純物を注入する不純物注入工程と、前記半導体膜にアニール処理を施すアニール処理工程と、を有することを特徴とする。

この方法によれば、ゲート電極を基準に調整膜を積層し、この調整膜をマスクとして半導体膜に不純物を注入するので、半導体膜における正規の領域に不純物を注入することができる。これにより、ゲート電極と不純物領域とが平面的に重なることによる寄生容量が発生することを防ぐことが可能になり、スイッチング特性が低下しないなど、所期の特性を得ることができる。また、不純物を注入するために専用のマスクをパターニングする必要がないため、製造工程を減らすことができる。

［適用例２］上記適用例に係る薄膜トランジスターの製造方法において、前記ゲート絶縁膜は、シリコン酸化膜であり、前記調整膜は、シリコン窒化膜であることが好ましい。

この方法によれば、シリコン酸化膜上に、シリコン酸化膜とエッチングの選択比が異なるシリコン窒化膜を形成するので、不純物を注入した後、調整膜であるシリコン窒化膜のみを除去することができる。

［適用例３］上記適用例に係る薄膜トランジスターの製造方法において、前記調整膜の厚みは、前記低濃度不純物領域の長さに対応した厚みにすることが好ましい。

この方法によれば、調整膜の厚みに対応して半導体膜における不純物が注入される領域が変わるので、形成するべく低濃度不純物領域の長さに応じて調整膜の膜厚を決めることにより、所定の領域に低濃度不純物領域を形成することができる。

［適用例４］上記適用例に係る薄膜トランジスターの製造方法において、前記調整膜の表面は、前記ゲート電極の端部と平面的に重なる部分から、前記端部の外側に向かうに従って勾配していることが好ましい。

この方法によれば、調整膜の表面が勾配しているので、調整膜の表面から半導体膜までの深さを除々に浅くすることができる。よって、半導体膜における、ゲート電極の下方に形成されたチャネル領域からソース／ドレイン領域に向かって、除々に不純物の量を多くしていくことが可能となる。これにより、アニール処理工程によって不純物が拡散されてチャネル領域側に広がったとしても、ゲート電極と低濃度不純物領域とが平面的に重なることを抑えることができる。

［適用例５］本適用例に係る電気光学装置は、上記に記載の薄膜トランジスターの製造方法を用いて形成された薄膜トランジスターを備えることを特徴とする。

この構造によれば、上記した製造方法を用いて形成された薄膜トランジスターを備えるので、所期の薄膜トランジスターの特性が得られ、高品位な表示が得られる電気光学装置を提供することができる。

電気光学装置としての液晶装置の構造を示す模式平面図。 図１に示す液晶装置のＡ−Ａ'線に沿う模式断面図。 液晶装置の電気的な構成を示す等価回路図。 液晶装置の構造を示す模式断面図。 液晶装置の製造方法を工程順に示すフローチャート。 液晶装置の製造方法のうち薄膜トランジスターの製造方法を工程順に説明する模式断面図。 薄膜トランジスターの製造方法を工程順に説明する模式断面図。 薄膜トランジスターの製造方法を工程順に説明する模式断面図。 従来の薄膜トランジスターの製造方法を工程順に説明する模式断面図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。本実施形態では、一例として投射型映像装置である液晶プロジェクターにおいてライトバルブとして用いられるＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置を例に挙げて説明する。

＜薄膜トランジスター及び電気光学装置の構成＞
図１は、電気光学装置としての液晶装置の構造を示す模式平面図である。図２は、図１に示す液晶装置のＡ−Ａ'線に沿う模式断面図である。以下、液晶装置の構造を、図１及び図２を参照しながら説明する。

図１及び図２に示すように、液晶装置１１は、例えば、薄膜トランジスター（以下、「ＴＦＴ（Thin Film Transistor）素子」と称する。）を画素のスイッチング素子として用いたＴＦＴアクティブマトリクス方式の液晶装置である。液晶装置１１は、第１基板１２と第２基板１３とが、平面視略矩形枠状のシール材１４を介して貼り合わされている。

第１基板１２及び第２基板１３は、例えば、石英などの透光性材料によって構成されている。液晶装置１１は、シール材１４に囲まれた領域内に液晶層１５が封入された構成になっている。なお、シール材１４には液晶を注入するための液晶注入口１６が設けられ、液晶注入口１６は封止材１７により封止されている。

液晶層１５としては、例えば、誘電率異方性が負の液晶組成物が用いられる。液晶装置１１は、シール材１４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の額縁遮光膜１８が第２基板１３に形成されており、この額縁遮光膜１８の内側の領域が表示領域１９となっている。

額縁遮光膜１８は、例えば、遮光性材料であるアルミニウム（Ａｌ）で形成されており、第２基板１３側の表示領域１９の外周を区画するように設けられている。

表示領域１９内には、画素領域２１がマトリクス状に設けられている。画素領域２１は、表示領域１９の最小表示単位となる１画素を構成している。シール材１４の外側の領域には、データ線駆動回路２２及びパネル接続端子４３が第１基板１２の一辺（図１における下側）に沿って形成されている。パネル接続端子４３には、外部と接続するためのフレキシブル基板１００が、ＦＰＣ接続端子４４を介して電気的に接続されている。

また、シール材１４の内側の領域には、この一辺に隣接する二辺に沿って走査線駆動回路２４がそれぞれ形成されている。第１基板１２の残る一辺（図１における上側）には、検査回路２５が形成されている。第２基板１３側に形成された額縁遮光膜１８は、例えば、第１基板１２上に形成された走査線駆動回路２４及び検査回路２５に対向する位置（平面的に重なる位置）に形成されている。

一方、第２基板１３の各角部（例えば、シール材１４のコーナー部の４箇所）には、第１基板１２と第２基板１３との間の電気的導通をとるための上下導通端子２６が配設されている。

また、図２に示すように、第１基板１２の液晶層１５側には、複数の画素電極２７が形成されており、これら画素電極２７を覆うように第１配向膜２８が形成されている。画素電極２７は、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる導電膜である。

一方、第２基板１３の液晶層１５側には、格子状の遮光膜（ＢＭ：ブラックマトリクス）（図示せず）が形成され、その上に平面ベタ状の共通電極３１が形成されている。そして、共通電極３１上には、第２配向膜３２が形成されている。共通電極３１は、ＩＴＯ等の透明導電材料からなる導電膜である。

液晶装置１１は透過型であって、第１基板１２及び第２基板１３における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。なお、液晶装置１１の構成は、これに限定されず、反射型や半透過型の構成であってもよい。

図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図３を参照しながら説明する。

図３に示すように、液晶装置１１は、表示領域１９を構成する複数の画素領域２１を有している。各画素領域２１には、それぞれ画素電極２７が配置されている。また、画素領域２１には、薄膜トランジスターとしてのＴＦＴ素子３３が形成されている。

ＴＦＴ素子３３は、画素電極２７へ通電制御を行うスイッチング素子である。ＴＦＴ素子３３のソース側には、データ線３４が電気的に接続されている。各データ線３４には、例えば、データ線駆動回路２２（図１参照）から画像信号Ｓ１，Ｓ２，…，Ｓｎが供給されるようになっている。

また、ＴＦＴ素子３３のゲート側には、走査線３５が電気的に接続されている。走査線３５には、例えば、走査線駆動回路２４（図１参照）から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが供給されるようになっている。また、ＴＦＴ素子３３のドレイン側には、画素電極２７が電気的に接続されている。

走査線３５から供給された走査信号Ｇ１，Ｇ２，…，Ｇｍにより、スイッチング素子であるＴＦＴ素子３３が一定期間だけオン状態となることで、データ線３４から供給された画像信号Ｓ１，Ｓ２，…，Ｓｎが、画素電極２７を介して画素領域２１に所定のタイミングで書き込まれるようになっている。

画素領域２１に書き込まれた所定レベルの画像信号Ｓ１，Ｓ２，…，Ｓｎは、画素電極２７と共通電極３１（図２参照）との間で形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するために、画素電極２７に電気的に接続された画素電位側容量電極と、容量線の一例であるシールド層５７（図４参照）に電気的に接続された容量電極３６との間に蓄積容量３７が形成されている。

このように、液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成されるようになっている。

図４は、液晶装置及びＴＦＴ素子の構造を示す模式断面図である。以下、液晶装置及びＴＦＴ素子の構造を、図４を参照しながら説明する。なお、図４は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。

図４に示すように、液晶装置１１は、素子基板４１と、これに対向配置される対向基板４２とを備えている。素子基板４１を構成する第１基板１２、及び対向基板４２を構成する第２基板１３は、上記したように、例えば、石英基板等によって構成されている。

第１基板１２上には、チタン（Ｔｉ）やクロム（Ｃｒ）等からなる下側遮光膜５１が形成されている。下側遮光膜５１は、平面的に格子状にパターニングされており、各画素の開口領域を規定している。第１基板１２及び下側遮光膜５１上には、シリコン酸化膜等からなる下地絶縁層５２が形成されている。

下地絶縁層５２上には、ＴＦＴ素子３３及び走査線３５等が形成されている。ＴＦＴ素子３３は、例えば、ＬＤＤ構造を有しており、ポリシリコン等からなる半導体膜３８と、半導体膜３８上に形成されたゲート絶縁膜５３と、ゲート絶縁膜５３上に形成されたポリシリコン膜等からなる走査線３５とを有する。上記したように、走査線３５は、ゲート電極としても機能する。

半導体膜３８は、チャネル領域３８ａと、低濃度不純物領域としての低濃度ソース領域３８ｂ及び低濃度ドレイン領域３８ｃと、高濃度不純物領域としての高濃度ソース領域３８ｄ及び高濃度ドレイン領域３８ｅとを備えている。チャネル領域３８ａは、走査線３５からの電界によりチャネルが形成される。下地絶縁層５２上には、シリコン酸化膜等からなる第１層間絶縁膜５４が形成されている。

第１層間絶縁膜５４上には、蓄積容量３７及びデータ線３４等が設けられている。蓄積容量３７は、ＴＦＴ素子３３の高濃度ドレイン領域３８ｅ及び画素電極２７に接続された画素電位側容量電極としての中継層５５と、固定電位側容量電極としての容量電極３６とが、誘電体膜５６を介して対向配置されている。

容量電極３６及びデータ線３４は、下層に導電性ポリシリコン膜Ａ１、上層にアルミニウム膜Ａ２の二層構造を有する膜として形成されている。

容量電極３６及びデータ線３４は、光反射性能に比較的優れたアルミニウムを含み、かつ、光吸収性能に比較的優れたポリシリコンを含むことから、遮光層として機能し得る。よって、ＴＦＴ素子３３の半導体膜３８に対する入射光の進行を、その上側で遮ることが可能である。

このような容量電極３６は、蓄積容量３７の固定電位側容量電極として機能する。容量電極３６を固定電位とするためには、上述のように、画素領域２１外の定電位源に接続されることで固定電位とされたシールド層５７と、コンタクトホール５８を介して電気的に接続されることによってなされている。

第１層間絶縁膜５４には、ＴＦＴ素子３３の高濃度ソース領域３８ｄとデータ線３４とを電気的に接続するコンタクトホール６１が開孔されている。言い換えれば、データ線３４は、誘電体膜５６及び第１層間絶縁膜５４を貫通するコンタクトホール６１を介して、ＴＦＴ素子３３の半導体膜３８と電気的に接続されている。

具体的には、データ線３４が上述のような二層構造をとっており、中継層５５が導電性のポリシリコン膜からなることにより、データ線３４及び半導体膜３８間の電気的接続は、導電性のポリシリコン膜によって実現されている。すなわち、下から順に、半導体膜３８、中継層５５のポリシリコン膜、データ線３４の下層の導電性ポリシリコン膜Ａ１、その上層のアルミニウム膜Ａ２となる。

また、第１層間絶縁膜５４には、ＴＦＴ素子３３の高濃度ドレイン領域３８ｅと蓄積容量３７を構成する中継層５５とを電気的に接続するコンタクトホール６２が開孔されている。第１層間絶縁膜５４上には、シリコン酸化膜等からなる第２層間絶縁膜６３が形成されている。

第２層間絶縁膜６３上には、例えば、アルミニウム等からなるシールド層５７が形成されている。また、第２層間絶縁膜６３には、上記したように、シールド層５７と容量電極３６とを電気的に接続するためのコンタクトホール５８が形成されている。第２層間絶縁膜６３上には、シリコン酸化膜等からなる第３層間絶縁膜６４が形成されている。

第２層間絶縁膜６３及び第３層間絶縁膜６４には、画素電極２７と中継層５５とを電気的に接続するためのコンタクトホール６５，６６が開孔されている。具体的には、第２層間絶縁膜６３上に形成された第２中継層６７を介してコンタクトホール６５とコンタクトホール６６とが電気的に接続されている。第２中継層６７は、シールド層５７と同一の膜構成となっており、下層にアルミニウム膜、上層に窒化チタン膜という二層構造を備えている。

つまり、高濃度ドレイン領域３８ｅと画素電極２７とは、コンタクトホール６２、中継層５５、コンタクトホール６５、第２中継層６７、コンタクトホール６６を介して、電気的に接続されている。第３層間絶縁膜６４上には、上記した画素電極２７及び第１配向膜２８が形成されている。

画素電極２７は、平面的にマトリクス状に形成されており、例えば、ＩＴＯ膜等の透明導電性膜からなる。反射型の液晶装置とする場合にはアルミニウム等の材料を用いる。また、画素電極２７上には、所定の方向に配向処理が施された第１配向膜２８が形成されている。第１配向膜２８は、例えば、酸化シリコン（ＳｉＯ₂）などの無機材料からなる無機配向膜である。更に、第１配向膜２８は、例えば、液晶分子を垂直配向させる垂直配向膜でもある。

第１配向膜２８上には、シール材１４（図２参照）により囲まれた空間に液晶等の電気光学物質が封入された液晶層１５が設けられている。第２基板１３の液晶層１５に面する側には、透明な共通電極３１を覆って所定の方向に配向処理が施された第２配向膜３２が形成されている。

第２配向膜３２は、例えば、酸化シリコン（ＳｉＯ₂）などの無機材料からなる無機配向膜である。更に、第２配向膜３２は、例えば、液晶分子を垂直配向させる垂直配向膜でもある。

液晶層１５は、画素電極２７からの電界が印加されていない状態で第１配向膜２８及び第２配向膜３２によって所定の配向状態をとる。シール材１４は、素子基板４１及び対向基板４２をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサー（ギャップ材）が混入されている。以下、液晶装置１１の製造方法を説明する。

＜薄膜トランジスターの製造方法、電気光学装置の製造方法＞
図５は、電気光学装置としての液晶装置の製造方法を工程順に示すフローチャートである。図６〜図８は、液晶装置の製造方法のうち、薄膜トランジスターの製造方法を工程順に説明する模式断面図である。以下、薄膜トランジスターの製造方法を含む液晶装置の製造方法を、図５〜図８を参照しながら説明する。

最初に、素子基板４１側の製造方法を説明する。ステップＳ１１では、石英基板などからなる第１基板１２上にＴＦＴ素子３３を形成する。具体的には、図６〜図８に示す模式断面図を参照しながら説明する。

図６（ａ）に示す工程（半導体膜形成工程）では、第１基板１２上に半導体膜３８をパターニングする。具体的には、まず、第１基板１２上に、下地絶縁層５２（図４参照）を形成する。次に、下地絶縁層５２上に、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いてポリシリコン膜を形成する。続いて、このポリシリコン膜に対し、例えば、フォトリソグラフィ技術及びエッチング技術を用いて、第１基板１２上に半導体膜３８をパターニングする。

図６（ｂ）に示す工程（ゲート絶縁膜形成工程）では、半導体膜３８を含む第１基板１２上の全体にゲート絶縁膜５３を形成する。ゲート絶縁膜５３は、例えば、シリコン酸化膜（ＳｉＯ₂）である。具体的には、例えば、半導体膜３８及び下地絶縁層５２の表面を熱酸化することにより、半導体膜３８上や下地絶縁層５２上にゲート絶縁膜５３が形成される。

図６（ｃ）に示す工程では、半導体膜３８におけるチャネル領域に不純物７１を注入する。ここでは、例えば、ボロン（Ｂ）を注入する（チャネルドープ）。具体的には、半導体膜３８（第１基板１２）の全面にイオン注入を行う。

図７（ａ）に示す工程（ゲート電極形成工程）では、ゲート絶縁膜５３上にゲート電極３５ａを形成する。具体的には、まず、ゲート絶縁膜５３上に、例えば、ＣＶＤ法を用いてポリシリコン膜を形成する。次に、フォトリソグラフィ技術及びエッチング技術を用いてパターニングし、ゲート絶縁膜５３上にゲート電極３５ａを形成する。このとき、半導体膜３８のチャネル領域３８ａとなるべき領域と重なるように、ゲート電極３５ａを形成する。

図７（ｂ）に示す工程（調整膜形成工程）では、第１基板１２上の全体（ゲート電極３５ａ及びゲート絶縁膜５３）に、半導体膜３８への不純物７２（図７（ｃ）参照）の注入量を調整するための調整膜７３を形成する。調整膜７３としては、ゲート絶縁膜５３とエッチングの選択比が異なる材料であればよく、例えば、シリコン窒化膜（ＳｉＮ）が挙げられる。

調整膜７３の形成方法としては、例えば、ＣＶＤ法が用いられる。半導体膜３８から調整膜７３の表面までの高さは、ゲート電極３５ａ及びその周囲の上方が一番高く（Ｘ領域）、この部分から外側にいくに従って高さが除々に低くなり（勾配）（Ｙ領域）、その周囲が更に低くなる（Ｚ領域）。

詳述すると、低濃度ソース／ドレイン領域３８ｂ，３８ｃの幅は、調整膜７３の厚みとアスペクト比で決められる。本実施形態では、例えば、低濃度ソース／ドレイン領域３８ｂ，３８ｃの幅が１μｍだとすると、調整膜７３の厚みは１万Åである。

図７（ｃ）に示す工程（不純物注入工程）では、半導体膜３８（ソース領域７４、ドレイン領域７５）に不純物７２を注入する。ここでは、例えば、リン（Ｐ）を注入する。前工程において調整膜７３を形成したことにより、半導体膜３８に注入されるリンの量を領域ごと変えることができる。

半導体膜３８におけるＸ領域は、半導体膜３８までの深さが他の領域と比較して一番深いため、リンの注入量がほとんどない状態である。Ｙ領域は、半導体膜３８までの深さが除々に浅くなるため、リンの注入量が、半導体膜３８において外側（Ｚ領域側）にいくほど多くなる。Ｚ領域は、半導体膜３８までの深さが他に比べて浅いので、リンの注入量が多い。

図８（ａ）に示す工程では、シリコン窒化膜からなる調整膜７３を除去する。具体的には、熱リン酸を用いて第１基板１２上から剥離する。

図８（ｂ）に示す工程（アニール処理工程）では、半導体膜３８にアニール処理を施す。アニール処理の温度は、例えば、１０００℃である。具体的には、アニール処理を施すことにより、不純物（７１，７２）の注入された領域が活性化し、チャネル領域３８ａの外側に低濃度ソース領域（Ｎ−）３８ｂ及び低濃度ドレイン領域（Ｎ−）３８ｃが形成され、更にその外側に、高濃度ソース領域（Ｎ＋）３８ｄ及び高濃度ドレイン領域（Ｎ＋）３８ｅが形成される。以上により、ＴＦＴ素子３３が完成する。

以上のように、ゲート電極３５ａを基準にゲート電極３５ａ上に調整膜７３を積層し、この調整膜７３をマスクとして半導体膜３８に不純物７２を注入するので、半導体膜３８における正規の領域に不純物７２を注入することができる。これにより、ゲート電極３５ａと低濃度ソース／ドレイン領域３８ｂ，３８ｃとが平面的に重なることによる寄生容量が発生することを防ぐことが可能になり、スイッチング特性が低下しないなど、所期の特性を得ることができる。また、不純物７２を注入するために専用のマスクをパターニングする必要がないため、製造工程を減らすことができる。引き続き、図５に記載のフローチャートを参照しながら説明する。

ステップＳ１２では、画素電極２７を形成する。具体的には、まず、第３層間絶縁膜６４まで、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて形成する。その後、同様の技術を用いて、第３層間絶縁膜６４上に画素電極２７を形成する。

ステップＳ１３では、画素電極２７の上方に第１配向膜２８である無機配向膜を形成する。無機配向膜の製造方法は、画素電極２７及び第３層間絶縁膜６４上に、例えば、酸化シリコン（ＳｉＯ₂）などの無機材料を斜方蒸着（斜方蒸着法）によって形成する。以上により、素子基板４１が完成する。次に、対向基板４２側の製造方法を説明する。

まず、ステップＳ２１では、石英基板等の透光性材料からなる第２基板１３上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極３１を形成する。

ステップＳ２２では、共通電極３１上に第２配向膜３２である無機配向膜を形成する。無機配向膜の製造方法は、第１配向膜２８の製造方法と同様である。まず、対向基板４２における共通電極３１上に、斜方蒸着法を用いて無機配向膜を形成する。以上により、対向基板４２が完成する。次に、素子基板４１と対向基板４２とを貼り合わせる方法を説明する。

ステップＳ３１では、素子基板４１上にシール材１４を塗布する。詳しくは、素子基板４１とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板４１における表示領域１９の周縁部にシール材１４を塗布する。

ステップＳ３２では、素子基板４１と対向基板４２とを貼り合わせて、液晶装置１１となる前の液晶パネルを形成する。具体的には、素子基板４１に塗布されたシール材１４を介して素子基板４１と対向基板４２とを貼り合わせる。より具体的には、互いの基板４１，４２の平面的な縦方向や横方向の位置精度を確保しながら行う。

ステップＳ３３では、液晶パネルの液晶注入口１６（図１参照）から構造体の内部に液晶を注入し、その後、液晶注入口１６を真空封止する。封止には、例えば、樹脂等の封止材１７が用いられる。以上により、ＴＦＴ素子３３を有する液晶装置１１が完成する。

以上詳述したように、本実施形態の薄膜トランジスターとしてのＴＦＴ素子３３の製造方法、及び液晶装置１１によれば、以下に示す効果が得られる。

（１）本実施形態のＴＦＴ素子３３の製造方法によれば、ゲート電極３５ａを基準に調整膜７３を積層し、この調整膜７３をマスクとして半導体膜３８に不純物７２を注入するので、半導体膜３８における正規の領域に（合わせずれなく）不純物７２を注入することができる。これにより、ゲート電極３５ａと低濃度ソース／ドレイン領域３８ｂ，３８ｃとが平面的に重なることによる寄生容量が発生することを防ぐことが可能になり、スイッチング特性が低下しないなど、所期の特性を得ることができる。また、不純物７２を注入するために専用のマスクをパターニングする必要がないため、製造工程を減らすことができる。

（２）本実施形態のＴＦＴ素子３３の製造方法によれば、調整膜７３の表面が勾配しているので（Ｙ領域）、調整膜７３の表面から半導体膜３８までの深さを除々に浅くすることができる。よって、半導体膜３８における、ゲート電極３５ａの下方に形成されたチャネル領域３８ａからソース／ドレイン領域７４，７５に向かって、除々に不純物７２の量を多くしていくことが可能となる（濃度勾配をつけることが可能となる）。これにより、アニール処理工程によって不純物７２が拡散されてチャネル領域３８ａ側に広がったとしても、ゲート電極３５ａと低濃度ソース／ドレイン領域３８ｂ，３８ｃとが平面的に重なることを抑えることができる。

（３）本実施形態の液晶装置１１によれば、上記した製造方法を用いて形成されたＴＦＴ素子３３を備えるので、所期のＴＦＴ素子３３の特性が得られ、高品位な表示が得られる液晶装置１１を提供することができる。

なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。

（変形例１）
上記したように、調整膜７３は、シリコン酸化膜からなるゲート絶縁膜５３とエッチングの選択比が異なる材料であればよく、上記したシリコン窒化膜であることに限定されず、酸化膜や導電膜を用いるようにしてもよい。これによれば、調整膜７３は、半導体膜３８に不純物７２を注入したあと剥離されるので、ＴＦＴ素子３３に悪影響を及ぼすことなく所期の特性を有するＴＦＴ素子３３を形成することができる。

（変形例２）
上記したように、半導体膜３８に注入する不純物７２としてリン（Ｐ）を用いることに限定されず、例えば、砒素（Ａｓ）などを用いるようにしてもよい。

（変形例３）
上記したように、電気光学装置は、液晶装置１１であることに限定されず、例えば、有機ＥＬ（Electro Luminescence）装置や電気泳動装置などであってもよい。

１１…電気光学装置としての液晶装置、１２…第１基板、１３…第２基板、１４…シール材、１５…液晶層、１６…液晶注入口、１７…封止材、１８…額縁遮光膜、１９…表示領域、２１…画素領域、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通端子、２７…画素電極、２８…第１配向膜、３１…共通電極、３２…第２配向膜、３３…薄膜トランジスターとしてのＴＦＴ素子、３４…データ線、３５…走査線、３５ａ…ゲート電極、３６…容量電極、３７…蓄積容量、３８…半導体膜、３８ａ…チャネル領域、３８ｂ…低濃度不純物領域としての低濃度ソース領域、３８ｃ…低濃度不純物領域としての低濃度ドレイン領域、３８ｄ…高濃度不純物領域としての高濃度ソース領域、３８ｅ…高濃度不純物領域としての高濃度ドレイン領域、４１…素子基板、４２…対向基板、４３…パネル接続端子、４４…ＦＰＣ接続端子、５１…下側遮光膜、５２…下地絶縁層、５３…ゲート絶縁膜、５４…第１層間絶縁膜、５５…中継層、５６…誘電体膜、５７…シールド層、５８，６１，６２，６５，６６…コンタクトホール、６３…第２層間絶縁膜、６４…第３層間絶縁膜、６７…第２中継層、７１…不純物、７２…不純物、７３…調整膜、７４…ソース領域、７５…ドレイン領域、１００…フレキシブル基板。

Claims (5)

1. 低濃度不純物領域と前記低濃度不純物領域より不純物の濃度が高い高濃度不純物領域とを有する薄膜トランジスターの製造方法であって、
   基板上に半導体膜を形成する半導体膜形成工程と、
   前記半導体膜上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
   前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
   前記ゲート絶縁膜及び前記ゲート電極を覆って、前記半導体膜に注入する不純物の量を調整するための、前記ゲート絶縁膜とエッチングの選択比が異なる調整膜を形成する調整膜形成工程と、
   前記調整膜を介して前記半導体膜に前記不純物を注入する不純物注入工程と、
   前記半導体膜にアニール処理を施すアニール処理工程と、
   を有することを特徴とする薄膜トランジスターの製造方法。
2. 請求項１に記載の薄膜トランジスターの製造方法であって、
   前記ゲート絶縁膜は、シリコン酸化膜であり、
   前記調整膜は、シリコン窒化膜であることを特徴とする薄膜トランジスターの製造方法。
3. 請求項１又は請求項２に記載の薄膜トランジスターの製造方法であって、
   前記調整膜の厚みは、前記低濃度不純物領域の長さに対応した厚みにすることを特徴とする薄膜トランジスターの製造方法。
4. 請求項１乃至請求項３のいずれか一項に記載の薄膜トランジスターの製造方法であって、
   前記調整膜の表面は、前記ゲート電極の端部と平面的に重なる部分から、前記端部の外側に向かうに従って勾配していることを特徴とする薄膜トランジスターの製造方法。
5. 請求項１乃至請求項４のいずれか一項に記載の薄膜トランジスターの製造方法を用いて形成された薄膜トランジスターを備えることを特徴とする電気光学装置。

Images