JP2012100096A - ディジタル受信装置 - Google Patents

ディジタル受信装置 Download PDF

Info

Publication number
JP2012100096A
JP2012100096A JP2010246342A JP2010246342A JP2012100096A JP 2012100096 A JP2012100096 A JP 2012100096A JP 2010246342 A JP2010246342 A JP 2010246342A JP 2010246342 A JP2010246342 A JP 2010246342A JP 2012100096 A JP2012100096 A JP 2012100096A
Authority
JP
Japan
Prior art keywords
filter coefficient
filter
update
adaptive
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010246342A
Other languages
English (en)
Inventor
Kensuke Kawamura
健介 川村
Akira Furuhashi
晃 古橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2010246342A priority Critical patent/JP2012100096A/ja
Priority to PCT/JP2011/075074 priority patent/WO2012060327A1/ja
Publication of JP2012100096A publication Critical patent/JP2012100096A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B1/1036Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal with automatic suppression of narrow band noise or interference, e.g. by using tuneable notch filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

【課題】特に周囲雑音が広帯域であっても、ノイズ除去性能を劣化させることなく消費電力を削減することができるディジタル受信装置を提供する。
【解決手段】適応フィルタ21により周囲雑音を除去した受信信号に基づき、所望信号の検出判定を行う検出部18と、所望信号の検出判定の結果、所望信号があるときには適応フィルタ21を適応モードから非適応モードに切り替え、所望信号の検出判定の結果、所望信号がないときには適応フィルタ21を非適応モードから適応モードに切り替えるフィルタ制御部20と、適応モードにおいてフィルタ係数の更新量の大きさに基づき、該フィルタ係数の更新頻度を変更する係数更新頻度制御部22とを備える。
【選択図】図1

Description

本発明は、ディジタル受信装置に関するものである。
従来、ディジタル受信装置としては、例えば特許文献1に記載されたものが知られている。このディジタル受信装置は、所望信号の受信待機状態においてフィルタ係数を逐次更新しつつ周囲雑音を除去する適応モード及び所望信号の受信状態においてフィルタ係数の更新を停止する非適応モードの2つのモードを有する適応フィルタ(17)と、該適応フィルタの適応モード及び非適応モードを切り替え制御するフィルタ制御手段(18c)とを備えている。適応フィルタは、所望信号の受信待機状態において、周囲雑音の変化に伴いフィルタ係数が変化する適応フィルタ部(17a)と、周囲雑音を最も低減するように適応フィルタ部のフィルタ係数を逐次更新するフィルタ係数更新部(17b)とを有する。そして、所望信号の受信待機状態において、検出手段(18b)により所望信号があるという検出判定がなされると、フィルタ制御手段は、適応フィルタを適応モードから非適応モードへと切り替えて、フィルタ係数の更新を停止する。
この場合、所望信号の受信待機状態では、適応フィルタは、その適応モードに対応してフィルタ係数を逐次更新しつつ周囲雑音を除去する。一方、所望信号の受信状態では、適応フィルタは、その非適応モードに対応してフィルタ係数の更新を停止する。すなわち、非適応モードでは、適応フィルタは、適応モードにおいて周囲雑音を除去すべく更新したフィルタ係数を利用して周囲雑音を除去する。従って、所望信号の受信状態では、周囲雑音及び所望信号が相関性を有していても適応フィルタによって周囲雑音のみが除去され、所望信号が好適に受信される。また、周囲雑音及び所望信号が相関性を有するとしても、フィルタ制御手段により適応モード及び非適応モードを切り替え制御することでこれらの選択的な受信が可能であり、例えばこれら周囲雑音及び所望信号を個別に受信しうる回路構成を採用する場合に比べて回路規模の縮小が可能である。
しかしながら、このディジタル受信装置では、所望信号の受信待機状態にある限りフィルタ係数を更新し続けることになる。従って、仮に周囲雑音が安定していても、フィルタ係数を更新し続けるための、徒な電力消費を余儀なくされる。
そこで、例えば特許文献2のディジタル信号処理装置では、適応フィルタの出力信号と所定の基準信号とを比較した誤差信号(適応フィルタにおいて、周囲雑音を除去する前後の両信号を差分した信号に相当)の大きさに基づいて、フィルタ係数を更新する周波数(即ち更新頻度)を変更することが提案されている。すなわち、誤差信号の大きさ(レベル)が所定閾値よりも小さくなると、更新頻度を減少するように制御している。これにより、誤差信号が小さくなれば、フィルタ係数を更新する頻度が減少してその分、消費電力を削減できるとしている。
特開2005−45314号公報 特開2003−283383号公報(第[0039]段落、第[0043]〜[0044]段落)
ところで、特許文献2では、誤差信号の大きさに基づいて、フィルタ係数を更新する頻度を減少させている。従って、特に周囲雑音が広帯域である場合には、誤差信号の大きさに基づいてフィルタ係数の更新頻度を減少し得る機会が実質的に皆無となって、消費電力の削減が十分にできなくなってしまう。
図7(a)〜(c)は、周囲雑音を除去する前の信号(以下、「入力信号」ともいう)及び誤差信号の推移を示すタイミングチャートである。図7(a)に示すように、高レベルの狭帯域ノイズ下では、適応フィルタにおけるノイズ除去性能の発揮に伴い、誤差信号が所定閾値Lを下回ることで、前記更新頻度の減少が速やかに実現される。
一方、図7(b)に示すように、高レベルの広帯域ノイズ下では、適応フィルタにおけるノイズ除去性能の発揮が不十分で、実質的に誤差信号が所定閾値Lを下回ることがなくなる。従って、フィルタ係数の更新頻度を減少し得る機会も実質的に皆無となる。これに対し、所定閾値Lを増加させて所定閾値L‘とし、該閾値L’を誤差信号が下回りやすくすることで、フィルタ係数の更新頻度を減少させることも考えられる。しかしながら、この場合には、図7(c)に示すように、低レベルの広帯域ノイズ下では、誤差信号が所定閾値L’を常時下回ることになって、ノイズ除去性能が劣化するという別の問題が生じることになる。
本発明の目的は、特に周囲雑音が広帯域であっても、ノイズ除去性能を劣化させることなく消費電力を削減することができるディジタル受信装置を提供することにある。
上記問題点を解決するために、請求項1に記載の発明は、フィルタ係数を逐次更新しつつ該フィルタ係数を利用して受信信号から相関性のある周囲雑音を除去する適応モード及び前記フィルタ係数の更新を停止し前記適応モードにおいて更新した前記フィルタ係数を利用して受信信号から相関性のある周囲雑音を除去する非適応モードを有する適応フィルタと、前記適応フィルタにより周囲雑音を除去した受信信号に基づき、所望信号の検出判定を行う検出手段と、前記所望信号の検出判定の結果、前記所望信号があるときには前記適応フィルタを前記適応モードから前記非適応モードに切り替え、前記所望信号の検出判定の結果、前記所望信号がないときには前記適応フィルタを前記非適応モードから前記適応モードに切り替えるフィルタ制御手段と、前記適応モードにおいて、前記フィルタ係数の更新量の大きさに基づき、該フィルタ係数の更新頻度を変更する更新頻度制御手段とを備えたことを要旨とする。
同構成によれば、前記適応フィルタは、前記適応モードにおいて、前記フィルタ係数を逐次更新する。この際、前記フィルタ係数の更新頻度は、前記更新頻度制御手段により前記フィルタ係数の更新量の大きさに基づき変更される。従って、例えば周囲雑音が不安定で前記フィルタ係数が変化しているとき、即ち該フィルタ係数の更新量の大きさが大きいときに、前記フィルタ係数の更新頻度を増加させることでノイズ除去性能の劣化を抑えることができる。一方、周囲雑音が安定して前記フィルタ係数が収束しているとき、即ち該フィルタ係数の更新量の大きさが小さいときに、前記フィルタ係数の更新頻度を減少させることでその分、消費電力を削減することができる。特に、周囲雑音の帯域(狭帯域、広帯域)に関わらず、前記フィルタ係数の更新量の大きさのみに基づいて、該フィルタ係数の更新頻度を減少させることができるため、消費電力をより一層削減することができる。
請求項2に記載の発明は、請求項1に記載のディジタル受信装置において、前記更新頻度制御手段は、前記フィルタ係数の更新頻度を段階的に増加させることを要旨とする。
前記適応モードにおいて、前記検出手段による前記所望信号の検出判定の結果が出るまで(即ちフィルタ係数の更新を停止するまで)には、一定期間の受信信号(一定回数の所望信号)が必要となる。同構成によれば、例えば前記フィルタ係数の更新量の大きさが大きいとき、即ち前記所望信号がある可能性のあるときに、前記フィルタ係数の更新頻度が一気に増加されることがないため、前記所望信号が周囲雑音と見なされて前記フィルタ係数の更新量として急速に反映(誤学習)される可能性を低減できる。
請求項3に記載の発明は、請求項2に記載のディジタル受信装置において、前記更新頻度制御手段は、前記フィルタ係数の更新頻度を2倍又は1/2倍で段階的に増減することを要旨とする。
同構成によれば、前記フィルタ係数の更新頻度を2進数で増減することができ、前記更新頻度制御手段を実現するディジタル回路の構成を簡素化することができる。
請求項4に記載の発明は、請求項1〜3のいずれか一項に記載のディジタル受信装置において、前記更新頻度制御手段は、前記フィルタ係数の更新量の大きさと、所定閾値との大小関係に基づき、前記フィルタ係数の更新頻度を変更することを要旨とする。
同構成によれば、前記更新頻度制御手段は、前記フィルタ係数の更新量の大きさと、所定閾値とを比較する極めて簡易な回路構成で、前記フィルタ係数の更新頻度を変更することができる。
本発明では、特に周囲雑音が広帯域であっても、ノイズ除去性能を劣化させることなく消費電力を削減することができるディジタル受信装置を提供することができる。
本発明の一実施形態を示すシステムブロック図。 係数更新頻度制御部における各更新量の大きさと所定閾値との比較に係る回路構成の説明図。 係数更新頻度制御部における更新頻度の制御態様を示すフローチャート。 フィルタ係数の更新頻度の推移の一例を示す一覧図。 (a)(b)は、フィルタ係数の更新量を示すタイミングチャート。 同実施形態の信号処理態様を示す概略ブロック図。 (a)〜(c)は、入力信号及び誤差信号の推移を示すタイミングチャートであり、(d)〜(f)は、フィルタ係数の推移を示すタイミングチャート。
以下、本発明を具体化した一実施形態を図面に従って説明する。
図1に示すように、本実施形態のFSK(Frequency Shift Keying)ディジタル受信装置10は、例えば利用者が所有する送信機からの信号(以下、「所望信号」という)を受信するためのものである。従って、FSKディジタル受信装置10の動作モードには、所望信号を受信する受信状態と、該所望信号の受信待機状態とがある。
FSKディジタル受信装置10のアンテナ11は、基本的に所望信号を入力するために構成されているが、受信状態ではこれに併せて周囲雑音が入力され、受信待機状態では周囲雑音が入力されることになる。
第1周波数変換部12は、アンテナ11からの入力信号を周波数変換して中間周波数信号を生成し、これをA/D変換部13に出力する。なお、第1周波数変換部12は、所望信号を受信して信号処理可能な周波数に変換するためのもので、例えばローノイズアンプやダウンコンバータ、フィルタなどが含まれる。A/D変換部13は、第1周波数変換部12からの信号をA/D変換して、離散化ディジタル信号を生成する。そして、A/D変換部13は、この離散化ディジタル信号を第2周波数変換部14に出力する。
第2周波数変換部14は、A/D変換部13からの信号を周波数変換してベースバンド信号を生成し、これを周波数帯域制限部15に出力する。周波数帯域制限部15は、第2周波数変換部14からの信号の帯域制限を行って帯域制限信号を生成し、これを受信信号xとして適応ノイズ除去部16に出力する。この受信信号xには、少なくとも周囲雑音がノイズ信号として含まれている。
適応ノイズ除去部16は、適応フィルタ21と、更新頻度制御手段としての係数更新頻度制御部22を備えて構成されている。
適応フィルタ21は、受信信号xの変化に伴いフィルタ係数が変化可能な適応フィルタ部21aと、所望信号の受信待機状態において受信信号xから相関性のある雑音を除去するように適応フィルタ部21aのフィルタ係数を逐次更新するフィルタ係数更新部21bとを有している。
この適応フィルタ21は、周波数帯域制限部15からの受信信号xと、該受信信号xを遅延部21cを介して適応フィルタ部21aに出力することで生成した信号とを誤差演算部21dに出力することで、該誤差演算部21dにおいて、これら信号の誤差信号を妨害波除去後信号eとして抽出する。この妨害波除去後信号eは、周波数帯域制限部15からの受信信号xに混入する周囲雑音のうち相関性のある雑音が低減されたものである。また、所望信号の受信待機状態では、適応フィルタ21は、この妨害波除去後信号e等に基づいて、適応フィルタ部21aの特性を最適化する(適応モード)。
すなわち、適応フィルタ21は、妨害波除去後信号eをフィルタ係数更新部21bに出力するとともに、遅延部21cを介した受信信号x、即ち適応フィルタ部21a(適応フィルタ21)により周囲雑音が除去される前の受信信号をフィルタ係数更新部21bに出力する。また、適応フィルタ21は、遅延部21cを介した受信信号xを電力計算部21eに出力するとともに、該電力計算部21eにおいて計算された平均電力をフィルタ係数更新部21bに出力する。
フィルタ係数更新部21bは、これらの信号等に基づき、下式(1)に従って適応フィルタ部21aにおける全ての項のフィルタ係数Ci(i:項番号、例えばi=1,2,…,n(自然数))を演算する。適応フィルタ21は、式(1)により演算された全ての項のフィルタ係数(タップともいう)Ciに更新することで、適応フィルタ部21aの特性を最適化する。
Figure 2012100096
ここで、式(1)において、λμを限りなく小さな値とすると、フィルタ係数Ciの更新量ΔCi(=Ci(t+1)−Ci(t))は下式(2)で表される。
Figure 2012100096
フィルタ係数更新部21bは、式(2)に従って全ての項の更新量ΔCiを演算し、これを前記係数更新頻度制御部22に逐次出力する。
係数更新頻度制御部22は、フィルタ係数更新部21bからの更新量ΔCiの大きさを常時監視し、該更新量ΔCiの大きさと所定閾値ΔCth(>0)との比較を全ての項に亘って繰り返す。
そして、全ての項の更新量ΔCiの大きさが所定閾値ΔCthを下回っていれば、全ての項のフィルタ係数Ciが収束している、即ち周囲雑音が安定していると見なして、係数更新頻度制御部22は、フィルタ係数更新部21bに対しフィルタ係数の更新頻度を減少させることを表すフィルタ係数更新頻度制御信号を出力する。すなわち、係数更新頻度制御部22は、フィルタ係数更新部21bに対しフィルタ係数更新頻度制御信号を出力することで、適応フィルタ部21aのフィルタ係数の更新を起動する信号(システムクロック)の発生タイミングを変更する。この場合、フィルタ係数更新部21bは、次回にフィルタ係数を更新するまでの期間を2倍に延ばして(更新頻度を1/2倍にして)該フィルタ係数の更新を行う。
一方、少なくとも一つの項の更新量ΔCiの大きさが所定閾値ΔCthを超えていれば、フィルタ係数Ciが収束していない、即ち周囲雑音が安定していないと見なして、係数更新頻度制御部22は、フィルタ係数更新部21bに対しフィルタ係数の更新頻度を増加させることを表すフィルタ係数更新頻度制御信号を出力する。この場合、フィルタ係数更新部21bは、次回にフィルタ係数を更新するまでの期間を1/2倍に縮めて(更新頻度を2倍にして)該フィルタ係数の更新を行う。
以上により、フィルタ係数更新部21bは、更新量ΔCiの大きさと所定閾値ΔCthとの大小関係に応じて自動的に、次回にフィルタ係数を更新するまでの期間(更新頻度)を制御する。
また、適応フィルタ21(適応ノイズ除去部16)は、妨害波除去後信号eを信号処理部17に出力する。信号処理部17は、前記妨害波除去後信号eを入力してその自己相関を算出し、相関信号として検出手段としての検出部18及び復調部19にそれぞれ出力する。
検出部18は、信号処理部17からの相関信号を入力しており、所望信号の受信に伴う相関信号(妨害波除去後信号e)の著しい変化を監視することで所望信号の検出判定を行うとともに、該所望信号の検出判定(検出判定の結果である所望信号の有無)を表す検出信号を生成する。そして、検出部18は、この検出信号をフィルタ制御手段としてのフィルタ制御部20へと出力する。
復調部19は、信号処理部17からの相関信号に基づき、復調信号を生成する。そして、復調部19は、この復調信号を前記フィルタ制御部20へと出力する。
フィルタ制御部20は、検出部18からの検出信号及び復調部19からの復調信号を入力しており、前記適応フィルタ21(フィルタ係数更新部21b)にフィルタ制御信号を出力することで該適応フィルタ21を制御する。具体的には、フィルタ制御部20は、検出信号が入力された後、復調信号に基づいて受信中の信号のユニーク性を判別するとともに、受信中の信号が所望信号の特性を示すときにフィルタ係数更新部21bでのフィルタ係数の更新を停止する(非適応モード)。このとき、適応フィルタ21の適応フィルタ部21aでは、更新が停止される直前の最後のフィルタ係数が保持される。従って、所望信号の受信状態では、適応フィルタ21は、基本的に受信信号xから受信待機状態に対応する相関性のある雑音を除去した安定妨害波除去後の抽出信号(妨害波除去後信号e)を信号処理部17に出力する。
本実施形態では、適応フィルタ部21aにおけるフィルタ係数の更新回数に関わらず、所望信号の検出判定の結果が出るまでには、一定期間の受信信号(一定回数の所望信号)が必要になっている。従って、前述の態様で次回にフィルタ係数を更新するまでの期間が延ばされていれば、所望信号の検出判定の結果が出るまでの間におけるフィルタ係数の頻繁な更新、即ち所望信号が周囲雑音と見なされてフィルタ係数の更新量として反映(誤学習)される可能性が低減される。
なお、前記フィルタ制御部20は、検出信号が入力された後の受信中の信号が所望信号の特性を示さないとき(妨害波の特性を示すとき)に、適応フィルタ21を適応モードに維持し又は切り替える。このとき、適応フィルタ21では、フィルタ係数の更新が継続又は再開される。つまり、適応フィルタ21は、基本的に適応モードに設定されており、受信中の信号が所望信号の特性を示すときに非適応モードに設定される。適応フィルタ21の適応モードにおいて、更新量ΔCiの大きさと所定閾値ΔCthとの大小関係に応じて自動的に、次回にフィルタ係数を更新するまでの期間(更新頻度)が制御されることは既述のとおりである。
ここで、係数更新頻度制御部22における各更新量ΔCiの大きさと所定閾値ΔCthとの比較に係る回路構成について図2に基づき説明する。同図に示すように、係数更新頻度制御部22は、更新量ΔCiの上位ビットを監視する監視回路26と、フリップフロップ27とを備えて構成される。なお、本実施形態では、各更新量ΔCiが32ビットで表されており、監視回路26(係数更新頻度制御部22)は、更新量ΔCiの上位6ビットを監視している。更新量ΔCiの最上位ビット(MSB)は、該更新量ΔCiの正負を表すために利用されており、正数であれば「0」が設定され、負数であれば「1」が設定される。そして、例えば更新量ΔCiが正数であるとき、所定閾値ΔCthは「0000_0000_0000_0000_0000_0011_1111_1111 」に設定されており、監視する更新量ΔCiの上位6ビットが全て「0」であれば、更新量ΔCi(の大きさ)が所定閾値ΔCthを下回っていることが確認される。同様に、更新量ΔCiが負数であるとき、監視する更新量ΔCiの上位6ビットが全て「1」であれば、更新量ΔCiの大きさが所定閾値ΔCthを下回っていることが確認される。
ここで、監視回路26は、更新量ΔCiの上位6ビットをそれぞれ監視するための6つのセレクタ26a〜26fと、これらセレクタ26a〜26fの論理和を演算するOR回路26gとを有する。各セレクタ26a〜26fは、監視対象のビットを入力するとともに、当該ビットを反転回路Nを介して入力し、更に最上位ビットを制御信号として入力する。
従って、更新量ΔCiが正数でその大きさが所定閾値ΔCthを下回る場合、上位6ビットが全て「0」になることで、OR回路26gにおいて論理和「0」が出力される。また、更新量ΔCiが正数でその大きさが所定閾値ΔCthを超える場合、上位6ビットの少なくとも一つが「1」になることで、OR回路26gにおいて論理和「1」が出力される。一方、更新量ΔCiが負数でその大きさが所定閾値ΔCthを下回る場合、上位6ビットが全て「1」になることで、各セレクタ26a〜26fにおいて監視対象のビットの論理「1」を反転回路Nを介して反転した論理「0」が出力され、OR回路26gにおいて論理和「0」が出力される。また、更新量ΔCiが負数でその大きさが所定閾値ΔCthを超える場合、上位6ビットの少なくとも一つが「0」になることで、OR回路26gにおいて論理和「1」が出力される。
つまり、監視回路26は、更新量ΔCiの大きさが所定閾値ΔCthを下回る場合にそのOR回路26gから論理和「0」をフリップフロップ27に出力し、更新量ΔCiの大きさが所定閾値ΔCthを下回る場合にそのOR回路26gから論理和「1」をフリップフロップ27に出力する。
そして、フリップフロップ27は、OR回路26g(監視回路26)から論理和「0」を入力すると、更新量ΔCiの大きさが所定閾値ΔCthを下回ることから、その値を全ての項のフィルタ係数Ciの更新が終わるまで保持(ラッチ)する。また、フリップフロップ27は、全てのフィルタ係数Ciの更新が終わると、その保持する値をリセットする。
なお、全ての項のフィルタ係数Ciの更新量ΔCiの大きさが所定閾値ΔCthを下回る場合、フィルタ係数更新部21bに対しフィルタ係数の更新頻度を減少させることを表すフィルタ係数更新頻度制御信号が出力され、少なくとも一つの項のフィルタ係数Ciの更新量ΔCiの大きさが所定閾値ΔCthを超える場合、フィルタ係数更新部21bに対しフィルタ係数の更新頻度を増加させることを表すフィルタ係数更新頻度制御信号が出力されることは既述のとおりである。
次に、係数更新頻度制御部22におけるフィルタ係数の更新頻度の制御態様(消費電力削減制御態様)について図3に基づき説明する。なお、本実施形態では、フィルタ係数の更新頻度が最大となる、次回にフィルタ係数を更新するまでの最短期間は「1=2^0」に、フィルタ係数の更新頻度が最小となる、次回にフィルタ係数を更新するまでの最長期間は「128=2^7」に設定されている。そして、各更新量ΔCiの大きさと所定閾値ΔCthとの比較結果に応じて、これら「1」〜「128」までの2の累乗で表される8段階で更新頻度が変更されるようになっている。つまり、フィルタ係数の更新頻度が最大(通常)のときに該更新を毎回実施しているとすれば、フィルタ係数の更新頻度が最小のときには、該更新を128回に1回実施することになる。
図3に示すように、処理がこのルーチンに移行すると、全ての項のフィルタ係数Ciにおいて、更新量ΔCiの大きさと所定閾値ΔCthとが比較され(S1)、全ての更新量ΔCiの大きさが所定閾値ΔCthを下回っていれば、最小の更新頻度(期間「128」)か否かが判断される(S2)。そして、最小の更新頻度であれば当該更新頻度が維持され、最小の更新頻度でなければ更新頻度が1/2倍(期間が2倍)される(S3)。つまり、この動作は、全ての更新量ΔCiの大きさが所定閾値ΔCthを下回る都度に、更新頻度が最小の更新頻度に達するまで繰り返される。
また、S1において、少なくとも一つの項のフィルタ係数Ciの更新量ΔCiの大きさが所定閾値ΔCthを超えていれば、最大の更新頻度(期間「1」)か否かが判断される(S4)。そして、最大の更新頻度であれば当該更新頻度が維持され、最大の更新頻度でなければ更新頻度が2倍(期間が1/2倍)される(S5)。つまり、この動作は、少なくとも一つの更新量ΔCiの大きさが所定閾値ΔCthを超える都度に、更新頻度が最大の更新頻度に達するまで繰り返される。そして、全ての項のフィルタ係数Ciの更新が終了するのを待って(S6)、制御回路がリセットされる(S7)。そして、S1に戻って同様の処理が繰り返される。
図4は、上述の態様で制御されるフィルタ係数の更新頻度の推移の一例を示す一覧図である。ここでは、初期状態(時刻t)における現状の更新頻度が毎回であるものとして、更新量ΔCiの大きさと所定閾値ΔCthとの大小関係に応じた更新頻度の推移を表している。同図に示すように、8段階(毎回〜128回に1回)の更新頻度において、更新量ΔCiの大きさが所定閾値ΔCthを超えれば、最大の更新頻度(毎回)を上限に更新頻度が2倍され、更新量ΔCiの大きさが所定閾値ΔCthを下回れば、最小の更新頻度(128回に1回)を下限に更新頻度が1/2倍されている。
係数更新頻度制御部22は、このように制御された更新頻度に対応する期間、フィルタ係数更新頻度制御信号により適応フィルタ21にシステムクロックを入力しない。従って、適応フィルタ部21aにおいては、前記更新頻度に合わせてフィルタ係数の更新を行うことになる。これにより、特に更新頻度の小さい状態では、フィルタ係数の頻繁な更新を抑制できる分、消費電力を削減することができる。これは、システムクロックの入力を抑制することで、適応ノイズ除去部16等を構成する集積回路の消費電流の要素であるCMOSトランジスタのゲート充放電流や、値が切り替わる時の貫通電流が抑えられることによる。また、このように消費電力を削減したとしても、適応ノイズ除去部16(適応フィルタ21)におけるノイズ除去性能の劣化を抑制することができる。
すなわち、更新頻度を減少させる条件の成立時(更新量<所定閾値)は、図5(a)に示すように、フィルタ性能が発揮されてフィルタ係数Ciが収束に近付く状態で起こるため、更新頻度の制御の有無に応じて更新量の推移に若干のずれが生じるにしても、実質的にノイズ除去性能への影響はない。
一方、更新頻度を増加させる条件の成立時(更新量>所定閾値)は、図5(b)に示すように、フィルタ係数Ciの変化の激しい環境下やフィルタ性能が発揮されずフィルタ係数Ciが収束しない状態で起こるため、更新頻度は減少されずノイズ除去性能の劣化が抑制される。
なお、ノイズ除去性能は、更新頻度の制御に係る所定閾値の調整・設定によって調整可能である。
また、本実施形態では、フィルタ係数Ciの更新量ΔCiに基づいて該フィルタ係数Ciの収束、即ち周囲雑音の安定状態を判断しているため、特に周囲雑音が広帯域である場合であっても、更新頻度を減少し得る機会が得られる。
図7(d)〜(f)は、フィルタ係数の推移を示すタイミングチャートである。図7(d)に示すように、高レベルの狭帯域ノイズ下では、適応フィルタにおけるノイズ除去性能の発揮に伴い、フィルタ係数が速やかに収束していくことで、前記更新頻度の減少が速やかに実現される。
一方、図7(e)に示すように、高レベルの広帯域ノイズ下では、適応フィルタにおけるノイズ除去性能の発揮が不十分で、フィルタ係数の収束に時間がかかるものの、最終的にはフィルタ係数が収束することで前記更新頻度の減少が実現される。また、図7(f)に示すように、低レベルの広帯域ノイズ下であっても同様である。
次に、本実施形態の信号処理態様について図6の概略ブロック図に従い総括的に説明する。同図に示すように、前記アンテナ11を通じたディジタル受信装置10への入力信号は、第1周波数変換部12により中間周波数信号として出力される。この中間周波数信号は、A/D変換部13により離散化ディジタル信号として出力される。そして、この離散化ディジタル信号は、第2周波数変換部14によりベースバンド信号として出力される。このベースバンド信号は、周波数帯域制限部15により帯域制限信号(受信信号x)として出力される。そして、帯域制限信号は、妨害波を除去する適応ノイズ除去部16により妨害波除去後信号(e)として抽出される。適応フィルタ21(適応ノイズ除去部16)におけるフィルタ係数の更新頻度が、該フィルタ係数の更新量の大きさに基づいて制御されることは既述のとおりである。
次に、この妨害波除去後信号は、その自己相関を算出する信号処理部17により相関信号として出力される。相関信号は、該相関信号から所望信号を復調する復調部19により復調信号として出力される。
また、相関信号は、該相関信号から所望信号の検出判定を行う検出部18により検出信号として出力される。これら復調信号及び検出信号は、フィルタ制御部20に出力されることで、該フィルタ制御部20によりフィルタ制御信号が生成されこれが適応ノイズ除去部16に出力されて、該適応ノイズ除去部16(適応フィルタ部21a)を安定的に制御する。
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
(1)本実施形態では、適応フィルタ21は、適応モードにおいて、フィルタ係数を逐次更新する。この際、フィルタ係数の更新頻度は、係数更新頻度制御部22によりフィルタ係数の更新量の大きさに基づき変更される。従って、例えば周囲雑音が不安定でフィルタ係数が変化しているとき、即ち該フィルタ係数の更新量の大きさが大きいときに、フィルタ係数の更新頻度を増加させることでノイズ除去性能の劣化を抑えることができる。一方、周囲雑音が安定してフィルタ係数が収束しているとき、即ち該フィルタ係数の更新量の大きさが小さいときに、フィルタ係数の更新頻度を減少させることでその分、消費電力を削減することができる。特に、周囲雑音の帯域(狭帯域、広帯域)に関わらず、フィルタ係数の更新量の大きさのみに基づいて、該フィルタ係数の更新頻度を減少させることができるため、消費電力をより一層削減することができる。
(2)本実施形態では、フィルタ係数の更新量の大きさが大きいとき、即ち所望信号がある可能性のあるときに、フィルタ係数の更新頻度が一気に増加されることがないため、所望信号が周囲雑音と見なされてフィルタ係数の更新量として急速に反映(誤学習)される可能性を低減できる。
(3)本実施形態では、フィルタ係数の更新頻度を2進数で増減することができ、係数更新頻度制御部22を実現するディジタル回路の構成を簡素化することができる。
(4)本実施形態では、係数更新頻度制御部22は、フィルタ係数の更新量の大きさと、所定閾値とを比較する極めて簡易な回路構成で、フィルタ係数の更新頻度を変更することができる。
(5)本実施形態では、係数更新頻度制御部22は、フィルタ係数の更新頻度を所定の制限範囲内(毎回〜128回に1回)で増減する。従って、フィルタ係数の更新頻度が過剰に増加されることで、該フィルタ係数が過早に更新されて電力消費を増加させたり、あるいはフィルタ係数の更新頻度が過剰に減少されることで、該フィルタ係数の更新が遅れてノイズ除去性能が劣化したりすることを抑制することができる。
なお、上記実施形態は以下のように変更してもよい。
・前記実施形態において、フィルタ係数の更新頻度の制御態様は一例である。例えばフィルタ係数の更新量の大きさに応じて更新頻度を一気に増減したり、更新頻度を増減する際の条件が一定時間継続することで更新頻度を増減したりしてもよい。
・前記実施形態においては、全ての項のフィルタ係数の更新量の大きさが所定閾値を下回ったときに、全ての項のフィルタ係数について一括でそれらの更新頻度を減少させた。これに対し、一の項のフィルタ係数の更新量の大きさが所定閾値を下回ったときに、当該項のフィルタ係数についてのみその更新頻度を減少させてもよい。このように、フィルタ係数ごとにその更新頻度を制御することで、より細かな制御を行うことができる。
・前記実施形態において、相関性のない周囲雑音を除去する適応ノイズ除去部を別途設けてもよい。
・前記実施形態においては、ディジタル受信装置としてFSKディジタル受信装置を採用したが、例えばASK(振幅変調)やPSK(位相変調)などその他のディジタル受信装置を採用してもよい。
・前記実施形態においては特に言及していないが、本発明に係るディジタル受信装置は車載用ディジタル受信装置としての使用が可能である。こうした車載用ディジタル受信装置としては、例えば利用者が所有する送信機との無線通信によって車両用ドアの施錠・解錠やエンジンの始動・停止を認証するいわゆる電子錠を構成するものがある。あるいは、利用者のリモコン操作を無線通信により受信してパワーウィンド装置やスライドドア装置、サンルーフ装置、身体障害者用シート装置など電動の各種装置を駆動制御するシステムに適用してもよい。
・本発明は、ディジタル受信装置のみならずその他のディジタル信号復調器に適用してもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
(イ)請求項1〜4のいずれか一項に記載のディジタル受信装置において、
前記更新頻度制御手段は、前記フィルタ係数の更新頻度を所定の制限範囲内で増減することを特徴とするディジタル受信装置。同構成によれば、前記フィルタ係数の更新頻度が過剰に増加されることで、該フィルタ係数が過早に更新されて電力消費を増加させたり、あるいは前記フィルタ係数の更新頻度が過剰に減少されることで、該フィルタ係数の更新が遅れてノイズ除去性能が劣化したりすることを抑制することができる。
10…FSKディジタル受信装置、18…検出部(検出手段)、20…フィルタ制御部(フィルタ制御手段)、21…適応フィルタ、22…係数更新頻度制御部(更新頻度制御手段)。

Claims (4)

  1. フィルタ係数を逐次更新しつつ該フィルタ係数を利用して受信信号から相関性のある周囲雑音を除去する適応モード及び前記フィルタ係数の更新を停止し前記適応モードにおいて更新した前記フィルタ係数を利用して受信信号から相関性のある周囲雑音を除去する非適応モードを有する適応フィルタと、
    前記適応フィルタにより周囲雑音を除去した受信信号に基づき、所望信号の検出判定を行う検出手段と、
    前記所望信号の検出判定の結果、前記所望信号があるときには前記適応フィルタを前記適応モードから前記非適応モードに切り替え、前記所望信号の検出判定の結果、前記所望信号がないときには前記適応フィルタを前記非適応モードから前記適応モードに切り替えるフィルタ制御手段と、
    前記適応モードにおいて、前記フィルタ係数の更新量の大きさに基づき、該フィルタ係数の更新頻度を変更する更新頻度制御手段とを備えたことを特徴とするディジタル受信装置。
  2. 請求項1に記載のディジタル受信装置において、
    前記更新頻度制御手段は、前記フィルタ係数の更新頻度を段階的に増加させることを特徴とするディジタル受信装置。
  3. 請求項2に記載のディジタル受信装置において、
    前記更新頻度制御手段は、前記フィルタ係数の更新頻度を2倍又は1/2倍で段階的に増減することを特徴とするディジタル受信装置。
  4. 請求項1〜3のいずれか一項に記載のディジタル受信装置において、
    前記更新頻度制御手段は、前記フィルタ係数の更新量の大きさと、所定閾値との大小関係に基づき、前記フィルタ係数の更新頻度を変更することを特徴とするディジタル受信装置。
JP2010246342A 2010-11-02 2010-11-02 ディジタル受信装置 Pending JP2012100096A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010246342A JP2012100096A (ja) 2010-11-02 2010-11-02 ディジタル受信装置
PCT/JP2011/075074 WO2012060327A1 (ja) 2010-11-02 2011-10-31 ディジタル受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010246342A JP2012100096A (ja) 2010-11-02 2010-11-02 ディジタル受信装置

Publications (1)

Publication Number Publication Date
JP2012100096A true JP2012100096A (ja) 2012-05-24

Family

ID=46024441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010246342A Pending JP2012100096A (ja) 2010-11-02 2010-11-02 ディジタル受信装置

Country Status (2)

Country Link
JP (1) JP2012100096A (ja)
WO (1) WO2012060327A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4269820B2 (ja) * 2003-07-22 2009-05-27 アイシン精機株式会社 ディジタル受信装置
JP2008052415A (ja) * 2006-08-23 2008-03-06 Yamatake Corp 無線センサ

Also Published As

Publication number Publication date
WO2012060327A1 (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
US8259785B2 (en) Adaptive equalizer with function of stopping adaptive equalization processing and receiver
JP4853343B2 (ja) 通信信号受信機用適応フィルタに関するプロセッサ回路、集積回路、受信器
US8483622B2 (en) Power consumption control methods applied to communication systems, and related devices
JP4163582B2 (ja) ディジタル受信装置及び無線通信システム
US20090190646A1 (en) Adaptive equalizer and adaptive equalization method
JP2011188012A (ja) Dcオフセットキャンセラ
JP4843094B2 (ja) 受信装置、および、プログラム
JP4888361B2 (ja) FSK(FrequencyShiftKeying)ディジタル受信装置
JP4962288B2 (ja) ディジタル受信装置
JP4163578B2 (ja) ディジタル受信装置
JP4269820B2 (ja) ディジタル受信装置
US7826523B2 (en) Effective adaptive filtering techniques
JP2012100096A (ja) ディジタル受信装置
JP4905335B2 (ja) ディジタル受信装置
EP2374213B1 (en) Method and apparatus for removing dc offset error in a direct conversion receiver
JP2010010877A (ja) ディジタル受信装置
JP2002076995A (ja) 適応等化器の動作モードを制御するためのシステム及びその制御方法
CN115225439B (zh) 一种连续相位调制体制的频率同步方法
US10171191B2 (en) Broadcast receiving apparatus and broadcast receiving method
JP2010098413A (ja) 妨害ノイズ低減装置
JP2012080499A (ja) Dcオフセット補正回路
GB2443099A (en) Controlling communication system power consumption according to received signal quality
JP2010226681A (ja) オフセット校正回路、オフセット校正方法およびシステム