JP2012084886A - パターンの生成装置および生成方法 - Google Patents

Abstract

【課題】反射電子ビームリソグラフィ装置のパターン生成器の画素素子の革新的なレイアウトを提供する。
【解決手段】一実施形態は、対象基板上にパターンを書き込むための装置に関する。この装置は、画素素子の複数の配列を含み、各配列は、互いにオフセットされている。加えて、この装置は、複数の配列上に合焦させる入射ビームを生成するための発生源１２０２およびレンズと、パターン化ビームを形成するために、画素部分が入射ビームを選択的に反射するように各配列の画素素子を制御するための回路と、を含む。さらに、この装置は、対象基板上にパターン化ビームを投射するための投射器１２１４を含む。また、他の特徴、態様および実施形態も開示される。
【選択図】図１２

Description

（連邦支援の研究または開発に関する声明）
本明細書内で説明する発明は、国防総省国防高等研究事業局から与えられた契約番号ＨＲ００１１−０７−９−０００７の下、政府支援を受けて行われた。政府は本発明において一定の権利を有しうる。

本発明は、概して、光学装置または荷電粒子装置に適用されうるパターン生成技術に関する。

パターン生成器は、光ビーム又は電子（もしくは他の荷電粒子）ビームを使用して基板上にパターンを生成するために利用されうる、画素素子の配列を含みうる。

電子ビームを使用するパターン生成器は、例えば、制御可能に電圧が印加される導体素子（極小型レンズ）を含む画素素子を有しうる。そのようなパターン生成器から実質的に一様な電子ビームが映される場合、負電圧が印加された画素素子はその画素部分のビームを反射し（映し）うる一方で、正電圧を印加された画素素子はその画素部分のビームを吸収しうる。結果として、反射された電子ビームは、自身に課される、パターン生成器上の電圧パターンに対応するパターンを有する。次いで、反射された電子ビームは、そのパターンを基板に転写するように、基板上に（例えば、基板表面上のレジスト層上に）投射される。

例えば、光ビームを使用するパターン生成器は、個別に角度調整可能なマイクロミラーを含む画素素子を有しうる。そのようなパターン生成器から実質的に一様な光ビームが映される場合、非傾斜ミラーはその画素部分のビームを反射し（映し）うる一方で、傾斜ミラーはその画素部分のビームを偏向しうる。結果として、反射された光ビームは、自身に課される、パターン生成器上の非傾斜／傾斜マイクロミラーのパターンに対応するパターンを有する。あるいは、角度調整可能なマイクロミラーの代わりに、空間光変調器デバイスが、その画素部分のビームを制御可能に反射または回折するために用いられうる。次いで、反射された光ビームは、そのパターンを基板に転写するように、基板上に（例えば、基板表面上のレジスト層上に）投射される。

一実施形態は、対象基板上にパターンを書き込むための装置に関する。この装置は画素素子の複数の配列を含み、各配列は互いにオフセットされている。加えて、この装置は、複数の配列上に合焦される入射ビームの発生源およびレンズ、ならびに、パターン化ビームを形成するために画素部分が入射ビームを選択的に反射するように各配列の画素素子を制御するための回路を含む。この装置はパターン化ビームを対象基板上に投射するための投射器をさらに含む。

別の実施形態は、対象基板上にパターンを書き込むための方法に関する。複数の配列上に合焦される入射ビームを発生させる。複数の配列の画素素子は、画素部分が入射ビームを選択的に反射するように制御され、パターン化ビームを形成する。各配列の画素素子の位置は、他の配列の画素素子の位置からオフセットされている。

また、他の実施形態、態様および特徴も開示される。

従来の画素素子デバイスの配列を示す図である。 図１Ａに示す従来のデバイス配列によって生成されることを所望されうる例示的パターンを示す図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。 図２Ａ〜図２Ｋに示す一連の図に対応するタイミングチャートである。 下層のトランジスタセルのサイズのため、実装するのは現実的ではない可能性のある、画素素子デバイスの高密度配列を示す図である。 図４Ａに示す高密度配列によって生成されることを所望されうる例示的パターンを示す図である。 本発明の一実施形態による、織り交ぜられた高密度配列として効果的に機能する、画素素子デバイスの２オフセット配列を示す図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図５の２オフセット配列による図４の例示的パターンの生成を示す一連の図である。 図６Ａ〜図６Ｋの一連の図に対応するタイミングチャートである。 下層のトランジスタセルのサイズのため、実装するのは現実的ではない可能性のある、画素素子デバイスの別の高密度配列を示す図である。 図８Ａに示す高密度配列によって生成されることを所望されうる例示的パターンを示す図である。 本発明の一実施形態による高密度配列として効果的に機能する、画素素子デバイスの４オフセット配列を示す図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 本発明の一実施形態による図９の４オフセット配列による図８Ｂの例示的パターンの生成を示す一連の図である。 図１０Ａ〜図１０Ｑの一連の図に対応するタイミングチャートである。 図１０Ａ〜図１０Ｑの一連の図に対応するタイミングチャートである。 本発明の一実施形態が実装されうる例示的電子ビーム装置の模式図である。 動的パターン生成器の基本動作を示す図である。 動的パターン生成器の基本動作を示す図である。

上述の通り、ビームパターン生成器は、集積回路上に形成された制御可能な画素素子の配列を含みうる。集積回路は、反射ビーム内にコントラストパターンを作り出すための駆動電圧のために、各画素の底面にトランジスタ回路を使用しうる。次いで、パターン化ビームは、投射システムによって、対象基板上に転写され、縮小され（縮められ）、投射される。対象基板は、例えば、リソグラフィを目的としてパターンに露光されるレジスト塗布半導体ウェハーを含みうる。

パターン生成器の画素素子間の空間間隔は、一般に、底面のトランジスタ回路のセルのサイズによって限定される。この限定は、事実上、画素素子間の最小の空間間隔が存在することを意味する。出願人は、パターン生成器における画素素子間のこの最小の空間間隔は、不都合なものであり、効率上の問題を惹起するものであると断定した。

例えば、半導体デバイス技術は、各画素素子の底面のトランジスタ回路のため、１ミクロンよりも大きな最小セルサイズを必要としうる。そのため、トランジスタセルの上に形成される画素素子間の最小間隔もまた、（実用目的のためには、）１ミクロンよりも大きくなければならない。この場合、対象基板上に（例えば）３２ナノメートル程の大きさの形状を持ったパターンを投射するためには、およそ１００倍（１００×）またはそれ以上の縮小（収縮）が投射システムによって実行されることが必要とされる。

対象基板上の形状に対する要件が更に縮められるにつれて、投射システムは、画素素子配列の画像をさらに縮小することを要求されるであろう。加えて、所与の開口数において、さらなる縮小は、投射システム内に効率上の損失をもたらす。この効率上の損失は、パターン生成器を利用する（例えば、リソグラフィのための）露光システムのスループットを不都合なほどに減少させる。

この効率上の問題を解決するために、本開示は、パターン生成器の画素素子のための革新的なレイアウトを提供する。驚くことに、パターン生成器の事実上の空間間隔は、画素素子間の実際の空間間隔を変更することなく、画素素子のレイアウトを変更することによって、縮められうる。

以下の検討では、パターンを生成するための装置は、対象基板を投射されたビームの下方に移転するという様式で動作する。そのため、この装置は対象基板の移転に同期しながら、配列を横断するパターンを移転させるように構成される。言い換えれば、対象基板が投射ビームの下方に移動するにつれて、投射ビームに具現化されたパターンは同方向、同速度で移動させられる。そのため、基板が動いている間に、投射ビームは基板上にパターンを形成することが可能である。

以下の図では、画素を円によって表すが、デバイス配列における実際の画素素子は、例えば正方形、長方形または六角形のような、異なる形状でありうる。加えて、図に示す円形領域のサイズは、必ずしも画素素子の反射部分の大きさを表すものではない。

さらに、画素素子が画素部分のビームを反射する場合、ビームが対象基板に到達するまで、その画素部分は一般に不鮮明になる。この装置は、そのぼやけが十分に大きく、そのため隣接する画素によって対象基板上に光を当てられた有効範囲がある程度重なり合うように、構成されうる。これが、パターン化ビームが対象基板の表面に到達する時まで、隣接する「オン」である画素間の「間隙」を効果的に満たす。

（従来の配列）
図１Ａは、画素素子デバイスの従来の配列を示す図である。図１Ａにおける小さな配列は、図示および検討を容易とするために、わずか６×６の画素素子である。示すように、画素素子デバイスの配列は、ＡからＦとラベルを付けられた６デバイス行と、１から６とラベルを付けられた６デバイス列を含みうる。一般に、実際の適用において使用される配列は、これよりも遥かに大きい。

図１Ｂは、図１Ａに示す従来のデバイス配列によって生成されることを所望されうる例示的パターンを示す図である。示すように、このパターンは、ｕからｚとラベルを付けられた６パターン行と、１から６とラベルを付けられた６パターン列によって構成されうる。黒丸は、ビームの衝突によって書き込みがなされるパターンの（ぼやけていない）画素配置を表し、一方、白丸は、書き込みが行われないパターンの（ぼやけていない）画素配置を表す。この例では、パターンはデバイス配列と同一サイズであるが、より大きな（またはより小さな）数の行を有する他のパターンもまた、デバイス配列によって生成されうる。また、対象基板上に書き込まれる実際のパターンでは、対象基板の表面における隣接する「オン」である画素間の間隙を効果的に満たすために、各画素が不鮮明にされるであろうということにも留意すべきである。

図２Ａ〜図２Ｋは、図１Ａの従来のデバイス配列による図１Ｂの例示的パターンの生成を示す一連の図である。図２Ａ〜図２Ｋでは、黒丸は、「オン」である（すなわち、ビームが対象基板に衝突するように、その画素部分のビームを反射している）画素素子を表し、一方、白丸は、「オフ」である（すなわち、ビームが対象基板に衝突しないように、その画素部分のビームを偏向または回折している）画素素子を表しうる。

この一連の図では、対象基板はビームの下方に移転させられているので、パターンは各時間Ｔ単位で１デバイス行下に移り変わる必要がある。一連の図は、図２Ａから開始する。図２Ａは、時間Ｔ＝１のとき、デバイス行Ａの画素素子はパターン行ｚから画素を生成するために使用されることを示す。

図２Ｂに示すように、時間Ｔ＝２のとき、基板の移動との同期を保つために、パターンは１行下に移り変わる。そのため、デバイス行Ｂの画素素子は、パターン行ｚから画素を生成するために使用され、デバイス行Ａの画素素子は、パターン行ｙから画素を生成するために使用される。

図２Ｃに示すように、時間Ｔ＝３のとき、基板の移動との同期を保つために、パターンは再度一行下に移り変わる。そのため、デバイス行Ｃの画素素子は、パターン行ｚから画素を生成するために使用され、デバイス行Ｂの画素素子は、パターン行ｙから画素を生成するために使用され、そしてデバイス行Ａの画素素子は、パターン行ｘから画素を生成するために使用される。

図２Ｄに示すように、時間Ｔ＝４のとき、基板の移動との同期を保つために、パターンは再度一行下に移り変わる。そのため、デバイス行Ｄの画素素子は、パターン行ｚから画素を生成するために使用され、デバイス行Ｃの画素素子は、パターン行ｙから画素を生成するために使用され、デバイス行Ｂの画素素子は、パターン行ｘから画素を生成するために使用され、デバイス行Ａの画素素子は、パターン行ｗから画素を生成するために使用される。

同様に、図２Ｅに示すように、時間Ｔ＝５のとき、デバイス行Ａ〜Ｅがそれぞれパターン行ｖ〜ｚを生成するために使用されるように、パターンは１行下に移り変わる。図２Ｆに示すように、時間Ｔ＝６のとき、デバイス行Ａ〜Ｆがそれぞれパターンｕ〜ｚを生成するために使用されるように、パターンは１行下に移り変わる。

図２Ｇに示すように、時間Ｔ＝７のとき、デバイス行Ｂ〜Ｆがそれぞれパターン行ｕ〜ｙを生成するために使用されるように、パターンは１行下に移り変わり、パターン行ｚはもはやデバイス配列によって生成されない。同様に、図２Ｈに示すように、時間Ｔ＝８のとき、デバイス行Ｃ〜Ｆがそれぞれパターン行ｕ〜ｘを生成するために使用されるように、パターンは１行下に移り変わり、パターン行ｙおよびｚはもはやデバイス配列によって生成されない。図２Ｉに示すように、時間Ｔ＝９のとき、デバイス行Ｄ〜Ｆがそれぞれパターン行ｕ〜ｗを生成するために使用されるように、パターンは１行下に移り変わり、パターン行ｘ〜ｚはもはやデバイス配列によって生成されない。図２Ｊに示すように、時間Ｔ＝１０のとき、デバイス行ＥおよびＦがそれぞれパターン行ｕおよびｖを生成するために使用されるように、パターンは１行下に移り変わり、パターン行ｗ〜ｚはもはやデバイス配列によって生成されない。最後に、図２Ｋに示すように、時間Ｔ＝１１のとき、デバイス行Ｆがパターン行ｕを生成するために使用されるように、パターンは１行下に移り変わり、パターン行ｖ〜ｚはもはやデバイス配列によって生成されない。その後、時間Ｔ＝１２のとき、対象基板上へのパターンの投射は完了し、デバイス配列によって生成される必要のあるパターン行は存在しなくなる。

図３は、図２Ａ〜図２Ｋに示す一連の図に対応するタイミングチャートである。このように、時間Ｔ＝１において、デバイス行Ａは、パターン行ｚを生成するために使用される。時間Ｔ＝２において、デバイス行ＡおよびＢは、それぞれパターン行ｙおよびｚを生成するために使用される。時間Ｔ＝３において、デバイス行Ａ〜Ｃは、それぞれパターン行ｘ〜ｚを生成するために使用される。時間Ｔ＝４において、デバイス行Ａ〜Ｄは、それぞれパターン行ｗ〜ｚを生成するために使用される。時間Ｔ＝５において、デバイス行Ａ〜Ｅは、それぞれパターン行ｖ〜ｚを生成するために使用される。時間Ｔ＝６において、デバイス行Ａ〜Ｆは、それぞれパターン行ｕ〜ｚを生成するために使用される。時間Ｔ＝７において、デバイス行Ｂ〜Ｆは、それぞれパターン行ｕ〜ｙを生成するために使用される。時間Ｔ＝８において、デバイス行Ｃ〜Ｆは、それぞれパターン行ｕ〜ｘを生成するために使用される。時間Ｔ＝９において、デバイス行Ｄ〜Ｆは、それぞれパターン行ｕ〜ｗを生成するために使用される。時間Ｔ＝１０において、デバイス行ＥおよびＦは、それぞれパターン行ｕおよびｖを生成するために使用される。最後に、時間Ｔ＝１１において、デバイス行Ｆは、パターン行ｕを生成するために使用される。その後、時間Ｔ＝１２において、対象基板上へのパターンの投射は完了し、デバイス配列によって生成される必要のあるパターン行は存在しなくなる。

（第１の高密度配列）
図４Ａは、画素素子デバイスの高密度配列を示す図である。示す通り、この高密度配列は、２つの副配列から形成されると考えられうる。第１副配列４０２は、デバイス行ＡからＦまでを含み、第２副配列４０４は、デバイス行Ａ´からＦ´までを含む。第１副配列および第２副配列は、織り交ぜられ（インターレースされ）ている。

図４Ｂは、図４Ａに示す高密度デバイス配列上で達成されることを所望されうる例示的パターンを示す図である。示すように、パターンは、６行のパターン行ｕからｚまでを持つ第１副配列、および６行のパターン行ｕ´からｚ´までを持つ第２副配列から構成されうるものであって、２つの副配列は、織り交ぜられるようにオフセットされている。黒丸は、ビームの衝突によって書き込みがなされるパターンの（ぼやけていない）画素配置を表し、一方、白丸は書き込みが行われないパターンの（ぼやけていない）画素配置を表す。この例では、パターンはデバイス配列と同一サイズであるが、より大きな（またはより小さな）数の行を有する他のパターンもまた、デバイス配列によって生成されうる。また、対象基板上に書き込まれる実際のパターンでは、対象基板の表面において隣接する「オン」である画素間の間隙を効果的に満たすために、各画素が不鮮明にされるであろうということにも留意すべきである。

残念ながら、図４Ａに示す織り交ぜられたデバイス配置は、下層のトランジスタセルのサイズのため、実装するのは現実的ではない可能性がある。例えば、下層のトランジスタセルのサイズは、画素素子デバイスの最大限の高密度が、副配列の一つにおける密度であるというようなものでありうる。言い換えれば、第２（織り交ぜられた）副配列のトランジスタセルのための空間が、表面底部に存在しない。この課題への革新的な解決法を、以下に説明する。

（２オフセット配列）
図５は、本発明の一実施形態による織り交ぜられた高密度配列として効果的に機能する、画素素子デバイスの２オフセット配列を示す図である。示すように、互いにオフセットされた２つの配列が存在する。この単純な例では、第１配列５０２はデバイス行ＡからＣを含み、第２配列５０４はデバイス行Ｄ´からＦ´を含む。第１配列および第２配列における画素素子の位置は、互いにオフセットされている。オフセット量は、オフセットベクトル５０６によって表されうる。

この単純な例では、第１配列５０２における画素素子の位置は、図４Ａの第１副配列４０２の行Ａから行Ｃにおける画素素子位置と対応し、第２配列５０４における画素素子の位置は、図４Ａの第２副配列４０４の行Ｄ´からＦ´における画素素子位置に対応する。

図６Ａ〜図６Ｋは、図４Ｂの例示的パターンの、本発明の一実施形態による図５の２オフセット配列への置き換えを示す一連の図である。図６Ａ〜図６Ｋでは、黒丸は、「オン」である（すなわち、ビームが対象基板上に衝突するように、その画素部分のビームを反射している）画素素子を表しうる一方、白丸は、「オフ」である（すなわち、ビームが対象基板上に衝突しないように、その画素部分のビームを偏向または回折している）画素素子を表しうる。この一連の図では、対象基板はビームの下方に移転させられているので、パターンは各時間Ｔ単位で、それぞれの配列内で１デバイス行下に移り変わる必要がある。

示すように、時間Ｔ＝１からＴ＝３において、第１配列５０２のみが、画素部分のビームを選択的に反射している。図６Ａは、時間Ｔ＝１において、第１配列５０２のデバイス行Ａの画素素子は、パターン行ｚから画素を生成するために使用されることを示す。図６Ｂに示すように、時間Ｔ＝２において、基板の移動との同期を保つために、パターンは１行下に移り変わる。そのため、第１配列５０２のデバイス行Ｂの画素素子は、パターン行ｚから画素を生成するために使用され、第１配列５０２のデバイス行Ａの画素素子は、パターン行ｙから画素を生成するために使用される。図６Ｃに示すように、時間Ｔ＝３において、基板の移動との同期を保つために、パターンは再度１行下に移り変わる。そのため、第１配列５０２のデバイス行Ｃの画素素子は、パターン行ｚから画素を生成するために使用され、第１配列５０２のデバイス行Ｂの画素素子は、パターン行ｙから画素を生成するために使用され、そして第１配列５０２のデバイス行Ａの画素素子は、パターン行ｘから画素を生成するために使用される。

さらに示すように、時間Ｔ＝４からＴ＝８までにおいて、第１配列５０２および第２配列５０４の両方が、画素部分のビームを選択的に反射している。図６Ｄに示すように、時間Ｔ＝４において、基板の移動との同期を保つために、パターンは再度１行下に移り変わる。第１配列５０２のデバイス行ＡからＣまでの画素素子は、それぞれパターン行ｗからｙまでから画素を生成するために使用される。加えて、このとき、第２（オフセット）配列５０４のデバイス行Ｄ´の画素素子は、織り交ぜられたパターン行ｚ´から画素を生成するために使用される。図６Ｅに示すように、時間Ｔ＝５において、パターンは１行下に移り変わるため、第１配列５０２のデバイス行Ａ〜Ｃは、それぞれパターン行ｖ〜ｘを生成するために使用される。加えて、第２配列５０４のデバイス行Ｄ´およびＥ´は、それぞれ織り交ぜられたパターン行ｙ´およびｚ´を生成するために使用される。図６Ｆに示すように、時間Ｔ＝６において、パターンは１行下に移り変わるため、第１配列５０２のデバイス行Ａ〜Ｃは、それぞれパターン行ｕ〜ｗを生成するために使用される。加えて、第２配列５０４のデバイス行Ｄ´〜Ｆ´は、それぞれ織り交ぜられたパターン行ｘ´〜ｚ´を生成するために使用される。図６Ｇに示すように、時間Ｔ＝７において、パターンは１行下に移り変わるため、第１配列５０２のデバイス行ＢおよびＣは、それぞれパターン行ｕおよびｖを生成するために使用される。加えて、第２配列５０４のデバイス行Ｄ´〜Ｆ´は、それぞれ織り交ぜられたパターン行ｗ´〜ｙ´を生成するために使用される。図６Ｈに示すように、時間Ｔ＝８において、パターンは１行下に移り変わるため、第１配列５０２のデバイス行Ｃは、パターン行ｕを生成するために使用される。加えて、第２配列５０４のデバイス行Ｄ´〜Ｆ´は、それぞれ織り交ぜられたパターン行ｖ´〜ｘ´を生成するために使用される。

最後に、時間Ｔ＝９からＴ＝１１までにおいて、第２配列５０４のみが、画素部分のビームを選択的に反射している。図２Ｉに示すように、時間Ｔ＝９において、パターンは１行下に移り変わるため、第２配列５０４のデバイス行Ｄ´〜Ｆ´は、それぞれ織り交ぜられたパターン行ｕ´〜ｗ´を生成するために使用される。このとき、第１配列５０２は、もはや画素部分のビームを選択的に反射していない。図２Ｊに示すように、時間Ｔ＝１０において、パターンは１行下に移り変わるため、第２配列５０４のデバイス行Ｅ´およびＦ´は、それぞれ織り交ぜられたパターン行ｕ´およびｖ´を生成するために使用される。最後に、図２Ｋに示すように、時間Ｔ＝１１において、パターンは１行下に移り変わるため、第２配列５０４のデバイス行Ｆ´は、パターン行ｕ´を生成するために使用される。その後、時間Ｔ＝１２において、対象基板上への織り交ぜられた高密度パターンの投射は完了し、オフセット二元配列によって生成される必要のあるパターン行は存在しなくなる。

図７は、本発明の一実施形態による、図４Ｂに示すパターンを生成するために図５の２オフセット配列を使用する、パターン生成のためのタイミングチャートである。示すとおり、時間Ｔ＝１からＴ＝３において、第１配列５０２のみが、画素部分のビームを選択的に反射している。時間Ｔ＝１において、第１配列５０２のデバイス行Ａは、パターン行ｚを生成するために使用される。時間Ｔ＝２において、第１配列５０２のデバイス行ＡおよびＢは、それぞれパターン行ｙおよびｚを生成するために使用される。時間Ｔ＝３において、第１配列５０２のデバイス行Ａ〜Ｃは、それぞれパターン行ｘ〜ｚを生成するために使用される。

さらに示すように、時間Ｔ＝４からＴ＝８までにおいて、第１配列５０２および第２配列５０４の両方が、画素部分のビームを選択的に反射している。時間Ｔ＝４において、第１配列５０２のデバイス行Ａ〜Ｃは、それぞれパターン行ｗ〜ｙを生成するために使用され、第２（オフセット）配列５０４のデバイス行Ｄ´は、パターン行ｚ´を生成するために使用される。時間Ｔ＝５において、第１配列５０２のデバイス行Ａ〜Ｃは、それぞれパターン行ｖ〜ｘを生成するために使用され、第２配列５０４のデバイス行Ｄ´およびＥ´は、それぞれパターン行ｙ´およびｚ´を生成するために使用される。時間Ｔ＝６において、第１配列５０２のデバイス行Ａ〜Ｃは、それぞれパターン行ｕ〜ｗを生成するために使用され、第２配列５０４のデバイス行Ｄ´〜Ｆ´は、それぞれパターン行ｘ´〜ｚ´を生成するために使用される。時間Ｔ＝７において、第１配列５０２のデバイス行ＢおよびＣは、それぞれパターン行ｕおよびｖを生成するために使用され、第２配列５０４のデバイス行Ｄ´〜Ｆ´は、それぞれパターン行ｗ´〜ｙ´を生成するために使用される。時間Ｔ＝８において、第１配列５０２のデバイス行Ｃは、パターン行ｕを生成するために使用され、第２配列５０４のデバイス行Ｄ´〜Ｆ´は、それぞれパターン行ｖ´〜ｘ´を生成するために使用される。

最後に、時間Ｔ＝９からＴ＝１１において、第２配列５０４のみが、画素部分のビームを選択的に反射している。時間Ｔ＝９において、デバイス行Ｄ´〜Ｆ´は、それぞれパターン行ｕ´〜ｗ´を生成するために使用される。時間Ｔ＝１０において、デバイス行Ｅ´およびＦ´は、それぞれパターン行ｕ´およびｖ´を生成するために使用される。最後に、時間Ｔ＝１１において、デバイス行Ｆ´は、パターン行ｕ´を生成するために使用される。その後、時間Ｔ＝１２において、対象基板上への織り交ぜられた高密度パターンの投射は完了し、オフセット二元配列によって生成される必要のあるパターン行は存在しなくなる。

（第２の高密度配列）
図８Ａは、下層のトランジスタセルのサイズのため、実装するのは現実的ではない可能性のある、画素素子デバイスの別の高密度配列を示す図である。示すとおり、この高密度配列は、４つの副配列から形成されると考えられうる。第１副配列は１のラベルが付けられたデバイスを有し、第２副配列は２のラベルが付けられたデバイスを有し、第３副配列は３のラベルが付けられたデバイスを有し、第４副配列は４のラベルが付けられたデバイスを有する。各副配列は、ＡからＦまでの６行を有する。

図８Ｂは、図８Ａに示す高密度配列によって生成されることを所望されうる例示的パターンを示す図である。黒丸は、ビームの衝突によって書き込みがなされるパターンの（ぼやけていない）画素位置を表し、一方、白丸は、書き込みがなされないパターンの（ぼやけていない）画素位置を表す。対象基板上に書き込まれる実際のパターンでは、対象基板の表面において隣接する「オン」である画素間の間隙を効果的に満たすために、各画素は不鮮明にされるであろうということに留意すべきである。

残念ながら、図４Ａに示す高密度配列と同様に、図８Ａに示す配列は、下層のトランジスタセルのために、実装するのは現実的ではない可能性がある。例えば、下層のトランジスタセルのサイズは、画素素子デバイスの最大限の高密度が、副配列の一つにおける密度であるというようなものでありうる。言い換えれば、第２（織り交ぜられた）副配列のトランジスタセルのための空間が、表面底部に存在しない。この課題への革新的な解決法を、以下に説明する。

（４オフセット配列）
図９は、本発明の一実施形態による高密度配列として効果的に機能する画素素子デバイスの４オフセット配列を示す図である。ここに示すのは、互いにオフセットされた４つの配列である。この単純な例では、第１配列９０２はデバイス行Ａ１からＣ１までを含み、第２配列９０４はデバイス行Ｄ２からＦ２までを含み、第３配列９０６はデバイス行Ｇ３からＩ３までを含み、第４配列９０８はデバイス行Ｊ４からＬ４までを含む。

この４つの配列では、画素素子の位置は互いにオフセットされている。第１配列と第２配列の間のオフセット量は、第１オフセットベクトル９１０によって表されうる。第２配列と第３配列の間のオフセット量は、第２オフセットベクトル９１２によって表されうる。最後に、第３配列と第４配列の間のオフセット量は、第３オフセットベクトル９１４によって表されうる。

この例では、第１配列９０２の行Ａ１からＣ１は、図８Ａの１のラベルが付けられた副配列の行ＡからＣと対応する。第２配列９０４の行Ｄ２からＦ２は、図８Ａの２のラベルが付けられた副配列の行ＤからＦと対応する。第３配列９０６の行Ｇ３からＩ３は、図８Ａの３のラベルが付けられた副配列の行ＧからＩと対応する。最後に、第４配列９０８の行Ｊ４からＬ４は、図８Ａの４のラベルが付けられた副配列の行ＪからＬと対応する。

図１０Ａ〜図１０Ｑは、本発明の一実施形態による図９の４オフセット配列による、図８Ｂの例示的パターンの生成を示す一連の図である。図１１Ａおよび図１１Ｂは、図１０Ａ〜図１０Ｑの一連の図に対応するタイミングチャートを提供する。

時間Ｔ＝１において、第１配列９０２のデバイス行Ａ１は、パターン行ｚ１を生成するために使用される。

時間Ｔ＝２において、第１配列９０２のデバイス行Ａ１およびＢ１は、それぞれパターン行ｙ１およびｚ１を生成するために使用される。

時間Ｔ＝３において、第１配列９０２のデバイス行Ａ１〜Ｃ１は、それぞれパターン行ｘ１〜ｚ１を生成するために使用される。

時間Ｔ＝４において、第１配列９０２のデバイス行Ａ１〜Ｃ１は、それぞれパターン行ｗ１〜ｙ１を生成するために使用され、第２配列９０４のデバイス行Ｄ２は、パターン行ｚ２を生成するために使用される。

時間Ｔ＝５において、第１配列９０２のデバイス行Ａ１〜Ｃ１は、それぞれパターン行ｖ１〜ｘ１を生成するために使用され、第２配列９０４のデバイス行Ｄ２およびＥ２は、それぞれパターン行ｙ２およびｚ２を生成するために使用される。

時間Ｔ＝６において、第１配列９０２のデバイス行Ａ１〜Ｃ１は、それぞれパターン行ｕ１〜ｗ１を生成するために使用され、第２配列９０４のデバイス行Ｄ２〜Ｆ２は、それぞれパターン行ｘ２〜ｚ２を生成するために使用される。

時間Ｔ＝７において、第１配列９０２のデバイス行Ｂ１およびＣ１は、それぞれパターン行ｕ１およびｖ１を生成するために使用され、第２配列９０４のデバイス行Ｄ２〜Ｆ２は、それぞれパターン行ｗ２〜ｙ２を生成するために使用され、第３配列９０６のデバイス行Ｇ３は、パターン行ｚ２を生成するために使用される。

時間Ｔ＝８において、第１配列９０２のデバイス行Ｃ１は、パターン行ｕ１を生成するために使用され、第２配列９０４のデバイス行Ｄ２〜Ｆ２は、それぞれパターン行ｖ２〜ｘ２を生成するために使用され、第３配列９０６のデバイス行Ｇ３およびＨ３は、パターン行ｙ３およびｚ３を生成するために使用される。

時間Ｔ＝９において、第２配列９０４のデバイス行Ｄ２〜Ｆ２は、それぞれパターン行ｕ２〜ｗ２を生成するために使用され、第３配列９０６のデバイス行Ｇ３〜Ｉ３は、パターン行ｘ３〜ｚ３を生成するために使用される。

時間Ｔ＝１０において、第２配列９０４のデバイス行Ｅ２およびＦ２は、それぞれパターン行ｕ２およびｖ２を生成するために使用され、第３配列９０６のデバイス行Ｇ３〜Ｉ３は、パターン行ｗ３〜ｙ３を生成するために使用され、第４配列９０８のデバイス行Ｊ４は、パターン行ｚ４を生成するために使用される。

時間Ｔ＝１１において、第２配列９０４のデバイス行Ｆ２は、それぞれパターン行ｕ２を生成するために使用され、第３配列９０６のデバイス行Ｇ３〜Ｉ３は、パターン行ｖ３〜ｘ３を生成するために使用され、第４配列９０８のデバイス行Ｊ４およびＫ４は、パターン行ｙ４およびｚ４を生成するために使用される。

時間Ｔ＝１２において、第３配列９０６のデバイス行Ｇ３〜Ｉ３は、パターン行ｖ３〜ｘ３を生成するために使用され、第４配列９０８のデバイス行Ｊ４およびＫ４は、パターン行ｙ４およびｚ４を生成するために使用される。

時間Ｔ＝１３において、第３配列９０６のデバイス行Ｈ３およびＩ３は、パターン行ｕ３およびｖ３を生成するために使用され、第４配列９０８のデバイス行Ｊ４〜Ｌ４は、パターン行ｗ４〜ｙ４を生成するために使用される。

時間Ｔ＝１４において、第３配列９０６のデバイス行Ｉ３は、パターン行ｕ３を生成するために使用され、第４配列９０８のデバイス行Ｊ４〜Ｌ４は、パターン行ｖ４〜ｘ４を生成するために使用される。

時間Ｔ＝１５において、第４配列９０８のデバイス行Ｊ４〜Ｌ４は、それぞれパターン行ｕ４〜ｗ４を生成するために使用され、デバイス行

時間Ｔ＝１６において、第４配列９０８のデバイス行Ｋ４およびＬ４は、それぞれパターン行ｕ４およびｖ４を生成するために使用される。

時間Ｔ＝１７において、第４配列９０８のデバイス行Ｌ４は、パターン行ｕ４を生成するために使用される。

その後、時間Ｔ＝１８において、対象基板上への織り交ぜられた高密度パターンの投射は完了し、この４つの配列によって生成される必要のあるパターン行は存在しなくなる。

本出願では、２オフセット配列または４オフセット配列を使用する本発明の実施形態を説明するが、本発明の他の実施形態は、その他の数のオフセット配列を使用しうる。

（装置例）
図１２は、本発明の一実施形態がその中に実装されうる例示的な電子ビーム装置１２００の模式図である。この特定の実施例では、装置１２００は反射電子ビームリソグラフィまたはＲＥＢＬシステムを含む。図示するように、装置１２００は、電子源１２０２、照明光学系１２０４、磁気プリズム１２０６、対物電子レンズ１２１０、動的パターン生成器（ｄｙｎａｍｉｃ ｐａｔｔｅｒｎ ｇｅｎｅｒａｔｏｒ（ＤＰＧ））１２１２，投射光学系１２１４、およびリソグラフィによってパターン化されるウェハーまたは他の対象物を保持するための可動台１２１６を含む。この実施例では、照明光学系１２０４、対象光学系１２１０および投射光学系１２１４は、電子ビーム上で作動し、したがって実質的に（適切な静電界および／または磁界を発生させることによって実装されうる）電子光学系であることに留意すべきである。本発明の一実施形態に従って、以下のようにシステム１２００の様々な構成要素が実装されうる。

電子源１２０２は、広い面積にわたって、低輝度（電流の単位面積当たり、立体角当たり）で大電流を供給するように実装されうる。大電流は、高スループット率を達成するためのものである。好適には、装置１２００は、そのターニングポイント（ＤＰＧ１２１２が反射を行う、ＤＰＧ１２１２上側の距離）が、例えば、およそ１００ナノメートル以内で比較的一定であるように、電子のエネルギーを制御するべきである。ターニングポイントをおよそ１００ナノメートル以内に維持するために、電子源１２０２は、好適には、０．５電子ボルト（ｅＶ）よりも大きいことのない、低いエネルギー拡散を有するであろう。

照明光学系１２０４は、電子源１２０２から電子ビームを受容し、平行にするように構成される。照明光学系１２０４は、電流の設定がパターン生成器構造１２１２に光を当てることを可能とし、そしてそれ故に、基板の露光に使用される電子線量を決定する。照明光学系１２０４は、電子源１２０２からの電子の焦点を合わせる（合焦させる）ために構成された磁界レンズおよび／または静電レンズの配置を含みうる。レンズの配置の具体的詳細は、装置の具体的なパラメータに依存し、関連技術の技術者によって決定されうる。

磁気プリズム１２０６は、照明光学系１２０４からの入射ビームを受容するように構成される。入射ビームがプリズムの磁界を横切るとき、磁界強度に比例する力が、ビームの軌道に対して垂直方向に（すなわち、ビームの速度ベクトルに対して垂直に）、電子に作用する。詳細には、入射ビームの軌道は、対物レンズ１２１０および動的パターン生成器１２１２に向かって曲げられる。

磁気プリズム１２０６の下方では、対象光学系の電子光学要素が、照明サブシステムおよび投射サブシステムに共通のものとなっている。対象光学系は、対物レンズ１２１０および１つまたは複数の転送レンズ（図示せず）を含むように構成されうる。対象光学系は、プリズム１２０６からの入射ビームを受容し、入射電子がＤＰＧ１２１２に接近するにつれて、入射電子を減速し、焦点を合わせる。対象光学系は、好適には、液浸カソードレンズとして（銃１２０２、照明光学系１２０４およびプリズム１２０６と共同して）構成され、ＤＰＧ１２１２表面の上方の平面の広い面積にわたって、効果的に一様な電流密度（すなわち、比較的均質な投光ビーム）を搬送するために使用される。一つの特定の実装においては、対物レンズ１２１０は、５０キロボルトのシステム作動電圧下で作動するように実装されうる。他の実装において、他の作動電圧が用いられうる。

本発明の一実施形態によれば、動的パターン生成器１２１２は、上述のように、画素素子の配列を含む。例えば、各画素素子は、電圧レベルが制御可能に印加される金属接触を含みうる。ＤＰＧ１２１２の動作原理は、図１３Ａおよび図１３Ｂに関連して、以下でさらに説明する。

対物レンズ１２１０の抽出部は、ＤＰＧ１２１２の前方に抽出フィールドを提供する。反射電子がＤＰＧ１２１２を出ると、対象光学系１２１０は、プリズム１２０６を通り抜ける第２の通路に向かって反射電子を加速するように構成される。プリズム１２０６は、対象光学系１２１０からの反射電子を受容し、反射電子の軌道を投射光学系１２１４に向かって曲げるように構成される。

投射電子光学系１２１４は、プリズム１２０６とウェハー台１２１６との間に存在する。投射光学系１２１４は、ウェハー上のフォトレジスト上に、または別の目標上に、電子ビームの焦点を合わせ、かつ縮小するように構成される。例えば、縮小は、１００倍縮小（すなわち、０．０１倍拡大）でありうる。投射光学系１２１４に起因するぼやけや歪曲は、画素サイズの比（またはそれ以上）でありうる。

ウェハー台１２１６は、対象ウェハーを保持する。一実施形態では、リソグラフィ投射の間、台１２１６は直線運動を行う。別の実施形態では、リソグラフィ投射の間、台１１６は回転運動を行う。台１２１６が動いているため、ＤＰＧ１２１２上のパターンは、投射パターンがウェハーの移動に対応して移動するように、（例えば、上述したような、ＤＰＧを横断するパターンの時限移動によって）動的に調整されて、動きを相殺する。他の実施形態では、装置１２００には、半導体ウェハーのほかに、他の対象が適用される。例えば、装置１２００はレチクルに適用されうる。レチクル製造工程は、単一集積回路層が製造される工程と類似する。

図１３Ａおよび図１３Ｂは、動的パターン生成器の基本動作を示す図である。図１３Ａは、画素の列（または行）を示しているＤＰＧ基板１３０２の断面を示す。各画素は、導電領域１３０４を含む。制御された電圧レベルが、各画素に印加される。図１３Ａに示す例では、４つの画素１３０４が「オン」（反射モード）であり、接地している（０ボルトが印加される）一方で、１つの画素（１３０４ｘのラベルが付けられた導電領域を有する）が「オフ」（吸収モード）であり、正電圧（１ボルト）が印加される。具体的な電圧は、システムのパラメータに応じて変わるであろう。結果として得られた局所的静電等電位線１３０６を、「オフ」である画素に関する歪み１３０６ｘと共に示す。この例では、ＤＰＧ１２１２に接近している入射電子１３０８は、それぞれの「オン」である画素の前方で停止し、反射されるが、入射電子１３０８ｘは、「オフ」である画素に引き込まれ、吸収される。（任意のユニットにおける）結果として得られた反射電流を、図１３Ｂに示す。図１３Ｂで見られるように、反射電流１３５０は、「オフ」である画素において「０」であり、「オン」である画素において「１」である。

これまでに説明した図は、必ずしも一定の縮尺で描かれておらず、また、例証を意図したものであり、特定の実装に限定するものではない。上述の説明において、本発明の実施形態の完全な理解を提供するために、多数の具体的詳細を与えた。しかしながら、本発明の示された実施形態についての上述の説明は、網羅的であること、または開示された正確な形態に本発明を限定することを意図するものではない。当業者は、本発明が１または複数の具体的詳細なしに、または他の方法、構成要素等と共に、実施することが可能であると認めるであろう。他の例では、本発明の曖昧な態様を避けるため、既知の構造または操作を示さず、または詳細に説明した。例証目的のため、本発明の特定の実施形態および例を本明細書において説明したが、当業者であれば認めるように、様々な均等な修正が、本発明の範囲内で可能である。

上述の詳細な説明を踏まえて、これらの修正を本発明に対して行うことが可能である。次の特許請求の範囲で用いられる用語は、本発明を、本明細書および特許請求の範囲で開示された特定の実施形態に限定すると解釈されるべきではない。むしろ、本発明の範囲は次の特許請求の範囲によって決定され、特許請求の範囲は、特許請求の範囲の解釈の確立された原則に従って解釈される。

Claims (16)

1. 対象基板上にパターンを書き込むための装置であって、
   画素素子の複数の配列であって、各配列が互いにオフセットされている、複数の配列と、
   前記複数の配列上に合焦される入射ビームを生成するための発生源およびレンズと、
   パターン化ビームを形成するために、画素部分が前記入射ビームを選択的に反射するように、各配列の前記画素素子を制御するための回路と、
   前記対象基板上に前記パターン化ビームを投射するための投射器と、
   を備える装置。
2. 前記対象基板を前記パターン化ビームの下方に移動させるための可動台と、
   前記対象基板の移動に同期して、前記複数の配列上のパターンデータを変えるための回路と、
   をさらに備える、請求項１に記載の装置。
3. 前記複数の配列は互いにオフセットされた２つの配列を含み、生成された前記バターンは織り交ぜられたパターンである、請求項２に記載の装置。
4. 前記複数の配列は互いにオフセットされた４つの配列を含む、請求項２に記載の装置。
5. 各配列は、前記パターンの画素の異なるサブセットを前記対象基板上に書き込む、請求項２に記載の装置。
6. 前記パターンの各画素は、前記複数の配列のうちの１つの配列のみによって書き込まれる、請求項２に記載の装置。
7. 前記入射ビームは入射電子ビームであり、電圧は制御可能に前記画素素子に印加されて、前記画素部分が前記入射電子ビームを選択的に反射する、請求項１に記載の装置。
8. 前記入射ビームは入射光ビームであり、前記画素素子が画素部分の前記入射光ビームを選択的に反射するように制御される、請求項１に記載の装置。
9. 対象基板上にパターンを書き込む方法であって、
   複数の配列上に合焦される入射ビームを生成することと、
   パターン化ビームを形成するために、画素部分が前記入射ビームを選択的に反射するように、複数の配列の画素素子を制御することと、を備え、
   各配列の前記画素素子の位置は、他の配列の前記画素素子の位置からオフセットされている、方法。
10. 前記対象基板を前記パターン化ビームの下方に移動させることと、
    前記対象基板の前記移動に同期して、前記複数の配列上のパターンデータを変えることと、
    をさらに含む、請求項９に記載の方法。
11. 前記複数の配列は互いにオフセットされた２つの配列を含み、生成された前記パターンは織り交ぜられたパターンである、請求項１０に記載の方法。
12. 前記複数の配列は互いにオフセットされた４つの配列を含む、請求項１０に記載の方法。
13. 各配列は、前記パターンの画素の異なるサブセットを前記対象基板上に書き込む、請求項１０に記載の方法。
14. 前記パターンの各画素は、前記複数の配列のうちの１つの配列のみによって書き込まれる、請求項１０に記載の方法。
15. 前記入射ビームは入射電子ビームであり、電圧は制御可能に前記画素素子に印加されて、前記画素部分が前記入射電子ビームを選択的に反射する、請求項９に記載の方法。
16. 前記入射ビームは入射光ビームであり、前記画素素子は画素部分が前記入射光ビームを選択的に反射するように制御される、請求項９に記載の方法。

Images