JP2012083514A - Liquid crystal device and projection type display device - Google Patents

Liquid crystal device and projection type display device Download PDF

Info

Publication number
JP2012083514A
JP2012083514A JP2010229319A JP2010229319A JP2012083514A JP 2012083514 A JP2012083514 A JP 2012083514A JP 2010229319 A JP2010229319 A JP 2010229319A JP 2010229319 A JP2010229319 A JP 2010229319A JP 2012083514 A JP2012083514 A JP 2012083514A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
light
etching stopper
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010229319A
Other languages
Japanese (ja)
Inventor
Hidenori Kawada
英徳 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010229319A priority Critical patent/JP2012083514A/en
Publication of JP2012083514A publication Critical patent/JP2012083514A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal device capable of preventing the lowering of the intensity of display light emitted from the periphery of an etching stopper layer even if the etching stopper layer is provided on a translucent electrode in constituting a translucent storage capacitor, and to provide a projection type display device with the liquid crystal device.SOLUTION: In a storage capacitor 55 of the liquid crystal device, a first electrode 51a, a dielectric film 52, and a second electrode 53a have translucency. An etching stopper layer 54a superposed on the end of the second electrode 53a across the whole circumference is provided at the interlayer between the first electrode 51a and the second electrode 53a. The etching stopper layer 54a has a refractive index similar to that of an ITO film constituting the first electrode 51a and the second electrode 53a. Therefore, no interference is generated between light without transmitting through the etching stopper layer 54a and light transmitting through the etching stopper layer 54a.

Description

本発明は、透過型の液晶装置、および当該液晶装置をライトバルブとして備えた投射型表示装置に関するものである。   The present invention relates to a transmissive liquid crystal device and a projection display device including the liquid crystal device as a light valve.

透過型の液晶装置は、一方面側に画素電極、画素トランジスターおよび蓄積容量を備えた画素が複数設けられた透光性の第1基板と、共通電極が設けられた透光性の第2基板とがシール材によって貼り合わされ、第1基板と第2基板との間においてシール材で囲まれた領域内には液晶層が保持されている。かかる液晶装置は、直視型表示装置や投射型表示装置等の電子機器に用いられている。透過型の液晶装置において、画素電極および共通電極は、ITO(Indium Tin Oxide)膜等の透光性導電膜によって構成されており、各画素において、配線、画素トランジスター、蓄積容量等の遮光部分で囲まれた領域は、表示光が透過する開口領域になっている。従って、液晶装置において表示光量を増大して明るい画像を表示するには、画素内において開口領域が占める割合(画素開口率)を高める必要がある。一方、画像の高精細化等を図るには、画素ピッチを狭めて画素数を増やす必要があるが、画素ピッチを狭めると、画素開口率が低下してしまう。   The transmissive liquid crystal device includes a translucent first substrate in which a plurality of pixels each including a pixel electrode, a pixel transistor, and a storage capacitor are provided on one side, and a translucent second substrate in which a common electrode is provided. Are bonded together by a sealing material, and a liquid crystal layer is held in a region surrounded by the sealing material between the first substrate and the second substrate. Such liquid crystal devices are used in electronic devices such as direct-view display devices and projection display devices. In the transmissive liquid crystal device, the pixel electrode and the common electrode are made of a light-transmitting conductive film such as an ITO (Indium Tin Oxide) film. In each pixel, a light shielding portion such as a wiring, a pixel transistor, and a storage capacitor is used. The enclosed area is an opening area through which display light is transmitted. Therefore, in order to display a bright image by increasing the amount of display light in the liquid crystal device, it is necessary to increase the ratio of the aperture area in the pixel (pixel aperture ratio). On the other hand, in order to increase the definition of an image or the like, it is necessary to reduce the pixel pitch and increase the number of pixels. However, if the pixel pitch is reduced, the pixel aperture ratio decreases.

そこで、蓄積容量を構成する第1電極、誘電体膜および第2電極を透光膜により形成し、蓄積容量が形成されている領域を透光領域とすることにより、画素開口率を高めた構造が提案されている(特許文献1、2参照)。   Therefore, a structure in which the first electrode, the dielectric film, and the second electrode constituting the storage capacitor are formed of a light-transmitting film, and the region where the storage capacitor is formed is a light-transmitting region, thereby increasing the pixel aperture ratio. Has been proposed (see Patent Documents 1 and 2).

特開2010−117399号公報JP 2010-117399 A 特開平11−52422号公報Japanese Patent Application Laid-Open No. 11-52422

しかしながら、特許文献1、2に記載の構成では、図12を参照して以下に説明するような問題点がある。図12(e)に示すような蓄積容量55xを形成するには、図12(a)に示すように、層間絶縁膜等といった下地40の上にITO膜56を形成した後、図12(b)に示すように、ITO膜56をパターニングして第1電極56a(下電極)を形成し、次に、図12(c)に示すように、透光性の誘電体膜57を形成する。次に、図12(d)に示すように、誘電体膜57の上にITO膜58を形成した後、レジストマスク580を形成し、この状態でエッチングした後、レジストマスク580を除去する。その結果、図12(e)に示すように、第1電極56a、誘電体膜57、第2電極58a(上電極)が順に積層された蓄積容量55xが形成される。かかる製造方法において、第2電極58aをパターニング形成する際にドライエッチングを行うと、エッチング選択性が低いため、誘電体膜57もエッチングされ、第1電極56aが露出する。このため、蓄積容量55xの端部では、第1電極56aと第2電極58aの端部とが薄い誘電体膜57のみで隔てられた構造となるため、導電性の異物によって、第1電極56aと第2電極58aの端部とが短絡しやすいという問題点がある。   However, the configurations described in Patent Documents 1 and 2 have problems as described below with reference to FIG. In order to form the storage capacitor 55x as shown in FIG. 12E, an ITO film 56 is formed on a base 40 such as an interlayer insulating film as shown in FIG. ), The ITO film 56 is patterned to form a first electrode 56a (lower electrode). Next, as shown in FIG. 12C, a translucent dielectric film 57 is formed. Next, as shown in FIG. 12D, an ITO film 58 is formed on the dielectric film 57, a resist mask 580 is formed, and after etching in this state, the resist mask 580 is removed. As a result, as shown in FIG. 12E, a storage capacitor 55x in which the first electrode 56a, the dielectric film 57, and the second electrode 58a (upper electrode) are sequentially stacked is formed. In such a manufacturing method, if dry etching is performed when the second electrode 58a is formed by patterning, the etching selectivity is low, so the dielectric film 57 is also etched, and the first electrode 56a is exposed. Therefore, at the end of the storage capacitor 55x, the first electrode 56a and the end of the second electrode 58a are separated only by the thin dielectric film 57. Therefore, the first electrode 56a is caused by conductive foreign matter. And the end of the second electrode 58a are easily short-circuited.

ここに本願発明者は、図13(a)に示す蓄積容量55xのように、誘電体膜57と第2電極形成用のITO膜58(図12(d)参照)との間に酸化シリコン膜からなるエッチングストッパー層59aを設けておくことを提案するものである。かかる構成によれば、ITO膜58をエッチングして第2電極58aを形成した際、エッチングストッパー層59aが多少エッチングされたとしても、蓄積容量55xの端部では、第1電極56aと第2電極58aの端部との間には、厚いエッチングストッパー層59aと誘電体膜57とが介在するので、第1電極56aと第2電極58aの端部とが短絡するのを防止することができる。また、図13(b)に示す蓄積容量55xのように、第1電極56aと誘電体膜57との間に酸化シリコン膜からなるエッチングストッパー層59aを設けた構成を採用すれば、例え、誘電体膜57がエッチングされても、蓄積容量55xの端部では、第1電極56aと第2電極58aの端部との間に厚いエッチングストッパー層59aが介在することになるので、第1電極56aと第2電極58aの端部とが短絡するのを防止することができる。   Here, the inventor of the present application, like a storage capacitor 55x shown in FIG. 13A, forms a silicon oxide film between the dielectric film 57 and the ITO film 58 for forming the second electrode (see FIG. 12D). It is proposed that an etching stopper layer 59a made of With this configuration, when the ITO film 58 is etched to form the second electrode 58a, the first electrode 56a and the second electrode are formed at the end of the storage capacitor 55x even if the etching stopper layer 59a is slightly etched. Since the thick etching stopper layer 59a and the dielectric film 57 are interposed between the end portions of the 58a, it is possible to prevent the first electrode 56a and the end portions of the second electrode 58a from being short-circuited. Further, if a configuration in which an etching stopper layer 59a made of a silicon oxide film is provided between the first electrode 56a and the dielectric film 57 as in the storage capacitor 55x shown in FIG. Even when the body film 57 is etched, a thick etching stopper layer 59a is interposed between the first electrode 56a and the end of the second electrode 58a at the end of the storage capacitor 55x. And the end of the second electrode 58a can be prevented from being short-circuited.

しかしながら、図13(a)、(b)に示すように、酸化シリコン膜からなるエッチングストッパー層59aを設けると、以下の理由から、エッチングストッパー層59a周辺から出射される表示光の光量が大幅に低下するという知見を得た。すなわち、図13(a)に矢印L11で示す光は、第2電極58a、誘電体膜57、第1電極56aを透過するのに対して、図13(a)に矢印L12で示す光は、第2電極58a、エッチングストッパー層59a、誘電体膜57、第1電極56aを透過し、図13(a)に矢印L13で示す光は、エッチングストッパー層59a、誘電体膜57を透過する。また、図13(b)に矢印L21で示す光は、第2電極58a、誘電体膜57、第1電極56aを透過するのに対して、図13(a)に矢印L22で示す光は、第2電極58a、誘電体膜57、エッチングストッパー層59a、第1電極56aを透過し、図13(a)に矢印L23で示す光は、エッチングストッパー層59aを透過する。このため、ITO膜に比して屈折率がかなり低い酸化シリコン膜(屈折率=1.5/エッチングストッパー層59a)を透過する光(矢印L12、L13、L22、L23で示す光)と、ITO膜に比して屈折率がかなり低い酸化シリコン膜(エッチングストッパー層59a)を透過しない光(矢印L11、L21で示す光)との間において干渉が発生し、エッチングストッパー層59aの周辺から出射される表示光の光量が大幅に低下するのである。   However, as shown in FIGS. 13A and 13B, when the etching stopper layer 59a made of a silicon oxide film is provided, the amount of display light emitted from the periphery of the etching stopper layer 59a is greatly increased for the following reason. The knowledge that it falls is obtained. That is, the light indicated by the arrow L11 in FIG. 13A is transmitted through the second electrode 58a, the dielectric film 57, and the first electrode 56a, whereas the light indicated by the arrow L12 in FIG. The light indicated by the arrow L13 in FIG. 13A passes through the etching stopper layer 59a and the dielectric film 57 through the second electrode 58a, the etching stopper layer 59a, the dielectric film 57, and the first electrode 56a. The light indicated by the arrow L21 in FIG. 13B is transmitted through the second electrode 58a, the dielectric film 57, and the first electrode 56a, whereas the light indicated by the arrow L22 in FIG. The light indicated by the arrow L23 in FIG. 13A passes through the second electrode 58a, the dielectric film 57, the etching stopper layer 59a, and the first electrode 56a, and passes through the etching stopper layer 59a. For this reason, light (light indicated by arrows L12, L13, L22, and L23) transmitted through a silicon oxide film (refractive index = 1.5 / etching stopper layer 59a) having a considerably lower refractive index than the ITO film, and ITO Interference occurs with light (light indicated by arrows L11 and L21) that does not pass through the silicon oxide film (etching stopper layer 59a) whose refractive index is considerably lower than that of the film, and is emitted from the periphery of the etching stopper layer 59a. That is, the amount of display light to be greatly reduced.

以上の問題点に鑑みて、本発明の課題は、透光性の蓄積容量を構成するにあたって、透光性の電極に対してエッチングストッパー層を設けても、エッチングストッパー層周辺から出射される表示光の光量低下を防止することのできる液晶装置、および当該液晶装置を備えた投射型表示装置を提供することにある。   In view of the above problems, an object of the present invention is to display a light emitted from the periphery of an etching stopper layer even when an etching stopper layer is provided for the light transmitting electrode in configuring a light transmitting storage capacitor. An object of the present invention is to provide a liquid crystal device capable of preventing a decrease in the amount of light and a projection display device including the liquid crystal device.

上記課題を解決するために、本発明に係る液晶装置は、光が透過可能な開口領域を備えた複数の画素と、前記開口領域で透光性の第1電極、透光性の誘電体膜、および透光性の第2電極が順に積層された蓄積容量と、前記第1電極および前記第2電極のうちの少なくとも一方を構成する透光性導電膜の屈折率に対して±20%の屈折率を有する透光膜からなり、前記第1電極と前記第2電極との層間において前記第2電極の端部に重なるエッチングストッパー層と、を有していることを特徴とする。   In order to solve the above-described problems, a liquid crystal device according to the present invention includes a plurality of pixels each having an opening region through which light can be transmitted, a light-transmitting first electrode in the opening region, and a light-transmitting dielectric film. And ± 20% of the refractive index of the translucent conductive film constituting at least one of the first electrode and the second electrode, and the storage capacitor in which the translucent second electrode is sequentially laminated It is made of a light-transmitting film having a refractive index, and has an etching stopper layer that overlaps an end portion of the second electrode between the first electrode and the second electrode.

本発明では、第1電極と第2電極との層間において第2電極の端部に重なるエッチングストッパー層が設けられているため、第2電極をパターニング形成する際、オーバーエッチングが起こっても、蓄積容量の端部では、第1電極と第2電極の端部との間に、エッチングストッパー層あるいは誘電体膜が必ず介在するので、第1電極と第2電極の端部とが短絡するのを防止することができる。ここで、エッチングストッパー層は、第1電極および第2電極のうちの少なくとも一方を構成する透光性導電膜の屈折率に対して±20%の屈折率を有する透光膜からなり、第1電極または第2電極と同等の屈折率を備えている。このため、開口領域を光が透過する際、エッチングストッパー層を通過する光と、エッチングストッパー層を通過しない光との間に干渉が発生しないので、第2電極に対してエッチングストッパー層を設けても、エッチングストッパー層周辺から出射される表示光の光量低下を防止することができる。   In the present invention, an etching stopper layer that overlaps the end of the second electrode is provided between the first electrode and the second electrode. Therefore, even when overetching occurs during patterning of the second electrode, accumulation occurs. At the end of the capacitor, the etching stopper layer or the dielectric film is always interposed between the end of the first electrode and the second electrode, so that the end of the first electrode and the second electrode are short-circuited. Can be prevented. Here, the etching stopper layer is made of a translucent film having a refractive index of ± 20% with respect to the refractive index of the translucent conductive film constituting at least one of the first electrode and the second electrode. It has a refractive index equivalent to that of the electrode or the second electrode. For this reason, when light passes through the opening region, no interference occurs between the light that passes through the etching stopper layer and the light that does not pass through the etching stopper layer. Therefore, an etching stopper layer is provided for the second electrode. In addition, it is possible to prevent a decrease in the amount of display light emitted from the periphery of the etching stopper layer.

本発明において、前記第1電極および前記第2電極はいずれもITO(Indium Tin Oxide)膜であり、前記エッチングストッパー層は、窒素を含んだシリコン化合物(SiOxy、SiN:窒化シリコン)膜であることが好ましい。かかる構成によれば、エッチングストッパー層を構成する際、液晶装置の分野で広く使用されている窒化シリコン膜を用いればよいという利点がある。また、SiOxy膜やSiN膜であれば、金属酸化物に比して屈折率が安定しているという利点がある。 In the present invention, each of the first electrode and the second electrode is an ITO (Indium Tin Oxide) film, and the etching stopper layer is a silicon compound (SiO x N y , SiN: silicon nitride) film containing nitrogen. It is preferable that According to such a configuration, when the etching stopper layer is formed, there is an advantage that a silicon nitride film widely used in the field of liquid crystal devices may be used. In addition, the SiO x N y film or the SiN film has an advantage that the refractive index is stable as compared with the metal oxide.

本発明の別の形態に係る液晶装置は、光が透過可能な開口領域を備えた複数の画素と、前記開口領域で透光性の第1電極、透光性の誘電体膜、および透光性の第2電極が順に積層された蓄積容量と、前記第1電極と前記第2電極との層間において前記第2電極の端部に重なる遮光性のエッチングストッパー層と、を有していることを特徴とする。   A liquid crystal device according to another embodiment of the present invention includes a plurality of pixels each having an opening region through which light can pass, a light-transmitting first electrode, a light-transmitting dielectric film, and a light transmitting device in the opening region. A storage capacitor in which conductive second electrodes are sequentially stacked, and a light-shielding etching stopper layer that overlaps an end portion of the second electrode between the first electrode and the second electrode. It is characterized by.

本発明では、第1電極と第2電極との層間において第2電極の端部に重なるエッチングストッパー層が設けられているため、第2電極をパターニング形成する際、オーバーエッチングが起こっても、蓄積容量の端部では、第1電極と第2電極の端部との間に、エッチングストッパー層あるいは誘電体膜が必ず介在するので、第1電極と第2電極の端部とが短絡するのを防止することができる。ここで、エッチングストッパー層は遮光性を有しているため、開口領域を光が透過した際、エッチングストッパー層に向けて進行した光は、エッチングストッパー層で遮光される。このため、エッチングストッパー層の周辺では、エッチングストッパー層を通過する光と、エッチングストッパー層を通過しない光との干渉が発生しないので、エッチングストッパー層周辺から出射される表示光の光量低下を防止することができる。   In the present invention, an etching stopper layer that overlaps the end of the second electrode is provided between the first electrode and the second electrode. Therefore, even when overetching occurs during patterning of the second electrode, accumulation occurs. At the end of the capacitor, the etching stopper layer or the dielectric film is always interposed between the end of the first electrode and the second electrode, so that the end of the first electrode and the second electrode are short-circuited. Can be prevented. Here, since the etching stopper layer has a light shielding property, when light passes through the opening region, the light traveling toward the etching stopper layer is shielded by the etching stopper layer. For this reason, there is no interference between the light that passes through the etching stopper layer and the light that does not pass through the etching stopper layer in the vicinity of the etching stopper layer, thereby preventing a reduction in the amount of display light emitted from the periphery of the etching stopper layer. be able to.

本発明において、前記エッチングストッパー層は、前記誘電体膜と前記第2電極との層間に設けられている構成を採用することができる。かかる構成によれば、オーバーエッチングが起こってエッチングストッパー層の表面がエッチングされても、第1電極と第2電極の端部との間には、エッチングストッパー層に加えて、誘電体膜が必ず残るため、エッチングストッパー層が絶縁材料あるいは導電材料のいずれであっても、第1電極と第2電極の端部とが短絡するのを防止することができる。   In the present invention, the etching stopper layer may be provided between the dielectric film and the second electrode. According to such a configuration, even if overetching occurs and the surface of the etching stopper layer is etched, a dielectric film is always provided between the first electrode and the end of the second electrode in addition to the etching stopper layer. Therefore, even if the etching stopper layer is made of either an insulating material or a conductive material, it is possible to prevent the first electrode and the end portion of the second electrode from being short-circuited.

本発明において、前記エッチングストッパー層は、前記第1電極と前記誘電体膜との層間に設けられている構成を採用してもよい。   In the present invention, the etching stopper layer may be configured to be provided between the first electrode and the dielectric film.

本発明において、前記第2電極より上層側に、当該第2電極に電気的に接続する透光性の画素電極を備え、前記第1電極は、前記複数の画素のうち、隣り合う複数の画素に跨って延在する容量線である構成を採用することができる。   In the present invention, a translucent pixel electrode electrically connected to the second electrode is provided on the upper layer side of the second electrode, and the first electrode includes a plurality of adjacent pixels among the plurality of pixels. It is possible to adopt a configuration that is a capacitor line extending across the line.

この場合、前記第2電極と前記画素電極との層間には、表面が平坦な層間絶縁膜が設けられ、当該層間絶縁膜には、前記エッチングストッパー層と重なる位置に前記第2電極と前記画素電極とを電気的に接続するコンタクトホールが形成されていることが好ましい。かかる構成によれば、エッチングストッパー層が設けられている領域では、層間絶縁膜の膜厚がエッチングストッパー層の膜厚分だけ薄いので、層間絶縁膜に第2電極と画素電極とを接続するためのコンタクトホールを従来よりも浅く、かつ、容易に形成することができる。容易に形成することができるメリットともなる。   In this case, an interlayer insulating film having a flat surface is provided between the second electrode and the pixel electrode, and the second electrode and the pixel are disposed at a position overlapping the etching stopper layer on the interlayer insulating film. It is preferable that a contact hole for electrically connecting the electrode is formed. According to such a configuration, in the region where the etching stopper layer is provided, since the film thickness of the interlayer insulating film is thin by the film thickness of the etching stopper layer, the second electrode and the pixel electrode are connected to the interlayer insulating film. This contact hole can be formed shallower and easier than before. It is also an advantage that it can be easily formed.

本発明において、前記第2電極は、画素電極であり、前記第1電極は、前記複数の画素のうち、隣り合う複数の画素に跨って延在する容量線である構成を採用することができる。   In the present invention, it is possible to adopt a configuration in which the second electrode is a pixel electrode, and the first electrode is a capacitance line extending across a plurality of adjacent pixels among the plurality of pixels. .

本発明において、前記画素は、画素トランジスターを備え、当該画素トランジスターより上層側に前記蓄積容量が設けられていることが好ましい。   In the present invention, it is preferable that the pixel includes a pixel transistor, and the storage capacitor is provided on an upper layer side of the pixel transistor.

本発明に係る液晶装置は、例えば、投射型表示装置のライトバルブや直視型表示装置として用いられる。本発明に係る液晶装置を投射型表示装置に用いる場合、投射型表示装置には、前記液晶装置に供給される光を出射する光源部と、前記液晶装置によって変調された光を投射する投射光学系と、が設けられる。   The liquid crystal device according to the present invention is used as, for example, a light valve of a projection display device or a direct view display device. When the liquid crystal device according to the present invention is used in a projection display device, the projection display device includes a light source unit that emits light supplied to the liquid crystal device, and projection optics that projects light modulated by the liquid crystal device. A system is provided.

本発明の実施の形態1に係る液晶装置に設けた蓄積容量の説明図である。It is explanatory drawing of the storage capacity provided in the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る液晶装置に設けた蓄積容量の説明図である。It is explanatory drawing of the storage capacity provided in the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明を適用した液晶装置の電気的構成を示すブロック図である。It is a block diagram which shows the electric constitution of the liquid crystal device to which this invention is applied. 本発明を適用した液晶装置の液晶パネルの説明図である。It is explanatory drawing of the liquid crystal panel of the liquid crystal device to which this invention is applied. 本発明の実施の形態1に係る液晶装置の具体的構成例1の説明図である。It is explanatory drawing of the specific structural example 1 of the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る液晶装置の具体的構成例1における画素構成要素の説明図である。It is explanatory drawing of the pixel component in the specific structural example 1 of the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る液晶装置の具体的構成例2の説明図である。It is explanatory drawing of the specific structural example 2 of the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る液晶装置の具体的構成例2における画素構成要素の説明図である。It is explanatory drawing of the pixel component in the specific structural example 2 of the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明の実施の形態2に係る液晶装置の具体的構成例1の説明図である。It is explanatory drawing of the specific structural example 1 of the liquid crystal device which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係る液晶装置の具体的構成例2の説明図である。It is explanatory drawing of the specific structural example 2 of the liquid crystal device which concerns on Embodiment 2 of this invention. 本発明を適用した液晶装置を用いた投射型表示装置の概略構成図である。It is a schematic block diagram of the projection type display apparatus using the liquid crystal device to which this invention is applied. 参考例に係る液晶装置の説明図である。It is explanatory drawing of the liquid crystal device which concerns on a reference example. 別の参考例に係る液晶装置の説明図である。It is explanatory drawing of the liquid crystal device which concerns on another reference example.

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。   Embodiments of the present invention will be described with reference to the drawings. In the drawings to be referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing.

[実施の形態1]
(液晶装置の蓄積容量の構成)
図1は、本発明の実施の形態1に係る液晶装置に設けた蓄積容量の説明図である。図1(g)に示す蓄積容量55は、後述する透過型の液晶装置の第1基板(素子基板)において液晶容量に並列に電気的に接続しており、液晶容量に保持された電圧変動を抑制する。また、第1基板の各画素においては、遮光性の配線、画素トランジスター等の遮光部分で囲まれた領域は、表示光が透過する開口領域になっており、本形態では、開口領域に形成された透光膜によって蓄積容量55が構成されている。
[Embodiment 1]
(Configuration of storage capacity of liquid crystal device)
FIG. 1 is an explanatory diagram of a storage capacitor provided in the liquid crystal device according to Embodiment 1 of the present invention. The storage capacitor 55 shown in FIG. 1G is electrically connected in parallel to the liquid crystal capacitor in a first substrate (element substrate) of a transmissive liquid crystal device described later, and voltage fluctuations held in the liquid crystal capacitor are reduced. Suppress. In each pixel of the first substrate, a region surrounded by a light-shielding portion such as a light-shielding wiring or a pixel transistor is an opening region through which display light is transmitted. In this embodiment, the region is formed in the opening region. The storage capacitor 55 is constituted by the transparent film.

より具体的には、蓄積容量55は、層間絶縁膜等の下地40上に、第1電極51a(下電極)、誘電体膜52、第2電極53a(上電極)が順に積層された構造になっており、本形態では、第1電極51aとして透光性導電膜が用いられ、誘電体膜52として透光性誘電体膜が用いられ、第2電極53aとして透光性導電膜が用いられている。   More specifically, the storage capacitor 55 has a structure in which a first electrode 51a (lower electrode), a dielectric film 52, and a second electrode 53a (upper electrode) are sequentially stacked on a base layer 40 such as an interlayer insulating film. In this embodiment, a light-transmitting conductive film is used as the first electrode 51a, a light-transmitting dielectric film is used as the dielectric film 52, and a light-transmitting conductive film is used as the second electrode 53a. ing.

また、本形態では、図1(a)〜(f)を参照して以下に説明する方法で蓄積容量55を形成する際、第1電極51aと第2電極53aとの層間には、第2電極53aの端部に重なるエッチングストッパー層54aが設けられている。より具体的には、第1電極51aと第2電極53aとの層間のうち、誘電体膜52と第2電極53aとの層間には、第2電極53aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。   In this embodiment, when the storage capacitor 55 is formed by the method described below with reference to FIGS. 1A to 1F, the second electrode 53a is interposed between the first electrode 51a and the second electrode 53a. An etching stopper layer 54a is provided to overlap the end portion of the electrode 53a. More specifically, among the layers between the first electrode 51a and the second electrode 53a, between the dielectric film 52 and the second electrode 53a, an etching stopper that overlaps the entire periphery of the end portion of the second electrode 53a. A layer 54a is provided.

ここで、エッチングストッパー層59aは、第1電極51aおよび第2電極53aのうちの少なくとも一方を構成する透光性導電膜の屈折率に対して±20%の屈折率を有する透光性絶縁膜からなり、第1電極51aまたは第2電極53aと同等の屈折率を備えている。より具体的には、本形態において、第1電極51aおよび第2電極53aはITO膜からなり、ITO膜の屈折率は1.9である。従って、エッチングストッパー層54aとしては、屈折率が1.52〜2.28(1.9±20%)の透光性絶縁膜が用いられており、かかる透光絶縁膜としては、窒化シリコン膜(屈折率=2.0)、酸窒化シリコン膜(屈折率=1.6)、酸化マグネシウム(屈折率=1.75)が挙げられる。また、金属酸化物の場合、酸素含有量によって屈折率が変動するので、屈折率が1.52〜2.28の範囲に入るように酸素含有量を調整したニオブ酸化膜等の金属酸化膜についても、エッチングストッパー層54aを構成する透光性絶縁膜として利用可能である。なお、屈折率は、光の波長によってシフトするが、エッチングストッパー層59aは、可視域における屈折率がITO膜と同等であればよい。   Here, the etching stopper layer 59a is a translucent insulating film having a refractive index of ± 20% with respect to the refractive index of the translucent conductive film constituting at least one of the first electrode 51a and the second electrode 53a. And has a refractive index equivalent to that of the first electrode 51a or the second electrode 53a. More specifically, in this embodiment, the first electrode 51a and the second electrode 53a are made of an ITO film, and the refractive index of the ITO film is 1.9. Accordingly, a light-transmitting insulating film having a refractive index of 1.52 to 2.28 (1.9 ± 20%) is used as the etching stopper layer 54a. As the light-transmitting insulating film, a silicon nitride film is used. (Refractive index = 2.0), silicon oxynitride film (refractive index = 1.6), and magnesium oxide (refractive index = 1.75). In the case of a metal oxide, since the refractive index varies depending on the oxygen content, a metal oxide film such as a niobium oxide film whose oxygen content is adjusted so that the refractive index falls within the range of 1.52 to 2.28. Also, it can be used as a translucent insulating film constituting the etching stopper layer 54a. Although the refractive index shifts depending on the wavelength of light, the etching stopper layer 59a only needs to have the same refractive index in the visible region as that of the ITO film.

本形態では、エッチングストッパー層54aとして窒化シリコン膜が用いられている。エッチングストッパー層54aが窒化シリコン膜であれば、エッチングストッパー層54aを構成する際、液晶装置の分野で広く使用されている窒化シリコン膜を用いればよいという利点がある。また、窒化シリコン膜であれば、金属酸化物に比して屈折率が安定しているという利点がある。   In this embodiment, a silicon nitride film is used as the etching stopper layer 54a. If the etching stopper layer 54a is a silicon nitride film, there is an advantage that a silicon nitride film widely used in the field of liquid crystal devices may be used when forming the etching stopper layer 54a. In addition, the silicon nitride film has an advantage that the refractive index is stable as compared with the metal oxide.

また、誘電体膜52としては、酸化シリコン膜(誘電率=3.9)、窒化シリコン膜(誘電率=6.5)、酸化アルミニウム膜(誘電率=9)、酸化ジルコニウム膜(誘電率=31)、酸化ハフニウム膜(誘電率=41)、酸化ニオブ膜(誘電率=47)を用いることができる。これらの誘電体膜のうち、酸化シリコン膜より誘電率が大きな誘電体膜を誘電体膜52として用いれば、静電容量の大きな蓄積容量55を形成することができる。本形態では、誘電体膜52として、酸化アルミニウム膜が用いられている。   The dielectric film 52 includes a silicon oxide film (dielectric constant = 3.9), a silicon nitride film (dielectric constant = 6.5), an aluminum oxide film (dielectric constant = 9), and a zirconium oxide film (dielectric constant = 31), a hafnium oxide film (dielectric constant = 41), a niobium oxide film (dielectric constant = 47) can be used. Of these dielectric films, if a dielectric film having a dielectric constant larger than that of the silicon oxide film is used as the dielectric film 52, a storage capacitor 55 having a large electrostatic capacity can be formed. In this embodiment, an aluminum oxide film is used as the dielectric film 52.

(液晶装置の製造方法/蓄積容量55の製造方法)
液晶装置の製造方法において、図1(g)に示す蓄積容量55を製造するには、図1(a)に示すように、層間絶縁膜等といった下地40の上に、ITO膜からなる第1電極形成用透光性導電膜51を形成した後、図1(b)に示すように、第1電極形成用透光性導電膜51をパターニングして第1電極51aを形成する。次に、図1(c)に示すように、第1電極51aの上層側に酸化アルミニウム膜等からなる透光性の誘電体膜52を形成する。
(Manufacturing method of liquid crystal device / manufacturing method of storage capacitor 55)
In the manufacturing method of the liquid crystal device, in order to manufacture the storage capacitor 55 shown in FIG. 1 (g), as shown in FIG. 1 (a), a first made of an ITO film is formed on a base 40 such as an interlayer insulating film. After forming the electrode-forming translucent conductive film 51, as shown in FIG. 1B, the first electrode-forming translucent conductive film 51 is patterned to form the first electrode 51a. Next, as shown in FIG. 1C, a translucent dielectric film 52 made of an aluminum oxide film or the like is formed on the upper layer side of the first electrode 51a.

次に、図1(d)に示すように、窒化シリコン膜等からなるエッチングストッパー用絶縁膜54を形成した後、エッチングストッパー用絶縁膜54をパターニングし、図1(e)に示すように、エッチングストッパー層54aを形成する。   Next, as shown in FIG. 1 (d), after forming an etching stopper insulating film 54 made of a silicon nitride film or the like, the etching stopper insulating film 54 is patterned, and as shown in FIG. An etching stopper layer 54a is formed.

次に、図1(f)に示すように、ITO膜からなる第2電極形成用透光性導電膜53を形成した後、第2電極形成用透光性導電膜53の上にレジストマスク530を形成し、この状態でエッチングした後、レジストマスク530を除去する。その結果、図1(g)に示すように、第1電極51a、誘電体膜52、第2電極53aが順に積層された蓄積容量55が形成される。かかる第2電極形成用透光性導電膜53のエッチング工程でドライエッチングを行うと、エッチング選択性が低いので、エッチングストッパー層54aの表面が多少エッチングされる。それでも、第1電極56aと第2電極58aの端部との間には、窒化シリコン膜からなる厚いエッチングストッパー層54a、および酸化アルミニウム膜からなる誘電体膜52が残ることになる。   Next, as shown in FIG. 1 (f), after forming a second electrode forming translucent conductive film 53 made of an ITO film, a resist mask 530 is formed on the second electrode forming translucent conductive film 53. After etching and etching in this state, the resist mask 530 is removed. As a result, as shown in FIG. 1G, a storage capacitor 55 in which the first electrode 51a, the dielectric film 52, and the second electrode 53a are sequentially stacked is formed. When dry etching is performed in the etching process of the second electrode forming translucent conductive film 53, the etching selectivity is low, and the surface of the etching stopper layer 54a is slightly etched. Nevertheless, a thick etching stopper layer 54a made of a silicon nitride film and a dielectric film 52 made of an aluminum oxide film remain between the end portions of the first electrode 56a and the second electrode 58a.

(本形態の効果)
以上説明したように、本形態の液晶装置において、蓄積容量55では、第1電極51a、誘電体膜52および第2電極53aが透光性を備えているため、蓄積容量55が形成されている領域も光が透過する。従って、画素において蓄積容量55が形成されている領域を開口領域として利用することができる。それ故、画像の高精細化等を図る目的で、画素ピッチを狭めて画素数を増やした場合でも、画素開口率が高いので、表示光量を増大させることができ、明るい画像を表示することができる。
(Effect of this embodiment)
As described above, in the liquid crystal device of this embodiment, in the storage capacitor 55, the first electrode 51a, the dielectric film 52, and the second electrode 53a have translucency, and thus the storage capacitor 55 is formed. Light also passes through the area. Therefore, the area where the storage capacitor 55 is formed in the pixel can be used as the opening area. Therefore, even when the pixel pitch is reduced and the number of pixels is increased for the purpose of increasing the definition of the image, the pixel aperture ratio is high, so that the amount of display light can be increased and a bright image can be displayed. it can.

また、第1電極51aと第2電極53aとの層間のうち、誘電体膜52と第2電極53aとの層間には、第2電極53aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。このため、蓄積容量55の端部では、ドライエッチング時、オーバーエッチングが起こっても、第1電極51aと第2電極53aの端部との間には、絶縁性のエッチングストッパー層54a、および絶縁性の誘電体膜52が介在するので、第1電極51aと第2電極53aの端部とが導電性の異物によって短絡するのを防止することができる。   In addition, an etching stopper layer 54a is provided between the first electrode 51a and the second electrode 53a between the dielectric film 52 and the second electrode 53a so as to overlap the entire edge of the second electrode 53a. It has been. Therefore, even if overetching occurs at the end of the storage capacitor 55 during dry etching, an insulating etching stopper layer 54a and an insulating layer are provided between the first electrode 51a and the end of the second electrode 53a. Since the conductive dielectric film 52 is interposed, it is possible to prevent the first electrode 51a and the end portion of the second electrode 53a from being short-circuited by the conductive foreign matter.

さらに、本形態では、エッチングストッパー層54aは、第1電極51aおよび第2電極53aを構成するITO膜と同等の屈折率を備えたエッチングストッパー用絶縁膜59(窒化シリコン膜)からなる。このため、エッチングストッパー層54a周辺から出射される表示光の光量が、表示光の干渉が原因で大幅に低下することを防止することができる。すなわち、図1(g)に矢印L11で示す光は、第2電極53a、誘電体膜52、第1電極51aを透過するのに対して、図1(g)に矢印L12で示す光は、第2電極53a、エッチングストッパー層54a、誘電体膜52、第1電極51aを透過し、図1(g)に矢印L13で示す光は、エッチングストッパー層54a、誘電体膜52を透過する。それでも、第2電極53a、第1電極51aおよびエッチングストッパー層54aは同等の屈折率を有するため、エッチングストッパー層54aを透過しない光と、エッチングストッパー層54aを透過した光との間において干渉が発生しない。それ故、第2電極53aに対してエッチングストッパー層54aを設けても、エッチングストッパー層54a周辺から出射される表示光の光量低下を防止することができる。   Furthermore, in this embodiment, the etching stopper layer 54a is made of an etching stopper insulating film 59 (silicon nitride film) having a refractive index equivalent to that of the ITO film constituting the first electrode 51a and the second electrode 53a. For this reason, it is possible to prevent the amount of display light emitted from the periphery of the etching stopper layer 54a from being significantly reduced due to interference of display light. That is, the light indicated by the arrow L11 in FIG. 1G is transmitted through the second electrode 53a, the dielectric film 52, and the first electrode 51a, whereas the light indicated by the arrow L12 in FIG. The light indicated by the arrow L13 in FIG. 1G passes through the etching stopper layer 54a and the dielectric film 52 through the second electrode 53a, the etching stopper layer 54a, the dielectric film 52, and the first electrode 51a. Still, since the second electrode 53a, the first electrode 51a, and the etching stopper layer 54a have the same refractive index, interference occurs between the light that does not pass through the etching stopper layer 54a and the light that passes through the etching stopper layer 54a. do not do. Therefore, even if the etching stopper layer 54a is provided for the second electrode 53a, it is possible to prevent a decrease in the amount of display light emitted from the periphery of the etching stopper layer 54a.

また、本形態では、エッチングストッパー層54aは、誘電体膜52と第2電極53aとの層間に設けられているため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングになっても、第1電極51aと第2電極53aの端部との間には、エッチングストッパー層54aに加えて、誘電体膜52が必ず残ることになる。それ故、エッチングストッパー層54aについては、絶縁材料および導電材料のいずれであってもよいという利点がある。   In this embodiment, since the etching stopper layer 54a is provided between the dielectric film 52 and the second electrode 53a, the end of the storage capacitor 51 is overetched during dry etching. In addition to the etching stopper layer 54a, the dielectric film 52 always remains between the first electrode 51a and the end of the second electrode 53a. Therefore, the etching stopper layer 54a has an advantage that it may be either an insulating material or a conductive material.

なお、本形態では、エッチングストッパー層54aの屈折率を第1電極51aまたは第2電極53aの屈折率と同等とするにあたって、各種評価の結果、エッチングストッパー層54aの屈折率を第1電極51aまたは第2電極53aの屈折率の±20%としたが、かかる範囲内であれば、屈折率の差が小さいので、光の干渉の影響を低く抑えることができる。これに対して、エッチングストッパー層54aの屈折率が第1電極51aまたは第2電極53aの屈折率の80%未満あるいは120%を超える場合には、各種評価の結果、光の干渉の影響を抑えることができないという結果が得られている。   In this embodiment, in order to make the refractive index of the etching stopper layer 54a equal to the refractive index of the first electrode 51a or the second electrode 53a, as a result of various evaluations, the refractive index of the etching stopper layer 54a is changed to the first electrode 51a or Although the refractive index of the second electrode 53a is set to ± 20%, the difference in refractive index is small within this range, so that the influence of light interference can be kept low. On the other hand, when the refractive index of the etching stopper layer 54a is less than 80% or more than 120% of the refractive index of the first electrode 51a or the second electrode 53a, the influence of light interference is suppressed as a result of various evaluations. The result is that it is not possible.

[実施の形態2]
(液晶装置の蓄積容量の構成)
図2は、本発明の実施の形態2に係る液晶装置に設けた蓄積容量の説明図である。図2(g)に示す蓄積容量55も、実施の形態1と同様、後述する透過型の液晶装置の第1基板(素子基板)において液晶容量に並列に電気的に接続しており、液晶容量に保持された電圧変動を抑制する。かかる蓄積容量55を画素に形成するにあたって、本形態でも、実施の形態1と同様、第1電極51aとして透光性導電膜が用いられ、誘電体膜52として透光性誘電体膜が用いられ、第2電極53aとして透光性導電膜が用いられている。また、本形態でも、実施の形態1と同様、第1電極51aと第2電極53aとの層間には、第2電極53aの端部に重なる絶縁性のエッチングストッパー層54aが設けられている。
[Embodiment 2]
(Configuration of storage capacity of liquid crystal device)
FIG. 2 is an explanatory diagram of a storage capacitor provided in the liquid crystal device according to Embodiment 2 of the present invention. The storage capacitor 55 shown in FIG. 2G is also electrically connected in parallel to the liquid crystal capacitor in the first substrate (element substrate) of the transmission type liquid crystal device described later, as in the first embodiment. The voltage fluctuation held in In forming this storage capacitor 55 in a pixel, in this embodiment as well, a light-transmitting conductive film is used as the first electrode 51a and a light-transmitting dielectric film is used as the dielectric film 52, as in the first embodiment. A translucent conductive film is used as the second electrode 53a. Also in this embodiment, as in the first embodiment, an insulating etching stopper layer 54a is provided between the first electrode 51a and the second electrode 53a so as to overlap the end portion of the second electrode 53a.

本形態では、第1電極51aと第2電極53aとの層間のうち、第1電極51aと誘電体膜52との層間には、第2電極53aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。ここで、エッチングストッパー層54aは、第1電極51aおよび第2電極53aのうちの少なくとも一方を構成する透光性導電膜の屈折率に対して±20%の屈折率を有する透光膜からなり、第1電極51aまたは第2電極53aと同等の屈折率を備えている。より具体的には、本形態においても、実施の形態1と同様、第1電極51aおよび第2電極53aはITO膜からなり、ITO膜の屈折率は1.9である。従って、エッチングストッパー層54aとしては、屈折率が1.52〜2.28(1.9±20%)の透光性絶縁膜が用いられており、かかる透光性絶縁膜としては、上記の絶縁膜が挙げられる。本形態では、エッチングストッパー層54aとして、窒化シリコン膜が用いられている。また、誘電体膜52としては、上記の誘電体膜を用いることができ、本形態では、酸化アルミニウム膜等、誘電率が高い絶縁膜が用いられている。   In this embodiment, among the layers between the first electrode 51a and the second electrode 53a, between the first electrode 51a and the dielectric film 52, the etching stopper layer 54a that overlaps the entire periphery of the end portion of the second electrode 53a. Is provided. Here, the etching stopper layer 54a is made of a translucent film having a refractive index of ± 20% with respect to the refractive index of the translucent conductive film constituting at least one of the first electrode 51a and the second electrode 53a. The refractive index is the same as that of the first electrode 51a or the second electrode 53a. More specifically, also in this embodiment, as in Embodiment 1, the first electrode 51a and the second electrode 53a are made of an ITO film, and the refractive index of the ITO film is 1.9. Therefore, a light-transmitting insulating film having a refractive index of 1.52 to 2.28 (1.9 ± 20%) is used as the etching stopper layer 54a. An insulating film is mentioned. In this embodiment, a silicon nitride film is used as the etching stopper layer 54a. As the dielectric film 52, the above-described dielectric film can be used. In this embodiment, an insulating film having a high dielectric constant such as an aluminum oxide film is used.

(液晶装置の製造方法/蓄積容量55の製造方法)
液晶装置の製造方法において、図2(g)に示す蓄積容量55を製造するには、図2(a)に示すように、層間絶縁膜等といった下地40の上に、ITO膜からなる第1電極形成用透光性導電膜51を形成した後、図2(b)に示すように、第1電極形成用透光性導電膜51をパターニングして第1電極51aを形成する。
(Method for manufacturing liquid crystal device / method for manufacturing storage capacitor 55)
In the manufacturing method of the liquid crystal device, in order to manufacture the storage capacitor 55 shown in FIG. 2G, as shown in FIG. After forming the electrode-forming translucent conductive film 51, as shown in FIG. 2B, the first electrode-forming translucent conductive film 51 is patterned to form the first electrode 51a.

次に、図2(c)に示すように、窒化シリコン膜等からなるエッチングストッパー用絶縁膜54を形成した後、エッチングストッパー用絶縁膜54をパターニングし、図2(d)に示すように、エッチングストッパー層54aを形成する。   Next, as shown in FIG. 2C, after forming the etching stopper insulating film 54 made of a silicon nitride film or the like, the etching stopper insulating film 54 is patterned, and as shown in FIG. An etching stopper layer 54a is formed.

次に、図2(e)に示すように、酸化アルミニウム膜等からなる透光性の誘電体膜52を形成する。次に、図2(f)に示すように、ITO膜からなる第2電極形成用透光性導電膜53を形成した後、第2電極形成用透光性導電膜53の上にレジストマスク530を形成し、この状態でエッチングした後、レジストマスク530を除去する。その結果、図2(g)に示すように、第1電極51a、誘電体膜52、第2電極53aが順に積層された蓄積容量55が形成される。かかる第2電極形成用透光性導電膜53のエッチングにドライエッチングを行うと、エッチング選択性が低いので、誘電体膜52において第2電極53aから露出している部分、およびエッチングストッパー層54aの表面がエッチングされる。それでも、第1電極51aと第2電極53aの端部との間に厚いエッチングストッパー層54aが残ることになる。   Next, as shown in FIG. 2E, a translucent dielectric film 52 made of an aluminum oxide film or the like is formed. Next, as shown in FIG. 2 (f), a second electrode forming translucent conductive film 53 made of an ITO film is formed, and then a resist mask 530 is formed on the second electrode forming translucent conductive film 53. After etching and etching in this state, the resist mask 530 is removed. As a result, as shown in FIG. 2G, a storage capacitor 55 in which the first electrode 51a, the dielectric film 52, and the second electrode 53a are sequentially stacked is formed. When dry etching is performed to etch the second electrode-forming translucent conductive film 53, the etching selectivity is low, so that the portion of the dielectric film 52 exposed from the second electrode 53a and the etching stopper layer 54a The surface is etched. Nevertheless, the thick etching stopper layer 54a remains between the first electrode 51a and the end of the second electrode 53a.

(本形態の効果)
以上説明したように、本形態の液晶装置においても、実施の形態1と同様、蓄積容量55では、第1電極51a、誘電体膜52および第2電極53aが透光性を備えているため、蓄積容量55が形成されている領域も光が透過する。従って、蓄積容量55が形成されている領域を開口領域として利用することができる。それ故、画像の高精細化等を図る目的で、画素ピッチを狭めて画素数を増やした場合でも、画素開口率が高いので、表示光量を増大させることができ、明るい画像を表示することができる。
(Effect of this embodiment)
As described above, also in the liquid crystal device of this embodiment, as in Embodiment 1, in the storage capacitor 55, the first electrode 51a, the dielectric film 52, and the second electrode 53a have translucency. Light also passes through the region where the storage capacitor 55 is formed. Therefore, the region where the storage capacitor 55 is formed can be used as the opening region. Therefore, even when the pixel pitch is reduced and the number of pixels is increased for the purpose of increasing the definition of the image, the pixel aperture ratio is high, so that the amount of display light can be increased and a bright image can be displayed. it can.

また、第1電極51aと第2電極53aとの層間のうち、第1電極51aと誘電体膜52との層間には、第2電極53aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。このため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングになっても、第1電極51aと第2電極53aの端部との間にエッチングストッパー層54aが介在するので、第1電極51aと第2電極53aの端部とが導電性の異物によって短絡するのを防止することができる。   In addition, an etching stopper layer 54a is provided between the first electrode 51a and the second electrode 53a between the first electrode 51a and the dielectric film 52 so as to overlap the entire periphery of the end of the second electrode 53a. It has been. For this reason, the etching stopper layer 54a is interposed between the first electrode 51a and the end of the second electrode 53a at the end of the storage capacitor 51 even when overetching occurs during dry etching. It is possible to prevent 51a and the end portion of the second electrode 53a from being short-circuited by a conductive foreign matter.

さらに、本形態では、エッチングストッパー層54aは、第1電極51aおよび第2電極53aを構成するITO膜と同等の屈折率を備えたエッチングストッパー用絶縁膜59(窒化シリコン膜)からなる。このため、エッチングストッパー層54a周辺から出射される表示光の出射光量が、表示光の干渉が原因で大幅に低下することを防止することができる。すなわち、図2(g)に矢印L21で示す光は、第2電極53a、誘電体膜52、第1電極51aを透過するのに対して、図2(g)に矢印L22で示す光は、第2電極53a、誘電体膜52、エッチングストッパー層54a、第1電極51aを透過し、図2(g)に矢印L23で示す光は、誘電体膜54、エッチングストッパー層54aを透過する。それでも、第2電極53a、第1電極51aおよびエッチングストッパー層54aは同等の屈折率を有するため、エッチングストッパー層54aを透過しない光と、エッチングストッパー層54aを透過した光との間において干渉が発生しない。それ故、第2電極53aに対してエッチングストッパー層54aを設けても、エッチングストッパー層54a周辺から出射される表示光の光量低下を防止することができる。   Furthermore, in this embodiment, the etching stopper layer 54a is made of an etching stopper insulating film 59 (silicon nitride film) having a refractive index equivalent to that of the ITO film constituting the first electrode 51a and the second electrode 53a. For this reason, it can prevent that the emitted light quantity of the display light radiate | emitted from the etching stopper layer 54a periphery falls significantly due to the interference of display light. That is, the light indicated by the arrow L21 in FIG. 2G passes through the second electrode 53a, the dielectric film 52, and the first electrode 51a, whereas the light indicated by the arrow L22 in FIG. The light indicated by the arrow L23 in FIG. 2G passes through the dielectric film 54 and the etching stopper layer 54a through the second electrode 53a, the dielectric film 52, the etching stopper layer 54a, and the first electrode 51a. Still, since the second electrode 53a, the first electrode 51a, and the etching stopper layer 54a have the same refractive index, interference occurs between the light that does not pass through the etching stopper layer 54a and the light that passes through the etching stopper layer 54a. do not do. Therefore, even if the etching stopper layer 54a is provided for the second electrode 53a, it is possible to prevent a decrease in the amount of display light emitted from the periphery of the etching stopper layer 54a.

なお、本形態では、エッチングストッパー層54aは、第1電極51aと誘電体膜52との層間に設けられているため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングが発生すると、誘電体膜52が除去されてしまう。それ故、エッチングストッパー層54aについては、絶縁材料を用いる必要がある。   In this embodiment, since the etching stopper layer 54a is provided between the first electrode 51a and the dielectric film 52, if overetching occurs at the end of the storage capacitor 51 during dry etching, the dielectric The body film 52 is removed. Therefore, it is necessary to use an insulating material for the etching stopper layer 54a.

なお、本形態では、エッチングストッパー層54aの屈折率を第1電極51aまたは第2電極53aの屈折率と同等とするにあたって、各種評価の結果、エッチングストッパー層54aの屈折率を第1電極51aまたは第2電極53aの屈折率の±20%としたが、かかる範囲内であれば、屈折率の差が小さいので、光の干渉の影響を低く抑えることができる。これに対して、エッチングストッパー層54aの屈折率が第1電極51aまたは第2電極53aの屈折率の80%未満あるいは120%を超える場合には、各種評価の結果、光の干渉の影響を抑えることができないという結果が得られている。   In this embodiment, in order to make the refractive index of the etching stopper layer 54a equal to the refractive index of the first electrode 51a or the second electrode 53a, as a result of various evaluations, the refractive index of the etching stopper layer 54a is changed to the first electrode 51a or Although the refractive index of the second electrode 53a is set to ± 20%, the difference in refractive index is small within this range, so that the influence of light interference can be kept low. On the other hand, when the refractive index of the etching stopper layer 54a is less than 80% or more than 120% of the refractive index of the first electrode 51a or the second electrode 53a, the influence of light interference is suppressed as a result of various evaluations. The result is that it is not possible.

[実施の形態3]
本発明の実施の形態3に係る液晶装置に設けた蓄積容量は、基本的には、図1を参照して説明した蓄積容量55と同様な構成を有しており、エッチングストッパー層54aを構成する材料のみが相違する。すなわち、本形態でも、図1に示すように、蓄積容量55では、実施の形態1と同様、第1電極51aとして透光性導電膜(ITO膜)が用いられ、誘電体膜52として透光性誘電体膜が用いられ、第2電極53aとして透光性導電膜(ITO膜)が用いられている。また、誘電体膜52としては、上記の誘電体膜を用いることができ、本形態では、酸化アルミニウム膜等、誘電率が高い絶縁膜が用いられている。
[Embodiment 3]
The storage capacitor provided in the liquid crystal device according to Embodiment 3 of the present invention basically has the same configuration as that of the storage capacitor 55 described with reference to FIG. 1, and constitutes an etching stopper layer 54a. Only the material to be different is different. That is, also in this embodiment, as shown in FIG. 1, in the storage capacitor 55, a light-transmitting conductive film (ITO film) is used as the first electrode 51a and the light-transmitting film as the dielectric film 52, as in the first embodiment. A conductive dielectric film is used, and a translucent conductive film (ITO film) is used as the second electrode 53a. As the dielectric film 52, the above-described dielectric film can be used. In this embodiment, an insulating film having a high dielectric constant such as an aluminum oxide film is used.

また、本形態でも、実施の形態1と同様、誘電体膜52と第2電極53aとの層間には、第2電極53aの端部に重なるエッチングストッパー層54aが設けられている。   Also in this embodiment, as in the first embodiment, an etching stopper layer 54a is provided between the dielectric film 52 and the second electrode 53a so as to overlap the end portion of the second electrode 53a.

ここで、エッチングストッパー層59aは、モリブデン、チタン、タンタル等金属膜、モリブデン、チタン、タンタル等の酸化膜、モリブデン、チタン、タンタル等のシリサイド膜等、光吸収性を備えた遮光膜からなる。なお、本形態の蓄積容量55については、図1を参照して説明した方法で形成できるので、説明を省略する。   Here, the etching stopper layer 59a is formed of a light-shielding film having light absorption properties, such as a metal film such as molybdenum, titanium, or tantalum, an oxide film such as molybdenum, titanium, or tantalum, or a silicide film such as molybdenum, titanium, or tantalum. Note that the storage capacitor 55 of the present embodiment can be formed by the method described with reference to FIG.

このような構成の蓄積容量55を備えた液晶装置において、蓄積容量55では、第1電極51a、誘電体膜52および第2電極53aが透光性を備えているため、蓄積容量55が形成されている領域も光が透過する。従って、蓄積容量55が形成されている領域を開口領域として利用することができる。それ故、画像の高精細化等を図る目的で、画素ピッチを狭めて画素数を増やした場合でも、画素開口率が高いので、表示光量を増大させることができ、明るい画像を表示することができる。また、第1電極51aと第2電極53aとの層間のうち、誘電体膜52と第2電極53aとの層間において第2電極53aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。このため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングになっても、第1電極51aと第2電極53aの端部との間に少なくとも誘電体膜72が介在するので、第1電極51aと第2電極53aの端部とが導電性の異物によって短絡するのを防止することができる。   In the liquid crystal device including the storage capacitor 55 having such a configuration, the storage capacitor 55 is formed in the storage capacitor 55 because the first electrode 51a, the dielectric film 52, and the second electrode 53a have translucency. Light is also transmitted through the area. Therefore, the region where the storage capacitor 55 is formed can be used as the opening region. Therefore, even when the pixel pitch is reduced and the number of pixels is increased for the purpose of increasing the definition of the image, the pixel aperture ratio is high, so that the amount of display light can be increased and a bright image can be displayed. it can. In addition, an etching stopper layer 54a is provided between the first electrode 51a and the second electrode 53a between the dielectric film 52 and the second electrode 53a so as to overlap the end of the second electrode 53a over the entire circumference. Yes. For this reason, at the end of the storage capacitor 51, even if overetching occurs during dry etching, at least the dielectric film 72 is interposed between the end of the first electrode 51a and the second electrode 53a. It is possible to prevent the electrode 51a and the end portion of the second electrode 53a from being short-circuited by the conductive foreign matter.

さらに、本形態では、エッチングストッパー層54aは遮光性を備えているため、エッチングストッパー層54aに向けて進行した光は、エッチングストッパー層54aで遮光される。このため、エッチングストッパー層54aの周辺では、エッチングストッパー層54aを通過する光と、エッチングストッパー層54aを通過しない光との干渉が発生しないので、エッチングストッパー層54a周辺から出射される表示光の光量低下を防止することができる。また、エッチングストッパー層54aは光吸収性を備えているため、エッチングストッパー層54aで光が反射して迷光となることがない。   Furthermore, in this embodiment, since the etching stopper layer 54a has a light shielding property, light traveling toward the etching stopper layer 54a is shielded by the etching stopper layer 54a. Therefore, in the vicinity of the etching stopper layer 54a, there is no interference between the light that passes through the etching stopper layer 54a and the light that does not pass through the etching stopper layer 54a. Therefore, the amount of display light emitted from the periphery of the etching stopper layer 54a A decrease can be prevented. Further, since the etching stopper layer 54a has a light absorption property, light is not reflected by the etching stopper layer 54a to be stray light.

また、本形態では、エッチングストッパー層54aは、誘電体膜52と第2電極53aとの層間に設けられているため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングになっても、第1電極51aと第2電極53aの端部との間には、エッチングストッパー層54aに加えて、誘電体膜52も残ることになる。それ故、エッチングストッパー層54aについては、絶縁材料および導電材料のいずれであってもよいという利点がある。   In this embodiment, since the etching stopper layer 54a is provided between the dielectric film 52 and the second electrode 53a, the end of the storage capacitor 51 is overetched during dry etching. In addition to the etching stopper layer 54a, the dielectric film 52 also remains between the end portions of the first electrode 51a and the second electrode 53a. Therefore, the etching stopper layer 54a has an advantage that it may be either an insulating material or a conductive material.

[実施の形態4]
本発明の実施の形態4に係る液晶装置に設けた蓄積容量は、基本的には、図2を参照して説明した蓄積容量55と同様な構成を有しており、エッチングストッパー層54aを構成する材料のみが相違する。すなわち、図2に示すように、本形態でも、蓄積容量55では、実施の形態1と同様、第1電極51aとして透光性導電膜(ITO膜)が用いられ、誘電体膜52として透光性誘電体膜が用いられ、第2電極53aとして透光性導電膜(ITO膜)が用いられている。また、誘電体膜52としては、上記の誘電体膜を用いることができ、本形態では、酸化アルミニウム膜等、誘電率が高い絶縁膜が用いられている。
[Embodiment 4]
The storage capacitor provided in the liquid crystal device according to the fourth embodiment of the present invention basically has the same configuration as that of the storage capacitor 55 described with reference to FIG. 2, and constitutes an etching stopper layer 54a. Only the material to be different is different. That is, as shown in FIG. 2, in this embodiment as well, in the storage capacitor 55, a transparent conductive film (ITO film) is used as the first electrode 51 a and the transparent film is used as the dielectric film 52, as in the first embodiment. A conductive dielectric film is used, and a translucent conductive film (ITO film) is used as the second electrode 53a. As the dielectric film 52, the above-described dielectric film can be used. In this embodiment, an insulating film having a high dielectric constant such as an aluminum oxide film is used.

また、本形態でも、実施の形態2と同様、第1電極51aと誘電体膜52との層間には、第2電極53aの端部に重なるエッチングストッパー層54aが設けられている。   Also in this embodiment, as in the second embodiment, an etching stopper layer 54a is provided between the first electrode 51a and the dielectric film 52 so as to overlap the end portion of the second electrode 53a.

ここで、エッチングストッパー層59aは、モリブデン、チタン、タンタルの酸化膜等、光吸収性および絶縁性を備えた遮光膜からなる。なお、本形態の蓄積容量55については、図2を参照して説明した方法で形成できるので、説明を省略する。   Here, the etching stopper layer 59a is made of a light shielding film having light absorption and insulation, such as an oxide film of molybdenum, titanium, or tantalum. Note that the storage capacitor 55 of this embodiment can be formed by the method described with reference to FIG.

このような構成の蓄積容量55を備えた液晶装置において、蓄積容量55では、第1電極51a、誘電体膜52および第2電極53aが透光性を備えているため、蓄積容量55が形成されている領域も光が透過する。従って、蓄積容量55が形成されている領域を開口領域として利用することができる。それ故、画像の高精細化等を図る目的で、画素ピッチを狭めて画素数を増やした場合でも、画素開口率が高いので、表示光量を増大させることができ、明るい画像を表示することができる。また、第1電極51aと第2電極53aとの層間のうち、第1電極51aと誘電体膜52との層間には、第2電極53aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。このため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングになっても、第1電極51aと第2電極53aの端部との間に絶縁性のエッチングストッパー層54aが厚く介在するので、第1電極51aと第2電極53aの端部とが導電性の異物によって短絡するのを防止することができる。   In the liquid crystal device including the storage capacitor 55 having such a configuration, the storage capacitor 55 is formed in the storage capacitor 55 because the first electrode 51a, the dielectric film 52, and the second electrode 53a have translucency. Light is also transmitted through the area. Therefore, the region where the storage capacitor 55 is formed can be used as the opening region. Therefore, even when the pixel pitch is reduced and the number of pixels is increased for the purpose of increasing the definition of the image, the pixel aperture ratio is high, so that the amount of display light can be increased and a bright image can be displayed. it can. In addition, an etching stopper layer 54a is provided between the first electrode 51a and the second electrode 53a between the first electrode 51a and the dielectric film 52 so as to overlap the entire periphery of the end of the second electrode 53a. It has been. For this reason, the insulating etching stopper layer 54a is thickly interposed between the end portions of the first electrode 51a and the second electrode 53a at the end portion of the storage capacitor 51 even when overetching occurs during dry etching. Further, it is possible to prevent the first electrode 51a and the end portion of the second electrode 53a from being short-circuited by the conductive foreign matter.

さらに、本形態では、エッチングストッパー層54aは遮光性を備えているため、エッチングストッパー層54aに向けて進行した光は、エッチングストッパー層54aで遮光される。このため、エッチングストッパー層54aの周辺では、エッチングストッパー層54aを通過する光と、エッチングストッパー層54aを通過しない光との干渉が発生しないので、エッチングストッパー層54a周辺から出射される表示光の光量低下を防止することができる。また、エッチングストッパー層54aは光吸収性を備えているため、エッチングストッパー層54aで光が反射して迷光となることがない。   Furthermore, in this embodiment, since the etching stopper layer 54a has a light shielding property, light traveling toward the etching stopper layer 54a is shielded by the etching stopper layer 54a. Therefore, in the vicinity of the etching stopper layer 54a, there is no interference between the light that passes through the etching stopper layer 54a and the light that does not pass through the etching stopper layer 54a. Therefore, the amount of display light emitted from the periphery of the etching stopper layer 54a A decrease can be prevented. Further, since the etching stopper layer 54a has a light absorption property, light is not reflected by the etching stopper layer 54a to be stray light.

なお、本形態では、エッチングストッパー層54aは、第1電極51aと誘電体膜52との層間に設けられているため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングが発生すると、誘電体膜52が除去されてしまう。それ故、エッチングストッパー層54aについては、絶縁材料を用いる必要がある。   In this embodiment, since the etching stopper layer 54a is provided between the first electrode 51a and the dielectric film 52, if overetching occurs at the end of the storage capacitor 51 during dry etching, the dielectric The body film 52 is removed. Therefore, it is necessary to use an insulating material for the etching stopper layer 54a.

[実施の形態1に係る液晶装置の具体的構成例1]
(全体構成)
図3は、本発明を適用した液晶装置の電気的構成を示すブロック図である。図3において、液晶装置100は、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画素領域10a(画像表示領域)を備えている。液晶パネル100pにおいて、後述する第1基板10(図4等を参照)では、画素領域10aの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスターからなる画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。
[Specific Configuration Example 1 of Liquid Crystal Device According to Embodiment 1]
(overall structure)
FIG. 3 is a block diagram showing an electrical configuration of a liquid crystal device to which the present invention is applied. In FIG. 3, a liquid crystal device 100 has a liquid crystal panel 100p in a TN (Twisted Nematic) mode or a VA (Vertical Alignment) mode, and the liquid crystal panel 100p has a plurality of pixels 100a arranged in a matrix in the central region. The pixel area 10a (image display area) is provided. In the liquid crystal panel 100p, on the first substrate 10 (see FIG. 4 and the like), which will be described later, a plurality of data lines 6a and a plurality of scanning lines 3a extend vertically and horizontally inside the pixel region 10a. A pixel 100a is configured at a corresponding position. In each of the plurality of pixels 100a, a pixel transistor 30 made of a field effect transistor and a pixel electrode 9a described later are formed. The data line 6 a is electrically connected to the source of the pixel transistor 30, the scanning line 3 a is electrically connected to the gate of the pixel transistor 30, and the pixel electrode 9 a is electrically connected to the drain of the pixel transistor 30. Has been.

第1基板10において、画素領域10aより外周側には走査線駆動回路104やデータ線駆動回路101が設けられている。データ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。   In the first substrate 10, a scanning line driving circuit 104 and a data line driving circuit 101 are provided on the outer peripheral side of the pixel region 10a. The data line driving circuit 101 is electrically connected to each data line 6a, and sequentially supplies the image signal supplied from the image processing circuit to each data line 6a. The scanning line driving circuit 104 is electrically connected to each scanning line 3a, and sequentially supplies a scanning signal to each scanning line 3a.

各画素100aにおいて、画素電極9aは、後述する第2基板20(図4等を参照)に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に蓄積容量55が付加されている。本形態では、蓄積容量55を構成するために、複数の画素100aに跨って走査線3aと並行して延びた容量線5bが形成されており、容量線5bは、共通電位Vcomが印加された共通電位線5cに電気的に接続されている。   In each pixel 100a, the pixel electrode 9a is opposed to a common electrode formed on a second substrate 20 (see FIG. 4 and the like), which will be described later, via a liquid crystal layer, and constitutes a liquid crystal capacitor 50a. Further, a storage capacitor 55 is added to each pixel 100a in parallel with the liquid crystal capacitor 50a in order to prevent fluctuation of the image signal held in the liquid crystal capacitor 50a. In this embodiment, in order to form the storage capacitor 55, the capacitor line 5b extending in parallel with the scanning line 3a is formed across the plurality of pixels 100a, and the common potential Vcom is applied to the capacitor line 5b. It is electrically connected to the common potential line 5c.

(液晶パネル100pおよび第1基板10の構成)
図4は、本発明を適用した液晶装置100の液晶パネル100pの説明図であり、図4(a)、(b)は各々、本発明を適用した液晶装置100の液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。図4(a)、(b)に示すように、液晶パネル100pでは、第1基板10と第2基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は第2基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
(Configuration of the liquid crystal panel 100p and the first substrate 10)
FIG. 4 is an explanatory diagram of the liquid crystal panel 100p of the liquid crystal device 100 to which the present invention is applied. FIGS. 4A and 4B are respectively components of the liquid crystal panel 100p of the liquid crystal device 100 to which the present invention is applied. A plan view seen from the counter substrate side, and a HH ′ cross-sectional view thereof. As shown in FIGS. 4A and 4B, in the liquid crystal panel 100p, the first substrate 10 and the second substrate 20 are bonded to each other with a sealing material 107 through a predetermined gap. The two substrates 20 are provided in a frame shape along the outer edge. The sealing material 107 is an adhesive made of a photo-curing resin, a thermosetting resin, or the like, and is mixed with a gap material such as glass fiber or glass beads for setting the distance between both substrates to a predetermined value.

かかる構成の液晶パネル100pにおいて、第1基板10および第2基板20はいずれも四角形であり、液晶パネル100pの略中央には、図3を参照して説明した画素領域10aが四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、シール材107の内周縁と画素領域10aの外周縁との間には、略四角形の周辺領域10bが額縁状に設けられている。第1基板10において、画素領域10aの外側では、第1基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。   In the liquid crystal panel 100p having such a configuration, the first substrate 10 and the second substrate 20 are both square, and the pixel area 10a described with reference to FIG. 3 is provided as a square area in the approximate center of the liquid crystal panel 100p. It has been. Corresponding to this shape, the sealing material 107 is also provided in a substantially rectangular shape, and a substantially rectangular peripheral region 10b is provided in a frame shape between the inner peripheral edge of the sealing material 107 and the outer peripheral edge of the pixel region 10a. . In the first substrate 10, the data line driving circuit 101 and the plurality of terminals 102 are formed along one side of the first substrate 10 outside the pixel region 10 a, and scanning is performed along another side adjacent to the one side. A line driving circuit 104 is formed.

詳しくは後述するが、第1基板10の一方側の基板面において、画素領域10aには、図3を参照して説明した画素トランジスター30、および画素トランジスター30に電気的に接続する画素電極9aがマトリクス状に形成されており、かかる画素電極9aの上層側には配向膜16が形成されている。   As will be described in detail later, in the substrate surface on one side of the first substrate 10, the pixel transistor 10 described with reference to FIG. 3 and the pixel electrode 9a electrically connected to the pixel transistor 30 are provided in the pixel region 10a. An alignment film 16 is formed on the upper layer side of the pixel electrode 9a.

また、第1基板10の一方側の基板面において、周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9b(図4(b)参照)が形成されている。ここで、ダミー画素電極9bについては、ダミーの画素トランジスターと電気的に接続された構成、ダミーの画素トランジスターが設けられずに配線に直接、電気的に接続された構成、あるいは電位が印加されていないフロート状態にある構成が採用される。かかるダミー画素電極9bは、第1基板10において配向膜16が形成される面を研磨により平坦化する際、画素領域10aと周辺領域10bとの高さ位置の差を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。また、ダミー画素電極9bを所定の電位に設定すれば、画素領域10aの外周側端部での液晶分子の配向の乱れを防止することができる。   In addition, on the substrate surface on one side of the first substrate 10, a dummy pixel electrode 9b (see FIG. 4B) that is formed simultaneously with the pixel electrode 9a is formed in the peripheral region 10b. Here, with respect to the dummy pixel electrode 9b, a configuration in which the dummy pixel transistor is electrically connected, a configuration in which the dummy pixel transistor is not provided, a configuration in which the dummy pixel electrode is directly connected to the wiring, or a potential is applied. A configuration with no float is adopted. The dummy pixel electrode 9b compresses the difference in height between the pixel region 10a and the peripheral region 10b when the surface of the first substrate 10 on which the alignment film 16 is formed is flattened by polishing. This contributes to flattening the surface to be formed. Further, if the dummy pixel electrode 9b is set to a predetermined potential, it is possible to prevent the disorder of the alignment of the liquid crystal molecules at the outer peripheral side end of the pixel region 10a.

第2基板20は、石英基板やガラス基板等の透光性の基板本体20wを有している。第2基板20において、第1基板10と対向する一方の基板面には共通電極21が形成されており、共通電極21の上層には配向膜26が形成されている。共通電極21は、第2基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。また、第2基板20において第1基板10と対向する一方の基板面には、共通電極21の下層側に遮光層108が形成されている。本形態において、遮光層108は、画素領域10aの外周縁に沿って延在する額縁状に形成されている。ここで、遮光層108の外周縁は、シール材107の内周縁との間に隙間を隔てた位置にあり、遮光層108とシール材107とは重なっていない。なお、第2基板20において、遮光層108は、隣り合う画素電極9aにより挟まれた領域と重なる領域等にも形成されることがある。   The second substrate 20 has a translucent substrate body 20w such as a quartz substrate or a glass substrate. In the second substrate 20, a common electrode 21 is formed on one substrate surface facing the first substrate 10, and an alignment film 26 is formed on the common electrode 21. The common electrode 21 is formed across the plurality of pixels 100a as substantially the entire surface of the second substrate 20 or as a plurality of strip electrodes. In addition, a light shielding layer 108 is formed on the lower layer side of the common electrode 21 on one substrate surface of the second substrate 20 facing the first substrate 10. In this embodiment, the light shielding layer 108 is formed in a frame shape extending along the outer peripheral edge of the pixel region 10a. Here, the outer peripheral edge of the light shielding layer 108 is located with a gap between the inner peripheral edge of the sealing material 107 and the light shielding layer 108 and the sealing material 107 do not overlap. In the second substrate 20, the light shielding layer 108 may be formed in a region that overlaps with a region sandwiched between adjacent pixel electrodes 9a.

このように構成した液晶パネル100pにおいて、第1基板10には、シール材107より外側において第2基板20の角部分と重なる領域に、第1基板10と第2基板20との間で電気的導通をとるための基板間導通用電極109が形成されており、かかる基板間導通用電極109は、共通電位線5cに電気的に接続している。また、基板間導通用電極109と重なる位置には、いわゆる銀点等の基板間導通材109aが配置されており、第1基板10の共通電位線5cと第2基板20の共通電極21とは、基板間導通材109aを介して電気的に接続されている。このため、共通電極21は、第1基板10の側から共通電位Vcomが印加されている。   In the liquid crystal panel 100p configured as described above, the first substrate 10 is electrically connected between the first substrate 10 and the second substrate 20 in a region overlapping the corner portion of the second substrate 20 outside the sealant 107. An inter-substrate conduction electrode 109 for conducting is formed, and the inter-substrate conduction electrode 109 is electrically connected to the common potential line 5c. Further, an inter-substrate conductive material 109a such as a so-called silver point is disposed at a position overlapping with the inter-substrate conductive electrode 109, and the common potential line 5c of the first substrate 10 and the common electrode 21 of the second substrate 20 are Are electrically connected via the inter-substrate conductive material 109a. For this reason, the common potential Vcom is applied to the common electrode 21 from the first substrate 10 side.

かかる構成の液晶装置100において、第1基板10の基板本体10w、第2基板20の基板本体20w、画素電極9aおよび共通電極21を透光性導電膜により形成すると、透過型の液晶装置を構成することができる。かかる透過型の液晶装置100の場合、第1基板10および第2基板20のうち、一方側の基板から入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。   In the liquid crystal device 100 having such a configuration, when the substrate body 10w of the first substrate 10, the substrate body 20w of the second substrate 20, the pixel electrode 9a, and the common electrode 21 are formed of a translucent conductive film, a transmissive liquid crystal device is configured. can do. In the case of such a transmissive liquid crystal device 100, the light incident from one of the first substrate 10 and the second substrate 20 is modulated while being transmitted through the other substrate, and an image is displayed. To do.

液晶装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、第2基板20には、カラーフィルター(図示せず)や保護膜が形成される。また、液晶装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、液晶装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。   The liquid crystal device 100 can be used as a color display device of an electronic device such as a mobile computer or a mobile phone. In this case, a color filter (not shown) and a protective film are formed on the second substrate 20. Further, in the liquid crystal device 100, the polarizing film, the retardation film, the polarizing plate, etc. have a predetermined orientation with respect to the liquid crystal panel 100p according to the type of the liquid crystal layer 50 to be used and the normally white mode / normally black mode. Placed in. Furthermore, the liquid crystal device 100 can be used as a light valve for RGB in a projection display device (liquid crystal projector) described later. In this case, each color liquid crystal device 100 for RGB receives light of each color separated through RGB color separation dichroic mirrors as projection light, so that no color filter is formed.

本形態において、液晶装置100が、後述する投射型表示装置においてRGB用のライトバルブとして用いられる透過型の液晶装置であって、第2基板20から入射した光が第1基板10を透過して出射される場合を中心に説明する。また、本形態において、液晶装置100は、液晶層50として、誘電異方性が負のネマチック液晶化合物を用いたVAモードの液晶パネル100pを備えている場合を中心に説明する。   In this embodiment, the liquid crystal device 100 is a transmissive liquid crystal device used as an RGB light valve in a projection display device described later, and light incident from the second substrate 20 is transmitted through the first substrate 10. The explanation will be focused on the case of emission. Further, in this embodiment, the liquid crystal device 100 will be described focusing on the case where the liquid crystal layer 50 includes a VA mode liquid crystal panel 100p using a nematic liquid crystal compound having a negative dielectric anisotropy.

(画素の具体的構成)
図5は、本発明の実施の形態1に係る液晶装置100の具体的構成例1の説明図であり、図5(a)、(b)は各々、第1基板10において隣り合う画素の平面図、および図5(a)のF1−F1′線に相当する位置で第1基板10を切断したときの断面図である。図6は、本発明の実施の形態1に係る液晶装置100の具体的構成例1における画素構成要素の説明図であり、図6(a)、(b)、(c)、(d)は、右上がりの斜線によって蓄積容量55の形成領域を示す説明図、右上がりの斜線によって第1電極51a(容量線5b)の形成領域を示す説明図、右上がりの斜線によって第2電極53aの形成領域を示す説明図、および右上がりの斜線によってエッチングストッパー層54aの形成領域を示す説明図である。なお、図5(a)および図6では、半導体層1aは細くて短い点線で示し、走査線3aは細い実線で示し、データ線6aおよびそれと同時形成された薄膜は細い一点鎖線で示し、容量線5bは太い実線で示し、画素電極9aは太くて長い破線で示し、第2電極53aは細くて長い破線で示し、エッチングストッパー層54aは太い二点鎖線で示してある。
(Specific pixel configuration)
FIG. 5 is an explanatory diagram of a specific configuration example 1 of the liquid crystal device 100 according to the first embodiment of the present invention. FIGS. 5A and 5B are planes of adjacent pixels on the first substrate 10, respectively. It is sectional drawing when the 1st board | substrate 10 is cut | disconnected in the position equivalent to a figure and the F1-F1 'line of Fig.5 (a). FIG. 6 is an explanatory diagram of pixel components in the specific configuration example 1 of the liquid crystal device 100 according to Embodiment 1 of the present invention, and FIGS. 6 (a), (b), (c), and (d) , An explanatory diagram showing the formation region of the storage capacitor 55 by a diagonal line rising to the right, an explanatory diagram showing a formation region of the first electrode 51a (capacitor line 5b) by a diagonal line rising to the right, and the formation of the second electrode 53a by a diagonal line rising to the right It is explanatory drawing which shows an area | region, and explanatory drawing which shows the formation area of the etching stopper layer 54a by the oblique line which goes up to the right. In FIGS. 5A and 6, the semiconductor layer 1a is indicated by a thin and short dotted line, the scanning line 3a is indicated by a thin solid line, the data line 6a and a thin film formed simultaneously with it are indicated by a thin one-dot chain line, The line 5b is indicated by a thick solid line, the pixel electrode 9a is indicated by a thick and long broken line, the second electrode 53a is indicated by a thin and long broken line, and the etching stopper layer 54a is indicated by a thick two-dot chain line.

本形態の液晶装置100においては、図1を参照して説明した構成要素のうち、第1電極51aが容量線5bに相当する。なお、図5および図6においても、図1に示す形態との対応が分かりやすいように、第2電極については符号53aを付し、誘電体膜については符号52を付し、エッチングストッパー層については符号54aを付して説明する。   In the liquid crystal device 100 of the present embodiment, among the components described with reference to FIG. 1, the first electrode 51a corresponds to the capacitor line 5b. 5 and 6, the second electrode is denoted by reference numeral 53a, the dielectric film is denoted by reference numeral 52, and the etching stopper layer is illustrated so that the correspondence with the embodiment shown in FIG. 1 can be easily understood. Is described with reference numeral 54a.

図5(a)に示すように、第1基板10上には、複数の画素100aの各々に矩形状の画素電極9aが形成されており、各画素電極9aの縦横の境界に各々沿ってデータ線6aおよび走査線3aが形成されている。データ線6aおよび走査線3aは各々、直線的に延びており、データ線6aと走査線3aとが交差する領域に画素トランジスター30が形成されている。画素トランジスター30を構成する半導体層1は、データ線6aと重なる位置でデータ線6aに沿って延在した後、途中から走査線3aに沿って延在するように屈曲している。本形態では、データ線6a、走査線3a、画素トランジスター30等により囲まれた領域が、光が透過可能な開口領域100cになっている。   As shown in FIG. 5A, a rectangular pixel electrode 9a is formed on each of the plurality of pixels 100a on the first substrate 10, and data along the vertical and horizontal boundaries of each pixel electrode 9a is provided. Lines 6a and scanning lines 3a are formed. Each of the data line 6a and the scanning line 3a extends linearly, and a pixel transistor 30 is formed in a region where the data line 6a and the scanning line 3a intersect. The semiconductor layer 1 constituting the pixel transistor 30 extends along the data line 6a at a position overlapping the data line 6a, and then bends so as to extend along the scanning line 3a from the middle. In this embodiment, an area surrounded by the data line 6a, the scanning line 3a, the pixel transistor 30 and the like is an opening area 100c through which light can be transmitted.

また、第1基板10では、走査線3aに沿って容量線5bが延在しており、容量線5bは、隣り合う複数の画素100aに跨って延在している。本形態において、容量線5bは、蓄積容量55の第1電極51aとして用いられている。このため、容量線5bは、全体がITO膜(透光性導電膜)によって構成されている。但し、容量線5bを金属配線により形成し、かかる金属配線に電気的に接続されたITO膜が第1電極51aとして各画素100aに設けられた構成を採用してもよい。   In the first substrate 10, the capacitor line 5 b extends along the scanning line 3 a, and the capacitor line 5 b extends across a plurality of adjacent pixels 100 a. In this embodiment, the capacitor line 5 b is used as the first electrode 51 a of the storage capacitor 55. Therefore, the entire capacitor line 5b is composed of an ITO film (translucent conductive film). However, a configuration in which the capacitor line 5b is formed of a metal wiring and an ITO film electrically connected to the metal wiring is provided in each pixel 100a as the first electrode 51a may be employed.

図5および図6において、第1基板10は、石英基板やガラス基板等の透光性の基板本体10wの液晶層50側の表面(一方面側)に、画素電極9a、画素スイッチング用の画素トランジスター30、蓄積容量55、および配向膜16等が以下に説明するように構成されている。   5 and 6, the first substrate 10 has a pixel electrode 9a and a pixel switching pixel on the surface (one surface side) of the translucent substrate body 10w such as a quartz substrate or a glass substrate on the liquid crystal layer 50 side. The transistor 30, the storage capacitor 55, the alignment film 16, and the like are configured as described below.

まず、第1基板10において、複数の画素100aの各々には、半導体層1aを備えた画素トランジスター30が形成されている。半導体層1aは、走査線3aの一部からなるゲート電極3cに対して透光性のゲート絶縁層2を介して対向するチャネル領域1gと、ソース領域1bと、ドレイン領域1cとを備えており、ソース領域1bおよびドレイン領域1cは各々、低濃度領域および高濃度領域を備えている。半導体層1aは、例えば、基板本体10w上に透光性の下地絶縁膜12を介して形成された多結晶シリコン膜等によって構成され、ゲート絶縁層2は、CVD法等により形成された酸化シリコン膜や窒化シリコン膜からなる。また、ゲート絶縁層2は、半導体層1aを熱酸化してなる酸化シリコン膜と、CVD法等により形成された酸化シリコン膜や窒化シリコン膜との2層構造を有する場合もある。走査線3aには、導電性のポリシリコン膜、金属シリサイド膜、あるいは金属膜が用いられる。   First, in the first substrate 10, a pixel transistor 30 including the semiconductor layer 1a is formed in each of the plurality of pixels 100a. The semiconductor layer 1a includes a channel region 1g, a source region 1b, and a drain region 1c that are opposed to the gate electrode 3c, which is a part of the scanning line 3a, via the translucent gate insulating layer 2. The source region 1b and the drain region 1c each have a low concentration region and a high concentration region. The semiconductor layer 1a is composed of, for example, a polycrystalline silicon film or the like formed on the substrate body 10w through a light-transmitting base insulating film 12, and the gate insulating layer 2 is silicon oxide formed by a CVD method or the like. It consists of a film or a silicon nitride film. The gate insulating layer 2 may have a two-layer structure of a silicon oxide film obtained by thermally oxidizing the semiconductor layer 1a and a silicon oxide film or a silicon nitride film formed by a CVD method or the like. For the scanning line 3a, a conductive polysilicon film, a metal silicide film, or a metal film is used.

走査線3aの上層側には酸化シリコン膜等からなる透光性の層間絶縁膜41が形成されており、層間絶縁膜41の上層には、データ線6aおよびドレイン電極6bが形成されている。データ線6aは、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール7aを介してソース領域1bに電気的に接続され、ドレイン電極6bは、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール7bを介してドレイン領域1cに電気的に接続されている。データ線6aおよびドレイン電極6bは、導電性のポリシリコン膜、金属シリサイド膜、あるいは金属膜等からなる。   A translucent interlayer insulating film 41 made of a silicon oxide film or the like is formed on the upper layer side of the scanning line 3a, and a data line 6a and a drain electrode 6b are formed on the upper layer of the interlayer insulating film 41. Data line 6 a is electrically connected to source region 1 b through contact hole 7 a that penetrates interlayer insulating film 41 and gate insulating layer 2, and drain electrode 6 b penetrates interlayer insulating film 41 and gate insulating layer 2. It is electrically connected to the drain region 1c through the contact hole 7b. The data line 6a and the drain electrode 6b are made of a conductive polysilicon film, a metal silicide film, a metal film, or the like.

(蓄積容量55等の構成)
データ線6aおよびドレイン電極6bの上層側には酸化シリコン膜等からなる透光性の層間絶縁膜42が形成されている。層間絶縁膜42の表面には容量線5bが、図1に示す第1電極51aとして形成されており、かかる容量線5b(第1電極51a)はITO膜(透光性導電膜)からなる。このため、層間絶縁膜42は、図1に示す下地40に相当する。なお、層間絶縁膜42の表面は研磨により平坦面になっている。
(Configuration of storage capacity 55 etc.)
A light-transmitting interlayer insulating film 42 made of a silicon oxide film or the like is formed on the upper side of the data line 6a and the drain electrode 6b. A capacitor line 5b is formed on the surface of the interlayer insulating film 42 as the first electrode 51a shown in FIG. 1, and the capacitor line 5b (first electrode 51a) is made of an ITO film (translucent conductive film). Therefore, the interlayer insulating film 42 corresponds to the base 40 shown in FIG. The surface of the interlayer insulating film 42 is flattened by polishing.

容量線5bの上層側には誘電体膜52が形成されており、かかる誘電体膜52の表面には第2電極53aが形成されている。本形態において、第2電極53aは、容量線5bと重なる位置に四角形状に形成されている。   A dielectric film 52 is formed on the upper layer side of the capacitor line 5b, and a second electrode 53a is formed on the surface of the dielectric film 52. In the present embodiment, the second electrode 53a is formed in a quadrangular shape at a position overlapping the capacitor line 5b.

ここで、誘電体膜52は、実施の形態1で説明した透光性の誘電体膜からなり、本形態では、誘電体膜52として、酸化アルミニウム膜が用いられている。第2電極53aはITO膜(透光性導電膜)からなる。   Here, the dielectric film 52 is made of the light-transmitting dielectric film described in the first embodiment. In this embodiment, an aluminum oxide film is used as the dielectric film 52. The second electrode 53a is made of an ITO film (translucent conductive film).

このようにして、本形態では、ITO膜からなる容量線5b(第1電極51a)、酸化アルミニウム膜からなる透光性の誘電体膜52、およびITO膜からなる第2電極53aによって蓄積容量55が構成されている。   Thus, in this embodiment, the storage capacitor 55 is constituted by the capacitor line 5b (first electrode 51a) made of an ITO film, the translucent dielectric film 52 made of an aluminum oxide film, and the second electrode 53a made of an ITO film. Is configured.

また、第1基板10では、容量線5bと第2電極53aとの層間のうち、誘電体膜52と第2電極53aとの層間には、第2電極53aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。ここで、エッチングストッパー層54aは、図1を参照して説明したように、容量線5b(第1電極51a)および第2電極53aのうちの少なくとも一方を構成する透光性導電膜の屈折率に対して±20%の屈折率を有する透光膜からなり、容量線5bまたは第2電極53aと同等の屈折率を備えている。より具体的には、本形態においても、実施の形態1と同様、容量線5bおよび第2電極53aはITO膜からなり、ITO膜の屈折率は1.9である。従って、エッチングストッパー層54aとしては、屈折率が1.52〜2.28(1.9±20%)の透光性絶縁膜が用いられており、かかる透光性絶縁膜としては、上記の絶縁膜が挙げられる。本形態では、エッチングストッパー層54aとして、窒化シリコン膜が用いられている。なお、本形態において、第2電極53aは、一部が容量線3bから張り出しているが、略3辺に相当する端部が容量線3bと重なっている。   In the first substrate 10, etching between the dielectric film 52 and the second electrode 53 a that overlaps the entire periphery of the end of the second electrode 53 a among the layers between the capacitor line 5 b and the second electrode 53 a. A stopper layer 54a is provided. Here, as described with reference to FIG. 1, the etching stopper layer 54a has a refractive index of a light-transmitting conductive film constituting at least one of the capacitor line 5b (first electrode 51a) and the second electrode 53a. In contrast, it is made of a translucent film having a refractive index of ± 20%, and has a refractive index equivalent to that of the capacitor line 5b or the second electrode 53a. More specifically, also in the present embodiment, as in the first embodiment, the capacitor line 5b and the second electrode 53a are made of an ITO film, and the refractive index of the ITO film is 1.9. Therefore, a light-transmitting insulating film having a refractive index of 1.52 to 2.28 (1.9 ± 20%) is used as the etching stopper layer 54a. An insulating film is mentioned. In this embodiment, a silicon nitride film is used as the etching stopper layer 54a. In the present embodiment, the second electrode 53a partially protrudes from the capacitor line 3b, but ends corresponding to substantially three sides overlap the capacitor line 3b.

本形態において、第2電極53aは、容量線5bにおいて切欠きが形成されている領域等、容量線5bが形成されていない領域において、誘電体膜52および層間絶縁膜42を貫通するコンタクトホール7gを介してドレイン電極6bに電気的に接続されている。   In this embodiment, the second electrode 53a is formed in the contact hole 7g penetrating the dielectric film 52 and the interlayer insulating film 42 in a region where the capacitor line 5b is not formed, such as a region where a notch is formed in the capacitor line 5b. Is electrically connected to the drain electrode 6b.

第2電極53aの上層側には酸化シリコン膜等からなる透光性の層間絶縁膜43が形成されており、かかる層間絶縁膜43の表面に透光性の画素電極9aが形成されている。画素電極9aはITO膜(透光性導電膜)からなる。画素電極9aは、層間絶縁膜43を貫通するコンタクトホール7fを介して第2電極53aに電気的に接続されており、画素電極9aは、第2電極53aおよびドレイン電極6bを介してドレイン領域1cに電気的に接続されている。本形態において、層間絶縁膜43の表面は研磨により平坦面になっている。   A translucent interlayer insulating film 43 made of a silicon oxide film or the like is formed on the upper layer side of the second electrode 53a, and a translucent pixel electrode 9a is formed on the surface of the interlayer insulating film 43. The pixel electrode 9a is made of an ITO film (translucent conductive film). The pixel electrode 9a is electrically connected to the second electrode 53a via a contact hole 7f penetrating the interlayer insulating film 43, and the pixel electrode 9a is connected to the drain region 1c via the second electrode 53a and the drain electrode 6b. Is electrically connected. In this embodiment, the surface of the interlayer insulating film 43 is flattened by polishing.

ここで、コンタクトホール7fは、エッチングストッパー層54aと重なる位置に形成されており、かかるエッチングストッパー層54aと重なる領域では、他の領域に比して、層間絶縁膜43の厚さが薄い。すなわち、層間絶縁膜43は、CVD法等により形成された後、表面が研磨されているため、エッチングストッパー層54aと重なる領域では、他の領域に比して、層間絶縁膜43の厚さが薄い。   Here, the contact hole 7f is formed at a position overlapping with the etching stopper layer 54a, and the thickness of the interlayer insulating film 43 is thinner in the region overlapping with the etching stopper layer 54a than in other regions. That is, since the surface of the interlayer insulating film 43 is polished after being formed by a CVD method or the like, the thickness of the interlayer insulating film 43 is larger in the region overlapping the etching stopper layer 54a than in other regions. thin.

画素電極9aの表面には配向膜16が形成されている。配向膜16は、ポリイミド等の樹脂膜、あるいは酸化シリコン膜等の斜方蒸着膜からなる。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)であり、配向膜16と画素電極9aとの層間には酸化シリコン膜や窒化シリコン膜等の保護膜17が形成されている。保護膜17は、表面が平坦面になっており、画素電極9aの間に形成された凹部を埋めている。従って、配向膜16は、保護膜17の平坦な表面に形成されている。なお、図4(b)に示す第2基板20側の配向膜26も、配向膜16と同様、ポリイミド等の樹脂膜、あるいは酸化シリコン膜等の斜方蒸着膜からなる。本形態において、配向膜26は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)であり、配向膜26と共通電極21との層間に酸化シリコン膜や窒化シリコン膜等の保護膜(図示せず)が形成されている。かかる配向膜16、26は、液晶層50に用いた誘電異方性が負のネマチック液晶化合物を垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。 An alignment film 16 is formed on the surface of the pixel electrode 9a. The alignment film 16 is made of a resin film such as polyimide or an oblique deposition film such as a silicon oxide film. In this embodiment, the alignment film 16 is an obliquely deposited film of SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5 or the like. A protective film 17 such as a silicon oxide film or a silicon nitride film is formed between the alignment film 16 and the pixel electrode 9a. The protective film 17 has a flat surface, and fills the recesses formed between the pixel electrodes 9a. Therefore, the alignment film 16 is formed on the flat surface of the protective film 17. Note that the alignment film 26 on the second substrate 20 side shown in FIG. 4B is also made of an oblique deposition film such as a resin film such as polyimide or a silicon oxide film, like the alignment film 16. In this embodiment, the alignment film 26 is an obliquely deposited film such as SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5. An inorganic alignment film (vertical alignment film) is formed, and a protective film (not shown) such as a silicon oxide film or a silicon nitride film is formed between the alignment film 26 and the common electrode 21. The alignment films 16 and 26 vertically align the nematic liquid crystal compound having negative dielectric anisotropy used for the liquid crystal layer 50, and the liquid crystal panel 100p operates as a normally black VA mode.

(本例の主な効果)
以上説明したように、本形態の液晶装置100において、画素トランジスター30の上側には蓄積容量55が形成されており、かかる蓄積容量55では、容量線5b(第1電極51a)、誘電体膜52および第2電極53aが透光性を備えている。このため、蓄積容量55が形成されている領域も光が透過するので、画素100aにおいて蓄積容量55が形成されている領域も開口領域100cとして利用することができる。それ故、画像の高精細化等を図る目的で、画素ピッチを狭めて画素数を増やした場合でも、画素開口率が高いので、表示光量を増大させることができ、明るい画像を表示することができる。
(Main effects of this example)
As described above, in the liquid crystal device 100 of this embodiment, the storage capacitor 55 is formed above the pixel transistor 30, and in the storage capacitor 55, the capacitor line 5 b (first electrode 51 a) and the dielectric film 52 are formed. The second electrode 53a has translucency. For this reason, since the light is transmitted through the region where the storage capacitor 55 is formed, the region where the storage capacitor 55 is formed in the pixel 100a can also be used as the opening region 100c. Therefore, even when the pixel pitch is reduced and the number of pixels is increased for the purpose of increasing the definition of the image, the pixel aperture ratio is high, so that the amount of display light can be increased and a bright image can be displayed. it can.

また、本形態では、容量線5bと第2電極53aとの層間のうち、誘電体膜52と第2電極53aとの層間には、第2電極53aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。このため、蓄積容量51の端部では、第2電極53aを形成する際のドライエッチング時にオーバーエッチングが発生しても、容量線5bと第2電極53aの端部との間には、窒化シリコン膜からなる絶縁性のエッチングストッパー層54a、および酸化アルミニウム膜からなる絶縁性の誘電体膜52が介在するので、容量線5bと第2電極53aの端部とが導電性の異物によって短絡するのを防止することができる。   In the present embodiment, the etching stopper layer that overlaps the entire periphery of the end portion of the second electrode 53a between the dielectric film 52 and the second electrode 53a among the layers between the capacitor line 5b and the second electrode 53a. 54a is provided. Therefore, even if overetching occurs at the end of the storage capacitor 51 during dry etching when forming the second electrode 53a, silicon nitride is not provided between the capacitor line 5b and the end of the second electrode 53a. Since the insulating etching stopper layer 54a made of a film and the insulating dielectric film 52 made of an aluminum oxide film are interposed, the capacitance line 5b and the end of the second electrode 53a are short-circuited by a conductive foreign matter. Can be prevented.

さらに、本形態では、エッチングストッパー層54aは、容量線5bおよび第2電極53aを構成するITO膜と同等の屈折率を備えたエッチングストッパー用絶縁膜(窒化シリコン膜)からなる。このため、図1を参照して説明したように、エッチングストッパー層54a周辺から出射される表示光の光量が、表示光の干渉が原因で大幅に低下することを防止することができる。   Furthermore, in this embodiment, the etching stopper layer 54a is made of an insulating film for etching stopper (silicon nitride film) having a refractive index equivalent to that of the ITO film constituting the capacitor line 5b and the second electrode 53a. Therefore, as described with reference to FIG. 1, it is possible to prevent the amount of display light emitted from the periphery of the etching stopper layer 54 a from significantly decreasing due to interference of display light.

また、本形態では、エッチングストッパー層54aは、誘電体膜52と第2電極53aとの層間に設けられているため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングが発生して、容量線5bと第2電極53aの端部との間には、エッチングストッパー層54aに加えて、誘電体膜52が必ず残ることになる。それ故、エッチングストッパー層54aについては、絶縁材料および導電材料のいずれであってもよいという利点がある。   In this embodiment, since the etching stopper layer 54a is provided between the dielectric film 52 and the second electrode 53a, overetching occurs at the end of the storage capacitor 51 during dry etching. In addition to the etching stopper layer 54a, the dielectric film 52 always remains between the capacitor line 5b and the end of the second electrode 53a. Therefore, the etching stopper layer 54a has an advantage that it may be either an insulating material or a conductive material.

さらに、本形態では、第2電極53aの上層側には、表面が平坦な層間絶縁膜43が形成されており、かかる層間絶縁膜43には、エッチングストッパー層54aと重なる位置に、画素電極9aと第2電極53aとを電気的に接続するコンタクトホール7fが形成されている。このようなエッチングストッパー層54aと重なる領域では、他の領域に比して、層間絶縁膜43の厚さが薄いため、コンタクトホール7fを層間絶縁膜43に容易に形成することができる。   Furthermore, in this embodiment, an interlayer insulating film 43 having a flat surface is formed on the upper layer side of the second electrode 53a, and the pixel electrode 9a is positioned on the interlayer insulating film 43 so as to overlap with the etching stopper layer 54a. A contact hole 7f is formed to electrically connect the first electrode 53a to the second electrode 53a. In such a region overlapping with the etching stopper layer 54a, the thickness of the interlayer insulating film 43 is smaller than that in other regions, so that the contact hole 7f can be easily formed in the interlayer insulating film 43.

[実施の形態1に係る液晶装置100の具体的構成例2]
図7は、本発明の実施の形態1に係る液晶装置100の具体的構成例2の説明図であり、図7(a)、(b)は各々、第1基板10において隣り合う画素の平面図、および図7(a)のF2−F2′線に相当する位置で第1基板10を切断したときの断面図である。図8は、本発明の実施の形態1に係る液晶装置100の具体的構成例2における画素構成要素の説明図であり、図8(a)、(b)、(c)、(d)は、右上がりの斜線によって蓄積容量55の形成領域を示す説明図、右上がりの斜線によって第1電極51a(容量線5b)の形成領域を示す説明図、右上がりの斜線によって第2電極53a(画素電極9a)の形成領域を示す説明図、および右上がりの斜線によってエッチングストッパー層54aの形成領域を示す説明図である。なお、図7(a)および図8では、半導体層1aは細くて短い点線で示し、走査線3aは細い実線で示し、データ線6aおよびそれと同時形成された薄膜は細い一点鎖線で示し、容量線5bは太い実線で示し、画素電極9aは太くて長い破線で示し、エッチングストッパー層54aは太い二点鎖線で示してある。
[Specific Configuration Example 2 of Liquid Crystal Device 100 According to Embodiment 1]
7 is an explanatory diagram of a specific configuration example 2 of the liquid crystal device 100 according to the first embodiment of the present invention. FIGS. 7A and 7B are planes of adjacent pixels on the first substrate 10, respectively. It is sectional drawing when the 1st board | substrate 10 is cut | disconnected in the position equivalent to a figure and the F2-F2 'line of Fig.7 (a). FIG. 8 is an explanatory diagram of pixel components in the specific configuration example 2 of the liquid crystal device 100 according to the first embodiment of the present invention, and FIGS. 8A, 8B, 8C, and 8D are illustrated. , An explanatory diagram showing a formation region of the storage capacitor 55 by a diagonal line rising to the right, an explanatory diagram showing a formation region of the first electrode 51a (capacitor line 5b) by a diagonal line rising to the right, and a second electrode 53a (pixel) by a diagonal line rising to the right It is explanatory drawing which shows the formation area of the electrode 9a), and explanatory drawing which shows the formation area of the etching stopper layer 54a by the oblique line which goes up to the right. In FIGS. 7A and 8, the semiconductor layer 1a is indicated by a thin and short dotted line, the scanning line 3a is indicated by a thin solid line, the data line 6a and a thin film formed at the same time are indicated by a thin one-dot chain line, The line 5b is indicated by a thick solid line, the pixel electrode 9a is indicated by a thick and long broken line, and the etching stopper layer 54a is indicated by a thick two-dot chain line.

本形態の液晶装置100においては、図1を参照して説明した構成要素のうち、第1電極51aが容量線5bに相当し、第2電極53aが画素電極9aに相当する。なお、図7および図8においても、図1と同様、誘電体膜については符号52を付し、エッチングストッパー層については符号54aを付して説明する。また、本例の基本的な構成は、図3〜図6を参照して説明した構成例と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。   In the liquid crystal device 100 of this embodiment, among the components described with reference to FIG. 1, the first electrode 51a corresponds to the capacitor line 5b, and the second electrode 53a corresponds to the pixel electrode 9a. 7 and 8, similarly to FIG. 1, the dielectric film is denoted by reference numeral 52, and the etching stopper layer is denoted by reference numeral 54a. Further, the basic configuration of this example is the same as the configuration example described with reference to FIGS. 3 to 6, and therefore, common portions are denoted by the same reference numerals and description thereof is omitted.

図7および図8に示すように、本形態の液晶装置100に用いた第1基板10でも、構成例1と同様、複数の画素100aの各々に矩形状の画素電極9aが形成されており、各画素電極9aの縦横の境界に各々沿ってデータ線6aおよび走査線3aが形成されている。データ線6aおよび走査線3aは各々、直線的に延びており、データ線6aと走査線3aとが交差する領域に画素トランジスター30が形成されている。本形態では、データ線6a、走査線3a、画素トランジスター30等により囲まれた領域が、光が透過可能な開口領域100cになっている。   As shown in FIGS. 7 and 8, the first substrate 10 used in the liquid crystal device 100 of the present embodiment also has a rectangular pixel electrode 9a formed on each of the plurality of pixels 100a, as in the configuration example 1. Data lines 6a and scanning lines 3a are formed along the vertical and horizontal boundaries of each pixel electrode 9a. Each of the data line 6a and the scanning line 3a extends linearly, and a pixel transistor 30 is formed in a region where the data line 6a and the scanning line 3a intersect. In this embodiment, an area surrounded by the data line 6a, the scanning line 3a, the pixel transistor 30 and the like is an opening area 100c through which light can be transmitted.

また、第1基板10では、走査線3aに沿って容量線5bが延在しており、容量線5bは、隣り合う複数の画素100aに跨って延在している。本形態において、容量線5bは、蓄積容量55の第1電極51aとして用いられている。このため、容量線5bは、全体がITO膜(透光性導電膜)によって構成されている。但し、容量線5bを金属配線により形成し、かかる金属配線に電気的に接続されたITO膜が第1電極51aとして各画素100aに設けられた構成を採用してもよい。   In the first substrate 10, the capacitor line 5 b extends along the scanning line 3 a, and the capacitor line 5 b extends across a plurality of adjacent pixels 100 a. In this embodiment, the capacitor line 5 b is used as the first electrode 51 a of the storage capacitor 55. Therefore, the entire capacitor line 5b is composed of an ITO film (translucent conductive film). However, a configuration in which the capacitor line 5b is formed of a metal wiring and an ITO film electrically connected to the metal wiring is provided in each pixel 100a as the first electrode 51a may be employed.

第1基板10は、図5および図6を参照して説明した構成例1と同様、複数の画素100aの各々には、半導体層1aを備えた画素トランジスター30が形成されている。また、走査線3aの上層側には酸化シリコン膜等からなる透光性の層間絶縁膜41が形成されており、層間絶縁膜41の上層には、データ線6aおよびドレイン電極6bが形成されている。データ線6aおよびドレイン電極6bの上層側には酸化シリコン膜等からなる透光性の層間絶縁膜42が形成されており、層間絶縁膜42の表面は、研磨により平坦面になっている。   In the first substrate 10, as in the configuration example 1 described with reference to FIGS. 5 and 6, the pixel transistor 30 including the semiconductor layer 1 a is formed in each of the plurality of pixels 100 a. Further, a translucent interlayer insulating film 41 made of a silicon oxide film or the like is formed on the upper layer side of the scanning line 3a, and a data line 6a and a drain electrode 6b are formed on the upper layer of the interlayer insulating film 41. Yes. A light-transmitting interlayer insulating film 42 made of a silicon oxide film or the like is formed on the upper side of the data line 6a and the drain electrode 6b, and the surface of the interlayer insulating film 42 is flattened by polishing.

層間絶縁膜42の表面には容量線5bが、図1に示す第1電極51aとして形成されており、かかる容量線5b(第1電極51a)はITO膜(透光性導電膜)からなる。このため、層間絶縁膜42は、図1に示す下地40に相当する。   A capacitor line 5b is formed on the surface of the interlayer insulating film 42 as the first electrode 51a shown in FIG. 1, and the capacitor line 5b (first electrode 51a) is made of an ITO film (translucent conductive film). Therefore, the interlayer insulating film 42 corresponds to the base 40 shown in FIG.

容量線5bの上層側には誘電体膜52が形成されている。本形態において、誘電体膜52は、実施の形態1で説明した透光性の誘電体膜からなり、本形態では、誘電体膜52として、酸化アルミニウム膜が用いられている。   A dielectric film 52 is formed on the upper layer side of the capacitor line 5b. In this embodiment, the dielectric film 52 is made of the light-transmitting dielectric film described in Embodiment Mode 1. In this embodiment, an aluminum oxide film is used as the dielectric film 52.

誘電体膜52の表面には、ITO膜からなる画素電極9aが形成されており、画素電極9aは、第2電極53aとして、誘電体膜52を介して容量線5bに対向している。   A pixel electrode 9a made of an ITO film is formed on the surface of the dielectric film 52, and the pixel electrode 9a is opposed to the capacitor line 5b through the dielectric film 52 as the second electrode 53a.

このようにして、本形態では、ITO膜からなる容量線5b(第1電極51a)、酸化アルミニウム膜からなる透光性の誘電体膜52、およびITO膜から画素電極9a(第2電極53a)によって蓄積容量55が構成されている。   Thus, in this embodiment, the capacitive line 5b (first electrode 51a) made of an ITO film, the translucent dielectric film 52 made of an aluminum oxide film, and the pixel electrode 9a (second electrode 53a) made of the ITO film. Thus, a storage capacitor 55 is configured.

また、第1基板10では、容量線5b(第1電極51a)と画素電極9a(第2電極53a)との層間のうち、誘電体膜52と画素電極9aとの層間には、画素電極9aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。ここで、エッチングストッパー層54aは、容量線5bおよび画素電極9aのうちの少なくとも一方を構成する透光性導電膜の屈折率に対して±20%の屈折率を有する透光膜からなり、容量線5bまたは画素電極9aと同等の屈折率を備えている。より具体的には、本形態においても、実施の形態1と同様、容量線5bおよび画素電極9aはITO膜からなり、ITO膜の屈折率は1.9である。従って、エッチングストッパー層54aとしては、屈折率が1.52〜2.28(1.9±20%)の透光性絶縁膜が用いられており、かかる透光性絶縁膜としては、上記の絶縁膜が挙げられる。本形態では、エッチングストッパー層54aとして、窒化シリコン膜が用いられている。なお、本形態では、エッチングストッパー層54aは、画素電極9aの端部に全周にわたって重なるように形成されているため、隣り合う画素100aの境界に沿って形成されており、隣り合う画素電極9aの端部に跨るように形成されている。   In the first substrate 10, the pixel electrode 9a is interposed between the dielectric film 52 and the pixel electrode 9a among the layers between the capacitor line 5b (first electrode 51a) and the pixel electrode 9a (second electrode 53a). An etching stopper layer 54a is provided so as to overlap the end of the entire periphery. Here, the etching stopper layer 54a is made of a translucent film having a refractive index of ± 20% with respect to the refractive index of the translucent conductive film constituting at least one of the capacitor line 5b and the pixel electrode 9a. A refractive index equivalent to that of the line 5b or the pixel electrode 9a is provided. More specifically, also in this embodiment, as in the first embodiment, the capacitor line 5b and the pixel electrode 9a are made of an ITO film, and the refractive index of the ITO film is 1.9. Therefore, a light-transmitting insulating film having a refractive index of 1.52 to 2.28 (1.9 ± 20%) is used as the etching stopper layer 54a. An insulating film is mentioned. In this embodiment, a silicon nitride film is used as the etching stopper layer 54a. In this embodiment, since the etching stopper layer 54a is formed so as to overlap the end of the pixel electrode 9a over the entire circumference, the etching stopper layer 54a is formed along the boundary between the adjacent pixels 100a. It is formed so that it may straddle the edge part.

本形態において、画素電極9aは、容量線5bにおいて切欠きが形成されている領域等、容量線5bが形成されていない領域において、誘電体膜52および層間絶縁膜42を貫通するコンタクトホール7hを介してドレイン電極6bに電気的に接続されている。なお、画素電極9aの表面には、斜方蒸着膜からなる配向膜16(無機配向膜/垂直配向膜)が形成されている。保護膜17は、表面が平坦面になっており、画素電極9aの間に形成された凹部を埋めている。従って、配向膜16は、保護膜17の平坦な表面に形成されている。   In this embodiment, the pixel electrode 9a has a contact hole 7h penetrating the dielectric film 52 and the interlayer insulating film 42 in a region where the capacitor line 5b is not formed, such as a region where a notch is formed in the capacitor line 5b. And is electrically connected to the drain electrode 6b. An alignment film 16 (inorganic alignment film / vertical alignment film) made of an oblique vapor deposition film is formed on the surface of the pixel electrode 9a. The protective film 17 has a flat surface, and fills the recesses formed between the pixel electrodes 9a. Therefore, the alignment film 16 is formed on the flat surface of the protective film 17.

(本例の主な効果)
以上説明したように、本形態の液晶装置100において、画素トランジスター30の上側には蓄積容量55が形成されており、かかる蓄積容量55では、容量線5b(第1電極51a)、誘電体膜52および第2電極53aが透光性を備えている。このため、蓄積容量55が形成されている領域も光が透過するので、画素100aにおいて蓄積容量55が形成されている領域を開口領域100cとして利用することができる。それ故、画像の高精細化等を図る目的で、画素ピッチを狭めて画素数を増やした場合でも、画素開口率が高いので、表示光量を増大させることができ、明るい画像を表示することができる。
(Main effects of this example)
As described above, in the liquid crystal device 100 of this embodiment, the storage capacitor 55 is formed above the pixel transistor 30, and in the storage capacitor 55, the capacitor line 5 b (first electrode 51 a) and the dielectric film 52 are formed. The second electrode 53a has translucency. For this reason, since the light is also transmitted through the region where the storage capacitor 55 is formed, the region where the storage capacitor 55 is formed in the pixel 100a can be used as the opening region 100c. Therefore, even when the pixel pitch is reduced and the number of pixels is increased for the purpose of increasing the definition of the image, the pixel aperture ratio is high, so that the amount of display light can be increased and a bright image can be displayed. it can.

また、容量線5bと画素電極9aとの層間のうち、誘電体膜52と画素電極9aとの層間には、画素電極9aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。このため、蓄積容量51の端部では、画素電極9aを形成する際のドライエッチング時、オーバーエッチングになっても、容量線5bと画素電極9aの端部との間には、窒化シリコン膜からなる絶縁性のエッチングストッパー層54a、および酸化アルミニウム膜からなる絶縁性の誘電体膜52が介在するので、容量線5bと画素電極9aの端部とが導電性の異物によって短絡するのを防止することができる。   An etching stopper layer 54a is provided between the dielectric film 52 and the pixel electrode 9a in the interlayer between the capacitor line 5b and the pixel electrode 9a so as to overlap the end of the pixel electrode 9a over the entire circumference. For this reason, at the end portion of the storage capacitor 51, even if overetching occurs during dry etching when forming the pixel electrode 9 a, the silicon nitride film is formed between the capacitor line 5 b and the end portion of the pixel electrode 9 a. Since the insulating etching stopper layer 54a and the insulating dielectric film 52 made of an aluminum oxide film are interposed, the capacitor line 5b and the end of the pixel electrode 9a are prevented from being short-circuited by the conductive foreign matter. be able to.

さらに、本形態では、エッチングストッパー層54aは、容量線5bおよび画素電極9aを構成するITO膜と同等の屈折率を備えたエッチングストッパー用絶縁膜(窒化シリコン膜)からなる。このため、図1を参照して説明したように、エッチングストッパー層54a周辺から出射される表示光の光量が、表示光の干渉が原因で大幅に低下することを防止することができる。   Furthermore, in this embodiment, the etching stopper layer 54a is made of an insulating film for etching stopper (silicon nitride film) having a refractive index equivalent to that of the ITO film constituting the capacitor line 5b and the pixel electrode 9a. Therefore, as described with reference to FIG. 1, it is possible to prevent the amount of display light emitted from the periphery of the etching stopper layer 54 a from significantly decreasing due to interference of display light.

また、本形態では、エッチングストッパー層54aは、誘電体膜52と画素電極9aとの層間に設けられているため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングが発生して、容量線5bと第2電極53aの端部との間には、エッチングストッパー層54aに加えて、誘電体膜52が必ず残ることになる。それ故、エッチングストッパー層54aについては、絶縁材料および導電材料のいずれであってもよいという利点がある。   In this embodiment, since the etching stopper layer 54a is provided between the dielectric film 52 and the pixel electrode 9a, overetching occurs at the end of the storage capacitor 51 during dry etching. In addition to the etching stopper layer 54a, the dielectric film 52 always remains between the line 5b and the end of the second electrode 53a. Therefore, the etching stopper layer 54a has an advantage that it may be either an insulating material or a conductive material.

[実施の形態2に係る液晶装置100の具体的構成例1]
図9は、本発明の実施の形態2に係る液晶装置100の具体的構成例1の説明図であり、図9(a)、(b)は各々、第1基板10において隣り合う画素の平面図、および図9(a)のF3−F3′線に相当する位置で第1基板10を切断したときの断面図である。なお、図9(a)では、図5(a)と同様、半導体層1aは細くて短い点線で示し、走査線3aは細い実線で示し、データ線6aおよびそれと同時形成された薄膜は細い一点鎖線で示し、容量線5bは太い実線で示し、画素電極9aは太くて長い破線で示し、第2電極53aは細くて長い破線で示し、エッチングストッパー層54aは太い二点鎖線で示してある。また、本例の基本的な構成は、図3〜図6を参照して説明した構成例と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
[Specific Configuration Example 1 of Liquid Crystal Device 100 According to Embodiment 2]
9 is an explanatory diagram of a specific configuration example 1 of the liquid crystal device 100 according to the second embodiment of the present invention. FIGS. 9A and 9B are planes of adjacent pixels on the first substrate 10, respectively. It is sectional drawing when the 1st board | substrate 10 is cut | disconnected in the position equivalent to a figure and the F3-F3 'line of Fig.9 (a). In FIG. 9A, as in FIG. 5A, the semiconductor layer 1a is indicated by a thin and short dotted line, the scanning line 3a is indicated by a thin solid line, and the data line 6a and the thin film formed simultaneously therewith are one thin point. The capacitor line 5b is indicated by a thick solid line, the pixel electrode 9a is indicated by a thick and long broken line, the second electrode 53a is indicated by a thin and long broken line, and the etching stopper layer 54a is indicated by a thick two-dot chain line. Further, the basic configuration of this example is the same as the configuration example described with reference to FIGS. 3 to 6, and therefore, common portions are denoted by the same reference numerals and description thereof is omitted.

図9(a)、(b)に示すように、本形態の液晶装置100に用いた第1基板10でも、図3〜図6を参照して説明した構成例と同様、蓄積容量55では、容量線5b(第1電極51a)、誘電体膜52および第2電極53aが透光性を備えている。また、容量線5bと第2電極53aとの層間には、第2電極53aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。かかるエッチングストッパー層54aは、容量線5bおよび第2電極53aを構成するITO膜と同等の屈折率を備えた窒化シリコン膜からなる。   As shown in FIGS. 9A and 9B, even in the first substrate 10 used in the liquid crystal device 100 of the present embodiment, the storage capacitor 55 is similar to the configuration example described with reference to FIGS. The capacitor line 5b (first electrode 51a), the dielectric film 52, and the second electrode 53a are translucent. Further, an etching stopper layer 54a is provided between the capacitor line 5b and the second electrode 53a so as to overlap the end of the second electrode 53a over the entire circumference. The etching stopper layer 54a is made of a silicon nitride film having a refractive index equivalent to that of the ITO film constituting the capacitor line 5b and the second electrode 53a.

ここで、エッチングストッパー層54aは、図3〜図6を参照して説明した構成例と違って、容量線5bと誘電体膜52との層間に構成されている。その他の構成は、図3〜図6を参照して説明した構成例と同様であるため、説明を省略する。   Here, unlike the configuration example described with reference to FIGS. 3 to 6, the etching stopper layer 54 a is configured between the capacitor line 5 b and the dielectric film 52. Other configurations are the same as the configuration example described with reference to FIGS.

かかる構成の液晶装置100でも、図3〜図6を参照して説明した構成例と略同様な効果を奏する。但し、エッチングストッパー層54aは、容量線3bと誘電体膜52との層間に設けられているため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングが発生すると、誘電体膜52が除去されてしまう。それ故、エッチングストッパー層54aについては、絶縁材料を用いる必要がある。   The liquid crystal device 100 having such a configuration also has substantially the same effect as the configuration example described with reference to FIGS. However, since the etching stopper layer 54a is provided between the capacitor line 3b and the dielectric film 52, the dielectric film 52 is removed when overetching occurs at the end of the storage capacitor 51 during dry etching. Will be. Therefore, it is necessary to use an insulating material for the etching stopper layer 54a.

[実施の形態2に係る液晶装置100の具体的構成例2]
図10は、本発明の実施の形態2に係る液晶装置100の具体的構成例2の説明図であり、図10(a)、(b)は各々、第1基板10において隣り合う画素の平面図、および図10(a)のF4−F4′線に相当する位置で第1基板10を切断したときの断面図である。なお、図10(a)では、図7(a)と同様、半導体層1aは細くて短い点線で示し、走査線3aは細い実線で示し、データ線6aおよびそれと同時形成された薄膜は細い一点鎖線で示し、容量線5bは太い実線で示し、画素電極9aは太くて長い破線で示し、エッチングストッパー層54aは太い二点鎖線で示してある。また、本例の基本的な構成は、図7および図8を参照して説明した構成例と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
[Specific Configuration Example 2 of Liquid Crystal Device 100 According to Embodiment 2]
FIG. 10 is an explanatory diagram of a specific configuration example 2 of the liquid crystal device 100 according to the second embodiment of the present invention. FIGS. 10A and 10B are planes of adjacent pixels on the first substrate 10, respectively. It is sectional drawing when the 1st board | substrate 10 is cut | disconnected in the figure and the position corresponded to F4-F4 'line of Fig.10 (a). In FIG. 10A, as in FIG. 7A, the semiconductor layer 1a is indicated by a thin and short dotted line, the scanning line 3a is indicated by a thin solid line, and the data line 6a and the thin film formed at the same time are one thin point. It is indicated by a chain line, the capacitance line 5b is indicated by a thick solid line, the pixel electrode 9a is indicated by a thick and long broken line, and the etching stopper layer 54a is indicated by a thick two-dot chain line. The basic configuration of this example is the same as the configuration example described with reference to FIGS. 7 and 8, and therefore, common portions are denoted by the same reference numerals and description thereof is omitted.

図10(a)、(b)に示すように、本形態の液晶装置100に用いた第1基板10でも、図7および図8を参照して説明した構成例と同様、蓄積容量55では、容量線5b(第1電極51a)、誘電体膜52および画素電極9a(第2電極53a)が透光性を備えている。また、容量線5bと画素電極9aとの層間には、画素電極9aの端部に全周にわたって重なるエッチングストッパー層54aが設けられている。かかるエッチングストッパー層54aは、容量線5bおよび画素電極9aを構成するITO膜と同等の屈折率を備えた窒化シリコン膜からなる。   As shown in FIGS. 10A and 10B, even in the first substrate 10 used in the liquid crystal device 100 of the present embodiment, the storage capacitor 55 has the same structure as described with reference to FIGS. The capacitor line 5b (first electrode 51a), the dielectric film 52, and the pixel electrode 9a (second electrode 53a) are translucent. Further, an etching stopper layer 54a is provided between the capacitor line 5b and the pixel electrode 9a so as to overlap the entire edge of the pixel electrode 9a. The etching stopper layer 54a is made of a silicon nitride film having a refractive index equivalent to that of the ITO film constituting the capacitor line 5b and the pixel electrode 9a.

ここで、エッチングストッパー層54aは、図7および図8を参照して説明した構成例と違って、容量線5bと誘電体膜52との層間に構成されている。その他の構成は、図7および図8を参照して説明した構成例と同様であるため、説明を省略する。   Here, unlike the configuration example described with reference to FIGS. 7 and 8, the etching stopper layer 54 a is configured between the capacitor line 5 b and the dielectric film 52. Other configurations are the same as the configuration example described with reference to FIGS. 7 and 8, and thus description thereof is omitted.

かかる構成の液晶装置100でも、図3〜図6を参照して説明した構成例と略同様な効果を奏する。但し、エッチングストッパー層54aは、容量線5bと誘電体膜52との層間に設けられているため、蓄積容量51の端部では、ドライエッチング時、オーバーエッチングが発生すると、誘電体膜52が除去されてしまう。それ故、エッチングストッパー層54aについては、絶縁材料を用いる必要がある。   The liquid crystal device 100 having such a configuration also has substantially the same effect as the configuration example described with reference to FIGS. However, since the etching stopper layer 54a is provided between the capacitor line 5b and the dielectric film 52, if overetching occurs at the end of the storage capacitor 51 during dry etching, the dielectric film 52 is removed. Will be. Therefore, it is necessary to use an insulating material for the etching stopper layer 54a.

[実施の形態3、4に係る液晶装置100の具体的構成例]
実施の形態1、2に係る液晶装置100の具体的構成例では、エッチングストッパー層54aとして透光膜を用いたが、実施の形態3、4で説明したように、エッチングストッパー層54aとして、光吸収性の遮光膜を用いてもよい。かかる構成によれば、エッチングストッパー層54aに向けて進行した光は、エッチングストッパー層54aで遮光される。このため、エッチングストッパー層54aの周辺では、エッチングストッパー層54aを通過する光と、エッチングストッパー層54aを通過しない光との干渉が発生しないので、エッチングストッパー層54a周辺から出射される表示光の光量低下を防止することができる。
[Specific Configuration Example of Liquid Crystal Device 100 According to Embodiments 3 and 4]
In the specific configuration example of the liquid crystal device 100 according to the first and second embodiments, the light-transmitting film is used as the etching stopper layer 54a. However, as described in the third and fourth embodiments, as the etching stopper layer 54a, the light transmitting film is used. An absorptive light shielding film may be used. According to such a configuration, the light traveling toward the etching stopper layer 54a is shielded by the etching stopper layer 54a. Therefore, in the vicinity of the etching stopper layer 54a, there is no interference between the light that passes through the etching stopper layer 54a and the light that does not pass through the etching stopper layer 54a. Therefore, the amount of display light emitted from the periphery of the etching stopper layer 54a A decrease can be prevented.

[液晶装置への他の適用例]
上記実施の形態では、下層側の第1電極51aが容量線5bあるいは容量線5bに電気的に接続する電極であって、上層側の第2電極53aが画素電極9a自身または画素電極9aに電気的に接続する電極であった。但し、下層側の第1電極51aが画素電極9aに電気的に接続する電極であって、上層側の第2電極53aが容量線5bまたは容量線5bに電気的に接続する電極である場合に本発明を適用してもよい。
[Other application examples to liquid crystal devices]
In the above embodiment, the first electrode 51a on the lower layer side is an electrode electrically connected to the capacitor line 5b or the capacitor line 5b, and the second electrode 53a on the upper layer side is electrically connected to the pixel electrode 9a itself or the pixel electrode 9a. Connected electrodes. However, when the first electrode 51a on the lower layer side is an electrode that is electrically connected to the pixel electrode 9a, and the second electrode 53a on the upper layer side is an electrode that is electrically connected to the capacitor line 5b or the capacitor line 5b. The present invention may be applied.

[他の実施の形態]
上記実施の形態1、2においては、第2電極53aの端部に対して全周で重なるようにエッチングストッパー層54aを設けたが、第2電極53aと第1電極51aとの位置関係等によって、第2電極53aの一部の端部が第1電極51aと重なり、他の端部が第1電極51aと重ならない場合がある。このような場合、第2電極53aの端部のうち、第1電極51aと重なる端部のみに対してエッチングストッパー層54aを設けてもよい。かかる構成によれば、エッチングストッパー層54aに起因する表示光量の低下を最小限に抑えることができる。また、上記実施の形態1、2において、エッチングストッパー層54aの光学特性として屈折率が第1電極51aあるいは第2電極53aが同等であるとしたが、さらに、エッチングストッパー層54aの吸収係数が第1電極51aあるいは第2電極53aの吸収係数以下であることが好ましい。すなわち、エッチングストッパー層54aは、第1電極51aあるいは第2電極53aに比して同等以上の光透過性を有している。かかる構成によれば、エッチングストッパー層54aを透過する光の減衰を低く抑えることができる。
[Other embodiments]
In the first and second embodiments, the etching stopper layer 54a is provided so as to overlap the end of the second electrode 53a on the entire circumference. However, depending on the positional relationship between the second electrode 53a and the first electrode 51a, etc. In some cases, one end of the second electrode 53a overlaps the first electrode 51a, and the other end does not overlap the first electrode 51a. In such a case, the etching stopper layer 54a may be provided only on the end portion of the second electrode 53a that overlaps the first electrode 51a. According to such a configuration, it is possible to minimize a decrease in the amount of display light due to the etching stopper layer 54a. In the first and second embodiments, the refractive index of the etching stopper layer 54a is the same as that of the first electrode 51a or the second electrode 53a. However, the absorption coefficient of the etching stopper layer 54a is the first. The absorption coefficient is preferably equal to or less than the absorption coefficient of the first electrode 51a or the second electrode 53a. That is, the etching stopper layer 54a has a light transmittance equal to or higher than that of the first electrode 51a or the second electrode 53a. According to such a configuration, attenuation of light transmitted through the etching stopper layer 54a can be kept low.

[電子機器への搭載例]
上述した実施形態に係る液晶装置100を適用した電子機器について説明する。図11は、本発明を適用した液晶装置を用いた投射型表示装置の概略構成図である。
[Example of mounting on electronic devices]
An electronic apparatus to which the liquid crystal device 100 according to the above-described embodiment is applied will be described. FIG. 11 is a schematic configuration diagram of a projection display device using a liquid crystal device to which the present invention is applied.

図11に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117(液晶装置100)と、投射光学系118と、クロスダイクロイックプリズム119と、リレー系120とを備えている。   A projection type display device 110 shown in FIG. 11 is a so-called projection type projection display device that irradiates light onto a screen 111 provided on the viewer side and observes light reflected by the screen 111. The projection display device 110 includes a light source unit 130 including a light source 112, dichroic mirrors 113 and 114, liquid crystal light valves 115 to 117 (liquid crystal device 100), a projection optical system 118, a cross dichroic prism 119, and a relay. System 120.

光源112は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光を透過させると共に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光及び青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。   The light source 112 is composed of an ultrahigh pressure mercury lamp that supplies light including red light, green light, and blue light. The dichroic mirror 113 is configured to transmit red light from the light source 112 and reflect green light and blue light. The dichroic mirror 114 is configured to transmit blue light and reflect green light among the green light and the blue light reflected by the dichroic mirror 113. Thus, the dichroic mirrors 113 and 114 constitute a color separation optical system that separates the light emitted from the light source 112 into red light, green light, and blue light.

ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121及び偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。   Here, between the dichroic mirror 113 and the light source 112, an integrator 121 and a polarization conversion element 122 are sequentially arranged from the light source 112. The integrator 121 is configured to uniformize the illuminance distribution of the light emitted from the light source 112. Further, the polarization conversion element 122 is configured to change the light from the light source 112 into polarized light having a specific vibration direction such as s-polarized light.

液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置100である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、液晶パネル115c及び第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光は、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。   The liquid crystal light valve 115 is a transmissive liquid crystal device 100 that modulates red light transmitted through the dichroic mirror 113 and reflected by the reflection mirror 123 in accordance with an image signal. The liquid crystal light valve 115 includes a λ / 2 phase difference plate 115a, a first polarizing plate 115b, a liquid crystal panel 115c, and a second polarizing plate 115d. Here, the red light incident on the liquid crystal light valve 115 remains s-polarized light because the polarization of the light does not change even if it passes through the dichroic mirror 113.

λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル115cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム119に向けて射出する構成となっている。   The λ / 2 phase difference plate 115a is an optical element that converts s-polarized light incident on the liquid crystal light valve 115 into p-polarized light. The first polarizing plate 115b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The liquid crystal panel 115c is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. Furthermore, the second polarizing plate 115d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 115 is configured to modulate the red light in accordance with the image signal and to emit the modulated red light toward the cross dichroic prism 119.

なお、λ/2位相差板115a及び第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a及び第1偏光板115bが発熱によって歪むのを回避することができる。   Note that the λ / 2 phase difference plate 115a and the first polarizing plate 115b are disposed in contact with a light-transmitting glass plate 115e that does not convert polarized light, and the λ / 2 phase difference plate 115a and the first polarizing plate 115b. It is possible to avoid distortion of 115b due to heat generation.

液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、液晶パネル116c及び第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光は、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、液晶パネル116cは、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム119に向けて射出する構成となっている。   The liquid crystal light valve 116 is a transmissive liquid crystal device 100 that modulates green light reflected by the dichroic mirror 114 after being reflected by the dichroic mirror 113 in accordance with an image signal. Similarly to the liquid crystal light valve 115, the liquid crystal light valve 116 includes a first polarizing plate 116b, a liquid crystal panel 116c, and a second polarizing plate 116d. Green light incident on the liquid crystal light valve 116 is s-polarized light that is reflected by the dichroic mirrors 113 and 114 and then incident. The first polarizing plate 116b is a polarizing plate that blocks p-polarized light and transmits s-polarized light. The liquid crystal panel 116c is configured to convert s-polarized light into p-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. The second polarizing plate 116d is a polarizing plate that blocks s-polarized light and transmits p-polarized light. Accordingly, the liquid crystal light valve 116 is configured to modulate green light in accordance with the image signal and to emit the modulated green light toward the cross dichroic prism 119.

液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、液晶パネル117c及び第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光は、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。   The liquid crystal light valve 117 is a transmissive liquid crystal device 100 that modulates blue light reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114 and then through the relay system 120 in accordance with an image signal. Similarly to the liquid crystal light valves 115 and 116, the liquid crystal light valve 117 includes a λ / 2 retardation film 117a, a first polarizing plate 117b, a liquid crystal panel 117c, and a second polarizing plate 117d. Here, since the blue light incident on the liquid crystal light valve 117 is reflected by the two reflecting mirrors 125a and 125b described later of the relay system 120 after being reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114, the s-polarized light is reflected. It has become.

λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル117cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム119に向けて射出する構成となっている。なお、λ/2位相差板117a及び第1偏光板117bは、ガラス板117eに接した状態で配置されている。   The λ / 2 phase difference plate 117a is an optical element that converts s-polarized light incident on the liquid crystal light valve 117 into p-polarized light. The first polarizing plate 117b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The liquid crystal panel 117c is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. Furthermore, the second polarizing plate 117d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Accordingly, the liquid crystal light valve 117 is configured to modulate blue light in accordance with an image signal and to emit the modulated blue light toward the cross dichroic prism 119. The λ / 2 phase difference plate 117a and the first polarizing plate 117b are disposed in contact with the glass plate 117e.

リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光をリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光を液晶ライトバルブ117に向けて反射するように配置されている。   The relay system 120 includes relay lenses 124a and 124b and reflection mirrors 125a and 125b. The relay lenses 124a and 124b are provided to prevent light loss due to a long blue light path. Here, the relay lens 124a is disposed between the dichroic mirror 114 and the reflection mirror 125a. The relay lens 124b is disposed between the reflection mirrors 125a and 125b. The reflection mirror 125a is disposed so as to reflect the blue light transmitted through the dichroic mirror 114 and emitted from the relay lens 124a toward the relay lens 124b. The reflection mirror 125b is arranged to reflect the blue light emitted from the relay lens 124b toward the liquid crystal light valve 117.

クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜119bは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系118に向けて射出するように構成されている。   The cross dichroic prism 119 is a color combining optical system in which two dichroic films 119a and 119b are arranged orthogonally in an X shape. The dichroic film 119a is a film that reflects blue light and transmits green light, and the dichroic film 119b is a film that reflects red light and transmits green light. Therefore, the cross dichroic prism 119 is configured to combine the red light, the green light, and the blue light modulated by the liquid crystal light valves 115 to 117 and emit the resultant light toward the projection optical system 118.

なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光及び青色光をs偏光とし、ダイクロイック膜119a、119bを透過する緑色光をp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。   Note that light incident on the cross dichroic prism 119 from the liquid crystal light valves 115 and 117 is s-polarized light, and light incident on the cross dichroic prism 119 from the liquid crystal light valve 116 is p-polarized light. Thus, by making the light incident on the cross dichroic prism 119 into different types of polarized light, the light incident from the liquid crystal light valves 115 to 117 in the cross dichroic prism 119 can be synthesized. Here, in general, the dichroic films 119a and 119b are excellent in the reflection characteristics of s-polarized light. Therefore, red light and blue light reflected by the dichroic films 119a and 119b are s-polarized light, and green light transmitted through the dichroic films 119a and 119b is p-polarized light. The projection optical system 118 has a projection lens (not shown) and is configured to project the light combined by the cross dichroic prism 119 onto the screen 111.

(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
In addition, about a projection type display apparatus, you may comprise the LED light source etc. which radiate | emit the light of each color as a light source part, and supply each color light radiate | emitted from this LED light source to another liquid crystal device. .

(他の電子機器)
本発明を適用した液晶装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
(Other electronic devices)
As for the liquid crystal device 100 to which the present invention is applied, in addition to the electronic devices described above, mobile phones, personal digital assistants (PDAs), digital cameras, liquid crystal televisions, car navigation devices, video phones, POS terminals, You may use as a direct view type | mold display apparatus in electronic devices, such as an apparatus provided with the touch panel.

5b・・容量線、9a・・画素電極、10・・第1基板、20・・第2基板、21・・共通電極、30・・画素トランジスター、50・・液晶層、51a・・第1電極、52・・誘電体膜、53a・・第2電極、54a・・エッチングストッパー層、55・・蓄積容量、100・・液晶装置、100a・・画素、100c・・開口領域 5b..Capacitance line, 9a..Pixel electrode, 10..First substrate, 20..Second substrate, 21..Common electrode, 30..Pixel transistor, 50..Liquid crystal layer, 51a..First electrode , 52 .. Dielectric film, 53 a .. Second electrode, 54 a .. Etching stopper layer, 55 .. Storage capacity, 100 .. Liquid crystal device, 100 a .. Pixel, 100 c.

Claims (10)

光が透過可能な開口領域を備えた複数の画素と、
前記開口領域で透光性の第1電極、透光性の誘電体膜、および透光性の第2電極が順に積層された蓄積容量と、
前記第1電極および前記第2電極のうちの少なくとも一方を構成する透光性導電膜の屈折率に対して±20%の屈折率を有する透光膜からなり、前記第1電極と前記第2電極との層間において前記第2電極の端部に重なるエッチングストッパー層と、
を有していることを特徴とする液晶装置。
A plurality of pixels having an aperture region through which light can be transmitted;
A storage capacitor in which a transparent first electrode, a transparent dielectric film, and a transparent second electrode are sequentially stacked in the opening region;
It consists of a translucent film having a refractive index of ± 20% with respect to the refractive index of the translucent conductive film constituting at least one of the first electrode and the second electrode, and the first electrode and the second electrode An etching stopper layer overlapping the end of the second electrode between the layers between the electrodes;
A liquid crystal device comprising:
前記第1電極および前記第2電極はいずれもITO膜であり、
前記エッチングストッパー層は、窒素を含んだシリコン化合物であることを特徴とする請求項1に記載の液晶装置。
The first electrode and the second electrode are both ITO films,
The liquid crystal device according to claim 1, wherein the etching stopper layer is a silicon compound containing nitrogen.
光が透過可能な開口領域を備えた複数の画素と、
前記開口領域で透光性の第1電極、透光性の誘電体膜、および透光性の第2電極が順に積層された蓄積容量と、
前記第1電極と前記第2電極との層間において前記第2電極の端部に重なる遮光性のエッチングストッパー層と、
を有していることを特徴とする液晶装置。
A plurality of pixels having an aperture region through which light can be transmitted;
A storage capacitor in which a transparent first electrode, a transparent dielectric film, and a transparent second electrode are sequentially stacked in the opening region;
A light-shielding etching stopper layer overlapping an end of the second electrode between the first electrode and the second electrode;
A liquid crystal device comprising:
前記エッチングストッパー層は、前記誘電体膜と前記第2電極との層間に設けられていることを特徴とする請求項1乃至3の何れか一項に記載の液晶装置。   4. The liquid crystal device according to claim 1, wherein the etching stopper layer is provided between the dielectric film and the second electrode. 5. 前記エッチングストッパー層は、前記第1電極と前記誘電体膜との層間に設けられていることを特徴とする請求項1乃至3の何れか一項に記載の液晶装置。   4. The liquid crystal device according to claim 1, wherein the etching stopper layer is provided between the first electrode and the dielectric film. 5. 前記第2電極より上層側に、当該第2電極に電気的に接続する透光性の画素電極を備え、
前記第1電極は、前記複数の画素のうち、隣り合う複数の画素に跨って延在する容量線であることを特徴とする請求項1乃至5の何れか一項に記載の液晶装置。
A translucent pixel electrode electrically connected to the second electrode on the upper layer side of the second electrode;
6. The liquid crystal device according to claim 1, wherein the first electrode is a capacitor line extending across a plurality of adjacent pixels among the plurality of pixels. 6.
前記第2電極と前記画素電極との層間には、表面が平坦な透光性の層間絶縁膜が設けられ、
当該層間絶縁膜には、前記エッチングストッパー層と重なる位置に前記第2電極と前記画素電極とを電気的に接続するコンタクトホールが形成されていることを特徴とする請求項6に記載の液晶装置。
A light-transmitting interlayer insulating film having a flat surface is provided between the second electrode and the pixel electrode.
7. The liquid crystal device according to claim 6, wherein a contact hole for electrically connecting the second electrode and the pixel electrode is formed in the interlayer insulating film at a position overlapping the etching stopper layer. .
前記第2電極は、画素電極であり、
前記第1電極は、前記複数の画素のうち、隣り合う複数の画素に跨って延在する容量線であることを特徴とする請求項1乃至5の何れか一項に記載の液晶装置。
The second electrode is a pixel electrode;
6. The liquid crystal device according to claim 1, wherein the first electrode is a capacitor line extending across a plurality of adjacent pixels among the plurality of pixels. 6.
前記画素は、画素トランジスターを備え、
当該画素トランジスターより上層側に前記蓄積容量が設けられていることを特徴とする請求項1乃至8の何れか一項に記載の液晶装置。
The pixel includes a pixel transistor,
The liquid crystal device according to claim 1, wherein the storage capacitor is provided on an upper layer side than the pixel transistor.
請求項1乃至9の何れか一項に記載の液晶装置を備えた投射型表示装置であって、
前記液晶装置に供給される光を出射する光源部と、
前記液晶装置によって変調された光を投射する投射光学系と、
を有していることを特徴とする投射型表示装置。
A projection type display device comprising the liquid crystal device according to any one of claims 1 to 9,
A light source unit for emitting light supplied to the liquid crystal device;
A projection optical system for projecting light modulated by the liquid crystal device;
A projection display device characterized by comprising:
JP2010229319A 2010-10-12 2010-10-12 Liquid crystal device and projection type display device Withdrawn JP2012083514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010229319A JP2012083514A (en) 2010-10-12 2010-10-12 Liquid crystal device and projection type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010229319A JP2012083514A (en) 2010-10-12 2010-10-12 Liquid crystal device and projection type display device

Publications (1)

Publication Number Publication Date
JP2012083514A true JP2012083514A (en) 2012-04-26

Family

ID=46242459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010229319A Withdrawn JP2012083514A (en) 2010-10-12 2010-10-12 Liquid crystal device and projection type display device

Country Status (1)

Country Link
JP (1) JP2012083514A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016080809A (en) * 2014-10-15 2016-05-16 セイコーエプソン株式会社 Electro-optic device, method for manufacturing electro-optic device, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016080809A (en) * 2014-10-15 2016-05-16 セイコーエプソン株式会社 Electro-optic device, method for manufacturing electro-optic device, and electronic equipment

Similar Documents

Publication Publication Date Title
US10620494B2 (en) Electro-optical device and electronic apparatus
JP5849489B2 (en) Electro-optical device, projection display device, electronic apparatus, and method of manufacturing electro-optical device
JP5737037B2 (en) Electro-optical device and projection display device
US10634942B2 (en) Electro-optical device and electronic device having base member, lens member and first and second insulators
JP2012083513A (en) Liquid crystal device, and electronic device
JP2017058537A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic apparatus
JP3199691U (en) Electro-optical device and electronic apparatus
JP2016224323A (en) Electro-optical device, electronic apparatus and manufacturing method of electro-optical device
JP2014102268A (en) Microlens array substrate, electro-optic device, and electronic equipment
JP3199692U (en) Electro-optical device and electronic apparatus
JP2012083517A (en) Liquid crystal device and projection display device
JP5810589B2 (en) Electro-optical device, projection display device, and electronic apparatus
US10656455B2 (en) Electro-optical device, transmissive liquid crystal display device, and electronic device
JP2017009887A (en) Electro-optic device and electronic apparatus
JP6311811B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP5982094B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP2014228673A (en) Liquid crystal device, method for manufacturing liquid crystal device and electronic equipment
JP6048075B2 (en) Liquid crystal device and electronic device
JP2018045018A (en) Liquid crystal device and electronic apparatus
JP2017187569A (en) Electro-optic device, electronic apparatus and method for manufacturing electro-optic device
JP2012083514A (en) Liquid crystal device and projection type display device
JP2012185422A (en) Liquid crystal device, method for manufacturing liquid crystal device and projection type display device
JP5751046B2 (en) Liquid crystal device and projection display device
JP6107919B2 (en) Electro-optical device, electronic equipment
JP2013109258A (en) Electro-optic device and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140107