JP2012064770A - Ｅｕｖｌ用マスクの製造方法および半導体装置の製造方法 - Google Patents

Abstract

【課題】的確に吸収体パターンの修正を行うことにより、ＥＵＶＬ用マスクの製造歩留まりを向上させる。
【解決手段】マスクブランクに対して露光波長暗視野検査を行い、検出された信号強度からマスクブランクに存在する位相欠陥の位置を特定し、位置座標として登録する。次に、ＡＦＭにより欠陥位置のマスクブランクの表面形状の１回目の計測を行った後、マスクブランクの表面に吸収体パターンを形成し、さらにＡＦＭにより欠陥位置のマスクブランクの表面形状の２回目の計測を行う。次に、吸収体パターンの位置と位相欠陥の位置との関係を特定した後、吸収体パターンと位相欠陥との位置関係および位相欠陥の形状から、吸収体パターンの加工形状および加工量を決定して、吸収体パターンを加工する。
【選択図】図２

Description

本発明は、ＥＵＶＬ（Extreme Ultra-Violet Lithography：極端紫外線リソグラフィ）用マスクの製造方法および半導体装置の製造方法に関し、特に、波長が１３．５ｎｍ付近のＥＵＶ光を用いるＥＵＶＬに好適なＥＵＶＬ用マスクの製造、およびこのＥＵＶＬ用マスクを用いた半導体装置の製造に適用して有効な技術に関するものである。

現在、半導体デバイスは、回路パターン等が描かれた原板であるマスクに露光光を照射し、上記回路パターン等を、縮小光学系を介してウエハの主面上に転写する光リソグラフィを繰り返し行うことによって生産されている。

近年は、半導体デバイスの微細化への要求に応じて、光リソグラフィの露光波長をより短くして解像度を向上させることのできる技術が検討されている。例えば、これまでは、波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を用いたＡｒＦリソグラフィの開発が行われてきたが、それよりもさらに波長の短い波長１３．５ｎｍのＥＵＶ光を用いたＥＵＶＬの開発が行われている。

ＥＵＶ光の波長域では、透過マスクブランクが物質の光吸収の関係で使えないことから、石英ガラスまたは低熱膨張ガラスからなる基板の表面にモリブデン（Ｍｏ）とシリコン（Ｓｉ）とを交互に積層した多層膜反射基板がＥＵＶＬ用のマスクブランクとして用いられている。このマスクブランクの表面に吸収体パターンを形成して、ＥＵＶＬ用マスクを構成する。マスクブランクは、多層膜によるブラッグ反射を利用しており、そのブラッグ反射は、一種の干渉を利用した反射である。以下、単にマスクブランクというときは、ＥＵＶＬ用の多層膜反射基板からなる多層膜マスクブランクを指し、透過マスクブランクとは区別する。

ところで、ＥＵＶＬ用マスクはブラッグ反射を利用した反射マスクであること、波長が１３．５ｎｍと極めて短いことから、ＥＵＶＬでは、マスクブランクに波長の数分の１程度のごく僅かな高さの異常が発生した場合でも、その高さ異常に起因して反射率の局所的な差が生じる。その結果、ウエハの主面上に転写されたパターンに欠陥が生じる。そのため、吸収体パターンをマスクブランクの表面に被着させる前に、マスクブランクに発生した高さ異常（以下、位相欠陥という）を検出することが必要である。

吸収体パターンをマスクブランクの表面に被着させる前に、マスクブランクに発生した位相欠陥を検出する検査方法には、レーザ光をマスクブランクに対して斜めから照射し、その乱反射光から位相欠陥を検出する欠陥検査法と、露光に用いる波長と同じ波長のＥＵＶ光を用いて位相欠陥を検出する露光波長（at wavelengthまたはActinic）欠陥検査法がある。さらに、後者の方法としては、暗視野を用いる方法（特許文献１）と、明視野を用いるＸ線顕微鏡法（特許文献２）と、暗視野を用いて位相欠陥を検出し、フルネルゾーンプレートを用いた明視野で位相欠陥の同定を行う暗視野明視野併用法（特許文献３）などがある。

この中で、位相欠陥の検査感度が高い検査方法は、露光波長欠陥検査法であり、ｈｐ（ハーフピッチ）が３２ｎｍ以下の微細パターンに対応した検査では、露光波長欠陥検査法が不可欠と考えられる。ここで、露光波長明視野検査法は、検知感度は高いがノイズに検査信号が埋もれやすいことから、検査に用いるピクセルサイズを小さくする必要がある。このため、スループットの観点からフルフィールド検査が難しいという課題がある。また、露光波長暗視野検査法は、検知感度が高くまたノイズも少ないことから、検査に用いるピクセルサイズを比較的大きくとれるので、フルフィールド検査に適している。

一方、位相欠陥が存在するマスクブランクの表面に吸収体パターンを形成したＥＵＶＬ用マスクの場合は、位相欠陥に隣接する吸収体パターンの輪郭を修正する、または位相欠陥のある領域に位相シフト材料を堆積して、露光装置でウエハの主面上に転写されたパターンを改善する方法がある。

例えば特表２００２−５３２７３８号公報（特許文献４）には、マスク欠陥に隣接するマスクブランク表面の吸収体パターンを変成または変更することにより、マスクを修正する方法が開示されている。

また、特開２００９−１０３７３号公報（特許文献５）には、欠陥領域内の欠陥により露光放射線の位相シフト差が生じる基板の欠陥領域の位置を決定し、その後、欠陥領域を少なくとも部分的に含む範囲内において多層膜の上に位相シフト材料を堆積することにより、ＥＵＶマスクを修正する方法が開示されている。

特開２００３−１１４２００号公報 特開平０６−３４９７１５号公報 米国特許出願公開第２００４／００５７１０７号明細書 特表２００２−５３２７３８号公報 特開２００９−１０３７３号公報

マスクブランクに位相欠陥が見つかった場合は、例えば上記特許文献４に示されるように、位相欠陥の場所を特定してその近傍の吸収体パターンの輪郭を修正する、または位相欠陥の場所が吸収体パターンの直下となるようにＥＵＶＬ用マスクを製造するなどの救済策があるが、そのためには、位相欠陥の位置およびその形状を正確に特定する必要がある。

露光波長欠陥検査法を用いれば、マスクブランクに生じた位相欠陥のおおよその位置およびその形状を求めることはできる。しかし、露光波長暗視野検査法であっても、検査に用いるピクセルサイズが５００ｎｍ程度であるため、吸収体パターンの輪郭の修正等に必要とする位相欠陥の位置およびその形状を正確に特定することができない。このため、マスクブランクに生じた位相欠陥に対する的確な吸収体パターンの修正または配置を行うことができず、ＥＵＶＬ用マスクの製造歩留まりの向上を図ることが難しいという課題がある。

本発明の目的は、的確な吸収体パターンの修正を行うことにより、ＥＵＶＬ用マスクの製造歩留まりを向上させることのできる技術を提供することにある。

また、本発明の目的は、的確な吸収体パターンの修正が行われたＥＵＶＬ用マスクを用いることにより、半導体装置の製造歩留まりを向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。

この実施の形態は、マスクブランクの表面に吸収体パターンが形成されたＥＵＶＬ用マスクの製造方法であって、マスクブランクに対して露光波長暗視野検査を行い、検出された信号強度からマスクブランクに存在する位相欠陥の位置を特定して、位置座標として登録する工程と、ＡＦＭにより欠陥位置のマスクブランクの表面形状の１回目の計測を行う工程と、マスクブランクの表面に吸収体パターンを形成する工程と、ＡＦＭにより欠陥位置のマスクブランクの表面形状の２回目の計測を行う工程と、吸収体パターンと位相欠陥との位置関係を、上記１回目の計測により得られたデータおよび上記２回目の計測により得られたデータから特定する工程と、吸収体パターンと位相欠陥との位置関係、および上記１回目の計測により得られたデータに、露光波長暗視野検査により検出された信号強度を基にした補正を加えた位相欠陥の形状から、吸収体パターンの加工形状および加工量を決定する工程と、この決定に基づいて、吸収体パターンを加工する工程とを含むものである。

本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。

的確な吸収体パターンの修正を行うことにより、ＥＵＶＬ用マスクの製造歩留まりを向上させることができる。また、的確な吸収体パターンの修正が行われたＥＵＶＬ用マスクを用いることにより、半導体装置の製造歩留まりを向上させることができる。

本発明の一実施の形態によるマスクブランク検査装置の全体の構成を示す概略図である。 本発明の一実施の形態によるＥＵＶＬ用マスクの製造方法を説明する工程図である。 （ａ）は、本発明の一実施の形態による位相欠陥を拡大して示すマスクブランクの上面図、（ｂ）は、同図（ａ）のＡ−Ａ′線に沿った断面図である。 本発明の一実施の形態による特徴的な吸収体パターンの部位の一例を示す平面レイアウト図である。 （ａ）は、本発明の一実施の形態による位相欠陥を拡大して示すＥＵＶＬ用マスクの上面図、（ｂ）は、同図（ａ）のＢ−Ｂ′線に沿った断面図である。 本発明の一実施の形態による修正した吸収体パターンを拡大して示すＥＵＶＬ用マスクの上面図である。 本発明の一実施の形態によるＣＭＩＳデバイスの製造工程を説明する半導体基板の要部断面図である。 図７に続くＣＭＩＳデバイスの製造工程中の図７と同じ箇所の要部断面図である。 図８に続くＣＭＩＳデバイスの製造工程中の図７と同じ箇所の要部断面図である。

以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。

また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。

また、以下の実施の形態において、位相欠陥と言うときは、ＥＵＶＬ用マスク（マスクブランクを含む）の基板上、またはその基板上の表面に堆積された多層膜中に形成された僅かな（例えば１〜２ｎｍ程度）高さや深さの欠陥であって、多層膜中を通るＥＵＶ光の位相を乱す欠陥を意図する。この欠陥があると、その部分の反射率が下がる。この欠陥は、基板上の異物、基板を研磨する際に生じるピットやスクラッチ状欠陥、あるいは多層膜を堆積中に混入する異物やボイドなどが源となる。モリブデン（Ｍｏ）とシリコン（Ｓｉ）とが交互に積層された多層膜中でＥＵＶ光が干渉を起こす結果、多層膜でＥＵＶ光が反射するが、ＥＵＶ光の波長は１３．５ｎｍと短いため、多層膜面に１．５ｎｍ程度の高さの歪みがあるとＥＵＶ光の位相が乱れて反射率が低下する。また、多層膜の表面が真っ平らであっても、その下の多層膜面に歪みがあると位相欠陥となり、反射率が低下する。

なお、位相欠陥と対比する欠陥として振幅欠陥があるが、これは主因が位相乱れではなく、幾何学的要素の表面散乱や吸収によるもので、位相欠陥よりも高さや深さが大きい。高さが４ｎｍ以上の欠陥では、一般に多層膜面の歪みはガウシャン形状のような分布を持つので、位相欠陥要素と振幅欠陥要素とを併せ持つこともある。しかし、以下の実施の形態においては、高さや深さが３ｎｍ以下であり、振幅欠陥要素が小さい欠陥、すなわち位相欠陥を対象とする。

本発明の一実施の形態によるマスクブランク検査装置の全体の構成について図１を用いて説明する。図１はマスクブランク検査装置の全体の構成を示す概略図である。

マスクブランク検査装置は、ＥＵＶ光を用いて暗視野検査像を収集する検査装置である。マスクブランク検査装置は、ＥＵＶ光（ＥＵＶ検査光、照明光）ＢＭを発生する光源（ＥＵＶ光源、プラズマ光源）１、マスクブランク（多層膜マスクブランク、ＥＵＶＬ用マスクブランク、反射型マスクブランク）ＭＢを載置するためのマスクステージ２、ステージに固定されたミラー３、レーザ測長器４、位置回路５、マスクステージ駆動系６、主制御系（装置全体の動作を制御するシステム制御コンピュータ等）７、処理装置８、表示装置９、マスクステージ微動系１０、照明光学系ＣＩＯ、結像光学系ＤＰＯ、２次元アレイセンサー（画像検出器）ＳＥなどで構成されている。

光源１には、必要に応じて波長選択フィルター、圧力隔壁手段、または飛散粒子抑制手段などが備えられている。結像光学系ＤＰＯは凹面鏡Ｌ１と凸面鏡Ｌ２とから構成され、例えば集光ＮＡ＝０．２、中心遮蔽ＮＡ＝０．１、倍率２０倍の暗視野結像光学系を構成するシュバルツシルド光学系である。

位相欠陥の有無が検査されるマスクブランクＭＢは、ＸＹＺの３軸方向に移動可能であるマスクステージ２上に載置される。光源１から発する中心波長１３．５ｎｍのＥＵＶ光ＢＭは、照明光学系ＣＩＯを通して収束ビームに変換された後、多層膜ミラーＰＭで折り曲げられてマスクブランクＭＢの所定の領域を照射する。

マスクブランクＭＢからの反射光のうち位相欠陥で散乱した光は、結像光学系ＤＰＯを介して収束ビームＳＬＩを形成し、２次元アレイセンサーＳＥに集光する。すなわち、２次元アレイセンサーＳＥには、マスクブランクＭＢの暗視野検査像が形成され、その結果、マスクブランクＭＢに残存する位相欠陥は検査画像の中で輝点として検出される。

ここで、マスクブランクＭＢは、石英ガラスまたは低熱膨張ガラスなどの低熱膨張材（ＬＴＥＭ）からなるマスク基板（ＬＴＥＭ基板）の表面に、波長（例えば１３．５ｎｍ）の露光光に対して十分な反射率が得られるように、モリブデン（Ｍｏ）とシリコン（Ｓｉ）とを交互に積層（例えば各層が４０層程度）した多層膜が形成されたものである。さらに、多層膜の表面に所望のパターン形状を有する吸収体パターンを形成することによって、ＥＵＶＬ用マスク（反射型露光マスク）が得られる。

マスクブランクＭＢの位置は、マスクステージ２に固定されたミラー３の位置をレーザ測長器４で読み込むことにより、マスクステージ２の位置情報として得られる。この位置情報は位置回路５に送られ、システム制御コンピュータである主制御系７で認識できる。欠陥検査は、マスクステージ駆動系６および必要に応じてマスクステージ微動系１０を用いてマスクブランクＭＢの全面を走査して全面検査を行う。また、必要に応じて、位相欠陥が観察された箇所を再度緻密に検査して、欠陥信号強度などのＳ／Ｎ比を高める。

次に、本発明の一実施の形態によるＥＵＶＬ用マスクの製造方法を図２〜図６を用いて説明する。図２はＥＵＶＬ用マスクの製造方法を説明する工程図、図３は位相欠陥を有するマスクブランクの上面図および断面図、図４は特徴的な吸収体パターンの部位の一例を示す平面レイアウト図、図５は位相欠陥を有するＥＵＶＬ用マスクの上面図および断面図、図６は修正した吸収体パターンを有するＥＵＶＬ用マスクの上面図である。

（工程Ｓ１）まず、低熱膨張材からなるマスク基板（ＬＴＥＭ基板）を用意する。

（工程Ｓ２）レーザを用いた光学式異物欠陥検査装置を用いて、マスク基板の外観検査を行い、マスク基板上の異物または傷などの欠陥の有無を調べる。

（工程Ｓ３−１）前工程Ｓ２の光学式異物欠陥検査でマスク基板上に異物または傷などの欠陥が見つかった場合は、そのマスク基板を廃棄し、再作製として新たなマスク基板を用意して工程Ｓ１から再スタートする。またはそのマスク基板を洗浄または研磨により再生し、再生したマスク基板を戻して工程Ｓ１から再スタートする。

（工程Ｓ４）前工程Ｓ２の光学式異物欠陥検査でマスク基板上に異物または傷などの欠陥が見つからなかった場合は、マスク基板の表面に多層膜を被着し、また、必要に応じて多層膜の表面にキャップ膜を被着して、マスクブランクを作製する。

（工程Ｓ５）必要に応じて、レーザを用いた光学式異物欠陥検査装置を用いて、マスクブランクの外観検査を行い、マスクブランク上の異物または傷などの欠陥（例えば振幅欠陥）の有無を調べる。

（工程Ｓ３−２）前工程Ｓ５の光学式異物欠陥検査でマスクブランク上に異物または傷などの欠陥が見つかった場合は、そのマスクブランクを廃棄し、再作製として新たなマスク基板を用意して工程Ｓ１から再スタートする。またはそのマスクブランクを洗浄または研磨してマスク基板を再生し、再生したマスク基板を戻して工程Ｓ１から再スタートする。

同じ光学式異物欠陥検査を工程Ｓ２（マスク基板に対する検査）と工程Ｓ５（マスク基板の表面に多層膜を堆積したマスクブランクに対する検査）とで行う理由は、マスク基板の表面に多層膜を堆積したマスクブランクの方が、転写に悪影響を与える位相欠陥に対する検査感度が高いためである。ただし、次工程Ｓ６で行う露光波長暗視野検査（at wavelength暗視野検査またはActinic暗視野検査）の方が、工程Ｓ５で行った光学式異物欠陥検査よりも位相欠陥に対する検出感度が高いため、工程Ｓ５を省略することもできる。しかし、一般に、光学式異物欠陥検査の方が露光波長暗視野検査法よりも安価で処理時間は短い。そこで、マスクブランク上の異物または傷などの欠陥が及ぼすＥＵＶＬ用マスクの製造歩留まりを鑑みて、ＥＵＶＬ用マスクの製造にかかるトータルコストまたはトータル処理時間を基に、工程Ｓ５を行うか否かを判断する。

（工程Ｓ６）前工程Ｓ５の光学式異物欠陥検査でマスクブランク上に異物または傷などの欠陥が見つからなかった場合は、マスクブランクに対して集光光学系を介した光学式検査を行う。ここでは、集光光学系を介した光学式検査として露光波長暗視野検査を採用した。マスクブランクに位相欠陥が存在する場合は、この位相欠陥を示す第１信号強度が露光波長暗視野検査によって検出され、この第１信号強度によってマスクブランクに存在する位相欠陥の位置および体積を求めることができる。この露光波長暗視野検査は、前述の図１に示したマスクブランク検査装置を用いて行う。

（工程Ｓ７）前工程Ｓ６で行った露光波長暗視野検査により検出された第１信号強度と、予め定めた基準強度（欠陥判定強度）とを比較する。この基準強度は、例えば吸収体パターンを修正しただけでは、ウエハの主面上に転写されるパターンの欠陥を補正できない程度の大きな位相欠陥において検出される信号強度を基に、設定される。

（工程Ｓ３−３）第１信号強度が基準強度よりも大きい場合は、そのマスクブランクを廃棄し、再作製として新たなマスク基板を用意して工程Ｓ１から再スタートする。またはそのマスクブランクを洗浄または研磨してマスク基板を再生し、再生したマスク基板を戻して工程Ｓ１から再スタートする。

（工程Ｓ８）第１信号強度が基準強度以下の場合は、第１信号強度が得られたピクセル（画素）の場所をマスクブランクに存在する位相欠陥の位置（欠陥位置）とし、その位置座標を登録する。

（工程Ｓ９）前工程Ｓ８で登録した位置座標で示される欠陥位置のマスクブランクの表面をＡＦＭ（Atomic Force Microscope：原子間力顕微鏡）により計測する。これにより、その欠陥位置のマスクブランクの表面の形状（凹凸形状）およびサイズ（高さおよび幅）を求める。

（工程Ｓ１０）前工程Ｓ６で行った露光波長暗視野検査により得られた第１信号強度と、前工程Ｓ９で行ったＡＦＭにより得られた欠陥位置のマスクブランクの表面の形状およびサイズから信号強度を計算し、この信号強度に予め定めた補正信号強度αを加算した第２信号強度とを比較する。

（工程Ｓ３−４）第１信号強度が第２信号強度よりも大きい場合は、そのマスクブランクを廃棄し、再作製として新たなマスク基板を用意して工程Ｓ１から再スタートする。またはそのマスクブランクを洗浄または研磨してマスク基板を再生し、再生したマスク基板を戻して工程Ｓ１から再スタートする。第１信号強度が第２信号強度以下の場合は、次工程Ｓ１１へ進む。

マスクブランクの表面の凹凸が小さく、マスクブランクに存在する位相欠陥がウエハの主面上へのパターン転写に影響を及ぼさない程度の形状またはサイズに見える場合であっても、位相欠陥の原因となる多層膜下に存在する巣（異物）が大きく、実際は、マスクブランクに存在する位相欠陥がウエハの主面上へのパターン転写に影響を及ぼすことがある。工程Ｓ１０は、このような位相欠陥を有するマスクブランクを排除する工程である。

工程Ｓ１０の比較工程を設けた理由について図３に示す位相欠陥を有するマスクブランクを用いて説明する。図３（ａ）は、位相欠陥を拡大して示すマスクブランクの上面図であり、図３（ｂ）は、同図（ａ）のＡ−Ａ′線に沿った断面図である。図３中、符号１０１はマスクブランクの表面、符号１０２はＬＴＥＭ基板、符号１０３は多層膜、符号１０４は凸部、符号１０５は異物である。ここで、凸部１０４は、ＬＴＥＭ基板１０２と多層膜１０３との間に付着した異物１０５により、マスクブランクの表面１０１に現れた異常な凸状の部分である。

ＡＦＭにより計測されるのはマスクブランクの表面に現れる凸部１０４の形状およびサイズであり、異物１０５そのものの形状およびサイズは計測されない。そのため、異物１０５が凸部１０４よりも著しく大きい場合は、凸部１０４がウエハの主面上へのパターン転写に影響を及ぼさない程度の形状またはサイズに見える場合であっても、実際は、凸部１０４がウエハの主面上へのパターン転写へ及ぼす影響が予想よりも大きくなることがある。そこで、露光波長暗視野検査により得られた第１信号強度が、ＡＦＭにより得られた信号強度に予め定めた補正信号強度αを加算した第２信号強度よりも大きい場合は、凸部１０４がウエハの主面上へのパターン転写に影響を及ぼすとして、マスクブランクを排除する。

（工程Ｓ１１）マスクブランクの表面に吸収体を被着して、原板を作製する。工程Ｓ１１では、吸収体を被着することを主とするが、必要に応じて、吸収体パターンの欠陥を修正する際のバリアとなるバッファー層を多層膜と吸収体との間に形成することもある。また、吸収体パターンの欠陥検査の際に適正な検査が行えるように、吸収体の上面に反射率調整膜を被着させる、または吸収体の上面を変性させることもある。

（工程Ｓ１２）パターン露光および吸収体の加工を行い、所望の吸収体パターンをマスクブランクの表面に形成する。

（工程Ｓ１３）前工程Ｓ８において登録された位置座標で示される位相欠陥全体が吸収体パターンに覆われるか否かを判定する。ここで、露光波長暗視野検査において第１信号強度が得られた位相欠陥の位置座標（ピクセルに相当するサイズ）と、吸収体パターンのＣＡＤ（Computer Aided Design）データとを比較することにより判定する。

（工程Ｓ１４−１）位相欠陥全体が吸収体パターンに覆われている場合は、位相欠陥がウエハの主面上へのパターン転写に影響を及ぼさないとして、ＥＵＶＬ用マスクの製造を終了する。

（工程Ｓ１５）位相欠陥全体が吸収体パターンに覆われていない場合は、その欠陥位置のマスクブランクの表面を再度ＡＦＭにより計測する。この２回目のＡＦＭによる計測の場合、計測エリアの設定は、露光波長暗視野検査において得られた位相欠陥の位置座標を基に行う方法の他、露光波長暗視野検査において得られた位相欠陥の位置座標の近傍の特徴的な吸収体パターンの部位を参照点にする方法も有効である。

この特徴的な吸収体パターンの部位の一例を図４に示す平面レイアウト図を用いて説明する。

図４に示すように、ＥＵＶＬ用マスクには、様々な形状の吸収体パターン２０１が配置されているが、特徴的な吸収体パターン２０１の部位とは、例えばパターン先端部２０２、コーナー部２０３、突出及び窪みなどの屈曲のある部分２０４、これらの部分が近傍に複合された複合パターン部２０５などである。これら特徴的な吸収体パターン２０１の部位を参照することにより、計測エリアの長距離における位置設定の精度が緩和されるため、ＡＦＭによる欠陥位置の特定が容易となる。

しかしながら、２回目のＡＦＭによる計測では、吸収体パターンが障害となって欠陥位置のマスクブランクの表面の形状およびサイズを完全に把握できない場合がある。その理由について図５に示すＥＵＶＬ用マスクを用いて説明する。図５（ａ）は、位相欠陥を拡大して示すＥＵＶＬ用マスクの上面図であり、図５（ｂ）は、同図（ａ）のＢ−Ｂ′線に沿った断面図である。

ＡＦＭに備わるプローブ針の先端部分の太さは１０〜３０ｎｍ程度である。このため、図５に示すように、吸収体パターン１０６の壁面間近まで（例えば壁面から２０ｎｍ程度の範囲）計測できるわけではなく、吸収体パターン１０６の間隙１０７に現れる凸部の一部分１０８が計測されるのみである。従って、２回目のＡＦＭによる計測では、マスクブランクの表面に現れる凸部１０４（多層膜１０３の表面の凹凸部）の全貌が分かるわけではないが、凸部の一部分１０８の形状および寸法を求めることができる。

（工程Ｓ１６）吸収体パターンの位置および形状と、位相欠陥の位置および形状との関係を、前工程Ｓ９の１回目のＡＦＭにより計測されたデータおよび前工程Ｓ１５の２回目のＡＦＭにより計測されたデータから特定する。

例えば、前述の図５に示したＥＵＶＬ用マスクでは、凸部１０４の位置および形状のデータと凸部の一部分１０８の位置および形状のデータとをつき合わせ、さらに、吸収体パターン１０６の位置および形状のデータとをつき合わせる。これにより、前工程Ｓ９の１回目のＡＦＭにより得られた凸部１０４の位置および形状のデータと吸収体パターン１０６の位置および形状のデータとの対応をとることができる。

（工程Ｓ１７）吸収体パターンと位相欠陥との位置関係、ならびに前工程Ｓ９の１回目のＡＦＭにより得られた欠陥位置のマスクブランクの表面の形状およびサイズに、前工程Ｓ６の露光波長暗視野検査により検出された信号強度を基にした補正を加えた位相欠陥の形状から、吸収体パターンの加工形状および加工量を決定する。

（工程Ｓ１８）前工程Ｓ１７で得られた吸収体パターンの加工形状および加工量を基に、加工指針に従って、吸収体パターンを加工する。

修正した吸収体パターンの形状の一例を図６に示す。図６は、修正した吸収体パターンを拡大して示すＥＵＶＬ用マスクの上面図である。

図６に示す吸収体パターン１０９は、前述の図５に示した吸収体パターン１０６を修正したものである。

（工程Ｓ１４−２）位相欠陥がウエハの主面上へのパターン転写に影響を及ぼさないとして、ＥＵＶＬ用マスクの製造を終了する。

なお、本実施の形態によれば、マスクブランクに存在する位相欠陥の位置の特定には、露光波長暗視野検査を用いたが、これに限定されるものではなく、他の光学式検査を用いることができる。例えば、位相欠陥が多層膜の表面に偏在する場合、またはコンフォーマルな被着特性を持つ多層膜の形成プロセスを用いる場合では、ＤＵＶ（Deep Ultra-Violet）光と集光光学系を用いた光学式検査を露光波長暗視野検査に代えて用いることができる。露光波長暗視野検査の方が感度的には優れているが、光学式検査に用いる装置がフォトマスク検査と共用できる装置であることから、光学式検査の方が運用面において利点がある。

このように、本実施の形態によれば、マスクブランクに発生した位相欠陥の位置と形状が正確に把握できるので、的確な吸収体パターンの修正を行うことができる。これにより、位相欠陥がウエハの主面上へのパターン転写に影響を及ぼさないＥＵＶＬ用マスクを製造することができる。また、ＥＵＶＬ用マスクの製造歩留まりが高くなることから、ＥＵＶＬ用マスクの製造コストが低減でき、製造ＴＡＴ（Turn Around Time）も短くなる。

次に、本発明の一実施の形態によるＥＵＶＬ用マスクを用いたＣＭＩＳ（Complementary Metal Insulator Semiconductor）デバイスの製造方法を図７〜図９に示す半導体基板の要部断面図を用いて工程順に説明する。以下の説明においては、電界効果トランジスタを代表するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。

まず、図７に示すように、たとえばｐ型のシリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウエハ）１１を用意する。次に、素子分離領域に絶縁膜からなる分離部１２を形成した後、半導体基板１１に不純物をイオン注入してｎＭＩＳ形成領域にｐ型ウェル１３を形成し、ｐＭＩＳ形成領域にｎ型ウェル１４を形成する。ｐ型ウェル１３にはｐ型の導電性を示す不純物（たとえばボロン（Ｂ））をイオン注入し、ｎ型ウェル１４にはｎ型の導電性を示す不純物（たとえばリン（Ｐ）またはヒ素（Ａｓ））をイオン注入する。

次に、半導体基板１１の主面にゲート絶縁膜１５を形成した後、ゲート絶縁膜１５上に導電体膜１６ａ、例えば多結晶シリコン膜を堆積する。続いて、導電体膜１６ａ上にレジスト膜ＲＰ１を塗布した後、そのレジスト膜ＲＰ１に対して、前述した方法により製造された吸収体パターンＭＰを有するＥＵＶＬ用マスク（反射型露光マスク）Ｍを用いて露光を施し、さらに現像処理を施すことによりパターニングする。的確な吸収体パターンの修正が行われたＥＵＶＬ用マスクを用いることにより、半導体ウエハの主面上に欠陥のない所望する形状のレジストパターンを形成することができる。

次に、図８に示すように、パターニングされたレジストパターンをマスクとしたエッチングにより導電体膜１６ａを加工してゲート電極１６を形成する。ここで、欠陥のない所望する形状のレジストパターンをマスクとしたエッチングが行えることから、所望する形状のゲート電極１６を形成することができる。

次に、ゲート電極１６の側壁にサイドウォール１７を形成する。続いて、ｎＭＩＳ形成領域では、ゲート電極１６の両側のｐ型ウェル１３にｎ型の導電性を示す不純物（たとえばリン（Ｐ）またはヒ素（Ａｓ））をイオン注入し、ｎＭＩＳのソース・ドレインとして機能するｎ型半導体領域１８をゲート電極１６およびサイドウォール１７に対して自己整合的に形成する。同様に、ｐＭＩＳ形成領域では、ゲート電極１６の両側のｎ型ウェル１４にｐ型の導電性を示す不純物（たとえばフッ化ボロン（ＢＦ_２））をイオン注入し、ｐＭＩＳのソース・ドレインとして機能するｐ型半導体領域１９をゲート電極１６およびサイドウォール１７に対して自己整合的に形成する。

次に、図９に示すように、半導体基板１１上に層間絶縁膜２０を形成した後、レジストパターンをマスクとしたエッチングにより層間絶縁膜２０を加工して接続孔２１を形成する。この接続孔２１はｎ型半導体領域１８またはｐ型半導体領域１９上などの必要部分に形成する。続いて、接続孔２１の内部に、たとえばタングステンを主導体とするプラグ２２を形成した後、プラグ２２に接続する第１層目の配線２３を形成する。配線２３は、たとえばアルミニウムを主導体とする導体膜からなる。その後、さらに、上層の配線を形成するが、その図示および説明は省略する。

なお、ここで説明したＣＭＩＳデバイスの製造方法では、ｎＭＩＳおよびｐＭＩＳのそれぞれのゲート電極１６を形成するフォトリソグラフィ工程にＥＵＶＬ用マスクの適用を例示したが、他のフォトリソグラフィ工程にもＥＵＶＬ用マスクを適用できることはいうまでもない。例えば接続孔２１または配線２３を形成するフォトリソグラフィ工程にもＥＵＶＬ用マスクを適用することができる。

このように、的確な吸収体パターンの修正が行われたＥＵＶＬ用マスクを用いることにより、欠陥のないレジストパターンが形成されて回路パターン等の加工不良が低減できることから、半導体装置の製造歩留まりを向上させることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、半導体装置の一製造工程であるフォトリソグラフィ工程に用いるＥＵＶＬ用マスクの製造に適用することができる。

１ 光源（ＥＵＶ光源、プラズマ光源）
２ マスクステージ
３ ミラー
４ レーザ測長器
５ 位置回路
６ マスクステージ駆動系
７ 主制御系
８ 処理装置
９ 表示装置
１０ マスクステージ微動系
１１ 半導体基板
１２ 分離部
１３ ｐ型ウェル
１４ ｎ型ウェル
１５ ゲート絶縁膜
１６ ゲート電極
１６ａ 導電体膜
１７ サイドウォール
１８ ｎ型半導体領域
１９ ｐ型半導体領域
２０ 層間絶縁膜
２１ 接続孔
２２ プラグ
２３ 配線
１０１ マスクブランクの表面
１０２ ＬＴＥＭ基板
１０３ 多層膜
１０４ 凸部
１０５ 異物
１０６ 吸収体パターン
１０７ 間隙
１０８ 凸部の一部分
１０９ 吸収体パターン
２０１ 吸収体パターン
２０２ パターン先端部
２０３ コーナー部
２０４ 突出及び窪みなどの屈曲のある部分
２０５ 複合パターン部
ＢＭ ＥＵＶ光（ＥＵＶ検出光、照明光）
ＣＩＯ 照明光学系
ＤＰＯ 結像光学系
Ｌ１ 凹面鏡
Ｌ２ 凸面鏡
Ｍ ＥＵＶＬ用マスク（反射型露光マスク）
ＭＢ マスクブランク（多層膜マスクブランク、ＥＵＶＬ用マスクブランク、反射型マスクブランク）
ＭＰ 吸収体パターン
ＰＭ 多層膜ミラー
ＲＰ１ レジスト膜
ＳＥ ２次元アレイセンサー（画像検出器）
ＳＬＩ 収束ビーム

Claims (12)

1. マスクブランクの表面に吸収体パターンが形成されたＥＵＶＬ用マスクの製造方法であって、以下の工程を含むことを特徴とするＥＵＶＬ用マスクの製造方法：
   （ａ）マスク基板の外観検査を行う工程；
   （ｂ）前記マスク基板の表面に多層膜を被着して前記マスクブランクを作製する工程；
   （ｃ）前記マスクブランクに対して集光光学系を介した光学式検査を行い、前記マスクブランクに存在する位相欠陥を示す第１信号強度を検出する工程；
   （ｄ）前記第１信号強度を検出した座標を、前記位相欠陥の位置座標として登録する工程；
   （ｅ）１回目の表面形状計測を行うことにより、前記位相欠陥の前記位置座標で示された前記マスクブランクの表面形状を計測する工程；
   （ｆ）前記マスクブランクの表面に前記吸収体パターンを形成する工程；
   （ｇ）２回目の表面形状計測を行うことにより、前記位相欠陥の前記位置座標で示された前記マスクブランクの表面形状を計測する工程；
   （ｈ）前記吸収体パターンの位置と前記位相欠陥の位置との関係を、前記（ｅ）工程の前記１回目の表面形状計測により得られたデータおよび前記（ｇ）工程の前記２回目の表面形状計測により得られたデータから特定する工程；
   （ｉ）前記吸収体パターンと前記位相欠陥との位置関係、および前記（ｅ）工程の前記１回目の表面形状計測により得られたデータに前記（ｃ）工程の前記集光光学系を介した光学式検査により得られた前記第１信号強度を基にした補正を加えた前記位相欠陥の形状から、前記吸収体パターンの加工形状および加工量を決定する工程；
   （ｊ）前記（ｉ）工程の決定に基づいて、前記吸収体パターンを加工する工程。
2. 請求項１記載のＥＵＶＬ用マスクの製造方法において、前記（ｃ）工程で行った前記集光光学系を介した光学式検査は、露光波長暗視野検査であることを特徴とするＥＵＶＬ用マスクの製造方法。
3. 請求項１記載のＥＵＶＬ用マスクの製造方法において、前記（ｅ）工程で行った前記１回目の表面形状計測および前記（ｇ）工程で行った前記２回目の表面形状計測は、ＡＦＭを用いた計測であることを特徴とするＥＵＶＬ用マスクの製造方法。
4. 請求項１記載のＥＵＶＬ用マスクの製造方法において、前記（ａ）工程における前記外観検査により欠陥が検出された場合は、前記マスク基板を廃棄する、または前記マスク基板を再生することを特徴とするＥＵＶＬ用マスクの製造方法。
5. 請求項１記載のＥＵＶＬ用マスクの製造方法において、前記（ｂ）工程と前記（ｃ）工程との間に、
   （ｋ）前記マスクブランクの外観検査を行う工程、
   を含むことを特徴とするＥＵＶＬ用マスクの製造方法。
6. 請求項５記載のＥＵＶＬ用マスクの製造方法において、前記（ｋ）工程における前記外観検査により欠陥が検出された場合は、前記マスクブランクを廃棄する、または前記マスクブランクを再生することを特徴とするＥＵＶＬ用マスクの製造方法。
7. 請求項１記載のＥＵＶＬ用マスクの製造方法において、前記（ｃ）工程と前記（ｄ）工程との間に、
   （ｌ）前記第１信号強度と予め定めた基準強度とを比較する工程、
   を含むことを特徴とするＥＵＶＬ用マスクの製造方法。
8. 請求項７記載のＥＵＶＬ用マスクの製造方法において、前記（ｌ）工程において、前記第１信号強度が前記基準強度よりも大きい場合は、前記マスクブランクを廃棄する、または前記マスクブランクを再生することを特徴とするＥＵＶＬ用マスクの製造方法。
9. 請求項１記載のＥＵＶＬ用マスクの製造方法において、前記（ｅ）工程と前記（ｆ）工程との間に、
   （ｍ）前記（ｅ）工程で行った前記１回目の表面形状計測により得られた信号強度に予め定めた補正信号強度を加算して第２信号強度を求める工程；
   （ｎ）前記第１信号強度と前記第２信号強度とを比較する工程、
   を含むことを特徴とするＥＵＶＬ用マスクの製造方法。
10. 請求項９記載のＥＵＶＬ用マスクの製造方法において、前記（ｎ）工程において、前記第１信号強度が前記第２信号強度よりも大きい場合は、前記マスクブランクを廃棄する、または前記マスクブランクを再生することを特徴とするＥＵＶＬ用マスクの製造方法。
11. 請求項１記載のＥＵＶＬ用マスクの製造方法において、前記（ｇ）工程で行った前記２回目の表面形状計測では、前記（ｄ）工程で登録された前記位相欠陥の前記位置座標を基準に計測エリアが設定される、または前記（ｄ）工程で登録された前記位相欠陥の前記位置座標の近傍の特徴的な吸収体パターンを基準に計測エリアが設定されることを特徴とするＥＵＶＬ用マスクの製造方法。
12. 吸収体パターンがマスクブランクの表面に形成されたＥＵＶＬ用マスクを用いて、前記吸収体パターンを半導体基板の主面上へパターン転写する工程を含むことを特徴とする半導体装置の製造方法であって、
    前記ＥＵＶＬ用マスクは、以下の工程を含む製造方法によって形成される：
    （ａ）マスク基板の外観検査を行う工程；
    （ｂ）前記マスク基板の表面に多層膜を被着して前記マスクブランクを作製する工程；
    （ｃ）前記マスクブランクに対して集光光学系を介した光学式検査を行い、前記マスクブランクに存在する位相欠陥を示す第１信号強度を検出する工程；
    （ｄ）前記第１信号強度を検出した座標を、前記位相欠陥の位置座標として登録する工程；
    （ｅ）１回目の表面形状計測を行うことにより、前記位相欠陥の前記位置座標で示された前記マスクブランクの表面形状を計測する工程；
    （ｆ）前記マスクブランクの表面に前記吸収体パターンを形成する工程；
    （ｇ）２回目の表面形状計測を行うことにより、前記位相欠陥の前記位置座標で示された前記マスクブランクの表面形状を計測する工程；
    （ｈ）前記吸収体パターンの位置と前記位相欠陥の位置との関係を、前記（ｅ）工程の前記１回目の表面形状計測により得られたデータおよび前記（ｇ）工程の前記２回目の表面形状計測により得られたデータから特定する工程；
    （ｉ）前記吸収体パターンと前記位相欠陥との位置関係、および前記（ｅ）工程の前記１回目の表面形状計測により得られたデータに前記（ｃ）工程の前記集光光学系を介した光学式検査により得られた前記第１信号強度を基にした補正を加えた前記位相欠陥の形状から、前記吸収体パターンの加工形状および加工量を決定する工程；
    （ｊ）前記（ｉ）工程の決定に基づいて、前記吸収体パターンを加工する工程。

Images