JP2012060624A - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP2012060624A JP2012060624A JP2010231145A JP2010231145A JP2012060624A JP 2012060624 A JP2012060624 A JP 2012060624A JP 2010231145 A JP2010231145 A JP 2010231145A JP 2010231145 A JP2010231145 A JP 2010231145A JP 2012060624 A JP2012060624 A JP 2012060624A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control signal
- capacitor
- level
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
【課題】 簡単な回路構成にて、3.3Vのハイレベルと0Vローレベルとを有する第1制御信号を、5Vのハイレベルと0Vのローレベルとを有する第2制御信号に変換して出力する。
【解決手段】 レベルシフト回路1は、抵抗R1と、ダイオードD1と、コンデンサC1、C2と、トランジスタQ1〜Q4とを備える。レベルシフト回路1は、マイコンからの第1制御信号がローレベルのときにコンデンサC1、C2を、+3.3V電源電圧によって別個に充電させ、かつ、ローレベルの第2制御信号を出力する。レベルシフト回路1は、第1制御信号がハイレベルのときにコンデンサC1、C2の充電電圧を加算した値のハイレベルの第2制御信号を出力する。
【選択図】図1
【解決手段】 レベルシフト回路1は、抵抗R1と、ダイオードD1と、コンデンサC1、C2と、トランジスタQ1〜Q4とを備える。レベルシフト回路1は、マイコンからの第1制御信号がローレベルのときにコンデンサC1、C2を、+3.3V電源電圧によって別個に充電させ、かつ、ローレベルの第2制御信号を出力する。レベルシフト回路1は、第1制御信号がハイレベルのときにコンデンサC1、C2の充電電圧を加算した値のハイレベルの第2制御信号を出力する。
【選択図】図1
Description
本発明は、第1の値のハイレベルとローレベルとを有する第1制御信号を、第1の値よりも大きい第2の値のハイレベルとローレベルとを有する第2制御信号に変換して出力するレベルシフト回路に関する。
レベルシフト回路は、第1の値(本例では+3.3V)の電源電圧が供給されて、マイコンから供給される第1の値のハイレベルと所定(本例では0V)のローレベルとを有する第1制御信号を、第1の値よりも大きい第2の値(本例では+5V)のハイレベルとローレベルとを有する第2制御信号に変換して、外部に出力するものである。従来では、+3.3V電源電圧の電源回路と、+5V電源電圧の電源回路との両方を電子機器に設ける必要があり、電子機器の部品点数が多くなり、コストが増大するという問題がある。
下記特許文献1には、1つの直流電源を用いてその2倍の振幅を有するパルスを出力するレベル変換回路が提案されている。しかし、このレベル変換回路によると、部品点数が多くなるという問題がある。
本発明の目的は、簡単な回路構成にて、第1の値の電源電圧が供給されて、第1の値のハイレベルと所定のローレベルとを有する第1制御信号を、第1の値よりも大きい第2の値のハイレベルとローレベルとを有する第2制御信号に変換して出力するレベルシフト回路を提供することである。
本発明の好ましい実施形態によるレベルシフト回路は、電源電圧が供給されて、第1の値のハイレベルと、所定のローレベルとを有する第1制御信号を、前記第1の値よりも大きい第2の値のハイレベルと、前記ローレベルとを有する第2制御信号に変換して出力するレベルシフト回路であって、前記電源電圧によって充電される第1コンデンサと、前記電源電圧によって充電される第2コンデンサと、前記第1制御信号がローレベルのとき、前記第1コンデンサおよび前記第2コンデンサを、前記電源電圧によって充電させ、前記ローレベルの前記第2制御信号を出力し、前記第1制御信号がハイレベルのとき、前記第1コンデンサおよび前記第2コンデンサの充電電圧を加算したハイレベルの前記第2制御信号を出力するスイッチ素子とを備える。
好ましい実施形態においては、前記スイッチ素子が、第1トランジスタ、第2トランジスタ、及び、第3トランジスタを含み、前記第1制御信号がローレベルのとき、前記第1トランジスタがオン状態、前記第2トランジスタがオフ状態になることによって、前記第1コンデンサを前記第2コンデンサから開放させ、かつ、接地電位に接続させ、前記第1コンデンサを前記第2コンデンサとは別個に前記電源電圧によって充電させ、前記第1制御信号がローレベルのとき、前記第3トランジスタがオフ状態になることによって、ローレベルの前記第2制御信号を出力し、前記第1制御信号がハイレベルのとき、前記第1トランジスタがオフ状態、前記第2トランジスタがオン状態になることによって、前記第1コンデンサを接地電位から開放させ、かつ、前記第2コンデンサに直列接続させ、前記第1制御信号がハイレベルのとき、前記第3トランジスタがオン状態になることによって、前記第1コンデンサおよび前記第2コンデンサの充電電圧を加算したハイレベルの前記第2制御信号を出力する。
好ましい実施形態においては、前記第1トランジスタの第1端子が接地電位に接続され、前記第1トランジスタの第2端子がコンデンサC1の一端と前記第2トランジスタの第1端子とに接続され、前記第2トランジスタの第2端子が前記第2コンデンサの一端に接続され、前記第2コンデンサの他端が接地電位に接続され、前記第3トランジスタの第1端子が、前記レベルシフト回路の出力端に接続され、前記第3トランジスタの第2端子が前記第1コンデンサの他端に接続されている。
本発明の別の好ましい実施形態によるレベルシフト回路は、電源電圧が供給されて、第1の値のハイレベルと所定のローレベルとを有する第1制御信号と、第3の値のハイレベルと所定のローレベルとを有する第3制御信号とに基づいて、前記第1の値および前記第3の値よりも大きい第2の値のハイレベルと、所定のローレベルと、中間レベルとを有する第2制御信号を出力するレベルシフト回路であって、前記電源電圧によって充電される第1コンデンサと、前記電源電圧によって充電される第2コンデンサと、前記第3制御信号がローレベルのときに、前記第1コンデンサおよび前記第2コンデンサを、前記電源電圧によって充電させ、前記ローレベルの前記第2制御信号を出力し、前記第3制御信号がハイレベル、かつ、前記第1制御信号がローレベルのときに、前記第1コンデンサおよび前記第2コンデンサを、前記電源電圧によって充電させ、前記中間レベルの前記第2制御信号を出力し、前記第3制御信号がハイレベル、かつ、前記第1制御信号がハイレベルのときに、前記第1コンデンサおよび前記第2コンデンサの充電電圧を加算したハイレベルの前記第2制御信号を出力するスイッチ素子とを備える。
好ましい実施形態においては、前記スイッチ素子が、第1トランジスタ、第2トランジスタ、第3トランジスタ、及び、第4トランジスタを含み、前記第3制御信号がローレベルのとき、及び、前記第3制御信号がハイレベル、かつ、前記第1制御信号がローレベルのときに、前記第1トランジスタがオン状態に、前記第2トランジスタがオフ状態になることによって、前記第1コンデンサを前記第2コンデンサから開放させ、かつ、接地電位に接続させ、前記第1コンデンサを前記第2コンデンサとは別個に前記電源電圧によって充電させ、前記第3制御信号がローレベルのとき、前記第3トランジスタがオフ状態、前記第4トランジスタがオフ状態になることによって、ローレベルの前記第2制御信号を出力し、前記第3制御信号がハイレベル、かつ、前記第1制御信号がローレベルのとき、前記第3トランジスタがオフ状態、前記第4トランジスタがオン状態になることによって、前記第2コンデンサの充電電圧である中間レベルの前記第2制御信号を出力し、前記第3制御信号がハイレベル、かつ、前記第1制御信号がハイレベルのときに、前記第1トランジスタがオフ状態、前記第2トランジスタがオン状態になることによって、前記第1コンデンサを接地電位から開放させ、かつ、前記第2コンデンサに直列接続させ、前記第3制御信号がハイレベル、かつ、前記第1制御信号がハイレベルのときに、前記第3トランジスタがオン状態、前記第4トランジスタがオフ状態になることによって、前記第1コンデンサおよび前記第2コンデンサの充電電圧を加算したハイレベルの前記第2制御信号を出力する。
好ましい実施形態においては、前記第1トランジスタの第1端子が接地電位に接続され、前記第1トランジスタの第2端子が前記第1コンデンサの一端と前記第2トランジスタの第1端子とに接続され、前記第2トランジスタの第2端子が前記第2コンデンサの一端に接続され、前記第2コンデンサの他端が接地電位に接続され、前記第3トランジスタの第1端子が前記レベルシフト回路の出力端に接続され、前記第3トランジスタの第2端子が前記第1コンデンサの他端に接続され、前記第4トランジスタの第1端子が前記レベルシフト回路の出力端に接続され、前記第4トランジスタの第2端子が前記第2コンデンサの一端に接続されている。
簡単な回路構成にて、第1の値の電源電圧が供給されて、第1の値のハイレベルと所定のローレベルとを有する第1制御信号を、第1の値よりも大きい第2の値のハイレベルとローレベルとを有する第2制御信号に変換して出力するレベルシフト回路を提供することができる。
以下、本発明の好ましい実施形態について説明する。図1は、本実施形態のレベルシフト回路1を示す回路図である。
レベルシフト回路1は、例えば第1の値(本例では+3.3V)の電源電圧が供給されて、図示しないマイコンから供給される第1の値のハイレベルと所定(本例では0V)のローレベルとを有する第1制御信号を、第1の値よりも大きい第2の値(本例では+5V)のハイレベルとローレベルとを有する第2制御信号に変換して、レベルシフト回路1が搭載される電子機器の外部に接続される外部機器に供給する。
レベルシフト回路1は、抵抗R1と、ダイオードD1と、コンデンサC1(第1コンデンサ)と、コンデンサC2(第2コンデンサ)と、トランジスタQ1(第1トランジスタ)と、トランジスタQ2と、トランジスタQ3(第2トランジスタ)と、トランジスタQ4(第3トランジスタ)とを備える。レベルシフト回路1は、マイコンからの第1制御信号がローレベルのときにコンデンサC1、C2を、+3.3V電源電圧によって別個に充電させ、かつ、ローレベルの第2制御信号を出力する。レベルシフト回路1は、第1制御信号がハイレベルのときにコンデンサC1、C2の充電電圧を加算した値のハイレベルの第2制御信号を出力する。
詳細には、レベルシフト回路1は、第1制御信号がローレベルのときに、トランジスタQ1がオン状態に、トランジスタQ3がオフ状態になることによって、コンデンサC1をコンデンサC2から開放させ、かつ、接地電位に接続させ、コンデンサC1をコンデンサC2とは別個に+3.3V電源電圧によって充電させる。別個に充電させるとは、コンデンサC1、C2を+3.3V電源電圧と接地電位との間に並列接続させて、コンデンサC1、C2をそれぞれ+3.3V電源電圧によって充電させることである。また、レベルシフト回路1は、第1制御信号がローレベルのときに、トランジスタQ4がオフ状態になり、コンデンサC1、C2の充電電圧が出力される経路を断つことによって、ローレベルの第2制御信号を出力する。
一方、レベルシフト回路1は、第1制御信号がハイレベルのときに、トランジスタQ1がオフ状態に、トランジスタQ3がオン状態になることによって、コンデンサC1を接地電位から開放させ、かつ、コンデンサC2に直列接続させる。さらに、レベルシフト回路1は、トランジスタQ4がオン状態になり、コンデンサC1、C2の充電電圧が出力される経路を形成することによって、コンデンサC1、C2充電電圧を加算した値のハイレベルの第2制御信号を出力する。
次に、レベルシフト回路1の接続構成について説明する。
抵抗R1の一端は+3.3V電源電圧ラインに接続されており、他端はダイオオードD1のアノードと、コンデンサC2の一端と、トランジスタQ3のエミッタとに接続されている。ダイオードD1のカソードは、コンデンサC1の一端と、トランジスタQ4のエミッタとに接続されている。コンデンサC1の他端は、トランジスタQ1のエミッタと、トランジスタQ3のコレクタとに接続されている。
抵抗R1の一端は+3.3V電源電圧ラインに接続されており、他端はダイオオードD1のアノードと、コンデンサC2の一端と、トランジスタQ3のエミッタとに接続されている。ダイオードD1のカソードは、コンデンサC1の一端と、トランジスタQ4のエミッタとに接続されている。コンデンサC1の他端は、トランジスタQ1のエミッタと、トランジスタQ3のコレクタとに接続されている。
トランジスタQ1のベースは、図示しないマイコンに接続されており、マイコンからの第1制御信号が供給される。また、トランジスタQ1のエミッタは、コンデンサC1の他端とトランジスタQ3のコレクタとに接続され、コレクタは接地電位(グランド)に接続されている。
トランジスタQ2のベースは、図示しないマイコンに接続されており、マイコンからの第1制御信号が供給される。また、トランジスタQ2のコレクタは、トランジスタQ3のベースとトランジスタQ4のベースとに接続され、エミッタは接地電位に接続されている。
トランジスタQ3のベースは、トランジスタQ2のコレクタに接続され、コレクタはコンデンサC1の他端とトランジスタQ1のエミッタとに接続され、エミッタはコンデンサC2の一端と抵抗R1の他端とに接続されている。
トランジスタQ4のベースは、トランジスタQ2のコレクタに接続され、コレクタは抵抗R2の一端に接続され、エミッタはダイオードD1のカソードとコンデンサC1の一端とに接続されている。
コンデンサC2は、一端が抵抗R1の他端と、トランジスタQ3のエミッタとに接続され、他端が接地電位に接続されている。
抵抗R2〜R4、及び、ツェナーダイオードD2は、第2制御信号を外部機器に出力するための出力回路を構成している(この回路は本発明にとって必須ではない)。抵抗R2は、一端がトランジスタQ4のコレクタに接続され、他端が抵抗R3、R4の各一端とツェナーダイオードD2のカソードとに接続されている。ツェナーダイオードD2のアノードと抵抗R3の他端とは接地電位に接続され、抵抗R4の他端は第2制御信号を出力する端子になっている。
以上の構成を有するレベルシフト回路1についてその動作を説明する。図2は、レベルシフト回路1の動作波形を示す実測値である。図2のA〜Cは、図1のA〜Cの各点における電圧波形を示す。
図2の時刻t0〜t1においては、マイコンからレベルシフト回路1に供給される第1制御信号(B点波形参照。)はローレベル(0V)である。なお、抵抗R1の一端には+3.3V電源電圧が供給されている。トランジスタQ1のベースにはローレベル(0V)の第1制御信号が供給されるので、トランジスタQ1はオン状態になる。トランジスタQ2のベースにはローレベルの第1制御信号が供給されるので、トランジスタQ2はオフ状態になる。従って、トランジスタQ3、Q4もオフ状態になる。
これにより、コンデンサC1の他端は、接地電位に接続され、コンデンサC2からは開放された状態になる。従って、+3.3V電源電圧による電流がダイオードD1を介してコンデンサC1へと流れ、コンデンサC1を充電させる。詳細には、コンデンサC1を、約2.7V(+3.3V−(ダイオードD1の両端電圧0.6V))に充電させる(A点波形参照)。
コンデンサC2には、抵抗R1を介して+3.3V電源電圧による電流が供給されるので、コンデンサC2は約3.3Vに充電される。
また、トランジスタQ4がオフ状態であるので、コンデンサC1、C2の充電電圧がレベルシフト回路1から出力される経路が断たれ、出力回路は、ローレベル(0V)の第2制御信号を出力する(C点波形参照。)。
時刻t1〜t2においては、マイコンからレベルシフト回路1に供給される第1制御信号(B点波形参照。)はハイレベル(+3.3V)である。なお、抵抗R1の一端には+3.3V電源電圧が供給されている。コンデンサC2には、抵抗R1を介して+3.3V電源電圧による電流が供給されるので、コンデンサC2は約3.3Vに充電されている。
トランジスタQ1のベースにはハイレベル(+3.3V)の第1制御信号が供給されるので、トランジスタQ1はオフ状態になる。トランジスタQ2のベースにはハイレベルの第1制御信号が供給されるので、トランジスタQ2はオン状態になる。従って、トランジスタQ3、Q4は、ベースが接地電位に接続されて、オン状態になる。
従って、抵抗R2の一端から、トランジスタQ4のコレクタ−エミッタ、コンデンサC1、トランジスタQ3のコレクタ−エミッタ、コンデンサC2、接地電位へと繋がる経路が形成される。その結果、A点の電圧は、コンデンサC2の充電電圧に、マイコンからの制御信号がローレベル(t0〜t1)の期間にコンデンサC1に充電された充電電圧が加算された電圧となる。つまり、コンデンサC1の充電電圧が2.7V、コンデンサC2の充電電圧が3.3Vであれば、A点電圧は約6Vとなる(実際にはトランジスタQ3の電圧降下を減算した電圧値となる)。
出力回路においては、コンデンサC1の充電電圧と、コンデンサC2の充電電圧とが加算された電圧が供給されるが、ツェナーダイオードD2によって、定電圧(5V)の電圧が生成されて、外部に出力される(C点波形参照)。
以上の動作によって、第1制御信号がローレベルの期間に、コンデンサC1、C2を+3.3V電源電圧で充電し、ローレベル(0V)の制御信号を出力し、第1制御信号がハイレベルの期間に、コンデンサC1の充電電圧と、コンデンサC2の充電電圧とを加算して、ハイレベルの制御信号を出力することによって、0Vと+3.3Vの2値を有するマイコンからの第1制御信号を、0Vと+5Vの2値を有する第2制御信号にレベルシフトシフトして出力することができる。
次に、本発明の別の好ましい実施形態を説明する。図3は、本例のレベルシフト回路11を示す回路図である。図1のレベルシフト回路1と比較し、波線で囲んだ回路(トランジスタQ5〜Q7、抵抗R5、コンデンサC3、ダイオードD3)が追加されている。つまり、本発明はコンデンサやトランジスタを含む回路を多段に接続し、第1制御信号がハイレベルの期間に3つ以上のコンデンサの充電電圧を加算して出力することもできる。
トランジスタQ5のベースは、図示しないマイコンに接続されており、マイコンからの第1制御信号が供給される。また、トランジスタQ5のコレクタは、抵抗R5の一端とトランジスタQ6のベースとに接続され、エミッタは接地電位に接続されている。
トランジスタQ6のベースは、トランジスタQ5のコレクタと抵抗R5の一端とに接続され、コレクタはコンデンサC3の一端とトランジスタQ4のコレクタとに接続され、エミッタは接地電位に接続されている。
トランジスタQ7のベースは、トランジスタQ3ベースとトランジスタQ2のコレクタとトランジスタQ4のベースとの接続点に接続され、エミッタはダイオードD3のカソードとコンデンサC3の他端とに接続され、コレクタは抵抗R2の一端に接続されている。
コンデンサC3の一端は、トランジスタQ6のコレクタとトランジスタQ4のコレクタとに接続され、他端はダイオードD3のカソードとトランジスタQ7のエミッタとに接続されている。ダイオードD3のアノードは、抵抗R1の他端に接続されている。
以上の構成を有するレベルシフト回路1についてその動作を説明する。
まず、マイコンからレベルシフト回路1に供給される第1制御信号がローレベル(0V)の期間について説明する。抵抗R1の一端には+3.3V電源電圧が供給されている。トランジスタQ1のベースにはローレベル(0V)の第1制御信号が供給されるので、トランジスタQ1はオン状態である。トランジスタQ2のベースにはローレベルの第1制御信号が供給されるので、トランジスタQ2はオフ状態である。従って、トランジスタQ3、Q4もオフ状態である。
まず、マイコンからレベルシフト回路1に供給される第1制御信号がローレベル(0V)の期間について説明する。抵抗R1の一端には+3.3V電源電圧が供給されている。トランジスタQ1のベースにはローレベル(0V)の第1制御信号が供給されるので、トランジスタQ1はオン状態である。トランジスタQ2のベースにはローレベルの第1制御信号が供給されるので、トランジスタQ2はオフ状態である。従って、トランジスタQ3、Q4もオフ状態である。
これにより、コンデンサC1の他端は、接地電位に接続され、コンデンサC2からは開放された状態になる。従って、+3.3V電源電圧による電流がダイオードD1を介してコンデンサC1へと流れ、コンデンサC1を充電させる。詳細には、コンデンサC1を、約2.7V(+3.3V−(ダイオードD1の両端電圧0.6V))に充電させる。
コンデンサC2には、抵抗R1を介して3.3V電源電圧による電流が供給されるので、コンデンサC2は約3.3Vに充電される。
トランジスタQ5のベースにはローレベルの第1制御信号が供給されるので、トランジスタQ5はオフ状態である。従って、トランジスタQ6は、ベースに+3.3V電源電圧が供給され、オン状態である。従って、+3.3V電源電圧による電流がダイオードD3を介してコンデンサC3へと流れ、コンデンサC3を約2.7V(+3.3V−(ダイオードD1の電圧0.6V))に充電させる。
トランジスタQ2がオフ状態であるので、トランジスタQ7もオフ状態である。従って、レベルシフト回路1から出力回路にはコンデンサC1、C2、C3の充電電圧が出力されず、その結果、出力回路は、ローレベル(0V)の第2制御信号を出力する。
次に、マイコンからレベルシフト回路1に供給される第1制御信号がハイレベル(3.3V)の期間について説明する。なお、抵抗R1の一端には+3.3V電源電圧が供給されている。トランジスタQ1のベースにはハイレベル(3.3V)の第1制御信号が供給されるので、トランジスタQ1はオフ状態である。
トランジスタQ2のベースにはハイレベルの第1制御信号が供給されるので、トランジスタQ2はオン状態である。従って、トランジスタQ3、Q4は、ベースが接地電位に接続されて、オン状態になる。
トランジスタQ5のベースにはハイレベルの第1制御信号が供給されるので、トランジスタQ5はオン状態である。従って、トランジスタQ6のベースは接地電位に接続されて、オフ状態になる。トランジスタQ2がオン状態であるので、トランジスタQ7のベースは接地電位に接続されて、オン状態になる。
従って、抵抗R2の一端から、トランジスタQ7のコレクタ−エミッタ、コンデンサC3、トランジスタQ4のコレクタ−エミッタ、コンデンサC1、トランジスタQ3のコレクタ−エミッタ、コンデンサC2、接地電位へと繋がる経路が形成される。その結果、トランジスタQ7のエミッタの電圧は、コンデンサC2の充電電圧に、マイコンからの制御信号がローレベルの期間にコンデンサC1、C3に充電された充電電圧が加算された電圧となる。つまり、コンデンサC1、C3の充電電圧が2.7V、コンデンサC2の充電電圧が3.3Vであれば、トランジスタQ7のエミッタの電圧は約8.7Vとなる(実際にはトランジスタQ3、Q4の電圧降下を減算した電圧値となる)。
出力回路においては、コンデンサC1の充電電圧と、コンデンサC2の充電電圧、コンデンサC3の充電電圧とが加算された電圧が供給されるが、ツェナーダイオードD2によって、定電圧が出力される。
以上の動作によって、第1制御信号がローレベルの期間に、コンデンサC1、C2、C3を3.3V電源電圧で充電し、ローレベル(0V)の第2制御信号を出力し、かつ、第1制御信号がハイレベルの期間に、コンデンサC1の充電電圧と、コンデンサC2の充電電圧と、コンデンサC3の充電電圧とを加算して、ハイレベルの第2制御信号を出力することによって、第1制御信号を第2制御信号にレベルシフトシフトして出力することができる。
次に、本発明のさらに別の好ましい実施形態を説明する。図4は、本例のレベルシフト回路21を示す回路図である。図1のレベルシフト回路1と比較し、波線で囲んだ回路(トランジスタQ8(第4トランジスタ)、Q9、AND回路Q10、Q11、インバータ回路Q12)が追加されている。レベルシフト回路21は、第1制御信号に加えて第3制御信号が入力され、第1制御信号と第3制御信号とに基づいて、ハイレベルとローレベルと中間レベルとの3値を有する第2制御信号を出力する。
第1制御信号Bは、図1のレベルシフト回路1における第1制御信号と同じであり、第1の値のハイレベルと所定(本例では0V)のローレベルとを有する。第3制御信号Dは、第3の値のハイレベルと所定(本例では0V)のローレベルとを有する。第3の値は第1の値と同じでもよく、異なっていてもよい。第2の制御信号のハイレベルの第2の値は、第1の値及び第3の値よりも大きい。第2の制御信号の中間レベルは、ハイレベルとローレベルとの間の電圧レベルである。
トランジスタQ8のベースは、トランジスタQ9のコレクタに接続されている。トランジスタQ8のコレクタはトランジスタQ4のコレクタに接続され、かつ、レベルシフト回路21の出力端OUT(実際には図1の抵抗R2の入力側)に接続されている。トランジスタQ8のエミッタは、トランジスタQ3のエミッタと、コンデンサC2と、抵抗R1とに接続されている。
トランジスタQ9のベースは、AND回路Q11の出力端に接続されている。トランジスタQ9のコレクタは、トランジスタQ8のベースに接続されている。トランジスタQ9のエミッタは接地電位に接続されている。
AND回路Q10の一方の入力端には第1制御信号Bが入力され、他方の入力端には第3制御信号Dが入力されている。AND回路Q10の出力端は、トランジスタQ1のベースに接続されている。AND回路Q11の一方の入力端はインバータ回路Q12の出力端が接続され、他方の入力端には第3制御信号Dが入力されている。インバータ回路Q12の入力端には第1制御信号Bが入力されている。従って、AND回路Q11の一方の入力端には、第1制御信号Bを反転した信号が入力されている。AND回路Q11の出力端は、トランジスタQ9のベースに接続されている。
以上の構成を有するレベルシフト回路21についてその動作を説明する。図5は、第1制御信号Bと第3制御信号Dとのレベルに対する、各トランジスタの状態と、出力端OUTからの出力電圧との関係を示す。図6は、レベルシフト回路21の動作波形を示す図である。
図6の時刻t0〜t1において、マイコンからレベルシフト回路21に供給される第3制御信号Dはローレベルであり、第1制御信号Bはローレベルである。なお、抵抗R1の一端には+3.3V電源電圧が供給されている。AND回路Q10の両入力端にはローレベルの信号が入力されるので、AND回路Q10の出力信号はローレベルである。従って、トランジスタQ1は、ベースにはローレベルの信号が供給され、オン状態である。トランジスタQ2は、ベースにローレベルの信号が供給され、オフ状態である。従って、トランジスタQ3、Q4もオフ状態になる。
これにより、コンデンサC1の他端は、接地電位に接続され、コンデンサC2からは開放された状態になる。従って、+3.3V電源電圧による電流がダイオードD1を介してコンデンサC1へと流れ、コンデンサC1を充電させる。詳細には、コンデンサC1を、約2.7V(+3.3V−(ダイオードD1の両端電圧0.6V))に充電させる。
コンデンサC2には、抵抗R1を介して+3.3V電源電圧による電流が供給されるので、コンデンサC2は約3.3Vに充電される。
トランジスタQ4がオフ状態であるので、コンデンサC1の充電電圧とC2の充電電圧とを加算した電圧がトランジスタQ4を介して、レベルシフト回路21から出力される経路が断たれる。
AND回路Q11の出力信号は、ローベルである。従って、トランジスタQ9は、ベースにローレベルの信号が供給され、オフ状態になる。トランジスタQ8は、ベースが接地電位から開放された状態になり、オフ状態になる。従って、コンデンサC2の充電電圧が、トランジスタQ8を介してレベルシフト回路21から出力される経路が断たれる。以上の動作により、出力端OUTからはローレベルの第2制御信号が出力される。
なお、第3制御信号がローレベル、第1制御信号がハイレベルの場合も、第3制御信号がローレベル、第1制御信号がローレベルの場合と同じであり、出力端OUTからはローレベルの第2制御信号が出力される。
時刻t1〜t2においては、マイコンからレベルシフト回路21に供給される第3制御信号Dはハイレベルであり、第1制御信号Bはローレベルである。なお、抵抗R1の一端には+3.3V電源電圧が供給されている。AND回路Q10の出力信号はローレベルである。従って、トランジスタQ1は、ベースにローレベルの信号が供給され、オン状態である。トランジスタQ2は、ベースにローレベルの信号が供給され、オフ状態である。従って、トランジスタQ3、Q4もオフ状態である。
これにより、コンデンサC1の他端は、接地電位に接続され、コンデンサC2からは開放された状態になる。従って、+3.3V電源電圧による電流がダイオードD1を介してコンデンサC1へと流れ、コンデンサC1を充電させる。詳細には、コンデンサC1を、約2.7V(+3.3V−(ダイオードD1の両端電圧0.6V))に充電させる。
コンデンサC2には、抵抗R1を介して+3.3V電源電圧による電流が供給されるので、コンデンサC2は約3.3Vに充電される。
トランジスタQ4がオフ状態であるので、コンデンサC1の充電電圧とC2の充電電圧とを加算した電圧がトランジスタQ4を介して、レベルシフト回路21から出力される経路が断たれる。
AND回路Q11の出力信号は、ハイベルである。従って、トランジスタQ9は、ベースにハイレベルの信号が供給され、オン状態になる。トランジスタQ8は、ベースが接地電位に接続された状態になり、オン状態になる。従って、コンデンサC2の充電電圧が、トランジスタQ8を介してレベルシフト回路21から出力される経路が形成される。以上の動作により、出力端OUTからは、コンデンサC2の充電電圧である中間レベル(約3.3V)の第2制御信号が出力される。
時刻t2〜t3においては、マイコンからレベルシフト回路21に供給される第3制御信号Dはハイレベルであり、第1制御信号Bもハイレベルである。なお、抵抗R1の一端には+3.3V電源電圧が供給されている。コンデンサC2には、抵抗R1を介して+3.3V電源電圧による電流が供給されるので、コンデンサC2は約3.3Vに充電されている。
AND回路Q10の出力信号はハイレベルである。従って、トランジスタQ1は、ベースにハイレベルの信号が供給され、オフ状態になる。トランジスタQ2は、ベースにハイレベルの信号が供給され、オン状態になる。従って、トランジスタQ3、Q4は、ベースが接地電位に接続されて、オン状態になる。
従って、出力端OUTから、トランジスタQ4のコレクタ−エミッタ、コンデンサC1、トランジスタQ3のコレクタ−エミッタ、コンデンサC2、接地電位へと繋がる経路が形成される。その結果、出力電圧は、コンデンサC2の充電電圧にコンデンサC1の充電電圧が加算された電圧となる。つまり、コンデンサC1の充電電圧が2.7V、コンデンサC2の充電電圧が3.3Vであれば、約6Vとなる(実際にはトランジスタQ3、Q4の電圧降下を減算した電圧値となる)。
AND回路Q11の出力信号は、ローベルである。従って、トランジスタQ9は、ベースにローレベルの信号が供給され、オフ状態になる。トランジスタQ8は、ベースが接地電位から開放された状態になり、オフ状態になる。従って、コンデンサC2の充電電圧が、トランジスタQ8を介してレベルシフト回路21から出力される経路が断たれる。以上の動作により、出力端OUTからはコンデンサC1の充電電圧とコンデンサC2の充電電圧を加算した電圧であるハイレベル(約6V)の第2制御信号が出力される。
以上のように、レベルシフト回路21によると、第3制御信号がローレベルのときに、コンデンサC1、C2を電源電圧によって充電させ、ローレベルの第2制御信号を出力し、第3制御信号がハイレベル、かつ、第1制御信号がローレベルのときに、コンデンサC1、C2を電源電圧によって充電させ、コンデンサC2の充電電圧である中間レベルの第2制御信号を出力し、第3制御信号がハイレベル、かつ、第1制御信号がハイレベルのときに、コンデンサC1、C2の充電電圧を加算したハイレベルの第2制御信号を出力することができる。
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。
本発明は、アンプ、DVDプレーヤ等のオーディオ機器に好適に採用され得る。
1 レベルシフト回路
11 レベルシフト回路
21 レベルシフト回路
11 レベルシフト回路
21 レベルシフト回路
Claims (6)
- 電源電圧が供給されて、第1の値のハイレベルと、所定のローレベルとを有する第1制御信号を、前記第1の値よりも大きい第2の値のハイレベルと、前記ローレベルとを有する第2制御信号に変換して出力するレベルシフト回路であって、
前記電源電圧によって充電される第1コンデンサと、
前記電源電圧によって充電される第2コンデンサと、
前記第1制御信号がローレベルのとき、前記第1コンデンサおよび前記第2コンデンサを、前記電源電圧によって充電させ、前記ローレベルの前記第2制御信号を出力し、前記第1制御信号がハイレベルのとき、前記第1コンデンサおよび前記第2コンデンサの充電電圧を加算したハイレベルの前記第2制御信号を出力するスイッチ素子とを備える、レベルシフト回路。 - 前記スイッチ素子が、第1トランジスタ、第2トランジスタ、及び、第3トランジスタを含み、
前記第1制御信号がローレベルのとき、前記第1トランジスタがオン状態、前記第2トランジスタがオフ状態になることによって、前記第1コンデンサを前記第2コンデンサから開放させ、かつ、接地電位に接続させ、前記第1コンデンサを前記第2コンデンサとは別個に前記電源電圧によって充電させ、
前記第1制御信号がローレベルのとき、前記第3トランジスタがオフ状態になることによって、ローレベルの前記第2制御信号を出力し、
前記第1制御信号がハイレベルのとき、前記第1トランジスタがオフ状態、前記第2トランジスタがオン状態になることによって、前記第1コンデンサを接地電位から開放させ、かつ、前記第2コンデンサに直列接続させ、
前記第1制御信号がハイレベルのとき、前記第3トランジスタがオン状態になることによって、前記第1コンデンサおよび前記第2コンデンサの充電電圧を加算したハイレベルの前記第2制御信号を出力する、請求項1に記載のレベルシフト回路。 - 前記第1トランジスタの第1端子が接地電位に接続され、前記第1トランジスタの第2端子がコンデンサC1の一端と前記第2トランジスタの第1端子とに接続され、
前記第2トランジスタの第2端子が前記第2コンデンサの一端に接続され、
前記第2コンデンサの他端が接地電位に接続され、
前記第3トランジスタの第1端子が、前記レベルシフト回路の出力端に接続され、前記第3トランジスタの第2端子が前記第1コンデンサの他端に接続されている、請求項2に記載のレベルシフト回路。 - 電源電圧が供給されて、第1の値のハイレベルと所定のローレベルとを有する第1制御信号と、第3の値のハイレベルと所定のローレベルとを有する第3制御信号とに基づいて、前記第1の値および前記第3の値よりも大きい第2の値のハイレベルと、所定のローレベルと、中間レベルとを有する第2制御信号を出力するレベルシフト回路であって、
前記電源電圧によって充電される第1コンデンサと、
前記電源電圧によって充電される第2コンデンサと、
前記第3制御信号がローレベルのときに、前記第1コンデンサおよび前記第2コンデンサを、前記電源電圧によって充電させ、前記ローレベルの前記第2制御信号を出力し、前記第3制御信号がハイレベル、かつ、前記第1制御信号がローレベルのときに、前記第1コンデンサおよび前記第2コンデンサを、前記電源電圧によって充電させ、前記中間レベルの前記第2制御信号を出力し、前記第3制御信号がハイレベル、かつ、前記第1制御信号がハイレベルのときに、前記第1コンデンサおよび前記第2コンデンサの充電電圧を加算したハイレベルの前記第2制御信号を出力するスイッチ素子とを備える、レベルシフト回路。 - 前記スイッチ素子が、第1トランジスタ、第2トランジスタ、第3トランジスタ、及び、第4トランジスタを含み、
前記第3制御信号がローレベルのとき、及び、前記第3制御信号がハイレベル、かつ、前記第1制御信号がローレベルのときに、前記第1トランジスタがオン状態に、前記第2トランジスタがオフ状態になることによって、前記第1コンデンサを前記第2コンデンサから開放させ、かつ、接地電位に接続させ、前記第1コンデンサを前記第2コンデンサとは別個に前記電源電圧によって充電させ、
前記第3制御信号がローレベルのとき、前記第3トランジスタがオフ状態、前記第4トランジスタがオフ状態になることによって、ローレベルの前記第2制御信号を出力し、
前記第3制御信号がハイレベル、かつ、前記第1制御信号がローレベルのとき、前記第3トランジスタがオフ状態、前記第4トランジスタがオン状態になることによって、前記第2コンデンサの充電電圧である中間レベルの前記第2制御信号を出力し、
前記第3制御信号がハイレベル、かつ、前記第1制御信号がハイレベルのときに、前記第1トランジスタがオフ状態、前記第2トランジスタがオン状態になることによって、前記第1コンデンサを接地電位から開放させ、かつ、前記第2コンデンサに直列接続させ、
前記第3制御信号がハイレベル、かつ、前記第1制御信号がハイレベルのときに、前記第3トランジスタがオン状態、前記第4トランジスタがオフ状態になることによって、前記第1コンデンサおよび前記第2コンデンサの充電電圧を加算したハイレベルの前記第2制御信号を出力する、請求項3に記載のレベルシフト回路。 - 前記第1トランジスタの第1端子が接地電位に接続され、前記第1トランジスタの第2端子が前記第1コンデンサの一端と前記第2トランジスタの第1端子とに接続され、
前記第2トランジスタの第2端子が前記第2コンデンサの一端に接続され、
前記第2コンデンサの他端が接地電位に接続され、
前記第3トランジスタの第1端子が前記レベルシフト回路の出力端に接続され、前記第3トランジスタの第2端子が前記第1コンデンサの他端に接続され、
前記第4トランジスタの第1端子が前記レベルシフト回路の出力端に接続され、前記第4トランジスタの第2端子が前記第2コンデンサの一端に接続されている、請求項5に記載のレベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010231145A JP2012060624A (ja) | 2010-08-10 | 2010-10-14 | レベルシフト回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179090 | 2010-08-10 | ||
JP2010179090 | 2010-08-10 | ||
JP2010231145A JP2012060624A (ja) | 2010-08-10 | 2010-10-14 | レベルシフト回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012060624A true JP2012060624A (ja) | 2012-03-22 |
Family
ID=46057114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010231145A Pending JP2012060624A (ja) | 2010-08-10 | 2010-10-14 | レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012060624A (ja) |
-
2010
- 2010-10-14 JP JP2010231145A patent/JP2012060624A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5362905B2 (ja) | チャージ・ポンプ回路及びその制御方法、半導体集積回路 | |
CN106233618A (zh) | 串联谐振振荡器 | |
US20100176861A1 (en) | Electronic device and delay circuit thereof | |
JP6868492B2 (ja) | パルス発生回路 | |
CN106612109B (zh) | 一种振荡电路和路由设备 | |
JP5314533B2 (ja) | ドライバ回路およびそれを用いた試験装置 | |
JP2012060624A (ja) | レベルシフト回路 | |
JP6104501B2 (ja) | パルス発生装置及びパルス発生方法 | |
TW201404020A (zh) | 負電壓產生電路 | |
KR100695353B1 (ko) | 진폭 설정 회로 | |
JP5978988B2 (ja) | パルス幅変調回路及びスイッチングアンプ | |
US20130257532A1 (en) | Power conversion circuit and electronic device with power conversion circuit | |
JP2008072234A (ja) | ドライバ回路 | |
JP2012217118A (ja) | パルス幅変調回路およびスイッチングアンプ | |
JP5482885B1 (ja) | パルス幅変調回路及びスイッチングアンプ | |
CN217469909U (zh) | 脉冲信号发生电路及电子设备 | |
JP7207990B2 (ja) | マスク回路 | |
JP2009204588A (ja) | 電圧デューティ比変換回路 | |
WO2017122297A1 (ja) | 電子機器及びfa機器 | |
JP2011029859A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP2009159344A (ja) | 発振回路 | |
JP2007251597A (ja) | プッシュプル出力回路 | |
JP2010273326A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP5692038B2 (ja) | パルス幅変調回路 | |
US6765449B2 (en) | Pulse width modulation circuit |