JP2012060163A - Method for manufacturing group iii nitride semiconductor light-emitting element - Google Patents

Method for manufacturing group iii nitride semiconductor light-emitting element Download PDF

Info

Publication number
JP2012060163A
JP2012060163A JP2011270266A JP2011270266A JP2012060163A JP 2012060163 A JP2012060163 A JP 2012060163A JP 2011270266 A JP2011270266 A JP 2011270266A JP 2011270266 A JP2011270266 A JP 2011270266A JP 2012060163 A JP2012060163 A JP 2012060163A
Authority
JP
Japan
Prior art keywords
group iii
nitride semiconductor
iii nitride
substrate
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011270266A
Other languages
Japanese (ja)
Other versions
JP5482771B2 (en
Inventor
Susumu Yoshimoto
晋 吉本
Fuminori Mihashi
史典 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011270266A priority Critical patent/JP5482771B2/en
Publication of JP2012060163A publication Critical patent/JP2012060163A/en
Application granted granted Critical
Publication of JP5482771B2 publication Critical patent/JP5482771B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a group III nitride semiconductor light-emitting element having good ohmic contact.SOLUTION: In the group III nitride semiconductor element, a junction JC is inclined with respect to the reference surface perpendicular to a c axis of a gallium nitride-based semiconductor layer, and an electrode is joined to a semipolar plane of the gallium nitride-based semiconductor layer. However the oxygen concentration decreases in the gallium nitride-based semiconductor layer grown so as to form the junction JC. Since the electrode forms the junction on the semipolar plane of the gallium nitride-based semiconductor layer, a metal/semiconductor junction exhibits good ohmic characteristics.

Description

本発明は、III族窒化物半導体発光素子を製造する方法、及びIII族窒化物半導体発光素子に関する。   The present invention relates to a method for manufacturing a group III nitride semiconductor light emitting device, and a group III nitride semiconductor light emitting device.

特許文献1には、製造方法がIII−V族窒化物半導体の製造方法が記載されている。この方法によれば、再現性よく低いコンタクト抵抗を得られるオーミック電極を製造できる。   Patent Document 1 describes a method for producing a group III-V nitride semiconductor. According to this method, it is possible to manufacture an ohmic electrode capable of obtaining a low contact resistance with high reproducibility.

非特許文献1には、p型GaNへのオーミック接触が記載されている。Ni/Auからなる金属がp型GaN上に堆積される。この後に、熱処理により、アモルファスNi−Ga−O相及び大きなAuグレインと共に、NiOに金属ニッケルを変換する。   Non-Patent Document 1 describes ohmic contact to p-type GaN. A metal made of Ni / Au is deposited on the p-type GaN. Thereafter, metallic nickel is converted into NiO together with an amorphous Ni—Ga—O phase and large Au grains by heat treatment.

特開2008−300421号公報JP 2008-300421 A

Jin-Kuo Ho et al., JOURNAL OF APPLIED PHYSICS, VOL. 86, No. 8, 1999, ”Low-resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films”Jin-Kuo Ho et al., JOURNAL OF APPLIED PHYSICS, VOL. 86, No. 8, 1999, “Low-resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni / Au films”

窒化ガリウムといった窒化ガリウム系半導体の非c面への更に良いオーミック接触を得ることが望まれている。発明者の知見によれば、窒化ガリウムといった窒化ガリウム系半導体の非c面,すなわち半極性面は、酸素を含む雰囲気に露出されたとき、c面に比べて容易に酸化される。   It is desired to obtain a better ohmic contact with a non-c surface of a gallium nitride based semiconductor such as gallium nitride. According to the inventor's knowledge, a non-c plane of a gallium nitride semiconductor such as gallium nitride, that is, a semipolar plane, is easily oxidized as compared to the c plane when exposed to an atmosphere containing oxygen.

この知見によれば、電極膜が接合する窒化ガリウム系半導体表面の酸素濃度を低減することが重要であることを示す。しかしながら、製造工程において酸素の混入は容易に生じる。また、発明者の別の知見によれば、半極性面においては、酸素とガリウムとの結合を切断することは容易ではない。このように、金属/半導体の界面における酸素濃度の低減は、窒化ガリウム系半導体層の半極性面に固有の性質と深く関連していると考えられる。   This finding indicates that it is important to reduce the oxygen concentration on the surface of the gallium nitride semiconductor to which the electrode film is bonded. However, oxygen is easily mixed in the manufacturing process. Moreover, according to another knowledge of the inventor, it is not easy to break the bond between oxygen and gallium in the semipolar plane. Thus, it is considered that the reduction of the oxygen concentration at the metal / semiconductor interface is deeply related to the intrinsic property of the semipolar plane of the gallium nitride based semiconductor layer.

本発明は、このような事情を鑑みて為されたものであり、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造する方法を提供することを目的とする。また、本発明は、良好なオーミック接触を有するIII族窒化物半導体発光素子を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a method for manufacturing a group III nitride semiconductor light emitting device having good ohmic contact. Another object of the present invention is to provide a group III nitride semiconductor light emitting device having good ohmic contact.

本発明の一側面は、III族窒化物半導体発光素子を製造する方法である。この方法は、真空チャンバ内において摂氏300度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす工程を備える。前記エピタキシャル基板の前記主面は、窒化ガリウム系半導体からなる半極性の主面を有し、前記エピタキシャル基板は、III族窒化物半導体からなる活性層を含む。   One aspect of the present invention is a method of manufacturing a group III nitride semiconductor light emitting device. This method includes a step of exposing the epitaxial substrate to a gallium atmosphere without forming a group III nitride semiconductor at a substrate temperature of 300 ° C. or higher in a vacuum chamber. The principal surface of the epitaxial substrate has a semipolar principal surface made of a gallium nitride semiconductor, and the epitaxial substrate includes an active layer made of a group III nitride semiconductor.

本発明の一側面は、III族窒化物半導体発光素子を製造する方法である。この方法は、(a)真空チャンバ内において摂氏300度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす工程と、(b)前記真空チャンバ内において前記エピタキシャル基板の主面に電極のための導電膜を成膜して、基板生産物を形成する工程とを備える。前記エピタキシャル基板の前記主面は、窒化ガリウム系半導体からなる半極性の主面を有し、前記エピタキシャル基板は、III族窒化物半導体からなる活性層を含む。
この製造方法によれば、真空チャンバ内において摂氏300度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす。このさらす工程に先立ってエピタキシャル基板のIII族窒化物半導体の表面に酸化物が形成されているけれども、さらす工程においてガリウムが窒化ガリウム系半導体の半極性主面へ供給されて半極性主面の表面にあるガリウム酸化物は還元されて、融点の低いガリウム酸化物に改質される。このときの反応は次のように表される。
Ga2O3 + 4Ga → 3Ga2O。
このガリウム酸化物Ga2Oは、その融点に応じてさらす工程における基板温度の作用により、窒化ガリウム系半導体から真空チャンバの中空内に放出される。これ故に、半極性主面が電極膜と接合を形成することに先立って、酸素との結合性に富む半極性主面へのガリウム照射により半極性主面付近における酸素濃度を低減できる。したがって、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造できる。
One aspect of the present invention is a method of manufacturing a group III nitride semiconductor light emitting device. The method includes (a) exposing the epitaxial substrate to a gallium atmosphere at a substrate temperature of 300 ° C. or higher in the vacuum chamber without forming a group III nitride semiconductor, and (b) in the vacuum chamber. Forming a substrate product by forming a conductive film for an electrode on the main surface of the epitaxial substrate. The principal surface of the epitaxial substrate has a semipolar principal surface made of a gallium nitride semiconductor, and the epitaxial substrate includes an active layer made of a group III nitride semiconductor.
According to this manufacturing method, the epitaxial substrate is exposed to a gallium atmosphere without forming a group III nitride semiconductor at a substrate temperature of 300 ° C. or higher in a vacuum chamber. Prior to this exposure step, an oxide is formed on the surface of the group III nitride semiconductor of the epitaxial substrate. However, in the exposure step, gallium is supplied to the semipolar main surface of the gallium nitride semiconductor and the surface of the semipolar main surface The gallium oxide is reduced to be modified to a gallium oxide having a low melting point. The reaction at this time is expressed as follows.
Ga 2 O 3 + 4Ga → 3Ga 2 O.
The gallium oxide Ga 2 O is released from the gallium nitride semiconductor into the hollow of the vacuum chamber by the action of the substrate temperature in the exposure step according to its melting point. Therefore, prior to the semipolar main surface forming a junction with the electrode film, the oxygen concentration in the vicinity of the semipolar main surface can be reduced by gallium irradiation to the semipolar main surface rich in oxygen bonding. Therefore, a group III nitride semiconductor light emitting device having good ohmic contact can be manufactured.

本発明の一側面に係る製造方法は、基板の主面の上に半導体領域を成長して、前記エピタキシャル基板を形成する工程を更に備えることができる。前記基板の前記主面はIII族窒化物半導体からなる。前記半導体領域は、第1導電型のIII族窒化物半導体層、前記活性層、及び第2導電型のIII族窒化物半導体層を含み、前記エピタキシャル基板は前記基板を含み、前記基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜し、前記エピタキシャル基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜することが好ましい。   The manufacturing method according to one aspect of the present invention may further include a step of growing the semiconductor region on the main surface of the substrate to form the epitaxial substrate. The main surface of the substrate is made of a group III nitride semiconductor. The semiconductor region includes a first conductivity type group III nitride semiconductor layer, the active layer, and a second conductivity type group III nitride semiconductor layer, the epitaxial substrate includes the substrate, and the main region of the substrate The plane is inclined at an angle in the range of not less than 10 degrees and not more than 80 degrees from the plane orthogonal to the reference axis extending along the c-axis of the group III nitride semiconductor, and the main surface of the epitaxial substrate is the group III nitride It is preferable to incline at an angle in the range of 10 degrees to 80 degrees from a plane orthogonal to the reference axis extending along the c-axis of the physical semiconductor.

この製造方法によれば、傾斜角が10度以上80度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。   According to this manufacturing method, when the tilt angle is in the range of 10 degrees or more and 80 degrees or less, the semipolar plane of the gallium nitride semiconductor is rich in oxygen bonding. Therefore, it is important to reduce oxygen during the formation of the ohmic electrode.

本発明の一側面に係る製造方法では、前記エピタキシャル基板は、前記活性層の上に設けられたp型窒化ガリウム系半導体層を含み、前記p型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、前記p型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記主面を構成することが好ましい。   In the manufacturing method according to one aspect of the present invention, the epitaxial substrate includes a p-type gallium nitride based semiconductor layer provided on the active layer, and the p-type gallium nitride based semiconductor layer includes magnesium as a dopant, The main surface of the p-type gallium nitride based semiconductor layer preferably constitutes the main surface of the epitaxial substrate.

この製造方法によれば、p型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。   According to this manufacturing method, an electrode that makes ohmic contact with the p-type gallium nitride based semiconductor layer can be formed.

本発明の一側面に係る製造方法では、前記導電膜は,Au,Pd,Ni,Rh,Al,Ti,Zn,Cu,In,Ta,Pt,Tlのいずれかを含むことが好ましい。この製造方法では、Au,Pd,Ni,Rh,Al,Ti,Zn,Cu,In,Ta,Pt,Tlの少なくともいずれかを含むことが好適である。   In the manufacturing method according to one aspect of the present invention, the conductive film preferably includes any one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl. In this manufacturing method, it is preferable to include at least one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl.

本発明の一側面に係る製造方法では、前記基板温度は、前記エピタキシャル基板の形成における成膜温度のうちの最低温度以下であることが好ましい。この製造方法によれば、さらす工程における改質処理により生じる可能性のある活性層への熱ストレスを低減できる。   In the manufacturing method according to one aspect of the present invention, the substrate temperature is preferably equal to or lower than a minimum temperature of film formation temperatures in the formation of the epitaxial substrate. According to this manufacturing method, it is possible to reduce thermal stress on the active layer that may occur due to the modification process in the exposing step.

本発明の一側面に係る製造方法では、前記最低温度は摂氏900度以下であることが好ましい。この製造方法によれば、ガリウム酸化物が様々な融点を有することを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Gaは比較的高い融点(例えば摂氏1725度、1気圧、RT)を有するが、GaOは比較的低い融点(例えば摂氏500度、1×10−6Torr)を有する。 In the manufacturing method according to one aspect of the present invention, the minimum temperature is preferably 900 degrees Celsius or less. According to this manufacturing method, it is possible to reduce the oxygen concentration on the semipolar principal surface by utilizing the fact that gallium oxide has various melting points. Examples of gallium oxide include the following. Ga 2 O 3 has a relatively high melting point (eg, 1725 degrees Celsius, 1 atmosphere, RT), while Ga 2 O has a relatively low melting point (eg, 500 degrees Celsius, 1 × 10 −6 Torr).

本発明の一側面に係る製造方法では、前記活性層はInGaN層を含み、前記エピタキシャル基板の前記基板温度は、前記活性層の前記InGaN層の成長温度以下であることが好ましい。この製造方法によれば、活性層のInGaN層の品質が、さらす工程における熱処理により低下することを避けることができる。   In the manufacturing method according to one aspect of the present invention, the active layer preferably includes an InGaN layer, and the substrate temperature of the epitaxial substrate is preferably equal to or lower than a growth temperature of the InGaN layer of the active layer. According to this manufacturing method, the quality of the InGaN layer of the active layer can be prevented from being deteriorated by the heat treatment in the exposing step.

本発明の一側面に係る製造方法は、前記基板生産物を前記真空チャンバから取り出した後に、前記電極にパターン形成を行う工程を更に備えることができる。当該方法は、前記導電膜を成膜した後に前記電極のためのアロイを行わないことで好ましい。この製造方法によれば、電極のためのアロイを行わないようにもできる。   The manufacturing method according to an aspect of the present invention may further include a step of forming a pattern on the electrode after the substrate product is taken out of the vacuum chamber. This method is preferable because the alloy for the electrode is not formed after the conductive film is formed. According to this manufacturing method, it is possible not to perform alloying for the electrodes.

本発明の一側面に係る製造方法では、前記基板の前記III族窒化物半導体はGaNであることが好ましい。また、本発明の一側面に係る製造方法では、前記エピタキシャル基板の前記主面はGaNからなることが好ましい。   In the manufacturing method according to one aspect of the present invention, the group III nitride semiconductor of the substrate is preferably GaN. In the manufacturing method according to one aspect of the present invention, the main surface of the epitaxial substrate is preferably made of GaN.

本発明の一側面に係る製造方法は、前記エピタキシャル基板を前記真空チャンバ内に配置した後に前記活性層の上にIII族窒化物半導体の成膜を行って、前記エピタキシャル基板を形成する工程を更に備えることができる。この製造方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。   The manufacturing method according to one aspect of the present invention further includes a step of forming a group III nitride semiconductor on the active layer after the epitaxial substrate is placed in the vacuum chamber to form the epitaxial substrate. Can be provided. According to this manufacturing method, the oxygen concentration of the group III nitride semiconductor grown by this film formation can be reduced.

本発明の一側面に係る製造方法では、前記エピタキシャル基板をガリウム雰囲気にさらした後に、III族窒化物半導体の成膜を行うことなく、前記導電膜の成膜を行われることが好ましい。この製造方法によれば、改質により提供された半極性面の上にオーミック電極を形成できる。   In the manufacturing method according to one aspect of the present invention, it is preferable that the conductive film is formed without forming a group III nitride semiconductor after exposing the epitaxial substrate to a gallium atmosphere. According to this manufacturing method, the ohmic electrode can be formed on the semipolar surface provided by the modification.

本発明の一側面に係る製造方法では、前記エピタキシャル基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。   In the manufacturing method according to one aspect of the present invention, the main surface of the epitaxial substrate has an angle in the range of not less than 63 degrees and not more than 80 degrees from a plane orthogonal to a reference axis extending along the c-axis of the group III nitride semiconductor. It is preferable to incline at. The semipolar plane in this angular range has a step that is susceptible to oxidation.

本発明の一側面に係る製造方法では、前記導電膜が接触を成す窒化ガリウム系半導体層における酸素濃度は、1×1018cm−3以下であることができる。この製造方法によれば、電極が接合を成す窒化ガリウム系半導体領域の酸素濃度を低減できる。 In the manufacturing method according to one aspect of the present invention, the oxygen concentration in the gallium nitride-based semiconductor layer in contact with the conductive film may be 1 × 10 18 cm −3 or less. According to this manufacturing method, the oxygen concentration in the gallium nitride based semiconductor region where the electrode forms a junction can be reduced.

本発明の別の側面に係るIII族窒化物半導体発光素子は、(a)第1導電型III族窒化物半導体層と、(b)前記第1導電型III族窒化物半導体層の主面の上に設けられた活性層と、(c)前記活性層の主面の上に設けられたIII族窒化物半導体層と、(d)前記III族窒化物半導体層と接合を成す電極とを備える。前記III族窒化物半導体層は第2導電型を有し、前記接合は、前記第1導電型III族窒化物半導体層のc軸に直交する基準面に対して傾斜している。   A group III nitride semiconductor light emitting device according to another aspect of the present invention includes: (a) a first conductivity type group III nitride semiconductor layer; and (b) a main surface of the first conductivity type group III nitride semiconductor layer. An active layer provided thereon, (c) a group III nitride semiconductor layer provided on a main surface of the active layer, and (d) an electrode forming a junction with the group III nitride semiconductor layer. . The group III nitride semiconductor layer has a second conductivity type, and the junction is inclined with respect to a reference plane orthogonal to the c-axis of the first conductivity type group III nitride semiconductor layer.

このIII族窒化物半導体発光素子によれば、上記の接合が第1導電型III族窒化物半導体層のc軸に直交する基準面に対して傾斜しているので、電極は第2のIII族窒化物半導体層の半極性面に接合する。この半極性面に電極が接合を成すので、この接合は良好なオーミック特性を示す。   According to this group III nitride semiconductor light emitting device, the junction is inclined with respect to the reference plane orthogonal to the c-axis of the first conductivity type group III nitride semiconductor layer, so that the electrode is the second group III nitride. Bonding to the semipolar surface of the nitride semiconductor layer. Since the electrode forms a junction with this semipolar plane, this junction exhibits good ohmic characteristics.

本発明の別の側面に係るIII族窒化物半導体発光素子では、前記接合は、前記基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜することができる。このIII族窒化物半導体発光素子によれば、10度以上80度以下の範囲の角度で傾斜する半極性面は、c面(極性面)に比べて容易に酸化されるので、上記側面が好適に適用される。   In the group III nitride semiconductor light emitting device according to another aspect of the present invention, the junction can be inclined at an angle in a range of 10 degrees to 80 degrees from a plane orthogonal to the reference axis. According to this group III nitride semiconductor light emitting device, the semipolar plane inclined at an angle in the range of 10 degrees or more and 80 degrees or less is more easily oxidized than the c plane (polar plane). Applies to

本発明の別の側面に係るIII族窒化物半導体発光素子は、前記電極は,Au,Pd,Ni,Rh,Al,Ti,Zn,Cu,In,Ta,Pt,Tlのいずれかを含むことができる。このIII族窒化物半導体発光素子では、Au,Pd,Ni,Rh,Al,Ti,Zn,Cu,In,Ta,Pt,Tlの少なくともいずれかを含むことが好適である。   In the group III nitride semiconductor light emitting device according to another aspect of the present invention, the electrode includes any one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl. Can do. This group III nitride semiconductor light emitting device preferably includes at least one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl.

本発明の別の側面に係るIII族窒化物半導体発光素子は、III族窒化物半導体からなる主面を有する支持基体を更に備えることができる。前記支持基体の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜し、前記第1導電型III族窒化物半導体層、前記活性層、及び前記III族窒化物半導体層は、前記支持基体の前記主面の法線の方向に配列される。   The group III nitride semiconductor light emitting device according to another aspect of the present invention may further include a support base having a main surface made of a group III nitride semiconductor. The main surface of the support base is inclined at an angle in the range of 10 degrees to 80 degrees from a plane orthogonal to a reference axis extending along the c-axis of the group III nitride semiconductor, and the first conductivity type group III The nitride semiconductor layer, the active layer, and the group III nitride semiconductor layer are arranged in the direction of the normal line of the main surface of the support base.

このIII族窒化物半導体発光素子によれば、10度以上80度以下の範囲の角度で傾斜した半極性面上に順に配列された半導体層を含む半導体積層の半極性上面に良好なオーミック接触が提供される。   According to this group III nitride semiconductor light emitting device, good ohmic contact is achieved on the semipolar upper surface of the semiconductor stack including the semiconductor layers arranged in order on the semipolar surface inclined at an angle in the range of 10 degrees to 80 degrees. Provided.

本発明の別の側面に係るIII族窒化物半導体発光素子では、前記支持基体の前記III族窒化物半導体はGaNであることが好ましい。また、本発明の別の側面に係るIII族窒化物半導体発光素子では、前記III族窒化物半導体層の主面はGaNからなることが好ましい。   In the group III nitride semiconductor light emitting device according to another aspect of the present invention, the group III nitride semiconductor of the support base is preferably GaN. In the group III nitride semiconductor light emitting device according to another aspect of the present invention, the main surface of the group III nitride semiconductor layer is preferably made of GaN.

本発明の別の側面に係るIII族窒化物半導体発光素子は、前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、前記活性層は、360nm以上600nm以下の波長範囲にピーク発光波長を有するように設けられる。   In the group III nitride semiconductor light-emitting device according to another aspect of the present invention, the active layer includes a gallium nitride based semiconductor layer containing indium as a group III constituent element, and the active layer has a wavelength range of 360 nm to 600 nm. Are provided so as to have a peak emission wavelength.

このIII族窒化物半導体発光素子によれば、360nm以上600nm以下の波長範囲における駆動電圧を下げることができる。   According to this group III nitride semiconductor light emitting device, the driving voltage in the wavelength range of 360 nm or more and 600 nm or less can be lowered.

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。   The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.

以上説明したように、本発明の一側面によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造する方法が提供される。また、本発明の別の側面によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子が提供される。   As described above, according to one aspect of the present invention, there is provided a method for manufacturing a group III nitride semiconductor light emitting device having good ohmic contact. In addition, according to another aspect of the present invention, a group III nitride semiconductor light emitting device having a good ohmic contact is provided.

図1は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。FIG. 1 is a drawing schematically showing main steps in a method for manufacturing a group III nitride semiconductor light emitting device according to the present embodiment. 図2は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。FIG. 2 is a drawing schematically showing main steps in the method of manufacturing the group III nitride semiconductor light emitting device according to the present embodiment. 図3は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。FIG. 3 is a drawing schematically showing main steps in the method for manufacturing a group III nitride semiconductor light emitting device according to the present embodiment. 図4は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。FIG. 4 is a drawing schematically showing main steps in the method for manufacturing a group III nitride semiconductor light emitting device according to the present embodiment. 図5は、GaN領域と金属(金)との界面付近の透過型電子顕微鏡(TEM)像を示す図面である。FIG. 5 is a drawing showing a transmission electron microscope (TEM) image near the interface between the GaN region and the metal (gold). 図6は、電極形成のための下地の窒化ガリウム系半導体領域における酸素濃度を二次イオン質量分析(SIMS)法で測定した結果を示す図面である。FIG. 6 is a drawing showing the results of measuring the oxygen concentration in the underlying gallium nitride based semiconductor region for electrode formation by a secondary ion mass spectrometry (SIMS) method. 図7は、電流−電圧特性を示す図面である。FIG. 7 is a diagram showing current-voltage characteristics.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII族窒化物半導体発光素子を製造する方法、及びIII族窒化物半導体発光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。   The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, a method for manufacturing a group III nitride semiconductor light emitting device of the present invention and an embodiment relating to the group III nitride semiconductor light emitting device will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

図1〜図4は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。図1の(a)部に示されるように、工程S101では基板11を準備する。基板11は、III族窒化物半導体からなる主面11aを有する。主面11aは、III族窒化物半導体のc軸の方向に延在する基準軸(ベクトルVCによって示される)に直交する平面に対して傾斜し、これ故に、半極性を示す。基板11のIII族窒化物半導体は、例えばGaN等からなることができる。   1 to 4 are drawings schematically showing main steps in a method for manufacturing a group III nitride semiconductor light emitting device according to the present embodiment. As shown in FIG. 1A, the substrate 11 is prepared in step S101. The substrate 11 has a main surface 11a made of a group III nitride semiconductor. Main surface 11a is inclined with respect to a plane perpendicular to a reference axis (indicated by vector VC) extending in the direction of the c-axis of the group III nitride semiconductor, and thus exhibits semipolarity. The group III nitride semiconductor of the substrate 11 can be made of, for example, GaN.

図1の(b)部に示されるように、工程S102では、半導体発光素子のための半導体積層13を成長炉10aで基板11上に成長して、エピタキシャル基板Eを形成する。引き続き一実施例を説明する。基板11を成長炉10aに配置した後に、成長炉10aにアンモニア及び水素を供給して基板11の主面11aのサーマルクリーニングを行う。この後に、成長炉10aにおいて、基板11の主面11a上に順に複数のIII族窒化物半導体層を成長する。成長炉10aに成長法としては、例えば有機金属気相成長法が使用可能である。   As shown in FIG. 1B, in step S102, a semiconductor stack 13 for a semiconductor light emitting device is grown on a substrate 11 in a growth furnace 10a to form an epitaxial substrate E. One embodiment will be described. After the substrate 11 is placed in the growth furnace 10a, ammonia and hydrogen are supplied to the growth furnace 10a to perform thermal cleaning of the main surface 11a of the substrate 11. Thereafter, in the growth furnace 10a, a plurality of group III nitride semiconductor layers are grown in order on the main surface 11a of the substrate 11. As the growth method for the growth furnace 10a, for example, a metal organic chemical vapor deposition method can be used.

半導体積層13は、n型III族窒化物半導体領域15といった第1導電型のIII族窒化物半導体層、活性層17、及びp型III族窒化物半導体領域19といった第2導電型のIII族窒化物半導体層を含む。n型III族窒化物半導体領域15は、例えばGaN、AlGaN、InAlGaN、等からなることができる。p型III族窒化物半導体領域19は、例えばGaN、AlGaN、InAlGaN、等からなることができ、また電子ブロック層27及びp型クラッド層29を含むことができる。p型III族窒化物半導体領域19は、必要な場合にはp型コンタクト層を含むことができる。活性層17は例えば量子井戸構造21を有しており、量子井戸構造21は、交互に配列された障壁層23及び井戸層25を含むことができる。障壁層23のバンドギャップは井戸層25のバンドギャップより大きい。障壁層23は例えばGaN、InGaN、InAlGaN等からなることができ、井戸層25は例えばGaN、InGaN、InAlGaN等からなることができる。   The semiconductor stack 13 includes a first conductivity type group III nitride semiconductor layer such as an n-type group III nitride semiconductor region 15, an active layer 17, and a second conductivity type group III nitride such as a p-type group III nitride semiconductor region 19. A physical semiconductor layer. The n-type group III nitride semiconductor region 15 can be made of, for example, GaN, AlGaN, InAlGaN, or the like. The p-type group III nitride semiconductor region 19 can be made of, for example, GaN, AlGaN, InAlGaN, or the like, and can include an electron block layer 27 and a p-type cladding layer 29. The p-type group III nitride semiconductor region 19 can include a p-type contact layer if necessary. The active layer 17 has, for example, a quantum well structure 21, and the quantum well structure 21 can include alternately arranged barrier layers 23 and well layers 25. The band gap of the barrier layer 23 is larger than the band gap of the well layer 25. The barrier layer 23 can be made of, for example, GaN, InGaN, InAlGaN, or the like, and the well layer 25 can be made of, for example, GaN, InGaN, InAlGaN, or the like.

工程S102において基板11の主面11aの上に半導体積層13を成長してエピタキシャル基板を形成することにおいて、基板11の主面11aは、該III族窒化物半導体のc軸に沿って延びる基準軸Cxに直交する面から10度以上80度以下の範囲の角度で傾斜することが好ましい。また、エピタキシャル基板Eの主面は、基準軸Cxに直交する面から10度以上80度以下の範囲の角度で傾斜することが好ましい。これらの傾斜角が10度以上80度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。   In step S102, the semiconductor stack 13 is grown on the main surface 11a of the substrate 11 to form an epitaxial substrate. The main surface 11a of the substrate 11 has a reference axis extending along the c-axis of the group III nitride semiconductor. It is preferable to incline at an angle in the range of 10 degrees to 80 degrees from the plane orthogonal to Cx. In addition, the main surface of the epitaxial substrate E is preferably inclined at an angle in the range of 10 degrees or more and 80 degrees or less from the plane orthogonal to the reference axis Cx. When these inclination angles are in the range of 10 degrees or more and 80 degrees or less, the semipolar plane of the gallium nitride-based semiconductor is rich in oxygen bonding. Therefore, it is important to reduce oxygen during the formation of the ohmic electrode.

エピタキシャル基板Eの主面における傾斜角は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。   The inclination angle on the main surface of the epitaxial substrate E is preferably inclined at an angle in the range of not less than 63 degrees and not more than 80 degrees from a plane orthogonal to the reference axis extending along the c-axis of the group III nitride semiconductor. The semipolar plane in this angular range has a step that is susceptible to oxidation.

図1の(c)部に示されるように、工程S103では、エピタキシャル基板Eを成長炉10aから取り出すと、酸素を含む大気にエピタキシャル基板Eがさらされる。この結果、エピタキシャル基板Eの表面に露出された窒化ガリウム系半導体面に自然酸化物酸化ガリウム12が形成される。   As shown in part (c) of FIG. 1, in step S103, when the epitaxial substrate E is taken out of the growth furnace 10a, the epitaxial substrate E is exposed to the atmosphere containing oxygen. As a result, native oxide gallium oxide 12 is formed on the gallium nitride based semiconductor surface exposed on the surface of the epitaxial substrate E.

成長炉10aからエピタキシャル基板Eを取り出した後に、図2の(a)部に示されるように、工程S104では処理装置10bにエピタキシャル基板Eを配置する。   After removing the epitaxial substrate E from the growth furnace 10a, as shown in FIG. 2A, the epitaxial substrate E is placed in the processing apparatus 10b in step S104.

次いで、図2の(b)に示されるように、工程S105では、エピタキシャル基板Eを処理装置10bで加熱する。加熱の条件の一例では、加熱温度は例えば摂氏750度であり、熱処理時間は30分であり、熱処理の雰囲気は例えばGa雰囲気である。この温度範囲は例えば摂氏300度以上であることができ、この温度以下である場合,Ga酸化物Ga2O3がより蒸気圧の高いGa2Oに還元されないからである。また、この温度範囲は例えば摂氏900度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。熱処理の雰囲気は例えばGa雰囲気であることができる。 Next, as shown in FIG. 2B, in step S105, the epitaxial substrate E is heated by the processing apparatus 10b. In an example of the heating conditions, the heating temperature is, for example, 750 degrees Celsius, the heat treatment time is 30 minutes, and the heat treatment atmosphere is, for example, a Ga atmosphere. This temperature range can be, for example, 300 degrees Celsius or more, and if the temperature is below this temperature, the Ga oxide Ga 2 O 3 is not reduced to Ga 2 O having a higher vapor pressure. Also, this temperature range can be, for example, a range of 900 degrees Celsius or less, in order to avoid damage to the active layer 17. The atmosphere of the heat treatment can be, for example, a Ga atmosphere.

エピタキシャル基板Eの加熱の後に、真空を破ることなく、図2の(c)に示されるように、工程S106では、ガリウムを含む雰囲気を処理装置10bのチャンバ内に形成して、この雰囲気にエピタキシャル基板Eの表面13aをさらす。この処理の雰囲気は、窒化ガリウム系半導体の成長を避けるために雰囲気は窒素を含まないことが好ましい。この処理における基板温度の範囲は例えば摂氏300度以上であることができ、この温度以下である場合,Ga酸化物Ga2O3がより蒸気圧の高いGa2Oに還元されないからである。また、この温度範囲は例えば摂氏900度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。この熱処理のための持続時間は例えば30分である。 After the epitaxial substrate E is heated, without breaking the vacuum, as shown in FIG. 2C, in step S106, an atmosphere containing gallium is formed in the chamber of the processing apparatus 10b, and this atmosphere is epitaxially formed. The surface 13a of the substrate E is exposed. The atmosphere of this treatment preferably does not contain nitrogen in order to avoid the growth of a gallium nitride based semiconductor. This is because the range of the substrate temperature in this process can be, for example, 300 degrees Celsius or more, and when the temperature is below this temperature, the Ga oxide Ga 2 O 3 is not reduced to Ga 2 O having a higher vapor pressure. Also, this temperature range can be, for example, a range of 900 degrees Celsius or less, in order to avoid damage to the active layer 17. The duration for this heat treatment is, for example, 30 minutes.

この加熱工程及びさらす工程のための基板温度は、エピタキシャル基板Eの形成における成膜温度のうちの最低温度以下であることが好ましい。加熱工程及びさらす工程における改質処理により生じる可能性のある活性層への熱ストレスを低減できる。活性層はInGaN層を含むとき、エピタキシャル基板Eの基板温度は、例えば、活性層のInGaN井戸層の成長温度以下であることが好ましい。活性層のInGaN層の品質が、加熱工程及びさらす工程における熱処理により低下することを避けることができる。   The substrate temperature for the heating step and the exposing step is preferably equal to or lower than the lowest temperature among the film formation temperatures in the formation of the epitaxial substrate E. It is possible to reduce thermal stress on the active layer that may be caused by the modification treatment in the heating step and the exposing step. When the active layer includes an InGaN layer, the substrate temperature of the epitaxial substrate E is preferably equal to or lower than the growth temperature of the InGaN well layer of the active layer, for example. It can be avoided that the quality of the InGaN layer of the active layer is deteriorated by the heat treatment in the heating process and the exposing process.

この工程の一実施例では、エピタキシャル基板Eの表面13aをさらすことは、ガリウムフラックス31を表面13aに照射することによって可能である。   In one embodiment of this process, the surface 13a of the epitaxial substrate E can be exposed by irradiating the surface 13a with the gallium flux 31.

ガリウムと酸素との化合物には様々な形態がある。そして、ガリウム酸化物が様々な融点を有する。この融点の違いを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Gaの融点(例えば摂氏1725度、1気圧、RT)は比較的高いが、GaOの融点(例えば摂氏500度、1×10−6Torr)は比較的低い。 There are various forms of compounds of gallium and oxygen. Gallium oxide has various melting points. By utilizing this difference in melting point, the oxygen concentration on the semipolar main surface can be reduced. Examples of gallium oxide include the following. The melting point of Ga 2 O 3 (eg, 1725 degrees Celsius, 1 atmosphere, RT) is relatively high, but the melting point of Ga 2 O (eg, 500 degrees Celsius, 1 × 10 −6 Torr) is relatively low.

これまでの工程では、エピタキシャル基板Eを処理装置10bの真空チャンバ内に配置した後に、加熱及びGa照射による改質処理を行ってきた。この後に、必要な場合には、図3の(a)に示されるように、工程S107では、真空を破ることなく、処理装置10bの真空チャンバにおいて、活性層17を含む半導体積層13の上に窒化ガリウム系半導体層33を成長して、新たなエピタキシャル基板E2を形成することができる。この方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。   In the process so far, after the epitaxial substrate E is disposed in the vacuum chamber of the processing apparatus 10b, the modification process by heating and Ga irradiation has been performed. Thereafter, if necessary, as shown in FIG. 3A, in step S107, the vacuum is not broken on the semiconductor stack 13 including the active layer 17 in the vacuum chamber of the processing apparatus 10b. The gallium nitride based semiconductor layer 33 can be grown to form a new epitaxial substrate E2. According to this method, the oxygen concentration of the group III nitride semiconductor grown by this film formation can be reduced.

窒化ガリウム系半導体層33の上には、後の工程おいて電極のための金属が堆積されるので、窒化ガリウム系半導体層33には所望の導電型のドーパント、例えばマグネシウム、亜鉛といったp型ドーパントを添加することが好ましい。p型ドーパント濃度は例えば1×1016cm−3以上1×1021cm−3以下であることができる。この製造方法によれば、p型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。 Since a metal for an electrode is deposited on the gallium nitride based semiconductor layer 33 in a later step, the gallium nitride based semiconductor layer 33 has a desired conductivity type dopant, for example, a p-type dopant such as magnesium or zinc. Is preferably added. The p-type dopant concentration can be, for example, 1 × 10 16 cm −3 or more and 1 × 10 21 cm −3 or less. According to this manufacturing method, an electrode that makes ohmic contact with the p-type gallium nitride based semiconductor layer can be formed.

ガリウム雰囲気を除いた後に、図3の(b)に示されるように、工程S107では、真空を破ることなく、処理装置10bの真空チャンバにおいてエピタキシャル基板E2の主面に電極のための導電膜35を成膜して、基板生産物SPを形成する。   After removing the gallium atmosphere, as shown in FIG. 3B, in step S107, the conductive film 35 for the electrode is formed on the main surface of the epitaxial substrate E2 in the vacuum chamber of the processing apparatus 10b without breaking the vacuum. To form a substrate product SP.

この製造方法によれば、処理装置10bの真空チャンバ内において摂氏300度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板Eをガリウム雰囲気にさらす。このさらす工程に先立ってエピタキシャル基板EのIII族窒化物半導体の表面に酸化ガリウムGa2O3が形成されているけれども、さらす工程においてガリウムが窒化ガリウム系半導体半極性主面13aへ供給されて酸化ガリウムGa2O3は改質されて、半極性主面では融点の低いGa酸化物Ga2Oに改質される。このGa酸化物Ga2Oは、その融点に応じて、さらす工程における基板温度の作用により成長炉10aの真空チャンバの中空内に窒化ガリウム系半導体表面から放出される。これ故に、半極性主面13aが電極膜と接合を形成することに先立って、酸素との結合性に富む半極性主面13aへのGa照射により半極性主面付近における酸素濃度を低減できる。したがって、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造できる。 According to this manufacturing method, the epitaxial substrate E is exposed to a gallium atmosphere at a substrate temperature of 300 degrees Celsius or higher in the vacuum chamber of the processing apparatus 10b without forming a group III nitride semiconductor. Prior to this exposure step, gallium oxide Ga 2 O 3 is formed on the surface of the group III nitride semiconductor of the epitaxial substrate E. However, in the exposure step, gallium is supplied to the gallium nitride semiconductor semipolar main surface 13a and oxidized. Gallium Ga 2 O 3 is modified to be modified to Ga oxide Ga 2 O having a low melting point on the semipolar main surface. The Ga oxide Ga 2 O is released from the surface of the gallium nitride semiconductor into the hollow of the vacuum chamber of the growth reactor 10a by the effect of the substrate temperature in the exposing step according to the melting point. Therefore, prior to forming the junction with the electrode film, the semipolar main surface 13a can reduce the oxygen concentration in the vicinity of the semipolar main surface by irradiating the semipolar main surface 13a rich in oxygen with Ga. Therefore, a group III nitride semiconductor light emitting device having good ohmic contact can be manufactured.

本実施の形態では、エピタキシャル基板Eをガリウム雰囲気にさらした後に、III族窒化物半導体の成膜を行うことなく、導電膜35といった金属の成膜を行ってもよい。この方法によれば、改質により提供された半極性面13aの上にオーミック電極を形成できる。   In the present embodiment, after the epitaxial substrate E is exposed to the gallium atmosphere, a metal film such as the conductive film 35 may be formed without forming the group III nitride semiconductor. According to this method, an ohmic electrode can be formed on the semipolar surface 13a provided by the modification.

導電膜35は,Au,Pd,Ni,Rh,Al,Ti,Zn,Cu,In,Ta,Pt,Tlのいずれかを含むことが好ましい。この製造方法では、Au,Pd,Ni,Rh,Al,Ti,Zn,Cu,In,Ta,Pt,Tlの少なくともいずれかを含むことが好適である。   The conductive film 35 preferably contains any of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl. In this manufacturing method, it is preferable to include at least one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl.

図3の(c)部に示されるように、工程S109において、エピタキシャル基板E2を処理装置10bから取り出すと、酸素を含む大気にエピタキシャル基板E2がさらされる。しかしながら、窒化ガリウム系半導体からなる半極性面は既に導電膜35で覆われているので、基板生産物SPの表面には、金属膜が露出されている。処理装置10bから基板生産物SPを取り出した後に、図3の(c)部に示されるように、酸素を含む大気中に置かれる。   As shown in part (c) of FIG. 3, when the epitaxial substrate E2 is taken out from the processing apparatus 10b in step S109, the epitaxial substrate E2 is exposed to the atmosphere containing oxygen. However, since the semipolar plane made of the gallium nitride semiconductor is already covered with the conductive film 35, the metal film is exposed on the surface of the substrate product SP. After the substrate product SP is taken out from the processing apparatus 10b, it is placed in an atmosphere containing oxygen as shown in part (c) of FIG.

基板生産物SPを処理装置10bの真空チャンバから取り出した後に、図4の(a)部に示されるように、工程S110では、導電膜35にパターン形成を行って、電極37を形成する。当該方法は、導電膜35を成膜した後に電極37のためのアロイを行わない。電極37のためのアロイを行わないことにより、加熱による電極劣化や電極と半導体の界面異常を防ぐという利点がある。   After the substrate product SP is taken out from the vacuum chamber of the processing apparatus 10b, a pattern is formed on the conductive film 35 to form the electrode 37 in step S110 as shown in FIG. 4A. This method does not perform alloying for the electrode 37 after the conductive film 35 is formed. By not performing the alloy for the electrode 37, there is an advantage that electrode deterioration due to heating and interface abnormality between the electrode and the semiconductor are prevented.

図4の(b)部に示されるように、工程S111では、基板11の裏面11bに電極39を形成する。電極39の形成に先立って、所望の厚さを得るために基板11の裏面を研磨して、研磨された裏面を形成することができる。これらの工程により、基板生産物SP3が作製される。   As shown in part (b) of FIG. 4, in step S <b> 111, the electrode 39 is formed on the back surface 11 b of the substrate 11. Prior to the formation of the electrode 39, the back surface of the substrate 11 can be polished to obtain a desired thickness to form a polished back surface. Through these steps, the substrate product SP3 is produced.

この後に、基板生産物SP3の分離を行って、III族窒化物半導体発光素子41を得る。III族窒化物半導体発光素子41は、第1導電型III族窒化物半導体層43と、第1導電型III族窒化物半導体層43の主面の上に設けられた活性層45と、活性層45の主面の上に設けられた第1のIII族窒化物半導体層49と、第1のIII族窒化物半導体層49の主面の上に設けられる第2のIII族窒化物半導体層51と、第2のIII族窒化物半導体層51の主面の上に設けられる電極53とを備える。第2のIII族窒化物半導体層51は第1のIII族窒化物半導体層49に第1の接合J1を成す。電極53と、第2のIII族窒化物半導体層51と第2の接合J2を成す。   Thereafter, the substrate product SP3 is separated to obtain a group III nitride semiconductor light emitting device 41. The group III nitride semiconductor light emitting device 41 includes a first conductivity type group III nitride semiconductor layer 43, an active layer 45 provided on the main surface of the first conductivity type group III nitride semiconductor layer 43, and an active layer. The first group III nitride semiconductor layer 49 provided on the main surface 45 and the second group III nitride semiconductor layer 51 provided on the main surface of the first group III nitride semiconductor layer 49. And an electrode 53 provided on the main surface of the second group III nitride semiconductor layer 51. The second group III nitride semiconductor layer 51 forms a first junction J1 with the first group III nitride semiconductor layer 49. The electrode 53, the second group III nitride semiconductor layer 51, and the second junction J2 are formed.

第1及び第2の接合J1、J2は、第1導電型III族窒化物半導体層43のc軸VC43に直交する基準面に対して傾斜する。活性層45の主面は、第1導電型III族窒化物半導体層43のc軸VC43に直交する基準面に対して傾斜する。活性層45を構成する井戸層45b及び障壁層45aは、第1導電型III族窒化物半導体層43のc軸VC43に直交する基準面に対して傾斜する平面に沿って延在する。第1及び第2のIII族窒化物半導体層49、51は第2導電型を有する。   The first and second junctions J1 and J2 are inclined with respect to a reference plane orthogonal to the c-axis VC43 of the first conductivity type group III nitride semiconductor layer 43. The main surface of the active layer 45 is inclined with respect to a reference plane orthogonal to the c-axis VC 43 of the first conductivity type group III nitride semiconductor layer 43. The well layer 45b and the barrier layer 45a constituting the active layer 45 extend along a plane inclined with respect to a reference plane orthogonal to the c-axis VC43 of the first conductivity type group III nitride semiconductor layer 43. The first and second group III nitride semiconductor layers 49 and 51 have the second conductivity type.

このIII族窒化物半導体発光素子41によれば、第2の接合J2がc軸VC43に直交する基準面に対して傾斜しているので、電極53は第2のIII族窒化物半導体層51の半極性面に接合する。この半極性面51aに電極53が接合を成すので、第2の接合J2は良好なオーミック特性を示す。   According to this group III nitride semiconductor light emitting device 41, since the second junction J2 is inclined with respect to the reference plane orthogonal to the c-axis VC43, the electrode 53 is formed on the second group III nitride semiconductor layer 51. Join the semipolar surface. Since the electrode 53 forms a junction with the semipolar surface 51a, the second junction J2 exhibits good ohmic characteristics.

第1及び第2の接合J1、J2は、主面55aに対して実質的に平行であり、第1及び第2の接合J1、J2は、基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜することが好ましい。   The first and second joints J1 and J2 are substantially parallel to the main surface 55a, and the first and second joints J1 and J2 are 10 degrees or more and 80 degrees or less from the plane orthogonal to the reference axis. It is preferable to incline at an angle in the range.

III族窒化物半導体発光素子41は、支持基体55を更に備えることができ、支持基体55はIII族窒化物半導体からなる主面55aを有する。支持基体55の主面55aは、該III族窒化物半導体のc軸VC55に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜する。III族窒化物半導体層43、活性層45、第1のIII族窒化物半導体層49、及び第2のIII族窒化物半導体層51は、支持基体55の主面55aの法線Nxの方向に配列される。   The group III nitride semiconductor light emitting device 41 can further include a support base 55, and the support base 55 has a main surface 55a made of a group III nitride semiconductor. The main surface 55a of the support base 55 is inclined at an angle in the range of 10 degrees to 80 degrees from a plane orthogonal to the reference axis extending along the c-axis VC55 of the group III nitride semiconductor. The group III nitride semiconductor layer 43, the active layer 45, the first group III nitride semiconductor layer 49, and the second group III nitride semiconductor layer 51 are in the direction of the normal line Nx of the main surface 55a of the support base 55. Arranged.

支持基体55の主面55aは、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。   The main surface 55a of the support base 55 is preferably inclined at an angle in the range of not less than 63 degrees and not more than 80 degrees from a plane orthogonal to the reference axis extending along the c-axis of the group III nitride semiconductor. The semipolar plane in this angular range has a step that is susceptible to oxidation.

良好なオーミック性を得るために、第2のIII族窒化物半導体層51における酸素濃度は1×1018cm−3以下であることが好ましい。 In order to obtain good ohmic properties, the oxygen concentration in the second group III nitride semiconductor layer 51 is preferably 1 × 10 18 cm −3 or less.

活性層45は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、活性層45は例えば500nm以上540nm以下の波長範囲にピーク発光波長を有するように設けられる。   The active layer 45 includes a gallium nitride based semiconductor layer containing indium as a group III constituent element, and the active layer 45 is provided to have a peak emission wavelength in a wavelength range of, for example, 500 nm or more and 540 nm or less.

図5は、GaN領域と電極(金属)との界面付近の透過型電子顕微鏡(TEM)像を示す図面である。図5の(a)部を参照すると、c面上に金(Au)膜を形成した際に形成される接合を示す。図5の(b)部を参照すると、{20−21}面上に金膜を形成した際に形成される接合を示す。図5の(b)部の接合には、金(Au)と{20−21}−GaNとの界面に暗く写る層が観察され、この暗層は、図5の(b)部における界面の暗層に比べて厚い。この暗層は、界面における酸化物を示している。図5から理解されるように、半極性面では酸化物層がc面に比べて厚い。   FIG. 5 is a drawing showing a transmission electron microscope (TEM) image near the interface between a GaN region and an electrode (metal). Referring to part (a) of FIG. 5, a bond formed when a gold (Au) film is formed on the c-plane is shown. Referring to part (b) of FIG. 5, a bond formed when a gold film is formed on the {20-21} plane is shown. In the junction of the part (b) in FIG. 5, a dark layer is observed at the interface between gold (Au) and {20-21} -GaN, and this dark layer is the interface of the interface in the part (b) in FIG. Thick compared to the dark layer. This dark layer shows the oxide at the interface. As understood from FIG. 5, the oxide layer is thicker on the semipolar plane than on the c-plane.

(実施例1)
図6は、電極形成のための下地の窒化ガリウム系半導体領域における酸素濃度を二次イオン質量分析(SIMS)法で測定した結果を示す図面である。二次イオン質量分析の評価のために、以下のデバイス構造が準備された。横軸の左側から右側(深さ0.3μmから0.7μmの方向)の方法に以下の層が{20−21}GaN基板上に順に配列される。
ud-GaN:630nm。
p-GaN:50nm。
p-GaN:400nm。
n-GaN:1000nm。
図6に示された破線JC線までのエピタキシャル基板を準備する。エピタキシャル基板は、{20−21}GaN基板、n型GaN層(1000nm)、p型GaN層(400nm)、p型GaN層(50nm)を含む。n型GaN層(1000nm)、p型GaN層(400nm)、及びp型GaN層(50nm)は{20−21}GaN基板上に成長される。p型GaN層(50nm)の表面は、酸素を含む大気にさらされる。上記の構造を有するエピ基板A1、A2を準備した。分子エピタキシ(MBE)装置にエピ基板A1を配置した後に、Gaフラックスを照射することなく、p型GaN層(50nm)上にアンドープGaN(630nm)層をMBE法で成長してエピ基板B1を形成した。また、分子エピタキシ(MBE)装置にエピ基板A2を配置した後に、Gaフラックスを照射した後に続けてp型GaN層(50nm)上にアンドープGaN(630nm)層をMBE法で成長してエピ基板B2を形成した。
Example 1
FIG. 6 is a drawing showing the results of measuring the oxygen concentration in the underlying gallium nitride based semiconductor region for electrode formation by a secondary ion mass spectrometry (SIMS) method. The following device structures were prepared for evaluation of secondary ion mass spectrometry. The following layers are arranged in order on the {20-21} GaN substrate in the method from the left side to the right side of the horizontal axis (in the direction of depth 0.3 μm to 0.7 μm).
ud-GaN: 630 nm.
p-GaN: 50 nm.
p-GaN: 400 nm.
n-GaN: 1000 nm.
Epitaxial substrates up to the broken line JC shown in FIG. 6 are prepared. The epitaxial substrate includes a {20-21} GaN substrate, an n-type GaN layer (1000 nm), a p-type GaN layer (400 nm), and a p-type GaN layer (50 nm). An n-type GaN layer (1000 nm), a p-type GaN layer (400 nm), and a p-type GaN layer (50 nm) are grown on a {20-21} GaN substrate. The surface of the p-type GaN layer (50 nm) is exposed to an atmosphere containing oxygen. Epi substrates A1 and A2 having the above structure were prepared. After placing the epi substrate A1 on the molecular epitaxy (MBE) apparatus, an undoped GaN (630 nm) layer is grown on the p-type GaN layer (50 nm) by the MBE method without irradiating Ga flux to form the epi substrate B1. did. In addition, after the epi substrate A2 is arranged in the molecular epitaxy (MBE) apparatus, after irradiating the Ga flux, an undoped GaN (630 nm) layer is grown on the p-type GaN layer (50 nm) by the MBE method, and the epi substrate B2 Formed.

ガリウム照射の条件例は以下のものである。
基板温度:摂氏750度。
Gaフラックス量:1.4×10−6Torr(1Torrは133.322パスカルで換算される)。
照射時間:30分。
Examples of conditions for gallium irradiation are as follows.
Substrate temperature: 750 degrees Celsius.
Ga flux amount: 1.4 × 10 −6 Torr (1 Torr is converted to 133.322 Pascal).
Irradiation time: 30 minutes.

図6を参照すると、Gaフラックス照射無しの測定結果B1の表面には、SIMS分析において酸素ピーク(1×1019cm−3を超え1×1020cm−3に近いピーク値)と、MBE法で成長されたGaN層において平坦な酸素濃度(1×1018cm−3より大きな定常値)が観察される。 Referring to FIG. 6, on the surface of the measurement result B1 without Ga flux irradiation, and oxygen peaks in the SIMS analysis (peak value close to 1 × 10 20 cm -3 exceed 1 × 10 19 cm -3), MBE method A flat oxygen concentration (steady value greater than 1 × 10 18 cm −3 ) is observed in the GaN layer grown at 1.

また、図6を参照すると、Gaフラックス照射有りの測定結果B2の表面には、SIMS分析において酸素ピークは全く観察されず、測定結果B1における酸素ピーク(1×1019cm−3を超え1×1020cm−3に近いピーク値)は消失している。 Further, referring to FIG. 6, no oxygen peak was observed in the surface of the measurement result B2 with Ga flux irradiation in SIMS analysis, and the oxygen peak in the measurement result B1 (1 × 10 19 cm −3 exceeded 1 × The peak value close to 10 20 cm −3 ) has disappeared.

図6の結果は、Gaフラックスの照射を行うことにより、酸素を含む大気に触れることにより形成されたガリウム酸化物を低減できることを示す。Gaフラックスの照射に引き続いて導電膜を形成することにより、ガリウム酸化物の量が低減された半極性面に、電極のための導電膜を形成できる。また、Gaフラックスの照射に引き続いて窒化ガリウム系半導体膜を形成することにより、この半導体膜中の酸素濃度を低減でき、低い酸素濃度の窒化ガリウム系半導体膜の半極性面に、電極のための導電膜を形成できる。   The result of FIG. 6 shows that gallium oxide formed by exposure to the atmosphere containing oxygen can be reduced by performing irradiation with Ga flux. By forming the conductive film subsequent to the irradiation of the Ga flux, the conductive film for the electrode can be formed on the semipolar surface where the amount of gallium oxide is reduced. Further, by forming a gallium nitride based semiconductor film following the irradiation of the Ga flux, the oxygen concentration in the semiconductor film can be reduced, and the semipolar plane of the gallium nitride based semiconductor film having a low oxygen concentration is provided for the electrode. A conductive film can be formed.

図7は、電流−電圧特性を示す図面である。図7の(a)部は、測定に用いたデバイス構造を示す。エピタキシャル基板は、{20−21}GaN基板、n型GaN層(1000nm)、p型GaN層(400nm)、第1p型GaN層(50nm)及び第2p型GaN層(50nm)を含む。n型GaN層(1000nm)、p型GaN層(400nm)、第1p型GaN層(50nm)及び第2p型GaN層(50nm)は{20−21}GaN基板上に成長される。第1p型GaN層(50nm)の表面は、酸素を含む大気にさらされる。第1p型GaN層(50nm)上に、Gaフラックスを照射することなく、MBE装置を用いて第2p型GaN層(50nm)を成長すると共に、第2p型GaN層(50nm)上に金電極を形成して基板生産物C1を作製した。また、MBE装置を用いてGaフラックスを照射した後に、続けて第2p型GaN層(50nm)を成長すると共に、第2p型GaN層(50nm)上に金電極を形成して基板生産物C2を作製した。厚さ2000nmの金電極を含む上記の構造を有する基板生産物C1、C2を作製した。   FIG. 7 is a diagram showing current-voltage characteristics. Part (a) of FIG. 7 shows the device structure used for the measurement. The epitaxial substrate includes a {20-21} GaN substrate, an n-type GaN layer (1000 nm), a p-type GaN layer (400 nm), a first p-type GaN layer (50 nm), and a second p-type GaN layer (50 nm). An n-type GaN layer (1000 nm), a p-type GaN layer (400 nm), a first p-type GaN layer (50 nm), and a second p-type GaN layer (50 nm) are grown on a {20-21} GaN substrate. The surface of the first p-type GaN layer (50 nm) is exposed to an atmosphere containing oxygen. A second p-type GaN layer (50 nm) is grown on the first p-type GaN layer (50 nm) using an MBE device without irradiating Ga flux, and a gold electrode is formed on the second p-type GaN layer (50 nm). The substrate product C1 was formed by forming. In addition, after irradiating the Ga flux using the MBE apparatus, the second p-type GaN layer (50 nm) is continuously grown, and a gold electrode is formed on the second p-type GaN layer (50 nm) to obtain the substrate product C2. Produced. Substrate products C1 and C2 having the above structure including a gold electrode having a thickness of 2000 nm were prepared.

図7の(b)部に示されるように、Gaフラックスの適用により、オーミック特性の改善及び駆動電圧の低減が可能であることが理解される。本実施の形態によれば、接触抵抗は1×10−3Ω・cm以下である。なお、金の反応性は低く、これ故に金電極の利用は、酸化膜の影響の調査に好適である。したがって、電極の材料としては金に限定されることはない。 As shown in part (b) of FIG. 7, it is understood that application of Ga flux can improve ohmic characteristics and reduce drive voltage. According to the present embodiment, the contact resistance is 1 × 10 −3 Ω · cm 2 or less. Note that the reactivity of gold is low, and therefore the use of a gold electrode is suitable for investigating the influence of an oxide film. Therefore, the electrode material is not limited to gold.

電極が接合する窒化ガリウム系半導体における酸素プロファイルは、Ga照射によって変化する。具体的には、Ga照射によって電極/半導体膜界面における酸化膜の量が低減される。本明細書に開示された実験の他に様々な実験を行っており、これらの実験結果を含めて、金属/半導体の界面における酸素濃度は、該金属が接合する窒化ガリウム系半導体層の内部(界面から100nmの深さ)における酸素濃度の10倍以下である。半導体層の種類は変化していない。   The oxygen profile in the gallium nitride-based semiconductor to which the electrodes are joined changes with Ga irradiation. Specifically, the amount of oxide film at the electrode / semiconductor film interface is reduced by Ga irradiation. In addition to the experiments disclosed in this specification, various experiments have been conducted. The oxygen concentration at the metal / semiconductor interface, including the results of these experiments, is determined in the gallium nitride-based semiconductor layer to which the metal is bonded ( The oxygen concentration is 10 times or less at a depth of 100 nm from the interface. The type of semiconductor layer has not changed.

(実施例2)
発明者らは、Ga照射における真空度と基板温度との関係をシミュレーションにより見積もった。シミュレーションはOutotec Research Oy社製HSC Chemistryという化学反応/平衡の計算ソフトウェアを利用して導出した。見積もりを以下に示す。
雰囲気圧力、加熱温度(摂氏)。
7.50E-02、摂氏1070度以上。
7.50E-03、摂氏860度以上。
7.50E-04、摂氏710度以上。
7.50E-05、摂氏610度以上。
7.50E-06、摂氏540度以上。
7.50E-07、摂氏490度以上。
7.50E-08、摂氏450度以上。
7.50E-09、摂氏400度以上。
7.50E-10、摂氏370度以上。
7.50E-11、摂氏340度以上。
7.50E-12、摂氏310度以上。
7.50E-13、摂氏290度以上。
表示「7.50E-13」は“7.50×10−13”を示す。この見積もりによれば、Ga照射中における真空度の値を小さくする(高真空)につれて、基板温度を小さくできる。
(Example 2)
The inventors estimated the relationship between the degree of vacuum in Ga irradiation and the substrate temperature by simulation. The simulation was derived using a chemical reaction / equilibrium calculation software called HSC Chemistry manufactured by Outotec Research Oy. The estimate is shown below.
Atmospheric pressure, heating temperature (Celsius).
7.50E-02, over 1070 degrees Celsius.
7.50E-03, 860 degrees Celsius or higher.
7.50E-04, over 710 degrees Celsius.
7.50E-05, 610 degrees Celsius or higher.
7.50E-06, 540 degrees Celsius or higher.
7.50E-07, 490 degrees Celsius or higher.
7.50E-08, 450 degrees Celsius or higher.
7.50E-09, 400 degrees Celsius or higher.
7.50E-10, over 370 degrees Celsius.
7.50E-11, 340 degrees Celsius or higher.
7.50E-12, over 310 degrees Celsius.
7.50E-13, 290 degrees Celsius or higher.
The display “7.50E-13” indicates “7.50 × 10 −13 ”. According to this estimate, the substrate temperature can be reduced as the value of the degree of vacuum during Ga irradiation is reduced (high vacuum).

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。   While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.

以上説明したように、本実施の形態によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造する方法が提供される。また、本実施の形態によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子が提供される。   As described above, according to the present embodiment, there is provided a method for manufacturing a group III nitride semiconductor light emitting device having good ohmic contact. Further, according to the present embodiment, a group III nitride semiconductor light emitting device having a good ohmic contact is provided.

10a…成長炉、10b…処理装置、11…基板、12…自然酸化物酸化ガリウム、13…半導体積層、13a…半導体積層の表面、E、E2…エピタキシャル基板、15…n型III族窒化物半導体領域、17…活性層、19…p型III族窒化物半導体領域、21…量子井戸構造、23…障壁層、25…井戸層、27…電子ブロック層、29…p型クラッド層、31…ガリウムフラックス、33…窒化ガリウム系半導体層、35…導電膜、SP3…基板生産物、41…III族窒化物半導体発光素子、43…第1導電型III族窒化物半導体層、45…第1導電型III族窒化物半導体層、47…活性層、49…第1のIII族窒化物半導体層、51…第2のIII族窒化物半導体層、53…電極、J1、J2…接合、55…支持基体。 DESCRIPTION OF SYMBOLS 10a ... Growth furnace, 10b ... Processing apparatus, 11 ... Substrate, 12 ... Natural oxide gallium oxide, 13 ... Semiconductor lamination, 13a ... Surface of semiconductor lamination, E, E2 ... Epitaxial substrate, 15 ... N-type group III nitride semiconductor Region, 17 ... active layer, 19 ... p-type group III nitride semiconductor region, 21 ... quantum well structure, 23 ... barrier layer, 25 ... well layer, 27 ... electron block layer, 29 ... p-type cladding layer, 31 ... gallium Flux, 33 ... Gallium nitride semiconductor layer, 35 ... Conductive film, SP3 ... Substrate product, 41 ... Group III nitride semiconductor light emitting device, 43 ... First conductivity type group III nitride semiconductor layer, 45 ... First conductivity type Group III nitride semiconductor layer, 47 ... active layer, 49 ... first group III nitride semiconductor layer, 51 ... second group III nitride semiconductor layer, 53 ... electrode, J1, J2 ... junction, 55 ... support base .

Claims (14)

III族窒化物半導体発光素子を製造する方法であって、
真空チャンバ内において摂氏300度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす工程を備え、
前記エピタキシャル基板は、窒化ガリウム系半導体からなる半極性の主面を有し、
前記エピタキシャル基板は、III族窒化物半導体からなる活性層を含む、III族窒化物半導体発光素子を製造する方法。
A method of manufacturing a group III nitride semiconductor light emitting device,
A step of exposing the epitaxial substrate to a gallium atmosphere without forming a group III nitride semiconductor at a substrate temperature of 300 ° C. or more in a vacuum chamber;
The epitaxial substrate has a semipolar main surface made of a gallium nitride semiconductor,
The method of manufacturing a group III nitride semiconductor light emitting device, wherein the epitaxial substrate includes an active layer made of a group III nitride semiconductor.
III族窒化物半導体発光素子を製造する方法であって、
真空チャンバ内において摂氏300度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす工程と、
前記エピタキシャル基板の主面に電極のための導電膜を成膜して、基板生産物を形成する工程と、
を備え、
前記エピタキシャル基板の前記主面は、窒化ガリウム系半導体からなる半極性の主面を有し、
前記エピタキシャル基板は、III族窒化物半導体からなる活性層を含む、III族窒化物半導体発光素子を製造する方法。
A method of manufacturing a group III nitride semiconductor light emitting device,
Exposing the epitaxial substrate to a gallium atmosphere without forming a group III nitride semiconductor at a substrate temperature of 300 degrees Celsius or higher in a vacuum chamber;
Forming a substrate product by forming a conductive film for an electrode on the principal surface of the epitaxial substrate; and
With
The main surface of the epitaxial substrate has a semipolar main surface made of a gallium nitride semiconductor,
The method of manufacturing a group III nitride semiconductor light emitting device, wherein the epitaxial substrate includes an active layer made of a group III nitride semiconductor.
前記導電膜は,Au,Pd,Ni,Rh,Al,Ti,Zn,Cu,In,Ta,Pt,Tlのいずれかを含む、請求項2に記載されたIII族窒化物半導体発光素子を製造する方法。   3. The group III nitride semiconductor light emitting device according to claim 2, wherein the conductive film includes any one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl. how to. 前記基板生産物を前記真空チャンバから取り出した後に、前記導電膜にパターン形成を行って電極を形成する工程を更に備え、
当該方法は、前記導電膜を成膜した後に前記電極のためのアロイを行わない、請求項2又は請求項3に記載されたIII族窒化物半導体発光素子を製造する方法。
After removing the substrate product from the vacuum chamber, further comprising forming an electrode by patterning the conductive film;
4. The method for manufacturing a group III nitride semiconductor light-emitting device according to claim 2, wherein the electrode is not alloyed after the conductive film is formed.
前記導電膜の成膜は、前記エピタキシャル基板をガリウム雰囲気にさらした後に、III族窒化物半導体の成膜を行うことなく行われる、請求項2〜請求項4のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。   The film formation of the conductive film is performed without performing a film formation of a group III nitride semiconductor after the epitaxial substrate is exposed to a gallium atmosphere. A method of manufacturing a group III nitride semiconductor light emitting device. 基板の主面の上に半導体領域を成長して、前記エピタキシャル基板を形成する工程を更に備え、
前記基板の前記主面はIII族窒化物半導体からなり、
前記半導体領域は、第1導電型のIII族窒化物半導体層、前記活性層、及び第2導電型のIII族窒化物半導体層を含み、
前記エピタキシャル基板は前記基板を含み、
前記基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜し、
前記エピタキシャル基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜する、請求項1〜請求項5のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
Further comprising the step of growing a semiconductor region on the main surface of the substrate to form the epitaxial substrate;
The main surface of the substrate is made of a group III nitride semiconductor,
The semiconductor region includes a first conductivity type group III nitride semiconductor layer, the active layer, and a second conductivity type group III nitride semiconductor layer,
The epitaxial substrate includes the substrate,
The main surface of the substrate is inclined at an angle in the range of 10 degrees to 80 degrees from a plane orthogonal to a reference axis extending along the c-axis of the group III nitride semiconductor,
The main surface of the epitaxial substrate is inclined at an angle in a range of 10 degrees to 80 degrees from a plane orthogonal to a reference axis extending along the c-axis of the group III nitride semiconductor. A method for producing a group III nitride semiconductor light-emitting device according to any one of the above.
前記エピタキシャル基板は、前記活性層の上に設けられたp型窒化ガリウム系半導体層を含み、
前記p型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、
前記p型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記主面を構成する、請求項1〜請求項6のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
The epitaxial substrate includes a p-type gallium nitride based semiconductor layer provided on the active layer,
The p-type gallium nitride based semiconductor layer contains magnesium as a dopant,
The method for producing a group III nitride semiconductor light-emitting device according to claim 1, wherein a main surface of the p-type gallium nitride based semiconductor layer constitutes the main surface of the epitaxial substrate. .
前記基板温度は、前記エピタキシャル基板の形成における成膜温度のうちの最低温度以下である、請求項1〜請求項7のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。   The method for producing a group III nitride semiconductor light-emitting device according to claim 1, wherein the substrate temperature is equal to or lower than a lowest temperature among film formation temperatures in the formation of the epitaxial substrate. . 前記基板温度は摂氏900度以下である、請求項1〜請求項8のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。   The method for producing a group III nitride semiconductor light-emitting device according to any one of claims 1 to 8, wherein the substrate temperature is 900 degrees Celsius or less. 前記活性層はInGaN層を含み、
前記エピタキシャル基板の前記基板温度は、前記活性層の前記InGaN層の成長温度以下である、請求項1〜請求項9のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
The active layer includes an InGaN layer;
The method for manufacturing a group III nitride semiconductor light-emitting device according to claim 1, wherein the substrate temperature of the epitaxial substrate is equal to or lower than a growth temperature of the InGaN layer of the active layer. .
前記基板の前記III族窒化物半導体はGaNであり、
前記エピタキシャル基板の前記主面はGaNからなる、請求項1〜請求項10のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
The group III nitride semiconductor of the substrate is GaN;
The method for producing a group III nitride semiconductor light-emitting device according to claim 1, wherein the main surface of the epitaxial substrate is made of GaN.
前記エピタキシャル基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜する、請求項1〜請求項11のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。   The main surface of the epitaxial substrate is inclined at an angle in a range of not less than 63 degrees and not more than 80 degrees from a plane orthogonal to a reference axis extending along the c-axis of the group III nitride semiconductor. A method for producing a group III nitride semiconductor light-emitting device according to any one of the above. 前記エピタキシャル基板をガリウム雰囲気にさらした後に前記真空チャンバ内において前記活性層の上に窒化ガリウム系半導体の成膜を行う工程を更に備える、請求項1〜請求項12のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。   13. The method according to claim 1, further comprising a step of forming a gallium nitride-based semiconductor on the active layer in the vacuum chamber after the epitaxial substrate is exposed to a gallium atmosphere. A method for manufacturing a Group III nitride semiconductor light emitting device. 前記エピタキシャル基板をガリウム雰囲気にさらした後に前記真空チャンバ内において成膜した窒化ガリウム系半導体層における酸素濃度は、1×1018cm−3以下である、請求項1〜請求項13のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。 The oxygen concentration in the gallium nitride based semiconductor layer formed in the vacuum chamber after exposing the epitaxial substrate to a gallium atmosphere is 1 × 10 18 cm −3 or less. A method for producing the group III nitride semiconductor light-emitting device described in the item.
JP2011270266A 2011-12-09 2011-12-09 Method for manufacturing group III nitride semiconductor light emitting device Expired - Fee Related JP5482771B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011270266A JP5482771B2 (en) 2011-12-09 2011-12-09 Method for manufacturing group III nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011270266A JP5482771B2 (en) 2011-12-09 2011-12-09 Method for manufacturing group III nitride semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010201116A Division JP5136615B2 (en) 2010-09-08 2010-09-08 Method for manufacturing group III nitride semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2012060163A true JP2012060163A (en) 2012-03-22
JP5482771B2 JP5482771B2 (en) 2014-05-07

Family

ID=46056797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011270266A Expired - Fee Related JP5482771B2 (en) 2011-12-09 2011-12-09 Method for manufacturing group III nitride semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP5482771B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141283A (en) * 2000-08-08 2002-05-17 Matsushita Electric Ind Co Ltd Semiconductor substrate, its producing method, semiconductor device and method for patterning
JP2004153102A (en) * 2002-10-31 2004-05-27 Furukawa Electric Co Ltd:The Multilayer structure of semiconductor material and its producing process
JP2006253500A (en) * 2005-03-11 2006-09-21 Kanagawa Acad Of Sci & Technol Method for removing oxygen on solid surface, crystal growing method, and semiconductor device and its manufacturing method
JP2010123920A (en) * 2008-10-20 2010-06-03 Sumitomo Electric Ind Ltd Method for manufacturing nitride semiconductor light emitting element, and method for manufacturing epitaxial wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141283A (en) * 2000-08-08 2002-05-17 Matsushita Electric Ind Co Ltd Semiconductor substrate, its producing method, semiconductor device and method for patterning
JP2004153102A (en) * 2002-10-31 2004-05-27 Furukawa Electric Co Ltd:The Multilayer structure of semiconductor material and its producing process
JP2006253500A (en) * 2005-03-11 2006-09-21 Kanagawa Acad Of Sci & Technol Method for removing oxygen on solid surface, crystal growing method, and semiconductor device and its manufacturing method
JP2010123920A (en) * 2008-10-20 2010-06-03 Sumitomo Electric Ind Ltd Method for manufacturing nitride semiconductor light emitting element, and method for manufacturing epitaxial wafer

Also Published As

Publication number Publication date
JP5482771B2 (en) 2014-05-07

Similar Documents

Publication Publication Date Title
JP4023121B2 (en) N-type electrode, group III nitride compound semiconductor device, method for manufacturing n-type electrode, and method for manufacturing group III nitride compound semiconductor device
JP2015082662A (en) Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
US8431475B2 (en) Method for fabricating a low-resistivity ohmic contact to a p-type III-V nitride semiconductor material at low temperature
WO2006109760A1 (en) Semiconductor element and method for manufacturing same
JP5440674B1 (en) LED element and manufacturing method thereof
JP5749888B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP5136615B2 (en) Method for manufacturing group III nitride semiconductor light emitting device
JP2010226023A (en) Method of manufacturing substrate product having nitride based compound semiconductor layer on support substrate, and method of manufacturing semiconductor device
US8415707B2 (en) Group III nitride semiconductor device
JP5685555B2 (en) Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer
WO2007119919A1 (en) Iii-nitride semiconductor light emitting device and method for manufacturing the same
JP5482771B2 (en) Method for manufacturing group III nitride semiconductor light emitting device
KR101528098B1 (en) Method for manufacturing gallium nitride-type light emitting diode using oblique angle deposition and RTA
US20070069226A1 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
JP2010245109A (en) Group iii nitride based semiconductor element, and method of producing electrode
JP2007243143A (en) Semiconductor element, and method for manufacturing it
JP5732952B2 (en) Method for fabricating group III nitride semiconductor device
KR101026059B1 (en) Nitride Semiconductor Light Emitting Device and Menufacturing Method of the Same
JP2005026389A (en) Electrode structure on p-type iii-group nitride semiconductor layer and method of forming the same
JP2004153169A (en) Method of manufacturing p-type boron phosphide semiconductor layer, compound semiconductor element, zener diode, and light emitting diode
JP5880880B2 (en) Nitride light emitting device
TW457730B (en) Light-emitting device and method for fabricating the same
TWI273727B (en) Method of fabricating light emitting diode with low operating voltage
JP2020027905A (en) Laminated body and manufacturing method thereof
JP2004312038A (en) Method of forming ohmic electrode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R150 Certificate of patent or registration of utility model

Ref document number: 5482771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees