JP5732952B2 - Method for fabricating group III nitride semiconductor device - Google Patents
Method for fabricating group III nitride semiconductor device Download PDFInfo
- Publication number
- JP5732952B2 JP5732952B2 JP2011065935A JP2011065935A JP5732952B2 JP 5732952 B2 JP5732952 B2 JP 5732952B2 JP 2011065935 A JP2011065935 A JP 2011065935A JP 2011065935 A JP2011065935 A JP 2011065935A JP 5732952 B2 JP5732952 B2 JP 5732952B2
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- nitride semiconductor
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、III族窒化物半導体素子を作製する方法に関する。 The present invention relates to a method for manufacturing a group III nitride semiconductor device.
非特許文献１には、５２０ｎｍでレーザ発振するレーザダイオードが記載されている。特許文献１には、III族窒化物半導体素子が記載されており、このIII族窒化物半導体素子は５×１０１６ｃｍ−３以上５×１０１８ｃｍ−３以下の酸素濃度を有する窒化ガリウム系半導体領域を含む。 Non-Patent Document 1 describes a laser diode that oscillates at 520 nm. Patent Document 1 describes a group III nitride semiconductor device, and this group III nitride semiconductor device has a gallium nitride system having an oxygen concentration of 5 × 10 16 cm −3 or more and 5 × 10 18 cm −3 or less. Includes semiconductor regions.
非特許文献１から理解されるように、半極性III族窒化物は、III族窒化物半導体デバイスにとって魅力的な対象である。発明者らの知見によれば、半極性面上エピタキシャル膜の反応性がｃ面に比べて高く、これ故にエピタキシャル膜の表面に酸化膜が容易に形成される。また、その酸化膜の厚みもｃ面に比べて厚い形成される。このような性質の半極性面に対して、発明者らは、良好な電気的接触を提供するために様々な試みを行っているけれども、良好な接触抵抗を得るには至っていない。このような点で、半極性面は、半極性面に比べて良好な接触抵抗の電極を形成できるｍ面やｃ面と異なっている。 As understood from Non-Patent Document 1, semipolar group III nitride is an attractive target for group III nitride semiconductor devices. According to the knowledge of the inventors, the reactivity of the epitaxial film on the semipolar plane is higher than that of the c-plane, and therefore an oxide film is easily formed on the surface of the epitaxial film. Further, the oxide film is formed thicker than the c-plane. Although the inventors have made various attempts to provide a good electrical contact with the semipolar surface having such properties, they have not yet obtained a good contact resistance. In this respect, the semipolar surface is different from the m-plane and the c-plane, which can form an electrode having better contact resistance than the semipolar plane.
本発明は、このような事情を鑑みて為されたものであり、半極性III族窒化物に対して良好な接触抵抗を提供できる、III族窒化物半導体素子を作製する方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and provides a method for producing a group III nitride semiconductor device capable of providing good contact resistance to a semipolar group III nitride. Objective.
本発明の一側面は、III族窒化物半導体素子を作製する方法に係る。この方法は、（ａ）基板と該基板上に形成された窒化ガリウム系半導体層とを含むエピタキシャル基板を処理装置の真空チャンバに配置する工程と、（ｂ）前記真空チャンバ内において前記エピタキシャル基板の基板温度を上昇する工程と、（ｃ）前記真空チャンバにおいて前記エピタキシャル基板の温度を上昇した後に、前記真空チャンバ内において前記エピタキシャル基板の前記窒化ガリウム系半導体層の表面に改質処理を行って、改質された表面を有するエピタキシャル生産物を形成する工程と、前記エピタキシャル生産物の前記改質された表面の上に導電膜を堆積して、前記窒化ガリウム系半導体層と前記導電膜との界面を形成する工程とを備える。前記改質処理は、ガリウムフラックス照射及び窒素ラジカル照射を同時に行うことなくガリウムフラックス照射及び窒素ラジカル照射のいずれか一方の処理を含み、前記窒化ガリウム系半導体層の前記表面は、該窒化ガリウム系半導体層のｃ軸方向に延びる基準軸に直交する第１の基準平面を基準にして６１度を超える傾斜角で傾斜する半極性を示し、前記改質処理は、前記改質された表面が前記第２の基準平面に対して第１の角度で傾斜した第１面に沿って延在する第１部分と前記第２の基準平面に対して第２の角度で傾斜した第２面に沿って延在する第２部分とを含むように行われる。 One aspect of the present invention relates to a method for fabricating a group III nitride semiconductor device. The method includes: (a) placing an epitaxial substrate including a substrate and a gallium nitride based semiconductor layer formed on the substrate in a vacuum chamber of a processing apparatus; and (b) placing the epitaxial substrate in the vacuum chamber. (C) after raising the temperature of the epitaxial substrate in the vacuum chamber, modifying the surface of the gallium nitride based semiconductor layer of the epitaxial substrate in the vacuum chamber; Forming an epitaxial product having a modified surface; and depositing a conductive film on the modified surface of the epitaxial product to form an interface between the gallium nitride based semiconductor layer and the conductive film. Forming a step. The modification treatment includes one of gallium flux irradiation and nitrogen radical irradiation without simultaneously performing gallium flux irradiation and nitrogen radical irradiation, and the surface of the gallium nitride based semiconductor layer is formed of the gallium nitride based semiconductor. The semipolarity inclined at an inclination angle of more than 61 degrees with reference to a first reference plane orthogonal to a reference axis extending in the c-axis direction of the layer, wherein the modified surface has the modified surface A first portion extending along a first surface inclined at a first angle with respect to two reference planes and a second surface inclined at a second angle with respect to the second reference plane. And the second portion is present.
この作製方法によれば、真空チャンバにおいてエピタキシャル基板の温度を上昇した後に、真空チャンバ内において窒化ガリウム系半導体層の表面に改質処理を行う。この改質処理は、ガリウムフラックス照射及び窒素ラジカル照射を同時に行うことなくガリウムフラックス照射及び窒素ラジカル照射のいずれか一方の処理を含む。成膜が生じないようにガリウムフラックス照射又は窒素ラジカル照射の処理を半極性面に行うことによって、窒化ガリウム系半導体層の表面は、元々の半極性面とは異なるいくつかの面方位の構成面を含む改質面に変更される。成長された窒化ガリウム系半導体層は半極性の表面を有するけれども、改質処理によって、改質された表面が第１の基準平面に対して第１の角度で傾斜した第１面に沿って延在する第１部分と第１の基準平面に対して第２の角度で傾斜した第２面に沿って延在する第２部分とを含むことになる。窒化ガリウム系半導体層の表面が、該窒化ガリウム系半導体層のｃ軸方向に延びる基準軸に直交する第１の基準平面を基準にして６１度を超える傾斜角で傾斜する半極性を有するとき、改質処理により形成された表面の少なくとも一部分は、良好な接触抵抗を提供できる。電極は、窒化ガリウム系半導体層上に形成されるけれども、電極の一部は良好な接触抵抗を提供できる部分面に接触を成すことになる。したがって、半極性面に直接に接触を成す電極に比べて、電極全体としての接触抵抗が良好になる。好適には、第１部分及び第２部分の一方はｍ面又はほぼｍ面の面方位を有している。 According to this manufacturing method, after the temperature of the epitaxial substrate is increased in the vacuum chamber, the surface of the gallium nitride based semiconductor layer is subjected to a modification process in the vacuum chamber. This reforming treatment includes one of gallium flux irradiation and nitrogen radical irradiation without simultaneously performing gallium flux irradiation and nitrogen radical irradiation. By performing gallium flux irradiation or nitrogen radical irradiation treatment on the semipolar surface so that film formation does not occur, the surface of the gallium nitride based semiconductor layer is composed of several plane orientations different from the original semipolar surface. It is changed to the modified surface containing. Although the grown gallium nitride based semiconductor layer has a semipolar surface, the modified surface extends along the first surface inclined at a first angle with respect to the first reference plane by the modification process. And a second portion extending along a second surface inclined at a second angle with respect to the first reference plane. When the surface of the gallium nitride based semiconductor layer has a semipolarity inclined at an inclination angle exceeding 61 degrees with reference to a first reference plane orthogonal to a reference axis extending in the c-axis direction of the gallium nitride based semiconductor layer, At least a portion of the surface formed by the modification process can provide good contact resistance. Although the electrode is formed on the gallium nitride based semiconductor layer, a part of the electrode is in contact with a partial surface that can provide good contact resistance. Therefore, the contact resistance of the entire electrode is better than that of an electrode that is in direct contact with the semipolar surface. Preferably, one of the first portion and the second portion has an m-plane or substantially m-plane orientation.
本発明の一側面に係る製造方法では、前記改質処理において前記真空チャンバにおける真空度が1×10-6Torr以下であることが好ましい。この作製方法によれば、上記の真空度の範囲では、窒化ガリウム系半導体の表面における原子のマイグレーションが生じるので、より容易に所望の表面に変更される。 In the manufacturing method according to one aspect of the present invention, the degree of vacuum in the vacuum chamber is preferably 1 × 10 −6 Torr or less in the reforming process. According to this manufacturing method, the migration of atoms on the surface of the gallium nitride semiconductor occurs in the above vacuum range, so that the surface is more easily changed to a desired surface.
本発明の一側面に係る製造方法では、前記改質処理における基板温度は摂氏５００度以上であることが好ましい。この作製方法によれば、上記の温度範囲によれば、窒化ガリウム系半導体の表面における原子のマイグレーションが生じるので、より容易に所望の表面が得られる。 In the manufacturing method according to one aspect of the present invention, the substrate temperature in the modification treatment is preferably 500 degrees Celsius or more. According to this manufacturing method, according to the above temperature range, migration of atoms on the surface of the gallium nitride semiconductor occurs, so that a desired surface can be obtained more easily.
本発明の一側面に係る製造方法では、前記改質された表面は前記第１部分と前記第２部分とを含むステップ構造を有することができる。この作製方法によれば、ステップ構造における２つの部分の一方への電極の接触は、他方への電極の接触に比べて良好である。 In the manufacturing method according to one aspect of the present invention, the modified surface may have a step structure including the first portion and the second portion. According to this manufacturing method, the contact of the electrode with one of the two portions in the step structure is better than the contact of the electrode with the other.
本発明の一側面に係る製造方法では、前記窒化ガリウム系半導体層の前記表面は該窒化ガリウム系半導体層のｍ軸方向に傾斜を示し、前記第１部分及び前記第２部分の一方は｛１０−１０｝面を含むことができる。この作製方法によれば、改質処理において、窒化ガリウム系半導体の表面における原子のマイグレーションが生じて、｛１０−１０｝面が形成される。 In the manufacturing method according to one aspect of the present invention, the surface of the gallium nitride based semiconductor layer is inclined in the m-axis direction of the gallium nitride based semiconductor layer, and one of the first portion and the second portion is {10 -10} planes can be included. According to this manufacturing method, migration of atoms on the surface of the gallium nitride semiconductor occurs in the modification treatment, and a {10-10} plane is formed.
本発明の一側面に係る製造方法では、前記第１部分及び前記第２部分の他方は｛１０−１１｝面を含むことができる。改質処理により｛１０−１０｝面を形成する際に、改質された表面に｛１０−１１｝面が現れることがある。 In the manufacturing method according to one aspect of the present invention, the other of the first part and the second part may include a {10-11} plane. When the {10-10} plane is formed by the modification treatment, the {10-11} plane may appear on the modified surface.
本発明の一側面に係る製造方法では、前記窒化ガリウム系半導体層の前記表面は、該窒化ガリウム系半導体層のｍ軸方向に傾斜し、前記ステップ構造は（１０−１０）面及び（１０−１１）面を含むことができる。この作製方法によれば、ステップ構造がｍ面を含むので、ｍ面への接触は良好な接触抵抗を提供できる。 In the manufacturing method according to one aspect of the present invention, the surface of the gallium nitride based semiconductor layer is inclined in the m-axis direction of the gallium nitride based semiconductor layer, and the step structure has a (10-10) plane and (10− 11) It can include a surface. According to this manufacturing method, since the step structure includes the m-plane, contact with the m-plane can provide good contact resistance.
本発明の一側面に係る製造方法では、前記第１部分及び前記第２部分の各々は、前記窒化ガリウム系半導体層の前記表面の傾斜の方向に交差する方向に延在することができる。この作製方法によれば、第１の基準平面を基準にして６１度を超える傾斜角の角度範囲における傾斜角で傾斜する半極性面に改質処理を行うことによって、第１部分及び第２部分の各々が上記の傾斜方向に交差する方向に延在するように形成される。 In the manufacturing method according to one aspect of the present invention, each of the first portion and the second portion may extend in a direction intersecting with the direction of inclination of the surface of the gallium nitride based semiconductor layer. According to this manufacturing method, the first portion and the second portion are modified by performing the reforming process on the semipolar surface inclined at an inclination angle in the angle range of the inclination angle exceeding 61 degrees with respect to the first reference plane. Are formed so as to extend in a direction crossing the above-described inclination direction.
本発明の一側面に係る製造方法は、III族窒化物半導体からなる主面を有する基板を成長装置に配置する工程と、一又は複数の窒化ガリウム系半導体層を前記基板の前記主面の上に前記成長装置で成長して前記エピタキシャル基板を形成する工程と、前記エピタキシャル基板を前記成長装置から取り出して、前記窒化ガリウム系半導体層の前記表面を大気にさらす工程とを更に備えることができる。前記基板の前記主面は、該III族窒化物半導体のｃ軸方向に延びる基準軸に直交する第３の基準平面を基準にして該III族窒化物半導体のｍ軸方向に６１度を超える角度で傾斜する半極性を示し、前記窒化ガリウム系半導体層は、前記基板の前記主面の法線軸に直交する第４の基準平面に沿って延在することができる。 The manufacturing method according to one aspect of the present invention includes a step of disposing a substrate having a main surface made of a group III nitride semiconductor in a growth apparatus, and one or a plurality of gallium nitride-based semiconductor layers on the main surface of the substrate. And the step of growing with the growth apparatus to form the epitaxial substrate, and the step of taking the epitaxial substrate out of the growth apparatus and exposing the surface of the gallium nitride based semiconductor layer to the atmosphere. The main surface of the substrate has an angle exceeding 61 degrees in the m-axis direction of the group III nitride semiconductor with reference to a third reference plane orthogonal to a reference axis extending in the c-axis direction of the group III nitride semiconductor. The gallium nitride based semiconductor layer can extend along a fourth reference plane orthogonal to the normal axis of the main surface of the substrate.
この作製方法によれば、上記のような半極性面を有する基板を用いることによって、窒化ガリウム系半導体層の表面のモフォロジを制御できる。エピタキシャル基板を成長装置から取り出す際に窒化ガリウム系半導体層の表面が大気にさらされるので、酸素を含む雰囲気に窒化ガリウム系半導体層の表面が置かれる。 According to this manufacturing method, the morphology of the surface of the gallium nitride based semiconductor layer can be controlled by using the substrate having the semipolar surface as described above. Since the surface of the gallium nitride based semiconductor layer is exposed to the atmosphere when the epitaxial substrate is taken out from the growth apparatus, the surface of the gallium nitride based semiconductor layer is placed in an atmosphere containing oxygen.
本発明の一側面に係る製造方法では、前記エピタキシャル生産物の前記改質処理に先だって、前記真空チャンバに１×１０−１０Ｔｏｒｒ以下の真空度を提供する工程を更に備えることができる。 The manufacturing method according to one aspect of the present invention may further include a step of providing a vacuum degree of 1 × 10 −10 Torr or less to the vacuum chamber prior to the reforming process of the epitaxial product.
この作製方法によれば、改質処理に先立って上記の高真空中にエピタキシャル生産物が置かれる。この期間に、蒸気圧の関係から窒化ガリウム系半導体層の表面の清浄化が進む。 According to this manufacturing method, the epitaxial product is placed in the high vacuum prior to the reforming process. During this period, the surface of the gallium nitride based semiconductor layer is cleaned due to the vapor pressure.
本発明の一側面に係る製造方法では、前記導電膜は、Ａｕ、Ｐｄ、Ｎｉ、Ｒｈ、Ａｌ、Ｔｉ、Ｚｎ、Ｃｕ、Ｉｎ、Ｔａ、Ｐｔ及びＴｌの少なくともいずれかを含むことができる。この作製方法によれば、上記の電極材料を用いて電極を形成できる。 In the manufacturing method according to one aspect of the present invention, the conductive film can include at least one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl. According to this manufacturing method, an electrode can be formed using the above electrode material.
本発明の一側面に係る製造方法は、前記電極膜を加工して、前記基板生産物に電極を形成する工程を更に備えることができる。前記電極の形成において前記電極のアロイを行わないことが好ましい。この作製方法によれば、ノンアロイ電極を作製できる。 The manufacturing method according to one aspect of the present invention may further include a step of processing the electrode film to form an electrode on the substrate product. It is preferable not to alloy the electrode in forming the electrode. According to this production method, a non-alloy electrode can be produced.
本発明の一側面に係る製造方法では、前記改質処理では、窒素ラジカル照射を行うことなくガリウムフラックス照射を行うことができる。或いは、本発明の一側面に係る製造方法では、前記改質処理では、ガリウムフラックス照射を行うことなく窒素ラジカル照射を行うことができる。これらの作製方法によれば、ガリウムフラックス照射及び窒素ラジカル照射を同時に行うことによって望まれない副生成物が形成される可能性がある。ガリウムフラックス照射及び窒素ラジカル照射を同時に行わないので、副生成物の形成が避けられる。 In the manufacturing method according to one aspect of the present invention, in the modification treatment, gallium flux irradiation can be performed without performing nitrogen radical irradiation. Alternatively, in the manufacturing method according to one aspect of the present invention, the radical treatment can be performed without performing the gallium flux irradiation in the modification treatment. According to these manufacturing methods, unwanted by-products may be formed by simultaneously performing gallium flux irradiation and nitrogen radical irradiation. Since gallium flux irradiation and nitrogen radical irradiation are not performed simultaneously, the formation of by-products can be avoided.
本発明の一側面に係る製造方法では、当該III族窒化物半導体素子はIII族窒化物半導体発光素子を含み、前記エピタキシャル基板は、キャリアの注入により光を発生する活性層を含むことができる。この作製方法によれば、良好な接触抵抗の提供により、発光素子の駆動電圧を低減できる。 In the manufacturing method according to one aspect of the present invention, the group III nitride semiconductor device may include a group III nitride semiconductor light emitting device, and the epitaxial substrate may include an active layer that generates light by carrier injection. According to this manufacturing method, the driving voltage of the light emitting element can be reduced by providing good contact resistance.
本発明の一側面に係る製造方法では、前記エピタキシャル基板の前記活性層は、５００ｎｍ以上５４０ｎｍ以下の波長範囲の光を発生するように設けられる。この作製方法によれば、半極性面を用いて形成される緑色の発光素子に良好な接触抵抗を提供でき、この発光素子の駆動電圧を低減できる。 In the manufacturing method according to one aspect of the present invention, the active layer of the epitaxial substrate is provided so as to generate light having a wavelength range of 500 nm or more and 540 nm or less. According to this manufacturing method, good contact resistance can be provided to the green light-emitting element formed using the semipolar plane, and the driving voltage of the light-emitting element can be reduced.
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。 The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
以上説明したように、本発明の一側面によれば、半極性III族窒化物に対して良好な接触抵抗を提供できる、III族窒化物半導体素子を作製する方法が提供される。 As described above, according to one aspect of the present invention, there is provided a method for producing a group III nitride semiconductor device that can provide good contact resistance to semipolar group III nitride.
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、エピタキシャル基板及びIII族窒化物半導体素子を作製する方法、III族窒化物半導体発光素子を作製する方法、III族窒化物半導体素子のための電極を形成する方法、III族窒化物半導体素子、並びにエピタキシャル基板に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, referring to the attached drawings, a method of manufacturing an epitaxial substrate and a group III nitride semiconductor device, a method of manufacturing a group III nitride semiconductor light emitting device, and a method of forming an electrode for a group III nitride semiconductor device Embodiments relating to Group III nitride semiconductor devices and epitaxial substrates will be described. Where possible, the same parts are denoted by the same reference numerals.
図１〜図４を参照しながら、エピタキシャル基板及びIII族窒化物半導体素子を作製する方法、III族窒化物半導体発光素子を作製する方法、並びに電極を形成する方法に係る実施の形態について説明を行う。図１〜図４は、本実施の形態に係るIII族窒化物半導体素子を製造する方法における主要な工程を模式的に示す図面である。引き続く説明では、III族窒化物半導体発光素子を例示しながら、III族窒化物半導体素子を製造する方法を説明する。 With reference to FIGS. 1 to 4, an embodiment relating to a method of manufacturing an epitaxial substrate and a group III nitride semiconductor device, a method of manufacturing a group III nitride semiconductor light emitting device, and a method of forming an electrode will be described. Do. 1 to 4 are drawings schematically showing main steps in the method of manufacturing a group III nitride semiconductor device according to the present embodiment. In the following description, a method for manufacturing a group III nitride semiconductor device will be described with reference to a group III nitride semiconductor light emitting device.
図１の（ａ）部に示されるように、工程Ｓ１０１では基板１１が準備される。基板１１は、III族窒化物半導体からなる主面１１ａを有しており、この主面１１ａは、III族窒化物半導体のｃ軸（本実施の形態では＜０００１＞軸）の方向に延在する基準軸（ベクトルＶＣによって示される）に直交する平面Ｒｃを基準にして６１度より大きい角度ＡＮＧＬＥで傾斜し、これ故に、半極性を示す。この基板１１は、例えばIII族窒化物半導体からなることができる。基板１１のIII族窒化物半導体は、例えばＧａＮ等からなることができる。主面１１ａは、好ましくは該窒化ガリウム系半導体層のｍ軸方向に傾斜するが、傾斜方向はｍ軸方向を中心に−１度以上＋１度以下の小さい角度範囲であってもよい。ｍ軸の傾斜方向がこの角度範囲にあるとき、良好な接触抵抗をIII族窒化物半導体素子に提供できる。 As shown in FIG. 1A, the substrate 11 is prepared in step S101. The substrate 11 has a main surface 11a made of a group III nitride semiconductor, and the main surface 11a extends in the direction of the c-axis of the group III nitride semiconductor (the <0001> axis in the present embodiment). Tilted at an angle ANGLE greater than 61 degrees with respect to a plane Rc orthogonal to the reference axis (indicated by the vector VC), and thus exhibits semipolarity. The substrate 11 can be made of, for example, a group III nitride semiconductor. The group III nitride semiconductor of the substrate 11 can be made of, for example, GaN. The main surface 11a is preferably inclined in the m-axis direction of the gallium nitride based semiconductor layer, but the inclination direction may be a small angle range of −1 degree or more and +1 degree or less around the m-axis direction. When the inclination direction of the m-axis is within this angle range, good contact resistance can be provided to the group III nitride semiconductor device.
図１の（ｂ）部に示されるように、工程Ｓ１０２（Ｓ１０２−１）では、半導体発光素子のための半導体積層１３を成長装置１０ａで基板１１上に成長する。引き続き、一実施例を説明する。基板１１を成長装置１０ａに配置した後に、成長装置１０ａにアンモニア及び水素を供給して基板１１の主面１１ａの前処理（例えばサーマルクリーニング）を行う。前処理の後に、成長装置１０ａを用いて、複数のIII族窒化物半導体層を基板１１の主面１１ａ上に順にエピタキシャルに成長する。この成長は、例えば有機金属気相成長法といった成長法で行われる。 As shown in part (b) of FIG. 1, in step S102 (S102-1), a semiconductor stack 13 for a semiconductor light emitting element is grown on a substrate 11 by a growth apparatus 10a. Subsequently, an embodiment will be described. After the substrate 11 is placed in the growth apparatus 10a, ammonia and hydrogen are supplied to the growth apparatus 10a to perform pretreatment (for example, thermal cleaning) of the main surface 11a of the substrate 11. After the pretreatment, a plurality of group III nitride semiconductor layers are epitaxially grown in order on the main surface 11a of the substrate 11 using the growth apparatus 10a. This growth is performed by a growth method such as a metal organic chemical vapor deposition method.
半導体積層１３の形成では、ｎ型III族窒化物半導体領域１５といった第１導電型のIII族窒化物半導体層を成長装置１０ａで成長すると共に、次いでｎ型III族窒化物半導体領域１５上に活性層１７を成長する。必要な場合には、活性層１７の成長に先立って、ｎ型III族窒化物半導体領域１５上に光ガイド層を成長してもよい。ｎ型III族窒化物半導体領域１５は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等からなることができる。活性層１７は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含む。活性層１７は例えば量子井戸構造２１を有しており、量子井戸構造２１は、交互に配列された障壁層２３及び井戸層２５を含むことができる。障壁層２３のバンドギャップは井戸層２５のバンドギャップより大きい。障壁層２３は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができ、井戸層２５は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができる。活性層１７は例えば480ｎｍ以上560ｎｍ以下の波長範囲にピーク発光波長を有するように設けられる。好適な実施例では、活性層１７は例えば５００ｎｍ以上５４０ｎｍ以下の波長範囲にピーク発光波長を有するように設けられる。必要な場合には、第２導電型の窒化ガリウム系半導体領域を成長する前に、活性層１７上に光ガイド層を成長装置１０ａで成長することができる。これらの工程により、半導体積層１２が基板１１上に成長される。 In the formation of the semiconductor stack 13, a group III nitride semiconductor layer of the first conductivity type such as the n-type group III nitride semiconductor region 15 is grown by the growth apparatus 10 a and then activated on the n-type group III nitride semiconductor region 15. Layer 17 is grown. If necessary, a light guide layer may be grown on the n-type group III nitride semiconductor region 15 prior to the growth of the active layer 17. The n-type group III nitride semiconductor region 15 can be made of, for example, GaN, AlGaN, InAlGaN, or the like. The active layer 17 includes a gallium nitride based semiconductor layer containing indium as a group III constituent element. The active layer 17 has, for example, a quantum well structure 21, and the quantum well structure 21 can include alternately arranged barrier layers 23 and well layers 25. The band gap of the barrier layer 23 is larger than the band gap of the well layer 25. The barrier layer 23 can be made of, for example, GaN, InGaN, InAlGaN, or the like, and the well layer 25 can be made of, for example, GaN, InGaN, InAlGaN, or the like. The active layer 17 is provided so as to have a peak emission wavelength in a wavelength range of, for example, 480 nm or more and 560 nm or less. In a preferred embodiment, the active layer 17 is provided so as to have a peak emission wavelength in a wavelength range of, for example, 500 nm or more and 540 nm or less. If necessary, a light guide layer can be grown on the active layer 17 by the growth apparatus 10a before the second conductivity type gallium nitride based semiconductor region is grown. Through these steps, the semiconductor stack 12 is grown on the substrate 11.
図１の（ｃ）部に示されるように、工程Ｓ１０２−２では、ｐ型III族窒化物半導体領域１９といった第２導電型の窒化ガリウム系半導体領域を成長装置１０ａで成長して、半導体積層１３を形成する。本実施例では、活性層１７上にｐ型III族窒化物半導体領域１９が形成される。ｐ型III族窒化物半導体領域１９は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等からなることができる。 As shown in part (c) of FIG. 1, in step S102-2, a second conductivity type gallium nitride based semiconductor region such as a p-type group III nitride semiconductor region 19 is grown by a growth apparatus 10a, and a semiconductor stack is formed. 13 is formed. In this embodiment, a p-type group III nitride semiconductor region 19 is formed on the active layer 17. The p-type group III nitride semiconductor region 19 can be made of, for example, GaN, AlGaN, InAlGaN, or the like.
ｐ型III族窒化物半導体領域１９のために、電子ブロック層２７、ｐ型クラッド層２９及び窒化ガリウム系半導体層３１が、活性層１７上に順に成長する。電子ブロック層２７は、障壁層２３のバンドギャップより大きなバンドギャップを有する。ｐ型クラッド層２９は、障壁層２３のバンドギャップより大きなバンドギャップを有し、また活性層１７の屈折率より小さい屈折率を有する。半導体積層１３の形成におけるいくつかの成膜の最後に、本実施例では、例えばｐ型コンタクト層のための窒化ガリウム系半導体層３１が成長される。ｐ型III族窒化物半導体領域１９は、ｐ型窒化ガリウム系半導体層３１を含むことができる。窒化ガリウム系半導体層３１の表面３１ａは半極性を示し、この表面３１ａは、該窒化ガリウム系半導体層３１のｃ軸方向（本実施の形態では＜０００１＞軸）に延びる基準軸Ｂｘに直交する基準平面Ｒｂを基準にして６１度を超える傾斜角で傾斜する。表面３１ａは、基板１１のｃ軸の傾斜に従って、例えば該窒化ガリウム系半導体層３１のｍ軸方向に傾斜される。ｐ型III族窒化物半導体領域１９は電子ブロック層２７、ｐ型クラッド層２９及び窒化ガリウム系半導体層（ｐ型コンタクト層）３１を含むことができる。電子ブロック層２７は例えばＭｇドープＡｌＧａＮからなり、ｐ型クラッド層２９は例えばＭｇドープＩｎＡｌＧａＮからなる。ｐ型コンタクト層は例えばＭｇドープＧａＮ、MgドープInGaN等からなることができる。 For the p-type group III nitride semiconductor region 19, an electron block layer 27, a p-type cladding layer 29 and a gallium nitride based semiconductor layer 31 are grown on the active layer 17 in order. The electron block layer 27 has a band gap larger than that of the barrier layer 23. The p-type cladding layer 29 has a band gap larger than that of the barrier layer 23 and a refractive index smaller than that of the active layer 17. In the present embodiment, a gallium nitride based semiconductor layer 31 for a p-type contact layer is grown at the end of several film formations in the formation of the semiconductor stack 13. The p-type group III nitride semiconductor region 19 can include a p-type gallium nitride based semiconductor layer 31. The surface 31a of the gallium nitride based semiconductor layer 31 is semipolar, and this surface 31a is orthogonal to a reference axis Bx extending in the c-axis direction (<0001> axis in the present embodiment) of the gallium nitride based semiconductor layer 31. It inclines at an inclination angle exceeding 61 degrees with respect to the reference plane Rb. The surface 31 a is inclined, for example, in the m-axis direction of the gallium nitride based semiconductor layer 31 according to the inclination of the c-axis of the substrate 11. The p-type group III nitride semiconductor region 19 can include an electron block layer 27, a p-type cladding layer 29, and a gallium nitride based semiconductor layer (p-type contact layer) 31. The electron block layer 27 is made of, for example, Mg-doped AlGaN, and the p-type cladding layer 29 is made of, for example, Mg-doped InAlGaN. The p-type contact layer can be made of, for example, Mg-doped GaN, Mg-doped InGaN, or the like.
基板１１の主面１１ａの上に半導体積層１３を成長してエピタキシャル基板Ｅ１を形成することにおいて、基板１１の主面１１ａは、該III族窒化物半導体のｃ軸（本実施の形態では＜０００１＞軸）方向に延びる基準軸Ｃｘに直交する面から６１度より大きく80度以下の範囲の角度ＡＮＧＬＥで傾斜することが好ましい。この角度範囲内に傾斜角ＡＮＧＬＥがあるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。 When the semiconductor stack 13 is grown on the main surface 11a of the substrate 11 to form the epitaxial substrate E1, the main surface 11a of the substrate 11 has a c-axis of the group III nitride semiconductor (<0001 in this embodiment). It is preferable to incline at an angle ANGLE in the range of more than 61 degrees and 80 degrees or less from a plane orthogonal to the reference axis Cx extending in the> axis) direction. When there is an inclination angle ANGLE within this angle range, the semipolar plane of the gallium nitride semiconductor is rich in oxygen bonding. Therefore, it is important to reduce oxygen during the formation of the ohmic electrode.
また、エピタキシャル基板Ｅ１の主面は、窒化ガリウム系半導体層３１のｃ軸（本実施の形態では＜０００１＞軸）方向に延びる基準軸Ｂｘに直交する面から６１度より大きく80度以下の範囲の角度で傾斜することが好ましい。この角度範囲の半極性面は、以下の説明によって示される改質処理によって良好な接触抵抗を実現できるステップ構造を提供する。窒化ガリウム系半導体層３１の主面３１ａは、好ましく該窒化ガリウム系半導体層３１のｍ軸方向に傾斜するが、ｃ軸の傾斜方向は該ｍ軸方向を中心に−１度以上＋１度以下の小さい角度範囲であってもよい。 In addition, the main surface of the epitaxial substrate E1 is in a range greater than 61 degrees and less than 80 degrees from a plane orthogonal to the reference axis Bx extending in the c-axis (<0001> axis in the present embodiment) direction of the gallium nitride based semiconductor layer 31. It is preferable to incline at this angle. The semipolar plane in this angular range provides a step structure that can achieve good contact resistance by the modification process shown by the following description. The main surface 31a of the gallium nitride based semiconductor layer 31 is preferably tilted in the m-axis direction of the gallium nitride based semiconductor layer 31, but the c-axis tilt direction is not less than −1 degree and not more than +1 degree with respect to the m-axis direction. It may be a small angle range.
さらに、基板１１及び窒化ガリウム系半導体層３１の窒化ガリウム系半導体のｃ軸（本実施の形態では、＜０００１＞軸）は、該III族窒化物半導体のｍ軸の方向に傾斜するとき、エピタキシャル基板Ｅ１の主面における傾斜角は、該III族窒化物半導体のｃ軸（＜０００１＞軸）に沿って延びる基準軸に直交する面から６３度以上８０度以下である範囲の角度で傾斜することが好適である。この作製方法によれば、緑色の発光に好適な良好なインジウム取り込みが提供される。 Further, when the c-axis (<0001> axis in this embodiment) of the gallium nitride semiconductor of the substrate 11 and the gallium nitride semiconductor layer 31 is inclined in the direction of the m-axis of the group III nitride semiconductor, The inclination angle of the main surface of the substrate E1 is inclined at an angle in the range of 63 degrees or more and 80 degrees or less from a plane orthogonal to the reference axis extending along the c-axis (<0001> axis) of the group III nitride semiconductor. Is preferred. This manufacturing method provides good indium uptake suitable for green light emission.
図２の（ａ）部に示されるように、工程Ｓ１０３では、エピタキシャル基板Ｅ１を成長装置１０ａから取り出すと、酸素を含む大気にエピタキシャル基板Ｅ１がさらされる。この結果、エピタキシャル基板Ｅ１の表面に露出された窒化ガリウム系半導体面に自然酸化物酸化ガリウム１４が形成される。 As shown in FIG. 2A, in step S103, when the epitaxial substrate E1 is taken out from the growth apparatus 10a, the epitaxial substrate E1 is exposed to the atmosphere containing oxygen. As a result, native oxide gallium oxide 14 is formed on the gallium nitride based semiconductor surface exposed on the surface of the epitaxial substrate E1.
成長装置１０ａからエピタキシャル基板Ｅ１を取り出した後に、工程Ｓ１０４では、次の成膜に先だって処理装置１０ｂにエピタキシャル基板Ｅ１を配置する。エピタキシャル基板Ｅ１を成長装置１０ａから取り出した後であってエピタキシャル基板Ｅ１を次の成長装置を配置するに先立って、図２の（ｂ）部に示されるように、エピタキシャル基板Ｅ１を処理装置１０ｂで洗浄することができる。成長装置１０ａから取り出した際に、エピタキシャル基板Ｅ１の表面が大気中にさらされると、その表面が汚染されてしまう。特に酸素がエピタキシャル基板Ｅ１の表面に吸着される。このため、酸素に係る不純物がエピタキシャル基板Ｅ１の表面に残留する。 After the epitaxial substrate E1 is taken out from the growth apparatus 10a, in step S104, the epitaxial substrate E1 is placed in the processing apparatus 10b prior to the next film formation. After the epitaxial substrate E1 is taken out from the growth apparatus 10a and before the next growth apparatus is disposed, the epitaxial substrate E1 is processed by the processing apparatus 10b as shown in FIG. 2 (b). Can be washed. When the surface of the epitaxial substrate E1 is exposed to the atmosphere when taken out from the growth apparatus 10a, the surface is contaminated. In particular, oxygen is adsorbed on the surface of the epitaxial substrate E1. For this reason, impurities relating to oxygen remain on the surface of the epitaxial substrate E1.
図２の（ｃ）部に示されるように、工程Ｓ１０５では、窒化ガリウム系半導体層３１を成長した後に、処理装置１０ｃにエピタキシャル基板Ｅ１を配置する。改質処理をエピタキシャル基板Ｅ１の主面に処理装置１０ｃを用いて施す。 As shown in FIG. 2C, in step S105, after the gallium nitride based semiconductor layer 31 is grown, the epitaxial substrate E1 is disposed in the processing apparatus 10c. The modification process is performed on the main surface of the epitaxial substrate E1 by using the processing apparatus 10c.
図３の（ａ）部に示されるように、工程Ｓ１０６では、真空チャンバにおいてエピタキシャル基板Ｅの温度（例えば摂氏500度〜摂氏900度）を上昇した後であってエピタキシャル基板Ｅ１の改質処理に先だって、真空チャンバに１×１０−１０Ｔｏｒｒ以下の高真空度を達成することが好ましく、ここで真空度１×１０−１０Ｔｏｒｒは１．３３３２２×１０−８パスカルとして換算される。改質処理に先立って上記の高真空中にエピタキシャル基板Ｅ１が置かれる。この期間に、表面残留物の蒸気圧の関係に従って窒化ガリウム系半導体層３１の表面３１ａの清浄化が進む。 As shown in part (a) of FIG. 3, in step S106, after the temperature of the epitaxial substrate E (for example, 500 degrees Celsius to 900 degrees Celsius) is increased in the vacuum chamber, the epitaxial substrate E1 is reformed. Prior to achieving a high vacuum level of 1 × 10 −10 Torr or less in the vacuum chamber, the vacuum level of 1 × 10 −10 Torr is converted as 1.33322 × 10 −8 Pascal. Prior to the reforming process, the epitaxial substrate E1 is placed in the high vacuum. During this period, the surface 31a of the gallium nitride based semiconductor layer 31 is cleaned in accordance with the vapor pressure of the surface residue.
図３の（ｂ）部に示されるように、工程Ｓ１０７では、改質処理は、処理装置１０ｃの真空チャンバ内に、改質用の雰囲気を形成することによって行われる。改質処理によって、基板生産物ＳＰ１が形成される。この改質処理において真空チャンバにおける真空度が1×10-6Torr以下であることが好ましい。この真空度の範囲では、窒化ガリウム系半導体層３１の表面３１ａにおける原子のマイグレーションが生じるので、より容易に所望の表面に変更される。改質のための雰囲気の形成は、例えばガリウムフラックス又は窒素ラジカルのいずれか一方のフラックス１８の照射を含むことができる。この改質用のフラックス照射では、処理装置１０ｃの真空チャンバ内においてエピタキシャル基板Ｅ１の主面に、例えばガリウムフラックス照射及び窒素ラジカル照射の両方を同時に行うことなくガリウムフラックス又は窒素フラックスを照射することが好ましい。この方法によれば、加熱しながらフラックス１８の照射によって、窒化ガリウム系半導体層３１の表面（エピタキシャル基板Ｅ１の表面）３１ａにおいてマイグレーションが生じて、窒化ガリウム系半導体層３１の表面３１ａが改質される。この結果、窒化ガリウム系半導体層３１は改質された表面３１ｂを有する。 As shown in part (b) of FIG. 3, in step S107, the reforming process is performed by forming a reforming atmosphere in the vacuum chamber of the processing apparatus 10c. The substrate product SP1 is formed by the modification process. In this reforming process, the degree of vacuum in the vacuum chamber is preferably 1 × 10 −6 Torr or less. In this vacuum range, atom migration occurs on the surface 31a of the gallium nitride based semiconductor layer 31, so that the surface can be changed to a desired surface more easily. Formation of the atmosphere for reforming may include irradiation with a flux 18 of either a gallium flux or a nitrogen radical, for example. In this modification flux irradiation, the main surface of the epitaxial substrate E1 in the vacuum chamber of the processing apparatus 10c may be irradiated with, for example, gallium flux or nitrogen flux without simultaneously performing both gallium flux irradiation and nitrogen radical irradiation. preferable. According to this method, the irradiation of the flux 18 while heating causes migration on the surface of the gallium nitride based semiconductor layer 31 (the surface of the epitaxial substrate E1) 31a, and the surface 31a of the gallium nitride based semiconductor layer 31 is modified. The As a result, the gallium nitride based semiconductor layer 31 has a modified surface 31b.
好適な実施例では、改質処理では、窒素ラジカル照射を行うことなくガリウムフラックス照射を行うことができる。或いは、改質処理では、ガリウムフラックス照射を行うことなく窒素ラジカル照射を行うことができる。ガリウムフラックス照射及び窒素ラジカル照射を同時に行うことによって、望まれない副生成物が形成される可能性がある。これらの作製方法によれば、ガリウムフラックス照射及び窒素ラジカル照射を同時に行わないので、副生成物の形成が避けられる。 In a preferred embodiment, in the modification treatment, gallium flux irradiation can be performed without performing nitrogen radical irradiation. Alternatively, in the modification treatment, nitrogen radical irradiation can be performed without performing gallium flux irradiation. By performing gallium flux irradiation and nitrogen radical irradiation simultaneously, unwanted by-products may be formed. According to these manufacturing methods, since gallium flux irradiation and nitrogen radical irradiation are not performed at the same time, formation of by-products can be avoided.
また、工程Ｓ１０７では処理装置１０ｃでエピタキシャル基板Ｅ１の加熱も行う。加熱の条件の一例では、加熱温度は例えば摂氏７２０度であり、熱処理時間は30分であり、改質処理は例えばガリウムフラックスの照射である。この温度範囲は例えば摂氏５００度以上であることができる。上記の温度範囲によれば、窒化ガリウム系半導体の表面における原子のマイグレーションが生じるので、所望の表面を形成できる。また、この温度範囲は例えば摂氏900度以下であることができ、これは活性層１７へのダメージを避けるためである。さらに、この温度範囲は例えば摂氏600度以上であることができる。この温度範囲によれば、窒化ガリウム系半導体の表面における原子のマイグレーションが活発になるので、より容易に所望の表面が得られる。この改質処理の後に、エピタキシャル基板Ｅ１を処理装置１０ｃから取り出す。なお、この改質工程のための基板温度は、エピタキシャル基板Ｅの形成における成膜温度のうちの最も低い温度以下であることが好ましい。この温度範囲によれば、改質処理により生じる可能性のある活性層への熱ストレスを低減できる。活性層はＩｎＧａＮ層を含むとき、エピタキシャル基板Ｅ１の基板温度は、例えば、活性層のＩｎＧａＮ井戸層の成長温度以下であることが好ましい。活性層１７のＩｎＧａＮ層の品質が、改質工程における熱処理により低下することを避けることができる。 In step S107, the epitaxial substrate E1 is also heated by the processing apparatus 10c. In an example of the heating conditions, the heating temperature is, for example, 720 degrees Celsius, the heat treatment time is 30 minutes, and the modification treatment is, for example, irradiation with gallium flux. This temperature range can be, for example, 500 degrees Celsius or more. According to the above temperature range, migration of atoms on the surface of the gallium nitride semiconductor occurs, so that a desired surface can be formed. Also, this temperature range can be, for example, 900 degrees Celsius or less, in order to avoid damage to the active layer 17. Further, this temperature range can be, for example, 600 degrees Celsius or higher. According to this temperature range, atom migration on the surface of the gallium nitride based semiconductor becomes active, so that a desired surface can be obtained more easily. After this reforming process, the epitaxial substrate E1 is taken out from the processing apparatus 10c. In addition, it is preferable that the substrate temperature for this modification | reformation process is below the lowest temperature of the film-forming temperature in formation of the epitaxial substrate E. FIG. According to this temperature range, it is possible to reduce thermal stress on the active layer that may occur due to the modification treatment. When the active layer includes an InGaN layer, the substrate temperature of the epitaxial substrate E1 is preferably equal to or lower than the growth temperature of the InGaN well layer of the active layer, for example. It can be avoided that the quality of the InGaN layer of the active layer 17 is deteriorated by the heat treatment in the modification step.
図３の（ｂ）部を参照すると、結晶座標系が示されており、ｃ軸Ｂｘはｍ軸の方向に傾斜する。改質処理は、改質された表面３１ｂが第１部分（部分面）３２ａと第２部分（部分面）３２ｂとを含むように行われる。第１部分（部分面）３２ａは第１面Ｒ１に沿って延在し、第１面Ｒ１は窒化ガリウム系半導体層３１のｃ軸ＶＣ３１（基準軸Ｂｘ）に直交する基準平面Ｒｂに対して第１の角度ＡＧ１で傾斜する。第２部分（部分面）３２ｂは第２面Ｒ２に沿って延在し、第２面Ｒ２は基準平面Ｒｂに対して第２の角度ＡＧ２で傾斜する。 Referring to FIG. 3B, the crystal coordinate system is shown, and the c-axis Bx is inclined in the direction of the m-axis. The modification process is performed so that the modified surface 31b includes a first portion (partial surface) 32a and a second portion (partial surface) 32b. The first portion (partial surface) 32 a extends along the first surface R 1, and the first surface R 1 is the second relative to the reference plane Rb orthogonal to the c-axis VC 31 (reference axis Bx) of the gallium nitride based semiconductor layer 31. Inclined at an angle AG1 of 1. The second portion (partial surface) 32b extends along the second surface R2, and the second surface R2 is inclined at the second angle AG2 with respect to the reference plane Rb.
これまでの工程では、エピタキシャル基板Ｅを成長装置１０ｃの真空チャンバ内に配置した後に、フラックス照射による改質処理を行って、基板生産物ＳＰ１を作製してきた。窒化ガリウム系半導体層３１の改質された表面３１ｂは、第１部分（部分面）３２ａ及び第２部分（部分面）３２ｂを含むステップ構造を有することができる。第１部分３２ａ及び第２部分３２ｂの各々は、窒化ガリウム系半導体層３１の表面３１ａの傾斜の方向に交差する方向に延在することができる。６１度を超える傾斜角の角度範囲における傾斜角ＡＮＧＬＥで傾斜する半極性面に改質処理を行うことによって、第１部分３２ａ及び第２部分３２ｂの各々が上記の傾斜方向に交差する方向に延在するように形成される。窒化ガリウム系半導体層３１の表面３１ａが窒化ガリウム系半導体層３１のｍ軸方向に傾斜するとき、上記のステップ構造を構成するステップ面は（例えば部分面３２ａ、３２ｂ）一方向に配列され、個々のステップ面は例えばａ軸の方向に延在する。後に工程で作製される電極は、第１部分３２ａ及び第２部分３２ｂの良好に接触を成す。このステップ構造における２つの部分面の一方への電極の接触抵抗（単位面積当たりの接触抵抗）は、他方への電極の接触抵抗（単位面積当たりの接触抵抗）に比べて小さい。好適な実施例では、このステップ構造は｛１０−１０｝面を含むことができる。ステップ構造がｍ面を含むので、ｍ面への接触は良好な接触抵抗を提供できる。また、ステップ構造は｛１０−１１｝面を含むことができる。｛１０−１１｝面は、窒化ガリウム系半導体層３１のｃ軸に直交する基準平面を基準にして該窒化ガリウム系半導体層３１のｍ軸方向にほぼ６１度の角度で傾斜した面方位であり、これは比較的安定な面を提供することができる。 In the steps so far, after the epitaxial substrate E is placed in the vacuum chamber of the growth apparatus 10c, the substrate product SP1 is produced by performing a modification process by flux irradiation. The modified surface 31b of the gallium nitride based semiconductor layer 31 may have a step structure including a first portion (partial surface) 32a and a second portion (partial surface) 32b. Each of the first portion 32 a and the second portion 32 b can extend in a direction crossing the direction of inclination of the surface 31 a of the gallium nitride based semiconductor layer 31. By performing the reforming process on the semipolar surface inclined at the inclination angle ANGLE in the angle range of the inclination angle exceeding 61 degrees, each of the first portion 32a and the second portion 32b extends in a direction intersecting the inclination direction. Formed to exist. When the surface 31a of the gallium nitride based semiconductor layer 31 is inclined in the m-axis direction of the gallium nitride based semiconductor layer 31, the step surfaces constituting the above step structure (for example, the partial surfaces 32a and 32b) are arranged in one direction, The step surface extends in the direction of the a-axis, for example. An electrode manufactured in a later process makes good contact with the first portion 32a and the second portion 32b. The contact resistance of the electrode to one of the two partial surfaces in this step structure (contact resistance per unit area) is smaller than the contact resistance of the electrode to the other (contact resistance per unit area). In a preferred embodiment, the step structure can include a {10-10} plane. Since the step structure includes an m-plane, contact with the m-plane can provide good contact resistance. Further, the step structure can include a {10-11} plane. The {10-11} plane is a plane orientation inclined at an angle of approximately 61 degrees in the m-axis direction of the gallium nitride based semiconductor layer 31 with reference to a reference plane orthogonal to the c-axis of the gallium nitride based semiconductor layer 31. This can provide a relatively stable surface.
改質処理により、窒化ガリウム系半導体層３１の表面３１ａが表面３１ｂに改質されて、第１の角度ＡＧ１が半極性面の傾斜角ＡＮＧＬＥより小さくなり、第２の角度ＡＧ２が半極性面の傾斜角ＡＮＧＬＥより大きくなることができる。 By the modification process, the surface 31a of the gallium nitride based semiconductor layer 31 is modified to the surface 31b, the first angle AG1 is smaller than the inclination angle ANGLE of the semipolar plane, and the second angle AG2 is the semipolar plane. It can be larger than the inclination angle ANGLE.
窒化ガリウム系半導体層３１の表面３１ａは、窒化ガリウム系半導体層３１のｃ軸に直交する基準平面を基準にして該窒化ガリウム系半導体層３１のｍ軸方向に６１度を超える角度範囲内の傾斜角で規定される半極性を示すとき、表面３１ａに対する改質処理は、改質された表面３１ｂを基板生産物ＳＰ１に提供でき、この改質された表面３１ｂは、複数の面（例えば、傾斜角ＡＬＧＬＥより小さい第１の角度ＡＧ１で規定される第１面Ｒ１に沿った部分面、及び傾斜角ＡＬＧＬＥより大きい第２の角度ＡＧ２で規定される第２面Ｒ２に沿った部分面）から構成される。 The surface 31a of the gallium nitride based semiconductor layer 31 is inclined within an angle range exceeding 61 degrees in the m-axis direction of the gallium nitride based semiconductor layer 31 with reference to a reference plane orthogonal to the c axis of the gallium nitride based semiconductor layer 31. When the semipolarity defined by the corners is shown, the modification treatment for the surface 31a can provide the modified surface 31b to the substrate product SP1, and the modified surface 31b can be formed of a plurality of surfaces (eg, inclined surfaces). A partial surface along the first surface R1 defined by the first angle AG1 smaller than the angle ALGLE, and a partial surface along the second surface R2 defined by the second angle AG2 larger than the inclination angle ALGLE). Is done.
電極が接触を成す窒化ガリウム系半導体層３１を含む半導体積層１３は、成長装置１０ａで有機金属気相成長法を用いて成長されることが好ましい。改質処理のための処理装置１０ｃとしては、分子ビームエピタキシ装置を使用できる。 The semiconductor stack 13 including the gallium nitride based semiconductor layer 31 in contact with the electrode is preferably grown using the metal organic vapor phase epitaxy method with the growth apparatus 10a. As the processing apparatus 10c for the modification process, a molecular beam epitaxy apparatus can be used.
窒化ガリウム系半導体層３１は、引き続く工程でこの層３１上に電極が形成されるとき、コンタクト層として働く。また、好適な実施例では、このコンタクト層はｐ導電性を有することができる。この実施例では、窒化ガリウム系半導体層３１上には、後の工程おいて電極のための金属が堆積されるので、窒化ガリウム系半導体層３１には所望の導電型のドーパント、例えばマグネシウム、亜鉛といったｐ型ドーパントを添加することが好ましい。ｐ型ドーパント濃度は例えば1×1016ｃｍ−３以上1×1021ｃｍ−３以下であることができる。この製造方法によれば、ｐ型窒化ガリウム系半導体層３１にオーミック接触を成す電極を形成できる。電極に接するｐ型の窒化ガリウム系半導体層３１の表層における酸素濃度の低減は駆動電圧低減に有効である。 The gallium nitride based semiconductor layer 31 serves as a contact layer when an electrode is formed on the layer 31 in a subsequent process. Also, in a preferred embodiment, this contact layer can have p conductivity. In this embodiment, since a metal for an electrode is deposited on the gallium nitride based semiconductor layer 31 in a later step, the gallium nitride based semiconductor layer 31 has a desired conductivity type dopant such as magnesium or zinc. It is preferable to add such a p-type dopant. The p-type dopant concentration can be, for example, 1 × 10 16 cm −3 or more and 1 × 10 21 cm −3 or less. According to this manufacturing method, an electrode that is in ohmic contact with the p-type gallium nitride based semiconductor layer 31 can be formed. Reduction of the oxygen concentration in the surface layer of the p-type gallium nitride based semiconductor layer 31 in contact with the electrode is effective in reducing the drive voltage.
次いで、基板生産物ＳＰ１を成長装置１０ｃから取り出して成長装置１０ｄに配置した後に、図３の（ｃ）部に示されるように、工程Ｓ１０８では、処理装置１０ｄの真空チャンバにおいて基板生産物ＳＰ１の主面に表面保護のための絶縁膜３５を成膜する。コンタクト膜を有する保護層（図４の（ａ）部における保護層３５ａ）を形成するために絶縁膜３５を加工して、基板生産物ＳＰ２を形成する。絶縁膜３５は例えばシリコン酸化物からなることができる。なお、必要な場合には、基板生産物ＳＰ２の形成に先立って、基板生産物ＳＰ１又はエピタキシャル基板Ｅ１がリッジ構造等の素子構造を有するような加工を行うことができる。 Next, after removing the substrate product SP1 from the growth apparatus 10c and placing it on the growth apparatus 10d, as shown in FIG. 3C, in step S108, the substrate product SP1 is processed in the vacuum chamber of the processing apparatus 10d. An insulating film 35 for surface protection is formed on the main surface. In order to form a protective layer having a contact film (a protective layer 35a in FIG. 4A), the insulating film 35 is processed to form a substrate product SP2. The insulating film 35 can be made of, for example, silicon oxide. If necessary, prior to the formation of the substrate product SP2, the substrate product SP1 or the epitaxial substrate E1 can be processed to have an element structure such as a ridge structure.
この後に、図４の（ａ）部に示されるように、工程Ｓ１０９では、成長装置１０ｅの真空チャンバにおいて基板生産物ＳＰ２の保護層３５ａの主面に電極膜３７を形成して、基板生産物ＳＰ３を形成する。導電膜３７は、例えばＡｕ、Ｐｄ、Ｎｉ、Ｒｈ、Ａｌ、Ｔｉ、Ｚｎ、Ｃｕ、Ｉｎ、Ｔａ、Ｐｔ及びＴｌの少なくともいずれかを含むことができる。この方法によれば、上記の電極材料を用いて電極を形成できる。導電膜３７を成膜した後に、電極を形成する。電極の形成のために、例えばリフトオフ又はエッチングを用いることができる。 Thereafter, as shown in part (a) of FIG. 4, in step S109, an electrode film 37 is formed on the main surface of the protective layer 35a of the substrate product SP2 in the vacuum chamber of the growth apparatus 10e. SP3 is formed. The conductive film 37 can include, for example, at least one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl. According to this method, an electrode can be formed using the above electrode material. After the conductive film 37 is formed, an electrode is formed. For example, lift-off or etching can be used to form the electrodes.
次いで、図４の（ｂ）部に示されるように、工程Ｓ１０９では、電極膜３７を加工して基板生産物ＳＰ３上に電極３８を形成する。好適な実施例では、リフトオフ又はエッチングを用いてパターンの転写を導電膜３７に行って、窒化ガリウム系半導体層３１の表面３１ｂに接触を成す電極３８を形成することができる。基板生産物ＳＰ４では、電極３８は、絶縁層３５ａに設けられた電気的接続のための開口を介してｐ型窒化ガリウム系半導体層３３にオーミック接触を成す。また、必要に応じて研磨した後に、基板生産物ＳＰ３の裏面には電極３９が形成される。これによって、基板生産物ＳＰ４が形成される。好適な実施例では、ｐ型窒化ガリウム系半導体層３３はｐ型ＧａＮからなり、電極３８はパラジウム（Ｐｄ）からなることができる。 Next, as shown in part (b) of FIG. 4, in step S109, the electrode film 37 is processed to form the electrode 38 on the substrate product SP3. In a preferred embodiment, the pattern can be transferred to the conductive film 37 using lift-off or etching to form the electrode 38 that is in contact with the surface 31 b of the gallium nitride based semiconductor layer 31. In the substrate product SP4, the electrode 38 is in ohmic contact with the p-type gallium nitride based semiconductor layer 33 through an opening for electrical connection provided in the insulating layer 35a. Further, after polishing as necessary, an electrode 39 is formed on the back surface of the substrate product SP3. Thereby, the substrate product SP4 is formed. In a preferred embodiment, the p-type gallium nitride based semiconductor layer 33 can be made of p-type GaN, and the electrode 38 can be made of palladium (Pd).
この製造方法によれば、処理装置１０ｃの真空チャンバにおいてのエピタキシャル基板Ｅ１の温度を上昇した後に、この真空チャンバ内において窒化ガリウム系半導体層３１の表面３１ａに改質処理を行う。この改質処理は、ガリウムフラックス照射及び窒素ラジカル照射のいずれか一方の処理を含む。窒化ガリウム系半導体層３１の表面３１ａは、該窒化ガリウム系半導体層３１のｃ軸方向に延びる基準軸Ｂｘに直交する第１の基準平面を基準にして該窒化ガリウム系半導体層のｍ軸方向に６１度を超える傾斜角で傾斜する半極性を有するので、改質処理によって改質された表面３１ｂは、電気的接触に好適な構造を有することになり、窒化ガリウム系半導体層３１と電極３８との接触により構成される界面３６も、改質された表面３１ｂのステップ構造とほぼ同様な構成を保つ。界面３６の構造については、図４の（ｂ）部を参照しながら、図３の（ｂ）部と同じ参照符号を用いて界面３６の構造を説明する。電極３８は、改質された表面３１ｂの第１部分３２ａ及び第２部分３２ｂの各々に接触を成す。第１部分３２ａは、第２の基準平面に対して第１の角度で傾斜した第１面に沿って延在し、電極３８と接触を成す。第２部分３２ｂは、第２の基準平面に対して第２の角度で傾斜した第２面に沿って延在し、電極３８と接触を成す。第１部分３２ａ及び第２部分３２ｂの一方は、ｍ面又はほぼｍ面の面方位を有している。界面の形状から、電極３８にｍ面を含むステップ面又はほぼｍ面の面方位の部分面を含むステップ面への接触を提供できる。 According to this manufacturing method, after increasing the temperature of the epitaxial substrate E1 in the vacuum chamber of the processing apparatus 10c, the surface 31a of the gallium nitride based semiconductor layer 31 is subjected to a modification process in the vacuum chamber. This modification process includes one of gallium flux irradiation and nitrogen radical irradiation. The surface 31a of the gallium nitride based semiconductor layer 31 is in the m-axis direction of the gallium nitride based semiconductor layer with reference to a first reference plane orthogonal to the reference axis Bx extending in the c-axis direction of the gallium nitride based semiconductor layer 31. Since the surface 31b modified by the modification process has a structure suitable for electrical contact since it has a semipolarity inclined at an inclination angle exceeding 61 degrees, the gallium nitride based semiconductor layer 31, the electrode 38, The interface 36 formed by the above contact also maintains substantially the same configuration as the step structure of the modified surface 31b. With respect to the structure of the interface 36, the structure of the interface 36 will be described using the same reference numerals as those in the part (b) of FIG. 3 while referring to the part (b) of FIG. The electrode 38 makes contact with each of the first portion 32a and the second portion 32b of the modified surface 31b. The first portion 32 a extends along the first surface inclined at the first angle with respect to the second reference plane, and makes contact with the electrode 38. The second portion 32 b extends along the second surface inclined at the second angle with respect to the second reference plane, and makes contact with the electrode 38. One of the first portion 32a and the second portion 32b has an m-plane or substantially m-plane orientation. From the shape of the interface, the electrode 38 can be contacted with a step surface including an m-plane or a step surface including a partial surface with a substantially m-plane orientation.
成膜が生じないようにガリウムフラックス照射及び窒素ラジカル照射のいずれか一方の処理を半極性面に行うことによって、窒化ガリウム系半導体層３１の表面３１ａは、元々の半極性面とは異なるいくつかの面方位の構成面を含む改質面に変更される。成長された窒化ガリウム系半導体層３１は半極性の表面３１ａを有するけれども、本実施の形態における角度ＡＮＧＬＥの範囲では、改質処理により形成された面３１ｂの少なくとも一部分は、元の半極性面に比べて低い接触抵抗を半導体素子に提供できる。電極３８は、窒化ガリウム系半導体層３１上に形成されけれども、電極３８の一部は良好な接触抵抗を提供できる部分面に接触を成すことになる。したがって、成長されたままの表面形態に近い半極性面に直接に接触を成す電極に比べて、改質処理の適用により電極全体としての接触抵抗が良好になる。 The surface 31a of the gallium nitride based semiconductor layer 31 is different from the original semipolar surface by performing either treatment of gallium flux irradiation or nitrogen radical irradiation on the semipolar surface so that film formation does not occur. It is changed to the modified surface including the constituent surface of the plane orientation. Although the grown gallium nitride based semiconductor layer 31 has a semipolar surface 31a, in the range of the angle ANGLE in the present embodiment, at least a part of the surface 31b formed by the modification process is the original semipolar surface. Compared with this, a low contact resistance can be provided to the semiconductor element. Although the electrode 38 is formed on the gallium nitride based semiconductor layer 31, a part of the electrode 38 is in contact with a partial surface that can provide good contact resistance. Therefore, the contact resistance of the electrode as a whole is improved by applying the modification treatment, as compared with an electrode that directly contacts a semipolar surface close to the surface form as grown.
なお、当該方法では、例えば導電膜３７を成膜した後に電極３８のためのアロイを行わないようにしてもよい。電極３８のためのアロイを行わないことにより、加熱による電極劣化や電極と半導体の界面の劣化を低減できるという利点がある。 In this method, for example, the alloy for the electrode 38 may not be performed after the conductive film 37 is formed. By not performing alloying for the electrode 38, there is an advantage that electrode deterioration due to heating and deterioration of the interface between the electrode and the semiconductor can be reduced.
次の工程では、基板生産物ＳＰ４の分離を行って、III族窒化物半導体発光素子４１を得る。III族窒化物半導体発光素子４１は、第１導電型III族窒化物半導体層４３と、第１導電型III族窒化物半導体層４３の主面の上に設けられた活性層４５と、活性層４５の主面の上に設けられたIII族窒化物半導体層４９と、III族窒化物半導体層４９の主面の上に設けられる電極５３とを備える。III族窒化物半導体層４９の最上層はコンタクト層であり、III族窒化物半導体層４９は活性層４５に第１の接合Ｊ１を成す。電極５３はIII族窒化物半導体層５１と第２の接合Ｊ２を成す。III族窒化物半導体層５１は第２導電型を有する。活性層４５はキャリアの注入により光を発生する。 In the next step, the substrate product SP4 is separated to obtain a group III nitride semiconductor light emitting device 41. The group III nitride semiconductor light emitting device 41 includes a first conductivity type group III nitride semiconductor layer 43, an active layer 45 provided on the main surface of the first conductivity type group III nitride semiconductor layer 43, and an active layer. Group III nitride semiconductor layer 49 provided on the main surface of 45 and an electrode 53 provided on the main surface of Group III nitride semiconductor layer 49. The uppermost layer of the group III nitride semiconductor layer 49 is a contact layer, and the group III nitride semiconductor layer 49 forms a first junction J1 with the active layer 45. The electrode 53 forms a second junction J2 with the group III nitride semiconductor layer 51. Group III nitride semiconductor layer 51 has the second conductivity type. The active layer 45 generates light by carrier injection.
第１及び第２の接合Ｊ１、Ｊ２は、III族窒化物半導体層５１のｃ軸ＶＣ５１に直交する基準面に対して、上記の角度範囲内の角度ＡＮＧＬＥで傾斜する。活性層４５の主面は、第１導電型III族窒化物半導体層４３のｃ軸ＶＣ４３に直交する基準面に対して、上記の角度範囲内の角度ＡＮＧＬＥで傾斜する。活性層４５を構成する井戸層４５ｂ及び障壁層４５ａの各々は、第１導電型III族窒化物半導体層４３のｃ軸ＶＣ４３に直交する基準面に対して傾斜する平面に沿って延在する。 The first and second junctions J1 and J2 are inclined at an angle ANGLE within the above angle range with respect to a reference plane orthogonal to the c-axis VC51 of the group III nitride semiconductor layer 51. The main surface of the active layer 45 is inclined at an angle ANGLE within the above angle range with respect to a reference plane orthogonal to the c-axis VC 43 of the first conductivity type group III nitride semiconductor layer 43. Each of the well layer 45b and the barrier layer 45a constituting the active layer 45 extends along a plane inclined with respect to a reference plane orthogonal to the c-axis VC43 of the first conductivity type group III nitride semiconductor layer 43.
このIII族窒化物半導体発光素子４１によれば、第２の接合Ｊ２がｃ軸ＶＣ４３に直交する基準面に対して傾斜しているので、電極５３は、絶縁層５０の開口５０ａを介して第２のIII族窒化物半導体層５１の改質面５１ａに接合する。この改質面５１ａに電極５３が接合を成すので、第２の接合Ｊ２は良好なオーミック特性を示す。第１の接合Ｊ１は主面５５ａに対して実質的に平行であり、また第２の接合Ｊ２は、ステップ構造による微細な凹凸を除いて、主面５５ａに対して実質的に平行である。第１及び第２の接合Ｊ１、Ｊ２は、基準軸に直交する面を基準にして、既に説明した角度範囲で傾斜することが好ましい。 According to this group III nitride semiconductor light emitting device 41, since the second junction J2 is inclined with respect to the reference plane orthogonal to the c-axis VC43, the electrode 53 is connected to the first through the opening 50a of the insulating layer 50. Bonded to the modified surface 51 a of the second group III nitride semiconductor layer 51. Since the electrode 53 forms a junction with the modified surface 51a, the second junction J2 exhibits good ohmic characteristics. The first joint J1 is substantially parallel to the main surface 55a, and the second joint J2 is substantially parallel to the main surface 55a except for fine unevenness due to the step structure. It is preferable that the first and second joints J1 and J2 are inclined in the angle range already described with reference to a plane orthogonal to the reference axis.
III族窒化物半導体発光素子４１は、支持基体５５を更に備えることができ、支持基体５５はIII族窒化物半導体からなる主面５５ａを有する。窒化ガリウム系半導体層５１は、支持基体５５の主面５５ａの法線軸に直交する第３の基準平面に沿って延在する。また、第１導電型III族窒化物半導体層４３及びIII族窒化物半導体層４９も、支持基体５５の主面５５ａの法線軸に直交するそれぞれの基準平面に沿って延在する。支持基体５５の主面５５ａは、該III族窒化物半導体のｃ軸ＶＣ５５に沿って延びる基準軸に直交する面から６１度以上の角度で傾斜する。III族窒化物半導体層４３、活性層４５、第１のIII族窒化物半導体層４９、及び第２のIII族窒化物半導体層５１は、支持基体５５の主面５５ａの法線Ｎｘの方向に配列される。支持基体５５の主面５５ａは、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが好適である。 The group III nitride semiconductor light emitting device 41 can further include a support base 55, and the support base 55 has a main surface 55a made of a group III nitride semiconductor. The gallium nitride based semiconductor layer 51 extends along a third reference plane perpendicular to the normal axis of the major surface 55a of the support base 55. The first conductivity type group III nitride semiconductor layer 43 and the group III nitride semiconductor layer 49 also extend along respective reference planes orthogonal to the normal axis of the main surface 55a of the support base 55. The main surface 55a of the support base 55 is inclined at an angle of 61 degrees or more from a plane orthogonal to a reference axis extending along the c-axis VC55 of the group III nitride semiconductor. The group III nitride semiconductor layer 43, the active layer 45, the first group III nitride semiconductor layer 49, and the second group III nitride semiconductor layer 51 are in the direction of the normal line Nx of the main surface 55a of the support base 55. Arranged. The main surface 55a of the support base 55 is preferably inclined at an angle in the range of not less than 63 degrees and not more than 80 degrees from a plane orthogonal to the reference axis extending along the c-axis of the group III nitride semiconductor.
成膜された窒化ガリウム系半導体層に改質処理を施して形成された窒化ガリウム系半導体層５１の表面５１ａと電極５３との接触には、良好なオーミック性が提供される。活性層４５は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、活性層４５は例えば５００ｎｍ以上５４０ｎｍ以下の波長範囲にピーク発光波長を有するように設けられる。 The contact between the surface 51a of the gallium nitride semiconductor layer 51 formed by modifying the deposited gallium nitride semiconductor layer 51 and the electrode 53 provides good ohmic properties. The active layer 45 includes a gallium nitride based semiconductor layer containing indium as a group III constituent element, and the active layer 45 is provided to have a peak emission wavelength in a wavelength range of, for example, 500 nm or more and 540 nm or less.
（実験例１）
この実施例では、図５に示されるような窒化物半導体レーザを｛２０−２１｝面上に作製する。まず、有機金属気相成長法（ＭＯＣＶＤ）法によるエピ生産物を作製する工程を行う。｛２０−２１｝ＧａＮ基板を用意する。このＧａＮ基板をＭＯＣＶＤ装置のチャンバ内にセットする。原料として，トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、シクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、モノシラン(ＳｉＨ４)、アンモニア（ＮＨ３）を使用する。基板温度を摂氏１０５０度に保持し、アンモニア及び水素を成長装置に供給して、１０分間のサーマルクリーニングを行う。次いで、以下の半導体積層を成長する。厚さ２マイクロメートルのｎ型Ａｌ０．０４Ｇａ０．９６Ｎクラッド層を摂氏１０５０度で成長する。摂氏８４０度の基板温度に下げた後に、ｎ側のＩｎ０．０３Ｇａ０．９７Ｎ光ガイド層を成長する。ＩｎＧａＮ／ＩｎＧａＮ量子井戸活性層を成長する。ＩｎＧａＮ井戸層の成長温度は摂氏790度であり、ＩｎＧａＮ障壁層の成長温度は摂氏８４０度である。ＩｎＧａＮ井戸層の厚さは３ｎｍであり、ＩｎＧａＮ障壁層の厚さは１５ｎｍである。必要な場合には、障壁層の成長と井戸層の成長とを交互に繰り返す。摂氏８４０度の基板温度にあげた後に、ｐ側のＩｎ０．０３Ｇａ０．９７Ｎ光ガイド層を成長する。摂氏１０００度の基板温度で、厚さ２０ｎｍのｐ型Ａｌ０．１２Ｇａ０．８８Ｎ電子ブロック層、及び厚さ４００ｎｍのｐ型Ａｌ０．０６Ｇａ０．９４Ｎクラッド層を成長する。次いで、厚さ５０ｎｍのｐ型Ａｌ０．０６Ｇａ０．９４Ｎクラッド層上にｐ型ＧａＮコンタクト層を成長する。
(Experimental example 1)
In this embodiment, a nitride semiconductor laser as shown in FIG. 5 is fabricated on the {20-21} plane. First, a process for producing an epi product by metal organic chemical vapor deposition (MOCVD) is performed. A {20-21} GaN substrate is prepared. This GaN substrate is set in the chamber of the MOCVD apparatus. As raw materials, trimethylgallium (TMG), trimethylaluminum (TMA), trimethylindium (TMI), cyclopentadienylmagnesium (Cp 2 Mg), monosilane (SiH 4 ), and ammonia (NH 3 ) are used. The substrate temperature is maintained at 1050 degrees Celsius, and ammonia and hydrogen are supplied to the growth apparatus to perform thermal cleaning for 10 minutes. The following semiconductor stack is then grown: An n-type Al 0.04 Ga 0.96 N cladding layer having a thickness of 2 micrometers is grown at 1050 degrees Celsius. After lowering the substrate temperature to 840 degrees Celsius, an n-side In 0.03 Ga 0.97 N optical guide layer is grown. An InGaN / InGaN quantum well active layer is grown. The growth temperature of the InGaN well layer is 790 degrees Celsius, and the growth temperature of the InGaN barrier layer is 840 degrees Celsius. The thickness of the InGaN well layer is 3 nm, and the thickness of the InGaN barrier layer is 15 nm. If necessary, the growth of the barrier layer and the growth of the well layer are repeated alternately. After raising the substrate temperature to 840 degrees Celsius, a p-side In 0.03 Ga 0.97 N optical guide layer is grown. A p-type Al 0.12 Ga 0.88 N electron blocking layer having a thickness of 20 nm and a p-type Al 0.06 Ga 0.94 N cladding layer having a thickness of 400 nm are grown at a substrate temperature of 1000 degrees Celsius. Next, a p-type GaN contact layer is grown on the p-type Al 0.06 Ga 0.94 N cladding layer having a thickness of 50 nm.
基板温度を室温に下げた後に、このエピタキシャル基板を成長装置から取り出す。次いで、ｐ型ＧａＮコンタクト層の表面処理をＭＢＥ装置で行う。ＭＢＥ装置に配置する前に、硫酸過水で洗浄する。この成長では、以下原料として，ガリウムフラックス（Ｋ−セル）、マグネシウムフラックス（Ｋ−セル）、窒素ラジカル（ＲＦ−プラズマ）を用いる。このエピタキシャル基板をＭＢＥ装置にセットした後に、ロータリポンプ、ターボ分子ポンプ及びクライオポンプを利用して、ＭＢＥ装置の真空チャンバ内の真空度を１×１０−１０Ｔｏｒｒ以下の値にまで真空排気する。この処置の後に、ヒータを用いて基板温度を摂氏７２０度に設定する。この温度で３０分間エピタキシャル基板を保持する。基板温度を室温まで下げた後に、改質されたエピタキシャル生産物をＭＢＥ装置から取り出す。このエピ生産物を「Ａ」と呼ぶ。 After the substrate temperature is lowered to room temperature, the epitaxial substrate is taken out from the growth apparatus. Next, the surface treatment of the p-type GaN contact layer is performed with an MBE apparatus. Prior to placement in the MBE apparatus, it is washed with sulfuric acid / hydrogen peroxide. In this growth, gallium flux (K-cell), magnesium flux (K-cell), and nitrogen radical (RF-plasma) are used as raw materials. After this epitaxial substrate is set in the MBE apparatus, the degree of vacuum in the vacuum chamber of the MBE apparatus is evacuated to a value of 1 × 10 −10 Torr or less using a rotary pump, a turbo molecular pump, and a cryopump. After this treatment, the substrate temperature is set to 720 degrees Celsius using a heater. The epitaxial substrate is held at this temperature for 30 minutes. After the substrate temperature is lowered to room temperature, the modified epitaxial product is removed from the MBE apparatus. This epi product is referred to as “A”.
別のデバイスを作製するために、上記のエピタキシャル基板を成長装置から取り出した後にＭＢＥ装置を用いた改質処理を行うことなく、次の電極形成工程を行う。このエピ生産物を「Ｃ」と呼ぶ。 In order to manufacture another device, the next electrode formation step is performed without performing the modification process using the MBE apparatus after the epitaxial substrate is taken out of the growth apparatus. This epi product is called “C”.
これらのエピ生産物Ａ、Ｃを用いてデバイスを形成する。エピ生産物Ａ、Ｃの全面にパラジウム電極膜を抵抗加熱式蒸着装置を用いて堆積して、基板生産物を形成する。これらの基板生産物を抵抗加熱式蒸着装置から取り出す。基板生産物上にレジストをスピンコータを用いて均一に塗布する。この後に、フォトマスクと露光装置を用いて露光する。露光されたレジスト膜の現像により、幅２μｍのストライプ状のパターンを有するレジストマスクを形成する。レジストマスクを用いて、反応性イオンエッチング装置を用いて、レジストマスクのパターンを電極膜に転写して、ストライプ状のＰｄ電極を形成する。ＧａＮ基板の裏面を研磨した後に、裏面電極を形成する。これらの電極工程により作製された基板生産物を幅600μｍで分離して、レーザデバイスＬＤＡ、ＬＤＣそれぞれのためのレーザーバーＬＢＡ、ＬＢＣを形成する。 A device is formed using these epi products A and C. A palladium electrode film is deposited on the entire surface of the epi products A and C by using a resistance heating type vapor deposition apparatus to form a substrate product. These substrate products are removed from the resistance heating vapor deposition apparatus. A resist is uniformly coated on the substrate product using a spin coater. Thereafter, exposure is performed using a photomask and an exposure apparatus. A resist mask having a stripe pattern with a width of 2 μm is formed by developing the exposed resist film. Using the resist mask, the resist mask pattern is transferred to the electrode film using a reactive ion etching apparatus to form a striped Pd electrode. After polishing the back surface of the GaN substrate, a back electrode is formed. The substrate products produced by these electrode processes are separated by a width of 600 μm to form laser bars LBA and LBC for the laser devices LDA and LDC, respectively.
上記の工程により作製されたレーザデバイスＬＤＡ、ＬＤＣに通電すると、レーザデバイスＬＤＡ、ＬＤＣのレーザ発振波長はそれぞれ523.3ｎｍ及び520.1ｎｍである。レーザデバイスＬＤＡの駆動電圧は８．４ボルトであり、レーザデバイスＬＤＣの駆動電圧は９．６ボルトである。 When the laser devices LDA and LDC manufactured by the above process are energized, the laser oscillation wavelengths of the laser devices LDA and LDC are 523.3 nm and 520.1 nm, respectively. The drive voltage of the laser device LDA is 8.4 volts, and the drive voltage of the laser device LDC is 9.6 volts.
（実験例２）
実験例１と同様にエピタキシャル基板を作製する。このエピタキシャル基板をＭＢＥ装置に配置した後に、窒素ラジカルフラックスをタキシャル基板に３０分間照射する。窒素ラジカルフラックスの生成には、ＲＦラジカルガンを用い、また２５０ＷのＲＦパワーと１．３ｃｃ（ＳＩ単位系では1.3cm3である）の窒素流量の条件を用いる。この後に、実験例１と同様に電極を形成して、レーザデバイスＬＤＢを形成する。上記の工程により作製されたレーザデバイスＬＤＢに通電すると、レーザデバイスＬＤＢのレーザ発振波長は522.5ｎｍである。レーザデバイスＬＤＢの駆動電圧は８．２ボルトである。
(Experimental example 2)
An epitaxial substrate is produced in the same manner as in Experimental Example 1. After this epitaxial substrate is placed in the MBE apparatus, the nitrogen substrate is irradiated with nitrogen radical flux for 30 minutes. For the generation of the nitrogen radical flux, an RF radical gun is used, and a condition of an RF power of 250 W and a nitrogen flow rate of 1.3 cc (1.3 cm 3 in SI unit system) is used. Thereafter, electrodes are formed in the same manner as in Experimental Example 1 to form a laser device LDB. When the laser device LDB manufactured by the above process is energized, the laser oscillation wavelength of the laser device LDB is 522.5 nm. The drive voltage of the laser device LDB is 8.2 volts.
改質処理による、コンタクト層の表面の変化を観察するとき、エピタキシャル基板の当初の表面（ｐ型ＧａＮ表面）は（２０−２１）面を示したが、窒素ラジカルフラックスの照射が進むについれて（１０−１０）面及び（１０−１１）面が現れる。 When observing the change of the surface of the contact layer due to the modification treatment, the initial surface (p-type GaN surface) of the epitaxial substrate showed the (20-21) plane, but as the irradiation of nitrogen radical flux progressed The (10-10) plane and the (10-11) plane appear.
（実験例３）
実験例１と同様にエピタキシャル基板を作製する。このエピタキシャル基板をＭＢＥ装置に配置した後に、ガリウムフラックスをエピタキシャル基板に３０分間照射する。ガリウムフラックスは、１．４×１０−５Ｔｏｒｒの条件で照射される。この後に、実験例１と同様に電極を形成して、レーザデバイスＬＤＤを形成する。上記の工程により作製されたレーザデバイスＬＤＤに通電すると、レーザデバイスＬＤＤのレーザ発振波長は522.1ｎｍである。レーザデバイスＬＤＤの駆動電圧は８．２ボルトである。
(Experimental example 3)
An epitaxial substrate is produced in the same manner as in Experimental Example 1. After this epitaxial substrate is placed in the MBE apparatus, the epitaxial substrate is irradiated with gallium flux for 30 minutes. The gallium flux is irradiated under the condition of 1.4 × 10 −5 Torr. Thereafter, electrodes are formed in the same manner as in Experimental Example 1 to form a laser device LDD. When the laser device LDD manufactured by the above process is energized, the laser oscillation wavelength of the laser device LDD is 522.1 nm. The drive voltage of the laser device LDD is 8.2 volts.
改質処理による、コンタクト層の表面の変化を観察する。エピタキシャル基板の表面（ｐ型ＧａＮ表面）は（２０−２１）面を示したが、ガリウムフラックスの照射が進むにつれて（１０−１０）面及び（１０−１１）面が現れる。 Observe the change in the surface of the contact layer due to the modification treatment. The surface of the epitaxial substrate (p-type GaN surface) showed the (20-21) plane, but the (10-10) plane and the (10-11) plane appear as the gallium flux irradiation proceeds.
（実験例４）
改質処理したＧａＮ表面にＰｄ膜を電子ビーム蒸着法によって成膜し、ＴＬＭ法を用いて接触抵抗を評価するとき、接触抵抗の測定値は１×１０−４ｃｍ−２であり、良好なオーミック接触を示す。これに対して、エピタキシャル成長により形成されたＧａＮ表面（改質処理無しのＧａＮ表面）にＰｄ膜を電子ビーム蒸着法によって成膜し、ＴＬＭ法を用いて接触抵抗を評価するとき、接触抵抗の測定値は２×１０−３ｃｍ−２である。
(Experimental example 4)
When a Pd film is formed on the modified GaN surface by the electron beam evaporation method and the contact resistance is evaluated using the TLM method, the measured value of the contact resistance is 1 × 10 −4 cm −2, which is favorable. Indicates ohmic contact. On the other hand, when a Pd film is formed on the GaN surface formed by epitaxial growth (GaN surface without modification treatment) by the electron beam evaporation method and the contact resistance is evaluated using the TLM method, the contact resistance is measured. The value is 2 × 10 −3 cm −2 .
（実験例５）
図６は、｛２０−２１｝ＧａＮ面の改質により形成されたＧａＮ表面（改質されたＧａＮ面）の原子間力顕微鏡（ＡＦＭ）を用いた測定を示す図面である。図６の（ａ）部は、改質された表面のＡＦＭ像を示す。図６の（ｂ）部は、改質された表面の表面モフォロジをＡＦＭを用いて測定した結果を示す。図６の（ｂ）部を参照すると、ステップ構造はリッジ及び谷を有しており、リッジを構成するように傾斜する２つの側面が観察され、また谷を構成するように傾斜する２つの側面が観察される。図６の（ａ）部を参照すると、ステップ構造を構成する２つの面が、縞状に一方向（この実験例ではａ軸の方向）に延在しており、リッジと谷が交互に配列される。発明者らの測定によれば、ステップ構造を構成する２つの面の一方は、ｍ面、つまりほぼ｛１０−１０｝面であり、他方はほぼ｛１０−１１｝面である。
(Experimental example 5)
FIG. 6 is a diagram showing a measurement using an atomic force microscope (AFM) of a GaN surface (modified GaN surface) formed by modifying a {20-21} GaN surface. Part (a) of FIG. 6 shows an AFM image of the modified surface. Part (b) of FIG. 6 shows the result of measuring the surface morphology of the modified surface using AFM. Referring to part (b) of FIG. 6, the step structure has a ridge and a valley, and two side surfaces inclined to form a ridge are observed, and two side surfaces inclined to form a valley are observed. Is observed. Referring to part (a) of FIG. 6, the two surfaces constituting the step structure extend in one direction in a striped manner (the direction of the a axis in this experimental example), and ridges and valleys are alternately arranged. Is done. According to the measurement by the inventors, one of the two surfaces constituting the step structure is an m-plane, that is, approximately {10-10} plane, and the other is approximately {10-11} plane.
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
以上説明したように、本実施の形態によれば、半極性III族窒化物に対して良好な接触抵抗を提供できる、III族窒化物半導体素子を作製する方法が提供される。 As described above, according to the present embodiment, there is provided a method for manufacturing a group III nitride semiconductor device that can provide good contact resistance to semipolar group III nitride.
１０ａ、１０ｃ…成長装置、１０ｂ…処理装置、１１…基板、１２…半導体積層、１３…半導体積層、１３ａ…半導体積層の表面、１４…自然酸化物酸化ガリウム、Ｅ１…エピタキシャル基板、１５…ｎ型III族窒化物半導体領域、１７…活性層、１９…ｐ型III族窒化物半導体領域、２１…量子井戸構造、２３…障壁層、２５…井戸層、２７…電子ブロック層、２９…ｐ型クラッド層、３１…窒化ガリウム系半導体層（コンタクト層）、３７…導電膜、４１…III族窒化物半導体発光素子、４３…第１導電型III族窒化物半導体層、４５…第１導電型III族窒化物半導体層、４７…活性層、４９…第２導電型III族窒化物半導体層、５１…III族窒化物半導体層、５３…電極、Ｊ１、Ｊ２…接合、５５…支持基体。 DESCRIPTION OF SYMBOLS 10a, 10c ... Growth apparatus, 10b ... Processing apparatus, 11 ... Substrate, 12 ... Semiconductor lamination, 13 ... Semiconductor lamination, 13a ... Surface of semiconductor lamination, 14 ... Natural oxide gallium oxide, E1 ... Epitaxial substrate, 15 ... n-type Group III nitride semiconductor region, 17 ... active layer, 19 ... p-type group III nitride semiconductor region, 21 ... quantum well structure, 23 ... barrier layer, 25 ... well layer, 27 ... electron blocking layer, 29 ... p-type cladding Layer 31. Gallium nitride semiconductor layer (contact layer) 37. Conductive film 41. Group III nitride semiconductor light emitting element 43. First conductivity type group III nitride semiconductor layer 45. First conductivity type group III Nitride semiconductor layer, 47 ... active layer, 49 ... second conductivity type group III nitride semiconductor layer, 51 ... group III nitride semiconductor layer, 53 ... electrode, J1, J2 ... junction, 55 ... support base.
Claims (14)
基板と該基板の上に形成された窒化ガリウム系半導体層とを含むエピタキシャル基板を処理装置の真空チャンバに配置する工程と、
前記真空チャンバ内において前記エピタキシャル基板の基板温度を上昇する工程と、
前記真空チャンバにおいて前記エピタキシャル基板の温度を上昇した後に、前記真空チャンバ内において前記エピタキシャル基板の前記窒化ガリウム系半導体層の表面に改質処理を行って、改質された表面を有する基板生産物を形成する工程と、
前記基板生産物の前記改質された表面の上に導電膜を堆積して、前記窒化ガリウム系半導体層と前記導電膜との接合を形成する工程とを備え、
前記改質処理は、ガリウムフラックス照射及び窒素ラジカル照射を同時に行うことなくガリウムフラックス照射及び窒素ラジカル照射のいずれか一方の処理を含み、
前記窒化ガリウム系半導体層の前記表面は、該窒化ガリウム系半導体層のｃ軸方向に延びる基準軸に直交する第１の基準平面を基準にして６１度を超える傾斜角で傾斜する半極性を示し、
前記改質処理は、前記第１の基準平面に対して第１の角度で傾斜した第１面に沿って延在する第１部分と前記第１の基準平面に対して第２の角度で傾斜した第２面に沿って延在する第２部分とを含むステップ構造を前記改質された表面が含むように行われる、III族窒化物半導体素子を作製する方法。 A method for producing a group III nitride semiconductor device, comprising:
Placing an epitaxial substrate including a substrate and a gallium nitride based semiconductor layer formed on the substrate in a vacuum chamber of a processing apparatus;
Increasing the substrate temperature of the epitaxial substrate in the vacuum chamber;
After raising the temperature of the epitaxial substrate in the vacuum chamber, a modification process is performed on the surface of the gallium nitride based semiconductor layer of the epitaxial substrate in the vacuum chamber to obtain a substrate product having a modified surface. Forming, and
Depositing a conductive film on the modified surface of the substrate product to form a bond between the gallium nitride based semiconductor layer and the conductive film;
The modification treatment includes any one treatment of gallium flux irradiation and nitrogen radical irradiation without simultaneously performing gallium flux irradiation and nitrogen radical irradiation,
The surface of the gallium nitride based semiconductor layer exhibits semipolarity inclined at an inclination angle exceeding 61 degrees with respect to a first reference plane orthogonal to a reference axis extending in the c-axis direction of the gallium nitride based semiconductor layer. ,
The reforming treatment includes a first portion extending along a first surface inclined at a first angle with respect to the first reference plane and a second angle with respect to the first reference plane. A method of fabricating a group III nitride semiconductor device, wherein the modified surface includes a step structure including a second portion extending along the second surface.
前記第１部分及び前記第２部分の一方は｛１０−１０｝面を含む、請求項１〜請求項３のいずれか一項に記載されたIII族窒化物半導体素子を作製する方法。 The surface of the gallium nitride based semiconductor layer is inclined in a direction from the c axis to the m axis of the gallium nitride based semiconductor layer,
4. The method for producing a group III nitride semiconductor device according to claim 1, wherein one of the first portion and the second portion includes a {10-10} plane. 5.
前記基板の前記主面の上に一又は複数の窒化ガリウム系半導体層を前記成長装置で成長して、前記エピタキシャル基板を形成する工程と、
前記エピタキシャル基板を前記成長装置から取り出して、前記窒化ガリウム系半導体層の前記表面を大気にさらす工程とを更に備え、
前記基板の前記主面は、該III族窒化物半導体のｃ軸方向に延びる基準軸に直交する第２の基準平面を基準にして該III族窒化物半導体のｍ軸方向に６１度を超える角度で傾斜する半極性を示し、
前記窒化ガリウム系半導体層は、前記基板の前記主面の法線軸に直交する第３の基準平面に沿って延在する、請求項１〜請求項６のいずれか一項に記載されたIII族窒化物半導体素子を作製する方法。 Arranging a substrate having a main surface made of a group III nitride semiconductor in a growth apparatus;
Growing one or more gallium nitride based semiconductor layers on the main surface of the substrate with the growth apparatus to form the epitaxial substrate;
Removing the epitaxial substrate from the growth apparatus, and further exposing the surface of the gallium nitride based semiconductor layer to the atmosphere,
The main surface of the substrate has an angle exceeding 61 degrees in the m-axis direction of the group III nitride semiconductor with respect to a second reference plane orthogonal to a reference axis extending in the c-axis direction of the group III nitride semiconductor. Indicates semi-polarity,
7. The group III according to claim 1 , wherein the gallium nitride based semiconductor layer extends along a third reference plane orthogonal to a normal axis of the main surface of the substrate. A method of manufacturing a nitride semiconductor device.
前記電極のアロイを行わない、請求項１〜請求項９のいずれか一項に記載されたIII族窒化物半導体素子を作製する方法。 Further comprising a step of processing the conductive film to form an electrode on the substrate product;
The method for producing a group III nitride semiconductor device according to any one of claims 1 to 9 , wherein the electrode is not alloyed.
前記III族窒化物半導体発光素子は、キャリアの注入により光を発生する活性層を含む、請求項１〜請求項１２のいずれか一項に記載されたIII族窒化物半導体素子を作製する方法。 The group III nitride semiconductor device includes a group III nitride semiconductor light emitting device,
The method for producing a group III nitride semiconductor device according to any one of claims 1 to 12 , wherein the group III nitride semiconductor light-emitting device includes an active layer that generates light by carrier injection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011065935A JP5732952B2 (en) | 2011-03-24 | 2011-03-24 | Method for fabricating group III nitride semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011065935A JP5732952B2 (en) | 2011-03-24 | 2011-03-24 | Method for fabricating group III nitride semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012204474A JP2012204474A (en) | 2012-10-22 |
| JP5732952B2 true JP5732952B2 (en) | 2015-06-10 |
Family
ID=47185164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011065935A Active JP5732952B2 (en) | 2011-03-24 | 2011-03-24 | Method for fabricating group III nitride semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5732952B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7044587B2 (en) * | 2018-03-02 | 2022-03-30 | 株式会社アルバック | Manufacturing method of semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10145006A (en) * | 1996-09-10 | 1998-05-29 | Toshiba Corp | Compound semiconductor device |
| JP2008182069A (en) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | Semiconductor light-emitting element |
| JP4924498B2 (en) * | 2008-03-18 | 2012-04-25 | 住友電気工業株式会社 | Nitride-based semiconductor light-emitting device, epitaxial wafer, and method for manufacturing nitride-based semiconductor light-emitting device |
| JP4475358B1 (en) * | 2008-08-04 | 2010-06-09 | 住友電気工業株式会社 | GaN-based semiconductor optical device, method for manufacturing GaN-based semiconductor optical device, and epitaxial wafer |
| JP2011003880A (en) * | 2010-02-02 | 2011-01-06 | Sumitomo Electric Ind Ltd | Group iii nitride semiconductor laser element, and method of manufacturing group iii nitride semiconductor laser element |
-
2011
- 2011-03-24 JP JP2011065935A patent/JP5732952B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012204474A (en) | 2012-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594826B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| JP4475358B1 (en) | GaN-based semiconductor optical device, method for manufacturing GaN-based semiconductor optical device, and epitaxial wafer | |
| JP5273081B2 (en) | Semiconductor light emitting device | |
| JP5491065B2 (en) | Method for producing wafer product and method for producing gallium nitride based semiconductor optical device | |
| JP5699983B2 (en) | Method for fabricating gallium nitride based semiconductor, method for fabricating group III nitride semiconductor device, and group III nitride semiconductor device | |
| WO2008041521A1 (en) | Light-emitting device | |
| JP2008091470A (en) | Method for forming film of group iii nitride compound semiconductor laminated structure | |
| JP2002314203A (en) | Group iii nitride semiconductor laser and its manufacturing method | |
| KR100742986B1 (en) | Method for manufacturing gallium nitride based compound semiconductor device having the compliant substrate | |
| JP2011077344A (en) | Nitride optical semiconductor device | |
| JP5749888B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP2010272593A (en) | Nitride semiconductor light emitting element and manufacturing method of the same | |
| JP4103309B2 (en) | Method for manufacturing p-type nitride semiconductor | |
| JP5708033B2 (en) | Group III nitride semiconductor device and method for manufacturing group III nitride semiconductor device | |
| JP5732952B2 (en) | Method for fabricating group III nitride semiconductor device | |
| JP2010199236A (en) | Light emitting element producing method and light emitting element | |
| JP4255168B2 (en) | Nitride semiconductor manufacturing method and light emitting device | |
| JP4041908B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP5182407B2 (en) | GaN-based semiconductor optical device, method for manufacturing GaN-based semiconductor optical device, epitaxial wafer, and method for growing GaN-based semiconductor film | |
| JP3444208B2 (en) | GaN-based semiconductor devices | |
| JP5071484B2 (en) | Compound semiconductor epitaxial wafer and manufacturing method thereof | |
| WO2006106928A1 (en) | Process for producing gallium nitride-based compound semiconductor laser element and gallium nitride-based compound semiconductor laser element | |
| JP5136615B2 (en) | Method for manufacturing group III nitride semiconductor light emitting device | |
| WO2002069466A1 (en) | Iii group nitride semiconductor element and iii group nitride semiconductor substrate | |
| JP2001156401A (en) | Light-emitting nitride compound semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5732952 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |