JP2012059980A - Manufacturing method for wiring board and wiring board - Google Patents

Manufacturing method for wiring board and wiring board Download PDF

Info

Publication number
JP2012059980A
JP2012059980A JP2010202696A JP2010202696A JP2012059980A JP 2012059980 A JP2012059980 A JP 2012059980A JP 2010202696 A JP2010202696 A JP 2010202696A JP 2010202696 A JP2010202696 A JP 2010202696A JP 2012059980 A JP2012059980 A JP 2012059980A
Authority
JP
Japan
Prior art keywords
wiring board
device hole
wiring
manufacturing
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010202696A
Other languages
Japanese (ja)
Inventor
Fumiya Isaka
文哉 伊坂
Noboru Imai
昇 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010202696A priority Critical patent/JP2012059980A/en
Publication of JP2012059980A publication Critical patent/JP2012059980A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board which can restrain deformation and defection of a flying reed and which is improved in stability of a projection distance and accuracy of a tip position.SOLUTION: A manufacturing method for a wiring board of a roll-to-roll method includes patterning a conductor layer on a base material 1 to form wiring 3 including a flying reed 3f projecting to a device hole 5b which penetrates the base material 1. The flying reed 3f is formed in no less than two processes, and at least in one of the processes, the conductor layer and the base material are penetrated to form an opening 5a to fix the tip position of the flying reed 3f within the region scheduled for the device hole 5b to be formed.

Description

本発明は、フライングリードを有する配線基板の製造方法及び配線基板に関する。   The present invention relates to a method for manufacturing a wiring board having flying leads and a wiring board.

配線基板には、柔軟性を有する基材に銅箔等により配線パターンを形成した、TAB(Tape Automated Bonding)方式やTCP(Tape Carrier Package)方式等の配線基板(以降、これらを代表してTABと記す)がある。現在、TABはICパッケージ等の一部用途で活用され、量産されている。   As the wiring board, a wiring board such as a TAB (Tape Automated Bonding) method or a TCP (Tape Carrier Package) method in which a wiring pattern is formed on a flexible base material using a copper foil or the like (hereinafter referred to as a TAB as a representative). ). Currently, TAB is being used and mass-produced in some applications such as IC packages.

上述のTABは、例えば基材を貫通するデバイスホールを有し、基材上の配線はデバイスホールへ突き出したフライングリードを有する。TABに搭載するICチップは、フライングリードに接続されてデバイスホール上に実装される。フライングリードを有するTABの形成方法としては、主に3つの手法が知られている。   The above-mentioned TAB has, for example, a device hole penetrating the base material, and the wiring on the base material has a flying lead protruding into the device hole. The IC chip mounted on the TAB is connected to the flying lead and mounted on the device hole. As a method for forming a TAB having a flying lead, three methods are mainly known.

第1の手法では、図3(a)に示すように、まず、ポリイミド等からなる基材にデバイスホールやスプロケットホール等をパンチングにより形成する(S51)。次に、接着剤等を介して基材に銅箔を貼り合わせる(S52)。その後、フォトリソエッチング法等により銅箔をパターニングしてフライングリードを含む配線を形成する(S53)。最後に、配線の信頼性向上のためめっき処理等を施し、TABが製造される(S54)。係る手法は、例えば特許文献1や特許文献2に開示されている。   In the first method, as shown in FIG. 3A, first, a device hole, a sprocket hole, or the like is formed in a base material made of polyimide or the like by punching (S51). Next, a copper foil is bonded to the substrate via an adhesive or the like (S52). Thereafter, the copper foil is patterned by a photolithography etching method or the like to form wiring including flying leads (S53). Finally, plating is performed to improve the reliability of the wiring, and TAB is manufactured (S54). Such a technique is disclosed in Patent Document 1 and Patent Document 2, for example.

第2の手法では、図3(b)に示すように、デバイスホールやスプロケットホール等をパンチングにより形成(S61)した基材に銅箔を貼り合わせ(S62)、銅箔をパターニングして配線を形成する(S63)。このとき、両端からデバイスホールへと突き出したリードは繋がったままの状態とする。その後、めっき処理等を施した後に(S64)、繋がったリードをパンチング等により切断して切り離す(S65)。   In the second method, as shown in FIG. 3B, a copper foil is bonded to a base material formed by punching device holes, sprocket holes, etc. (S61) (S62), and the copper foil is patterned to provide wiring. Form (S63). At this time, the leads protruding from both ends to the device hole are kept connected. Thereafter, after performing a plating process or the like (S64), the connected leads are cut and separated by punching or the like (S65).

第3の手法では、図3(c)に示すように、例えばスプロケットホール等をパンチングにより形成する(S71)。このとき、デバイスホールの形成は行わない。次に、基材に銅箔を貼り合わせ(S72)、銅箔をパターニングしてフライングリードを含む配線を形成する(S73)。その後、ウェットエッチング等により一部基材を除去してデバイスホールを形成し(S74)、最後にめっき処理等を施す(S75)。係る手法は、例えば特許文献3に開示されている。   In the third method, as shown in FIG. 3C, for example, a sprocket hole or the like is formed by punching (S71). At this time, no device hole is formed. Next, a copper foil is bonded to the substrate (S72), and the copper foil is patterned to form a wiring including flying leads (S73). Thereafter, a part of the substrate is removed by wet etching or the like to form a device hole (S74), and finally a plating process or the like is performed (S75). Such a technique is disclosed in Patent Document 3, for example.

特開2010−027906号公報JP 2010-027906 A 特開平7−111279号公報JP 7-1111279 A 特開平6−260534号公報JP-A-6-260534

しかしながら、上記に挙げた3つの手法にはそれぞれ課題がある。第1の手法では、比較的早い段階でフライングリードを形成するため、その後複数の工程を経る中でフライングリードに変形不良が発生する場合があった。また、第2の手法では、フライングリード切断時に押さえとなる部分がないため、切断時にフライングリードが押し下げられて変形したり、安定した切断形状が得られずバリが発生してしまったりする場合があった。加え
て、切断位置の精度を保つことが困難で、デバイスホールへのリードの突き出し距離の安定性や先端位置精度に欠けるという問題もあった。また、第3の手法では、他の手法を組み合わせることがないかぎり、フライングリードの形成を最終工程とすることができず、途中工程での変形不良の懸念がある。さらに、基材表面に形成された配線パターンに合わせて裏面からデバイスホールを形成しなければならず、やはり位置精度の問題が生じうる。
However, each of the three methods listed above has problems. In the first method, since the flying lead is formed at a relatively early stage, there is a case where a defective deformation occurs in the flying lead through a plurality of processes thereafter. Further, in the second method, there is no part to be pressed when the flying lead is cut, so the flying lead may be pushed down and deformed during cutting, or a stable cutting shape may not be obtained and burrs may occur. there were. In addition, it is difficult to maintain the accuracy of the cutting position, and there is a problem that the stability of the protruding distance of the lead to the device hole and the accuracy of the tip position are lacking. Further, in the third method, unless other methods are combined, the formation of the flying lead cannot be the final process, and there is a concern of a deformation defect in the intermediate process. Furthermore, a device hole must be formed from the back side in accordance with the wiring pattern formed on the surface of the base material, which may cause a problem of positional accuracy.

そこで本発明の目的は、フライングリードの変形不良を抑制し、また、突き出し距離の安定性及び先端位置の精度を向上させることが可能な配線基板の製造方法及び配線基板を提供することにある。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method of manufacturing a wiring board and a wiring board that can suppress the deformation defect of the flying lead and improve the stability of the protruding distance and the accuracy of the tip position.

本発明の第1の態様によれば、基材上の導体層をパターニングして前記基材を貫通するデバイスホールへ突き出したフライングリードを含む配線を形成する、ロールツーロール法による配線基板の製造方法であって、前記フライングリードを2工程以上の工程で形成し、そのうちの少なくとも1工程では、前記導体層と前記基材とを貫通させ、前記デバイスホールの形成予定領域内に前記フライングリードの先端位置を確定する開口を形成する配線基板の製造方法が提供される。   According to the first aspect of the present invention, a wiring board is manufactured by a roll-to-roll method, in which a conductor layer on a base material is patterned to form a wiring including a flying lead protruding into a device hole penetrating the base material. The flying lead is formed in two or more steps, and in at least one of the steps, the conductor layer and the base material are penetrated, and the flying lead is formed in a region where the device hole is to be formed. A method of manufacturing a wiring board that forms an opening for determining a tip position is provided.

本発明の第2の態様によれば、前記フライングリードを形成する工程のうちの少なくとも1工程では、前記基材に形成した前記開口を広げ、前記デバイスホールへの前記フライングリードの突き出し距離が所定の長さとなるように前記デバイスホールを形成する第1の態様に記載の配線基板の製造方法が提供される。   According to the second aspect of the present invention, in at least one of the steps of forming the flying lead, the opening formed in the substrate is widened, and a protruding distance of the flying lead to the device hole is predetermined. A method for manufacturing a wiring board according to a first aspect is provided in which the device holes are formed so as to have a length of.

本発明の第3の態様によれば、前記デバイスホールは矩形形状であり、少なくともいずれか1辺の長さが0.3mmよりも長い第1の態様又は第2の態様に記載の配線基板の製造方法が提供される。   According to a third aspect of the present invention, the device hole has a rectangular shape, and the length of at least one of the sides is longer than 0.3 mm. A manufacturing method is provided.

本発明の第4の態様によれば、前記デバイスホールの開口面積は、20mmよりも大きい第1の態様から第3の態様のいずれかに記載の配線基板の製造方法が提供される。 According to a fourth aspect of the present invention, there is provided the method for manufacturing a wiring board according to any one of the first to third aspects, wherein an opening area of the device hole is larger than 20 mm 2 .

本発明の第5の態様によれば、前記デバイスホールは、レーザ加工、プレス加工、薬液によるエッチング加工のいずれか1つの方法、又はいずれか2つ以上を組み合わせた方法により形成する第1の態様から第4の態様のいずれかに記載の配線基板の製造方法が提供される。   According to a fifth aspect of the present invention, in the first aspect, the device hole is formed by any one of laser processing, press processing, and chemical etching processing, or a combination of any two or more. A method for manufacturing a wiring board according to any of the fourth to fourth aspects is provided.

本発明の第6の態様によれば、前記導体層は、エッチング加工及びめっき加工が可能な金属を含む導体より構成され、前記基材は、電気絶縁性を有する有機樹脂を成分とする第1の態様から第5の態様のいずれかに記載の配線基板の製造方法が提供される。   According to the sixth aspect of the present invention, the conductor layer is composed of a conductor including a metal that can be etched and plated, and the base material is composed of an organic resin having electrical insulation as a component. A method for manufacturing a wiring board according to any one of the fifth aspect to the fifth aspect is provided.

本発明の第7の態様によれば、前記基材は、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリフェニレンサルファイド(PPS)、ポリアミドイミド(PAI)、液晶ポリマ(LCP)、アラミド、ガラスエポキシ樹脂、のいずれかの樹脂を成分とするフィルムである第1の態様から第6の態様のいずれかに記載の配線基板の製造方法が提供される。   According to a seventh aspect of the present invention, the substrate is composed of polyimide (PI), polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyphenylene sulfide (PPS), polyamideimide (PAI), liquid crystal polymer (LCP). ), A wiring board production method according to any one of the first to sixth aspects, which is a film containing any one of aramid and glass epoxy resin as a component.

本発明の第8の態様によれば、前記導体層は、ラミネート法、プレス法、キャスト法、スパッタ法、蒸着法、湿式めっき法のいずれかの方法で前記基材上に形成する第1の態様から第7の態様のいずれかに記載の配線基板の製造方法が提供される。   According to an eighth aspect of the present invention, the conductor layer is formed on the substrate by any one of a laminating method, a pressing method, a casting method, a sputtering method, a vapor deposition method, and a wet plating method. A method for manufacturing a wiring board according to any one of the seventh to seventh aspects is provided.

本発明の第9の態様によれば、前記配線には、少なくとも一部にめっき処理を施す第1の態様から第8の態様のいずれかに記載の配線基板の製造方法が提供される。   According to a ninth aspect of the present invention, there is provided the wiring board manufacturing method according to any one of the first to eighth aspects, wherein at least a part of the wiring is plated.

本発明の第10の態様によれば、前記基材の厚さは4μm以上125μm以下であり、前記配線の厚さは3μm以上35μm以下である第1の態様から第9の態様のいずれかに記載の配線基板の製造方法が提供される。   According to a tenth aspect of the present invention, in any one of the first to ninth aspects, the thickness of the base material is 4 μm or more and 125 μm or less, and the thickness of the wiring is 3 μm or more and 35 μm or less. A method for manufacturing the described wiring board is provided.

本発明の第11の態様によれば、前記配線はフォトリソグラフィ法によりパターニングし、配線パターンを投影露光するときの1回の露光範囲を80mm×80mmの範囲、または80mm×80mmよりも広い範囲とする第1の態様から第10の態様のいずれかに記載の配線基板の製造方法が提供される。   According to an eleventh aspect of the present invention, the wiring is patterned by a photolithography method, and a single exposure range when the wiring pattern is projected and exposed is a range of 80 mm × 80 mm, or a range wider than 80 mm × 80 mm. A method for manufacturing a wiring board according to any one of the first to tenth aspects is provided.

本発明の第12の態様によれば、基材と、前記基材を貫通する矩形形状のデバイスホールと、前記デバイスホールへ突き出したフライングリードを含む配線と、を備え、前記デバイスホールは、少なくともいずれか1辺の長さが0.3mmよりも長く、前記デバイスホールの開口面積は、20mmよりも大きい配線基板が提供される。 According to a twelfth aspect of the present invention, a substrate, a rectangular device hole penetrating the substrate, and a wiring including a flying lead protruding into the device hole, the device hole includes at least A wiring board having a length of any one side longer than 0.3 mm and an opening area of the device hole larger than 20 mm 2 is provided.

本発明によれば、フライングリードの変形不良を抑制し、また、突き出し距離の安定性及び先端位置の精度を向上させることが可能な配線基板の製造方法及び配線基板が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method and wiring board of a wiring board which can suppress the deformation | transformation defect of a flying lead and can improve the stability of a protrusion distance and the precision of a front-end | tip position are provided.

本発明の一実施形態に係る配線基板の製造方法の各工程を示すフロー図である。It is a flowchart which shows each process of the manufacturing method of the wiring board which concerns on one Embodiment of this invention. 本発明の一実施形態に係る配線基板の製造方法の各工程を示す図であって、(a1)〜(g1)は配線基板の断面図であり、(a2)〜(g2)は配線基板の一部を示す平面図である。It is a figure which shows each process of the manufacturing method of the wiring board which concerns on one Embodiment of this invention, Comprising: (a1)-(g1) is sectional drawing of a wiring board, (a2)-(g2) is wiring board's It is a top view which shows a part. 従来技術に係る配線基板の製造方法の各工程を示すフロー図である。It is a flowchart which shows each process of the manufacturing method of the wiring board which concerns on a prior art.

[一実施形態]
以下に、本発明の一実施形態に係る配線基板の製造方法及び配線基板を説明する。
<配線基板の製造方法>
本発明の一実施形態に係る製造方法は、基材を貫通するデバイスホールへ突き出したフライングリードを有するTABの製造に用いられる。本実施形態に係る製造方法について、以下に図1及び図2を用いて説明する。図1は、本実施形態に係る配線基板の製造方法の各工程を示すフロー図である。図2は、本実施形態に係る配線基板の製造方法の各工程を示す図であって、(a1)〜(g1)は配線基板の断面図であり、(a2)〜(g2)は配線基板の一部を示す平面図である。
[One Embodiment]
A method for manufacturing a wiring board and a wiring board according to an embodiment of the present invention will be described below.
<Manufacturing method of wiring board>
The manufacturing method which concerns on one Embodiment of this invention is used for manufacture of TAB which has a flying lead protruded to the device hole which penetrates a base material. The manufacturing method according to this embodiment will be described below with reference to FIGS. FIG. 1 is a flowchart showing each step of the method for manufacturing a wiring board according to the present embodiment. FIG. 2 is a view showing each step of the method for manufacturing a wiring board according to the present embodiment, wherein (a1) to (g1) are cross-sectional views of the wiring board, and (a2) to (g2) are wiring boards. It is a top view which shows a part of.

本実施形態に係る製造方法は、図2(a1)に示す接着剤2が貼り合わせられた基材1に対して行われる。基材1は、例えばポリイミド系フィルムである。具体的には、東レデュポン社製のカプトン(登録商標)や宇部興産製のユーピレックス(登録商標)等がある。基材1としては、例えば幅100mm以上、長さ10m以上のロール状に巻かれたものを使用することができ、少なくとも後述する配線のパターニングが終了するまでは、ロールツーロール法による製造工程を用いることができる。基材1の厚さは、例えば4μm以上125μm以下とすることができ、好ましくは12μm以上75μm以下とする。係る基材1の厚さに応じた一般的な組合せとして、接着剤2の厚さは、例えば8μm以上15μm以下とすることができ、例えば東レ製や巴川製紙所製のものを用いる。   The manufacturing method according to the present embodiment is performed on the base material 1 on which the adhesive 2 shown in FIG. The substrate 1 is, for example, a polyimide film. Specific examples include Kapton (registered trademark) manufactured by Toray DuPont and Upilex (registered trademark) manufactured by Ube Industries. As the base material 1, for example, a material wound in a roll shape with a width of 100 mm or more and a length of 10 m or more can be used. Can be used. The thickness of the substrate 1 can be, for example, 4 μm or more and 125 μm or less, and preferably 12 μm or more and 75 μm or less. As a general combination according to the thickness of the base material 1, the thickness of the adhesive 2 can be set to, for example, 8 μm or more and 15 μm or less. For example, a product made by Toray or Yodogawa Paper is used.

(パンチング工程S1)
まず、上記の基材1及び接着剤2に対して、図1に示すパンチング工程S1を実施する。具体的には、図2(b1)に示すように、例えばプレス加工によるパンチングを行って、スプロケットホール4や図示しないモジュール用位置決め孔を設ける。スプロケットホール4は、図2(b2)に示すように基材1の端に配列形成される。スプロケットホール4は、基材1の両端に設けてもよい。配線基板の製造工程では、スプロケットホール4を用いて基材1の搬送や位置決めが行われる。これ以降の平面図では、スプロケットホール4は省略する。
(Punching process S1)
First, the punching step S <b> 1 shown in FIG. 1 is performed on the substrate 1 and the adhesive 2. Specifically, as shown in FIG. 2 (b1), for example, punching by pressing is performed to provide the sprocket holes 4 and module positioning holes (not shown). The sprocket holes 4 are arranged at the end of the substrate 1 as shown in FIG. The sprocket holes 4 may be provided at both ends of the substrate 1. In the manufacturing process of the wiring board, the base material 1 is conveyed and positioned using the sprocket holes 4. In the subsequent plan views, the sprocket hole 4 is omitted.

(銅箔貼り合わせ工程S2)
次に、スプロケットホール4等を設けた基材1に対して、図1に示す銅箔貼り合わせ工程S2を行う。具体的には、図2(c1)に示すように、接着剤2を介して、後述する配線3pの材料となる導体層としての銅箔3を基材1表面のほぼ全面に貼り合わせる。なお、これ以降、銅箔3がパターニングされてなる配線3pを導体層と呼ぶこともある。すなわち、導体層には、銅箔3及びパターニングされた配線3p等が含まれる。銅箔3には、例えば裏面に腐食防止や粗化等の処理をした圧延銅箔又は電解銅箔を用いることができる。銅箔3の厚さは、例えば3μm以上35μm以下とすることができる。銅箔3の貼り合わせは、例えばロールラミネータによるラミネート法を用いて加圧・加熱することにより実施する。その際、接着剤2への熱履歴を一定に保つため、1条掛け・多条掛けに関わらず1工程でラミネートすることが望ましい。銅箔3を貼り合わせた後、接着剤2のキュアを行う。銅箔3の貼り合わせ及び接着剤2のキュアは、使用する接着剤に応じて所定の条件で行う。
(Copper foil bonding step S2)
Next, the copper foil bonding step S2 shown in FIG. 1 is performed on the base material 1 provided with the sprocket holes 4 and the like. Specifically, as shown in FIG. 2 (c1), a copper foil 3 as a conductor layer, which will be a material of a wiring 3p described later, is bonded to almost the entire surface of the base material 1 with an adhesive 2 interposed therebetween. Hereinafter, the wiring 3p formed by patterning the copper foil 3 may be referred to as a conductor layer. That is, the conductor layer includes the copper foil 3, the patterned wiring 3p, and the like. For the copper foil 3, for example, a rolled copper foil or an electrolytic copper foil whose back surface is subjected to treatment such as corrosion prevention or roughening can be used. The thickness of the copper foil 3 can be, for example, 3 μm or more and 35 μm or less. Bonding of the copper foil 3 is performed by, for example, pressing and heating using a laminating method using a roll laminator. At that time, in order to keep the heat history to the adhesive 2 constant, it is desirable to perform lamination in one step regardless of single-strand or multi-strand. After bonding the copper foil 3, the adhesive 2 is cured. Bonding of the copper foil 3 and curing of the adhesive 2 are performed under predetermined conditions according to the adhesive to be used.

(開口形成工程S3)
続いて、銅箔3を貼り合せた基材1に対して、図1に示す開口形成工程S3を行う。すなわち、図2(d1)に示すように、例えばプレス加工によるパンチングを行って、銅箔3と基材1とを貫通させて開口5aを形成する。このとき、後述するデバイスホール5bの形成予定領域内に開口5aが形成されるようにする。具体的には、開口5aを例えば図2(d2)に示すような矩形とし、図2(d2)の紙面上でみたときに、開口5aの左右の幅が、後に形成されるデバイスホール5bの左右の幅より狭くなるように、デバイスホール5bの形成予定領域の内側に開口5aを形成する。このとき、図2(d2)の紙面上でみたときに、開口5aの上下の幅が、例えばデバイスホール5bの上下の幅と同一になるように形成する。このように開口5aを形成した場合、デバイスホール5bより内側に設けられた開口5aの左右の両辺(外縁)の位置が、後に形成されるフライングリード3fの先端位置となる。つまり、開口5aを形成することで、フライングリード3fの先端位置が確定される。このように、デバイスホールの形成予定領域内への開口5aの形成は、任意の形状を持つ開口の外縁の少なくとも一部又は全部がデバイスホールの外縁より内側に形成されるように行う。
(Opening step S3)
Then, opening formation process S3 shown in FIG. 1 is performed with respect to the base material 1 on which the copper foil 3 is bonded. That is, as shown in FIG. 2 (d1), for example, punching by press working is performed, and the copper foil 3 and the base material 1 are penetrated to form the opening 5a. At this time, an opening 5a is formed in a region where a device hole 5b described later is to be formed. Specifically, for example, the opening 5a is rectangular as shown in FIG. 2 (d2), and when viewed on the paper surface of FIG. 2 (d2), the left and right widths of the opening 5a are the widths of the device holes 5b to be formed later. The opening 5a is formed inside the region where the device hole 5b is to be formed so as to be narrower than the left and right widths. At this time, when viewed on the paper surface of FIG. 2 (d2), the upper and lower widths of the opening 5a are, for example, the same as the upper and lower widths of the device hole 5b. When the opening 5a is formed in this way, the positions of both the left and right sides (outer edges) of the opening 5a provided inside the device hole 5b are the tip positions of the flying leads 3f to be formed later. That is, by forming the opening 5a, the tip position of the flying lead 3f is determined. As described above, the opening 5a is formed in the region where the device hole is to be formed so that at least part or all of the outer edge of the opening having an arbitrary shape is formed inside the outer edge of the device hole.

本実施形態では、銅箔3を基材1とともに貫通させるので、後にフライングリード3fとなる部分の銅箔3が切断時に変形するのを抑制することができ、また、一定した断面形状が得られやすい。   In this embodiment, since the copper foil 3 is penetrated with the base material 1, it can suppress that the copper foil 3 of the part used as the flying lead 3f later deform | transforms at the time of a cutting | disconnection, and a fixed cross-sectional shape is obtained. Cheap.

(配線パターン形成工程S4)
次に、図1に示すように、銅箔3に対して配線パターン形成工程S4を行う。すなわち、図2(e1)、(e2)に示すように、例えばフォトリソグラフィ技術及びエッチング技術を用いて銅箔3をパターニングして、配線3pを形成する。具体的には、まず、銅箔3の全面に例えばフォトレジストを塗布する。フォトレジストは、ポジ型とネガ型のいずれを用いることも可能である。或いは、フォトレジストの代わりにドライフィルムを用い
ることも可能である。次に、フライングリード3fとなる部分を含む配線3pのパターンを投影露光して現像し、フォトレジストパターンを得る。このとき、1回の露光範囲を例えば80mm×80mmの範囲又はそれよりも広い範囲とする。次に、フォトレジストパターンの形成された銅箔3に対し、エッチング法により配線3pを形成する。具体的には、塩化第二鉄(FeCl)や塩化第二銅(CuCl)等のエッチング液を用いて銅箔3にパターン加工を施す。このとき、後にフライングリード3fとなる部分も形成される。配線3pが形成された後、フォトレジストの除去を行なう。具体的には、水酸化ナトリウム(NaOH)等のアルカリ溶液を用い、アルカリ溶液のシャワーで物理的な力を加えながら除去したり、アルカリ溶液に溶解させて除去したりする。配線パターン形成工程S4における一連の工程は、フォトレジスト材メーカーの推奨条件を基準として周辺条件を整えることができる。
(Wiring pattern forming step S4)
Next, as shown in FIG. 1, a wiring pattern forming step S <b> 4 is performed on the copper foil 3. That is, as shown in FIGS. 2E1 and 2E2, the copper foil 3 is patterned using, for example, a photolithography technique and an etching technique to form the wiring 3p. Specifically, first, for example, a photoresist is applied to the entire surface of the copper foil 3. As the photoresist, either a positive type or a negative type can be used. Alternatively, a dry film can be used instead of the photoresist. Next, the pattern of the wiring 3p including the portion to be the flying lead 3f is projected and developed to obtain a photoresist pattern. At this time, a single exposure range is set to a range of, for example, 80 mm × 80 mm or wider. Next, wiring 3p is formed by etching on the copper foil 3 on which the photoresist pattern is formed. Specifically, the copper foil 3 is patterned using an etchant such as ferric chloride (FeCl 3 ) or cupric chloride (CuCl 2 ). At this time, a portion that later becomes the flying lead 3f is also formed. After the wiring 3p is formed, the photoresist is removed. Specifically, an alkali solution such as sodium hydroxide (NaOH) is used and removed while applying a physical force with an alkaline solution shower, or dissolved in an alkali solution and removed. In the series of steps in the wiring pattern forming step S4, the peripheral conditions can be adjusted based on the recommended conditions of the photoresist material manufacturer.

なお、上述した第1の手法や第2の手法等の従来の手法では、予めデバイスホールが形成されているため、配線のパターニング時にはフライングリードとなる部分は裏面(デバイスホール側)が露出した状態となっている。そこで、フライングリードの部分が裏面からエッチングされてしまうのを防ぐため、裏止め樹脂で封止したうえで配線のパターニングを行うのが一般的である。しかし、本実施形態では、配線3のパターニング時にはまだ、フライングリード3fとなる部分を含めて配線3p全体が基材1に保持された状態となっているため、裏止め樹脂による封止、エッチング後の裏止め樹脂の除去といった工程を省略することができる。   In addition, in the conventional methods such as the first method and the second method described above, since the device hole is formed in advance, the back surface (device hole side) is exposed at the portion that becomes the flying lead when patterning the wiring. It has become. Therefore, in order to prevent the flying lead portion from being etched from the back surface, the wiring patterning is generally performed after sealing with a backing resin. However, in the present embodiment, since the entire wiring 3p including the portion that becomes the flying lead 3f is still held by the base material 1 at the time of patterning the wiring 3, it is sealed with a backing resin and after etching. The step of removing the backing resin can be omitted.

なおここで、必要に応じて、配線3pの保護膜としてソルダーレジストやカバーレイを設ける。   Here, as necessary, a solder resist or a coverlay is provided as a protective film for the wiring 3p.

(めっき処理工程S5)
続いて、図1に示すめっき処理工程S5を行う。具体的には、図2(f1)に示すように、パターニングされた配線3pの表面に金(Au)や錫(Sn)等をめっきする。めっきの方法としては、電界めっきや無電界めっき等を用いることができる。めっき処理によってICチップや他の配線基板との配線3の接続信頼性を高めることができる。なお、上述のカバーレイを設けた場合は、フライングリード3fや図示しない接続端子等、カバーレイから露出した部分にのみめっき処理を施してもよい。
(Plating process S5)
Subsequently, a plating treatment step S5 shown in FIG. 1 is performed. Specifically, as shown in FIG. 2 (f1), gold (Au), tin (Sn), or the like is plated on the surface of the patterned wiring 3p. As a plating method, electroplating, electroless plating, or the like can be used. The connection reliability of the wiring 3 with the IC chip or another wiring board can be enhanced by the plating process. In the case where the above-described coverlay is provided, the plating process may be performed only on portions exposed from the coverlay, such as the flying leads 3f and connection terminals (not shown).

上述のように、従来の第2の手法では、フライングリードが繋がったままの状態でめっき処理を行っている。このため、後に切断される不要な部分にまでめっき処理が施され、その分の金めっき等が無駄に消費されていた。しかし、本実施形態では、めっきの無駄な消費を抑え、コストを低減することができる。   As described above, in the second conventional method, the plating process is performed with the flying leads connected. For this reason, the plating process was performed even to the unnecessary part cut | disconnected later, and the gold plating etc. for that part were consumed wastefully. However, in this embodiment, useless consumption of plating can be suppressed and cost can be reduced.

(デバイスホール形成工程S6)
次に、図1に示すデバイスホール形成工程S6を行って、所定形状のデバイスホール5bを形成する。すなわち、図2(g1)に示すように、例えば基材1の裏面からのレーザ加工等により、基材1に形成した開口5aを広げ、デバイスホール5bを形成する。具体的には、デバイスホール5bを例えば図2(g2)に示すような矩形に形成することとし、デバイスホール5bの左右の幅の位置まで開口5aを左右に広げる。このとき、デバイスホール5bの上下幅と同一に形成された開口5aの上下幅は広げない。基材1上の配線3を残したまま、主に基材1のみを左右に後退させることで、左右の配線3pが先端から所定の距離だけデバイスホール5bへと突き出ることとなり、結果的に、左右からデバイスホール5bへと突き出したフライングリード3fが形成される。つまり、目的とする形状のデバイスホール5bが形成されることで、デバイスホール5bへのフライングリード3fの突き出し距離が所定の長さとなる。このように、開口を広げるときは任意の形状を持つ開口の外縁の少なくとも一部又は全部を広げ、係る部分の配線3をデバイスホール5
b内へと突き出させることができる。ここで、突き出し距離とは、例えばデバイスホール5bの左右の両辺(外縁)からデバイスホール5bへと突き出したフライングリード3fの先端までの長さのことである。このとき、形成されるデバイスホール5bが矩形である場合、1辺の長さを例えば0.3mmよりも長く形成することができる。また、従来のデバイスホールの開口面積が、例えば6mm(0.6mm×10mm)程度であったのに対し、上述のような製造方法によれば、デバイスホール5bの開口面積を例えば20mmよりも大きく形成することができる。以上により、本実施形態に係る配線基板が製造される。
(Device hole forming step S6)
Next, a device hole forming step S6 shown in FIG. 1 is performed to form a device hole 5b having a predetermined shape. That is, as shown in FIG. 2 (g1), the opening 5a formed in the base material 1 is widened by, for example, laser processing from the back surface of the base material 1 to form the device hole 5b. Specifically, the device hole 5b is formed in a rectangle as shown in FIG. 2 (g2), for example, and the opening 5a is widened to the left and right to the position of the left and right width of the device hole 5b. At this time, the vertical width of the opening 5a formed to be the same as the vertical width of the device hole 5b is not widened. With the wiring 3 on the base material 1 left, mainly by retracting only the base material 1 left and right, the left and right wirings 3p protrude from the tip to the device hole 5b by a predetermined distance. Flying leads 3f protruding from the left and right to the device hole 5b are formed. That is, by forming the device hole 5b having a target shape, the protruding distance of the flying lead 3f to the device hole 5b becomes a predetermined length. As described above, when the opening is widened, at least a part or the whole of the outer edge of the opening having an arbitrary shape is widened, and the wiring 3 in the part is connected to the device hole 5.
It can be projected into b. Here, the protruding distance is, for example, the length from the left and right sides (outer edges) of the device hole 5b to the tip of the flying lead 3f protruding to the device hole 5b. At this time, when the device hole 5b to be formed is rectangular, the length of one side can be formed longer than, for example, 0.3 mm. Further, while the opening area of the conventional device hole is about 6 mm 2 (0.6 mm × 10 mm), for example, according to the manufacturing method as described above, the opening area of the device hole 5b is from 20 mm 2, for example. Can be formed larger. As described above, the wiring board according to this embodiment is manufactured.

このように、デバイスホール5bを形成する際、先行して設けた開口5aを基準位置とすることができるので、フライングリード3fの突き出し距離を制御し易く、フライングリード3fの先端位置の精度も得られやすい。したがって、フライングリード3fの変形不良や先端位置不良を懸念することなく、デバイスホール5bを上述のような比較的大きなサイズとすることも可能となる。また、配線基板の製造工程の後半に至るまでデバイスホール5bの形成を行わず、配線3p全体が基材1に保持されているので、途中工程での変形不良が発生し難い。   As described above, when the device hole 5b is formed, the opening 5a provided in advance can be used as the reference position, so that the protruding distance of the flying lead 3f can be easily controlled, and the accuracy of the tip position of the flying lead 3f is also obtained. It is easy to be done. Therefore, the device hole 5b can be made to have a relatively large size as described above without worrying about the deformation defect or the tip position defect of the flying lead 3f. Further, since the device hole 5b is not formed until the latter half of the manufacturing process of the wiring substrate, and the entire wiring 3p is held by the base material 1, deformation defects are hardly generated in the intermediate process.

<一実施形態にかかる効果>
本実施形態によれば、以下に示す少なくともひとつ以上の効果が得られる。
<Effect according to one embodiment>
According to this embodiment, at least one or more of the following effects can be obtained.

(a)本実施形態によれば、フライングリード3fを形成する主要な工程を2工程有している。すなわち、開口形成工程S3でフライングリード3fの先端位置を確定し、デバイスホール形成工程S6でフライングリード3fのデバイスホール5bへの突き出し距離を所定の長さとしている。これによって、フライングリード3fの突き出し距離の安定性及び先端位置の精度を向上させることができる。 (A) According to this embodiment, there are two main processes for forming the flying lead 3f. That is, the tip position of the flying lead 3f is determined in the opening forming step S3, and the protruding distance of the flying lead 3f to the device hole 5b is set to a predetermined length in the device hole forming step S6. Thereby, the stability of the protruding distance of the flying lead 3f and the accuracy of the tip position can be improved.

(b)また本実施形態によれば、銅箔3と基材1とを貫通させて開口5aを形成している。これによって、後にフライングリード3fとなる部分の銅箔3が切断時に変形するのを抑制することができ、また、断面形状の安定性を向上させることができる。 (B) Moreover, according to this embodiment, the copper foil 3 and the base material 1 are penetrated, and the opening 5a is formed. As a result, it is possible to suppress deformation of the copper foil 3 in the portion that will later become the flying lead 3f during cutting, and to improve the stability of the cross-sectional shape.

上述のように、繋がったリードを最後に切断する従来の第2の手法では、切断時に押さえとなる部分がなく、フライングリードが変形したり、断面部分にバリが発生してしまったりする場合があった。しかし、本実施形態では、基材1とともに銅箔3も貫通させて開口5aを形成しているので、切断時のフライングリード3fの変形やバリを抑制することができる。   As described above, in the conventional second method of cutting the connected lead last, there is no part that becomes a pressing part at the time of cutting, and the flying lead may be deformed or a burr may be generated in the cross-section part. there were. However, in the present embodiment, since the opening 5a is formed by penetrating the copper foil 3 together with the base material 1, deformation and burrs of the flying lead 3f during cutting can be suppressed.

(c)また本実施形態によれば、配線基板の製造工程の後半にデバイスホール5bの形成を行うので、それまでは配線3p全体が基材1に保持された状態となっている。これによって、途中工程でのフライングリード3fの変形不良を抑制することができる。 (C) Moreover, according to this embodiment, since the device hole 5b is formed in the second half of the manufacturing process of the wiring board, the entire wiring 3p is held by the base material 1 until then. Thereby, deformation defects of the flying lead 3f in the intermediate process can be suppressed.

上述のように、デバイスホールを先に形成する従来の第1の手法では、その後複数の工程を経るうちにハンドリング等によってフライングリードが変形してしまう場合があった。係る変形不良は、ごく薄い銅箔が何の支えもなく複数の工程を経る第2の手法や、フライングリードの形成を最終工程とすることができない第3の手法においても起こり得る。   As described above, in the first conventional method in which the device hole is formed first, the flying lead may be deformed by handling or the like during a plurality of subsequent steps. Such a deformation failure can also occur in the second method in which a very thin copper foil is not supported and undergoes a plurality of steps, or in the third method in which the formation of flying leads cannot be the final step.

しかし、本実施形態では、後にフライングリード3fとなる部分も含めて配線3p全体が基材1に保持された状態が最終のデバイスホール形成工程S6まで保たれるため、係る変形不良を抑制することができる。特に、ICチップの小型化を受けて微細化・狭ピッチ化したフライングリードの変形不良が深刻化するなかで、良品収率の向上を図ることが可能である。   However, in this embodiment, since the state in which the entire wiring 3p including the portion that will later become the flying lead 3f is held by the base material 1 is maintained until the final device hole forming step S6, such deformation defects are suppressed. Can do. In particular, it is possible to improve the yield of non-defective products as the deformation defects of flying leads that have been miniaturized and narrowed in pitch due to the miniaturization of IC chips become serious.

(d)また本実施形態によれば、配線3pのパターニング時点において配線3p全体が基材1に保持された状態となっているため、裏止め樹脂による封止が必要なく、工程数を削減して簡略化することができる。 (D) Further, according to the present embodiment, since the entire wiring 3p is held by the base material 1 at the time of patterning the wiring 3p, sealing with a backing resin is not necessary, and the number of processes is reduced. Can be simplified.

(e)また本実施形態によれば、開口5aを広げ、デバイスホール5bを形成している。つまり、デバイスホール5bの形成にあたっては、開口5aを基準位置としている。これによって、所定のフライングリード3fの突き出し距離や先端位置を精度よく得ることができる。 (E) Moreover, according to this embodiment, the opening 5a is expanded and the device hole 5b is formed. That is, in forming the device hole 5b, the opening 5a is used as a reference position. Thereby, the protruding distance and the tip position of the predetermined flying lead 3f can be obtained with high accuracy.

上述のように、従来の第3の手法では、基材の上面に形成済みの配線パターンの位置に合わせ、基材の裏面からデバイスホールを形成する必要があるが、裏面には配線パターンの位置を直接的に示す基準点となるものがない。このため、所定のフライングリードの先端位置や突き出し距離を得ることが難しく、配線基板ごとのバラツキも生じやすい。   As described above, in the conventional third method, it is necessary to form a device hole from the back surface of the base material in accordance with the position of the wiring pattern already formed on the top surface of the base material. There is no reference point that directly indicates. For this reason, it is difficult to obtain the tip position and protrusion distance of a predetermined flying lead, and variations among wiring boards are likely to occur.

しかし、本実施形態では、開口形成工程S3でフライングリード3fの先端位置を確定し、この開口5aを基準位置としてデバイスホール5bを形成している。このため、フライングリード3fの突き出し距離の制御性や先端位置の精度を向上させることができる。   However, in the present embodiment, the tip position of the flying lead 3f is determined in the opening forming step S3, and the device hole 5b is formed with the opening 5a as a reference position. For this reason, the controllability of the protruding distance of the flying lead 3f and the accuracy of the tip position can be improved.

(f)また本実施形態によれば、デバイスホール5bを、1辺の長さが0.3mmよりも長く、開口面積が20mmよりも大きい矩形形状としている。本発明を適用することで、このように比較的大きいサイズのデバイスホール5bを採用することが可能となる。 (F) According to the present embodiment, the device hole 5b has a rectangular shape in which the length of one side is longer than 0.3 mm and the opening area is larger than 20 mm 2 . By applying the present invention, it is possible to employ the device hole 5b having a relatively large size as described above.

従来において、フライングリードの変形不良や位置精度の問題は、大きなサイズのデバイスホールで特に生じやすかった。しかし、本実施形態においては、大きなサイズのデバイスホール5bであっても、係る問題の発生を抑制することができる。   In the past, flying lead deformation defects and positional accuracy problems were particularly likely to occur with large device holes. However, in the present embodiment, the occurrence of such a problem can be suppressed even if the device hole 5b has a large size.

(g)また本実施形態によれば、めっき処理工程S5において、配線3pの必要部分にのみめっき処理を施している。これによって、不要部分にもめっき処理を施す第2の手法と比べ、めっきの消費量やコストを低減することができる。 (G) According to the present embodiment, in the plating process S5, only the necessary part of the wiring 3p is plated. Thereby, the consumption and cost of plating can be reduced as compared with the second method in which the unnecessary portion is plated.

[他の実施の形態]
以上、本発明の実施の形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
[Other embodiments]
As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, It can change variously in the range which does not deviate from the summary.

例えば、上述の実施形態においては、開口形成工程S3の後に配線パターン形成工程S4を行うこととしたが、係る工程順は逆でもよく、配線3pをパターニングした後に開口5aを形成してもよい。この場合、デバイスホール5bの形成予定領域内に配線3pが途切れることなく繋がった状態でパターニングし、その後、導体層としての配線3pと基材1とを貫通させて、配線3pを交差するように開口5aを形成する。   For example, in the above-described embodiment, the wiring pattern forming step S4 is performed after the opening forming step S3. However, the order of the steps may be reversed, and the opening 5a may be formed after the wiring 3p is patterned. In this case, patterning is performed in a state where the wiring 3p is connected without interruption in the region where the device hole 5b is to be formed, and then the wiring 3p as the conductor layer and the base material 1 are penetrated to cross the wiring 3p. Opening 5a is formed.

また、上述の実施形態においては、デバイスホール形成工程S6の前にめっき処理工程S5を行うこととしたが、係る工程順は逆でもよく、デバイスホール5bを形成した後にめっき処理を施してもよい。この場合、フライングリード3fの裏面(デバイスホール5b側)にもめっき処理が施されることとなり、配線3pの接続信頼性をより向上させることができる。   In the above-described embodiment, the plating process S5 is performed before the device hole forming process S6. However, the order of the processes may be reversed, and the plating process may be performed after forming the device hole 5b. . In this case, the rear surface (the device hole 5b side) of the flying lead 3f is also plated, and the connection reliability of the wiring 3p can be further improved.

また、上述の実施形態においては、デバイスホール5bの左右両端からフライングリード3fが突き出した配線3pを示したが、フライングリード3fや配線3pのパターンはこれに限られず、例えばフライングリード3fが片側のみから突き出した形や、上下左右
のいずれか、あるいは上下左右の任意の複数方向から突き出した形とすることができる。
In the above-described embodiment, the wiring 3p in which the flying leads 3f protrude from the left and right ends of the device hole 5b is shown. However, the pattern of the flying leads 3f and the wiring 3p is not limited to this, for example, the flying lead 3f is only on one side. Or a shape protruding from any of a plurality of directions of up, down, left and right.

また、上述の実施形態においては、開口5a及びデバイスホール5bは矩形としたが、これに限られない。特にデバイスホール5b等が複雑な形状をとるときは、デバイスホール形成工程S6を複数回に分けて行うことで、所定のデバイスホール5bを形成してもよい。   Moreover, in the above-mentioned embodiment, although the opening 5a and the device hole 5b were made into the rectangle, it is not restricted to this. In particular, when the device hole 5b has a complicated shape, the predetermined device hole 5b may be formed by performing the device hole forming step S6 in a plurality of times.

また、上述の実施形態においては、デバイスホール5bはレーザ加工により形成するものとしたが、ポリイミドエッチング液のような薬液を用いたエッチング加工や、プレス加工によるパンチング、ピナクル刃(トムソン刃、彫刻刃を含む)による押し切り法等により形成することも可能である。または、これらいくつかの方法を組み合わせてもよい。パンチング工程S1におけるスプロケットホール4等の形成や、開口形成工程S3における開口5aの形成についても、プレス加工のみならず、上記いずれかの手法、あるいはその組合せによって形成することができる。   In the above-described embodiment, the device hole 5b is formed by laser processing. However, etching using a chemical solution such as polyimide etching solution, punching by pressing, Pinnacle blade (Thomson blade, engraving blade) It is also possible to form it by a push-off method or the like. Or some of these methods may be combined. The formation of the sprocket holes 4 and the like in the punching step S1 and the formation of the opening 5a in the opening forming step S3 can be formed not only by pressing but also by any one of the above methods or a combination thereof.

また、上述の実施形態においては、銅箔3はロールラミネータによるラミネート法により貼り合わせるものとしたが、ロールラミネータは減圧式であってもよい。また、ダブルベルトプレスや減圧プレスによるプレス法、キャスト法、スパッタ法、蒸着法、湿式めっき法等の手法を用いることも可能である。   Moreover, in the above-mentioned embodiment, although the copper foil 3 shall be bonded together by the laminating method by a roll laminator, a roll laminator may be a pressure reduction type. It is also possible to use techniques such as a press method using a double belt press or a reduced pressure press, a casting method, a sputtering method, a vapor deposition method, and a wet plating method.

また、上述の実施形態においては、配線3pのパターニングに使用するフォトレジストを投影露光により露光するものとしたが、プロキシミティ露光や密着露光を用いることもできる。また、フォトレジストの代わりに専用の感光性膜を形成し、レーザ光によって直接描画を行うこともできる。   In the above-described embodiment, the photoresist used for patterning the wiring 3p is exposed by projection exposure, but proximity exposure or contact exposure can also be used. In addition, a dedicated photosensitive film can be formed instead of the photoresist, and direct drawing can be performed by laser light.

また、上述の実施形態においては、配線3pの材料として銅箔3を用いることとしたが、エッチング加工やめっき加工が可能な金属を含む導体より構成される導体層であれば他の材料を用いることも可能である。   In the above-described embodiment, the copper foil 3 is used as the material of the wiring 3p. However, any other material may be used as long as it is a conductor layer made of a conductor containing a metal that can be etched or plated. It is also possible.

また、上述の実施形態においては、基材1はポリイミド系フィルムとしたが、ポリイミド(PI)以外にも、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリフェニレンサルファイド(PPS)、ポリアミドイミド(PAI)、液晶ポリマ(LCP)、アラミド、ガラスエポキシ樹脂等の有機樹脂を成分とする材料を使用することができる。   Moreover, in the above-mentioned embodiment, although the base material 1 was made into the polyimide-type film, besides a polyimide (PI), a polyethylene terephthalate (PET), a polyethylene naphthalate (PEN), a polyphenylene sulfide (PPS), a polyamideimide ( PAI), a liquid crystal polymer (LCP), an aramid, a material containing an organic resin such as a glass epoxy resin can be used.

1 基材
2 接着剤
3 銅箔
3p 配線
3f フライングリード
4 スプロケットホール
5a 開口
5b デバイスホール
DESCRIPTION OF SYMBOLS 1 Base material 2 Adhesive 3 Copper foil 3p Wiring 3f Flying lead 4 Sprocket hole 5a Opening 5b Device hole

Claims (12)

基材上の導体層をパターニングして前記基材を貫通するデバイスホールへ突き出したフライングリードを含む配線を形成する、ロールツーロール法による配線基板の製造方法であって、
前記フライングリードを2工程以上の工程で形成し、そのうちの少なくとも1工程では、
前記導体層と前記基材とを貫通させ、前記デバイスホールの形成予定領域内に前記フライングリードの先端位置を確定する開口を形成する
ことを特徴とする配線基板の製造方法。
A method of manufacturing a wiring board by a roll-to-roll method, wherein a wiring including a flying lead protruding to a device hole penetrating the base material by patterning a conductor layer on the base material,
The flying lead is formed in two or more steps, and in at least one of the steps,
A method for manufacturing a wiring board, comprising: penetrating the conductor layer and the base material; and forming an opening for determining a tip position of the flying lead in a region where the device hole is to be formed.
前記フライングリードを形成する工程のうちの少なくとも1工程では、
前記基材に形成した前記開口を広げ、前記デバイスホールへの前記フライングリードの突き出し距離が所定の長さとなるように前記デバイスホールを形成する
ことを特徴とする請求項1に記載の配線基板の製造方法。
In at least one of the steps of forming the flying lead,
2. The wiring board according to claim 1, wherein the opening formed in the base material is widened, and the device hole is formed so that a protruding distance of the flying lead to the device hole becomes a predetermined length. Production method.
前記デバイスホールは矩形形状であり、少なくともいずれか1辺の長さが0.3mmよりも長い
ことを特徴とする請求項1又は請求項2に記載の配線基板の製造方法。
The method for manufacturing a wiring board according to claim 1, wherein the device hole has a rectangular shape, and the length of at least one side is longer than 0.3 mm.
前記デバイスホールの開口面積は、20mmよりも大きい
ことを特徴とする請求項1から請求項3のいずれかに記載の配線基板の製造方法。
The method for manufacturing a wiring board according to claim 1, wherein an opening area of the device hole is larger than 20 mm 2 .
前記デバイスホールは、
レーザ加工、プレス加工、薬液によるエッチング加工のいずれか1つの方法、又はいずれか2つ以上を組み合わせた方法により形成する
ことを特徴とする請求項1から請求項4のいずれかに記載の配線基板の製造方法。
The device hole is
The wiring board according to any one of claims 1 to 4, wherein the wiring board is formed by any one of laser processing, press processing, and etching processing with a chemical solution, or a combination of any two or more thereof. Manufacturing method.
前記導体層は、エッチング加工及びめっき加工が可能な金属を含む導体より構成され、
前記基材は、電気絶縁性を有する有機樹脂を成分とする
ことを特徴とする請求項1から請求項5のいずれかに記載の配線基板の製造方法。
The conductor layer is composed of a conductor containing a metal that can be etched and plated,
6. The method for manufacturing a wiring board according to claim 1, wherein the base material contains an organic resin having electrical insulation as a component.
前記基材は、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリフェニレンサルファイド(PPS)、ポリアミドイミド(PAI)、液晶ポリマ(LCP)、アラミド、ガラスエポキシ樹脂、のいずれかの樹脂を成分とするフィルムである
ことを特徴とする請求項1から請求項6のいずれかに記載の配線基板の製造方法。
The substrate is any one of polyimide (PI), polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyphenylene sulfide (PPS), polyamideimide (PAI), liquid crystal polymer (LCP), aramid, glass epoxy resin. The method for manufacturing a wiring board according to claim 1, wherein the film is a film containing a resin as a component.
前記導体層は、
ラミネート法、プレス法、キャスト法、スパッタ法、蒸着法、湿式めっき法のいずれかの方法で前記基材上に形成する
ことを特徴とする請求項1から請求項7のいずれかに記載の配線基板の製造方法。
The conductor layer is
The wiring according to any one of claims 1 to 7, wherein the wiring is formed on the substrate by any one of a laminating method, a pressing method, a casting method, a sputtering method, a vapor deposition method, and a wet plating method. A method for manufacturing a substrate.
前記配線には、少なくとも一部にめっき処理を施す
ことを特徴とする請求項1から請求項8のいずれかに記載の配線基板の製造方法。
The method for manufacturing a wiring board according to claim 1, wherein at least a part of the wiring is plated.
前記基材の厚さは4μm以上125μm以下であり、前記配線の厚さは3μm以上35μm以下である
ことを特徴とする請求項1から請求項9のいずれかに記載の配線基板の製造方法。
The thickness of the said base material is 4 micrometers or more and 125 micrometers or less, and the thickness of the said wiring is 3 micrometers or more and 35 micrometers or less, The manufacturing method of the wiring board in any one of Claims 1-9 characterized by the above-mentioned.
前記配線はフォトリソグラフィ法によりパターニングし、
配線パターンを投影露光するときの1回の露光範囲を80mm×80mmの範囲、または80mm×80mmよりも広い範囲とする
ことを特徴とする請求項1から請求項10のいずれかに記載の配線基板の製造方法。
The wiring is patterned by photolithography,
The wiring board according to any one of claims 1 to 10, wherein a single exposure range when projecting and exposing a wiring pattern is 80 mm x 80 mm or wider than 80 mm x 80 mm. Manufacturing method.
基材と、
前記基材を貫通する矩形形状のデバイスホールと、
前記デバイスホールへ突き出したフライングリードを含む配線と、を備え、
前記デバイスホールは、少なくともいずれか1辺の長さが0.3mmよりも長く、
前記デバイスホールの開口面積は、20mmよりも大きい
ことを特徴とする記載の配線基板。
A substrate;
A rectangular device hole penetrating the substrate;
A wiring including a flying lead protruding into the device hole,
The device hole has a length of at least one side longer than 0.3 mm,
The wiring board according to claim 1, wherein an opening area of the device hole is larger than 20 mm 2 .
JP2010202696A 2010-09-10 2010-09-10 Manufacturing method for wiring board and wiring board Withdrawn JP2012059980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010202696A JP2012059980A (en) 2010-09-10 2010-09-10 Manufacturing method for wiring board and wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010202696A JP2012059980A (en) 2010-09-10 2010-09-10 Manufacturing method for wiring board and wiring board

Publications (1)

Publication Number Publication Date
JP2012059980A true JP2012059980A (en) 2012-03-22

Family

ID=46056702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010202696A Withdrawn JP2012059980A (en) 2010-09-10 2010-09-10 Manufacturing method for wiring board and wiring board

Country Status (1)

Country Link
JP (1) JP2012059980A (en)

Similar Documents

Publication Publication Date Title
US8882954B2 (en) Method of manufacturing rigid-flexible printed circuit board
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US7665208B2 (en) Through hole forming method
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US20150144384A1 (en) Packaging substrate and fabrication method thereof
US20200214145A1 (en) Circuit board structures and methods of fabricating the same
CN103489796B (en) The manufacture method of element built-in type semiconductor package
JP2007173727A (en) Method of manufacturing wiring board
JP4952044B2 (en) Multilayer wiring board manufacturing method, semiconductor package, and long wiring board
KR100861246B1 (en) Cof film carrier tape and its manufacturing method
US6939745B2 (en) Method of producing tab tape carrier
JP2006253247A (en) Flexible printed wiring board and its manufacturing method
JP2011129604A (en) Printed wiring board and method of manufacturing the same
JP5486459B2 (en) Printed circuit board
JP2008306102A (en) Tape carrier for semiconductor device and method of manufacturing same
JP2012059980A (en) Manufacturing method for wiring board and wiring board
JP2006202849A (en) Method of manufacturing wiring circuit board with stiffening plate
JP2011187642A (en) Printed wiring board and method for manufacturing the same
JP2011023517A (en) Tab tape for semiconductor device and method of manufacturing the same
KR20210156005A (en) Method for manufacturing flexible printed circuit board
JP2010062188A (en) Tab tape for semiconductor device and method of manufacturing the same
JP4657689B2 (en) COF tape manufacturing method
US9674955B2 (en) Tape carrier package, method of manufacturing the same and chip package
JP2008147228A (en) Wiring board and its manufacturing method
JP4654955B2 (en) Multi-strip wiring tape having slit position determination wiring and wiring tape thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121116

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130508