JP2012054382A - 回路基板、回路基板の製造方法および半導体装置 - Google Patents

回路基板、回路基板の製造方法および半導体装置 Download PDF

Info

Publication number
JP2012054382A
JP2012054382A JP2010195437A JP2010195437A JP2012054382A JP 2012054382 A JP2012054382 A JP 2012054382A JP 2010195437 A JP2010195437 A JP 2010195437A JP 2010195437 A JP2010195437 A JP 2010195437A JP 2012054382 A JP2012054382 A JP 2012054382A
Authority
JP
Japan
Prior art keywords
layer
circuit board
metal layer
metal
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010195437A
Other languages
English (en)
Inventor
Yoshiki Nishikawa
佳樹 西川
Yuka Ito
有香 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2010195437A priority Critical patent/JP2012054382A/ja
Publication of JP2012054382A publication Critical patent/JP2012054382A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract


【課題】ビアホール加工性に優れた回路基板、回路基板の製造方法および半導体装置を提供すること
【解決手段】絶縁層21と、絶縁層21の少なくとも一方の面側に厚さが2.0μmより大きく、12μm以下である金属層11とが積層された積層板を用意する工程と、 金属層11を選択的に除去した後、選択的に除去した部分にレーザを照射することにより絶縁層21に貫通孔19を形成する工程と、金属層11をエッチングにより所望の厚みを除去する工程と、金属層11および貫通孔19内壁面に導体層15を形成する工程と、を含むことを特徴とする回路基板1の製造方法である。
【選択図】 図1

Description

本発明は、回路基板、回路基板の製造方法および半導体装置に関する。
回路基板へ導体回路を形成する方法には、大別してサブトラクティブ法とセミアディティブ法が知られている。セミアディティブ法では、導体回路の精細度を決定する要因が、フォトリソグラフィ法で用いるめっきマスク(フォトマスク)の精度に依存するために、セミアディティブ法で形成する導体回路の精度は、サブトラクティブ法においてエッチング法で形成する導体回路の精度に比べると、回路幅精度に優れた工法である。従って、高精細な導体回路を形成する手法としては、セミアディティブ法が有利である(例えば特許文献1)。
しかしながら、例えば、セミアディティブ法で導体回路を形成する手法では、電解めっきの給電を取るための導体層を導体回路形成後に除去することが必要となる。導体層は、薄さ、厚み分布の均一性が求められる。この要求を満たすためには金属箔の厚さの薄い金属箔積層板(極薄金属箔積層板とも言う)を使用する必要がある。一方で、極薄金属箔をエッチングにより選択的に除去するコンフォーマルマスク法で、層間接続用ビアホールをレーザ形成する場合において、金属箔が薄いためよる、金属箔下の絶縁層樹脂の熱劣化、金属箔と絶縁層の剥離、金属箔表面の変質等の問題があり、導体回路形成における不具合、さらには絶縁信頼性が低下するといった問題があった。
特開2003−37137号公報
本発明は、上記事情に鑑みてなされたものであり、ビアホール加工性に優れた回路基板、回路基板の製造方法および半導体装置を提供することである。
このような課題は、下記(1)〜(5)に記載の本発明により達成される。
(1)絶縁層と、前記絶縁層の少なくとも一方の面側に厚さが2.0μmより大きく、12μm以下である金属層とが積層された積層板を用意する工程と、
前記金属層を選択的に除去した後、前記選択的に除去した部分にレーザを照射することにより前記絶縁層に貫通孔を形成する工程と、
前記金属層をエッチングにより所望の厚みを除去する工程と、
前記金属層および前記貫通孔内壁面に導体層を形成する工程と、
を含むことを特徴とする回路基板の製造方法。
(2)前記導体層を形成した後、
前記導体層の表面に開口部を設けたレジスト層を形成する工程と、
前記導体層の前記開口部に電解めっきにより導体部を形成する工程と、
前記レジスト層を除去する工程と、をさらに含む上記(1)に記載の回路基板の製造方法。
(3)前記導体層は、無電解めっきにより形成される上記(1)または(2)に記載の回路基板の製造方法。
(4)上記(1)ないし(3)のいずれかの方法で製造された回路基板。
(5)上記(4)に記載の回路基板に半導体素子を搭載してなる半導体装置。
本発明によれば、貫通孔の精度がよく、導体回路微細化を可能とする信頼性の高い回路基板、回路基板の製造方法および半導体装置を得ることができる。
本発明の一実施形態にかかる回路基板の断面図である。 回路基板の製造工程を示す断面図である。 回路基板の製造工程を示す断面図である。 回路基板の製造工程を示す断面図である。 回路基板の製造工程を示す断面図である。 回路基板上に半導体チップを搭載する工程を示す図である。 半導体装置を示す図である。
以下、本発明の実施形態を図面に基づいて説明する。
本実施形態では、両面に回路層が形成された両面の回路基板1を例にあげて好適な製造方法について以下に説明する。
なお、本発明はこれから説明するものに限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、絶縁層を複数積層したビルドアップ多層プリント配線基板においても適応される。
はじめに、本実施形態で説明する製造方法で得られた回路基板1について説明する。図1に示すように、回路基板1は、導電体20が貫通する絶縁層21と、絶縁層21の一方の面側(図中上面)に設けられ、導電体20に接続された第一回路パターン22と、この第一回路パターン22を被覆するとともに、第一回路パターン22の一部上に開口が形成された第一被覆層(第一ソルダーレジスト層ともいう)23と、絶縁層21の他方の面側(図中下面)に設けられ、導電体20に接続された第二回路パターン24と、第二回路パターン24を被覆する第二被覆層(第二ソルダーレジスト層ともいう)25と、第一被覆層23の開口内に設けられた半田層26と、第二被覆層25の開口内に設けられた半田ボール29を備える。以下、図中上面を上面、図中下面を下面ともいう。第一被覆層23は、第一回路パターン層22を被覆するとともに、第一回路パターン層22の一部の上方に位置する部分に開口が形成されている。さらにこの開口内には、第一回路パターン層22に接続された金属層27と、この金属層27上に設けられた半田層26とが配置されている。金属層27は、たとえば銅層271、ニッケル層272等の積層構造である。
次に、回路基板1の好適な製造方法について説明する。
はじめに、絶縁層21の上面に第一金属層11が、下面にに第二金属層12が設けられた金属張り積層板10を用意する(図2(a))。
(絶縁層21)
絶縁層21としては、プリント配線板の絶縁材料として汎用的に用いられる樹脂複合材料を用いることができる。例えば、樹脂組成物を繊維基材に含浸または塗工したプリプレグを加熱硬化させた樹脂基材や、樹脂フィルムを用いることができる。
絶縁層を構成する樹脂組成物としては、例えば、熱硬化性樹脂が好ましい。熱硬化性樹脂としては、エポキシ樹脂、シアネート樹脂、フェノール樹脂などを単独あるいは複数組み合わせて用いることができる。樹脂組成物には低熱膨張性向上の為に、無機充填材を含んでいてもよい。
繊維基材を構成する基材としては、例えば、ガラス繊布、ガラス不繊布等のガラス繊維基材、あるいはガラス以外の無機化合物を成分とする繊布又は不繊布等の無機繊維基材があげられる。これらのなかでも、プリント配線基板としたときの剛性の面からガラス織布繊維基材が好ましい。
プリプレグを用いる場合は、前記熱硬化性樹脂に無機充填材、必要に応じて、硬化剤、硬化促進剤を調整した樹脂ワニスを、ガラス織布繊維基材等の基材に含浸し、乾燥させることで絶縁層21が得られる。
プリプレグの表裏面に金属層を重ね加熱加圧成形することによって、金属張り積層板10を得ることができる。また、絶縁層21にめっき処理を直接施すことでも金属張り積層板10を得ることができる。ただし、積層板を得る方法は上記限定されるものではなく、適宜選択することができる。
樹脂フィルムを使用する場合は、樹脂フィルムとしては、例えばポリイミド樹脂フィルム、ポリエーテルイミド樹脂フィルム、ポリアミドイミド樹脂フィルム等のポリイミド樹脂系樹脂フィルム、ポリアミド樹脂フィルム等のポリアミド樹脂系フィルム、ポリエステル樹脂フィルム等のポリエステル樹脂系フィルムが挙げられる。これら中でも主としてポリイミド樹脂系フィルムが好ましい。これにより、弾性率と耐熱性を特に向上することができる。
樹脂フィルムを用いる場合、金属層にベースとなる樹脂を塗布し加熱乾燥して積層板としたもの、金属箔に接着剤樹脂を塗布し、樹脂フィルムを加熱加圧成形した積層板としたもの、樹脂フィルムに直接スパッタリングやめっきにより金属層を形成し積層板としたものを使用することができる。ただし、積層板を得る方法は上記限定されるものではなく、適宜選択することができる。
絶縁層21の厚みは、回路基板1の仕様に決定されるものであり、特に限定されるものではないが、20μm〜300μmが好ましく、より好ましくは40μm〜100μmである。
次に第一金属層11について説明する。第一金属層11の金属種はニッケル、クロム、コバルト、モリブデン、バナジウム、タングステンまたは銅などの単一金属か、またはそれらの合金薄膜が好適である。また、極薄金属層を用いる場合は、金属種としては、ステンレス、ニッケル、アルミ、鉄、銅などがもちいられ、エッチング性などから銅がより好適に用いられる。
第一金属層11の厚みは2μmより大きく、12μm以下である。第一金属層11が2μmよりも薄い場合は、第一金属層11のビーム照射部付近の熱容量が小さく放熱がなされにくい為に熱蓄積が起こる。そのため、貫通孔周辺の第一金属層11下面にある絶縁層21の樹脂が熱により劣化する。第一金属層11と絶縁層21の密着が劣化し、信頼性が低下する。また、第一金属層11のビーム照射部付近の熱蓄積における金属表面の変色が生じ、これらは後工程にて第一金属層11を除去することで取り除くことが可能であるが、第一金属層11が2μmよりも薄い場合は、第一金属層11を薄く残して除去することが困難となり絶縁層21が露出する恐れが生じる。第一金属層11が12μmよりも厚い場合は、セミアディティブプロセスにおける電解めっきの給電を取るための第一金属層11および導体層を回路パターン形成後に除去することが困難となり、微細回路形成が困難となる。また、後工程において第一金属層11を所望の厚みに除去するが、第一金属層11が12μmよりも厚い場合は、第一金属層11の除去量が多いため、第一金属層11を厚み精度よく均一に除去することが困難となる。すなわち、厚みばらつきが大きくなることで、セミアディティブプロセスにおける電解めっきの給電を取るための第一金属層11および導体層を回路パターン形成後に除去することが困難となり回路微細回路形成が困難となる。
第二金属層12としては、第一金属層11と金属の種類、金属の厚さは異なっていてもよいし、同じであってもよい。第二金属層12側においても第一金属層11側と同じ回路パターンの微細化と精度要求あるのであれば、第一金属層11と同種であることが好ましい。
次に、レジスト形成、マスク露光、現像、エッチング除去、剥離により第一金属層の貫通孔の形成部分を選択的に除去する(コンフォーマルマスク形成)。
また、所望する貫通孔の直径に相当する開口径を持つコンフォーマルマスクを形成することが好ましい(図2(b))。
第一金属層11を選択的に除去した部分に第一金属層11面側からレーザを照射する。レーザを照射することにより絶縁層21に貫通孔19を形成する(図2(c))。レーザをとしては、例えば、炭酸ガスレーザ加工機、UVレーザ加工機、エキシマレーザ加工機などがあり、好ましくは、炭酸ガスレーザ加工機である。炭酸ガスレーザ加工機がより好ましい。炭酸ガスレーザ加工機が、無機基材の加工が比較的容易な発振波長領域である点が挙げられる。
レーザの加工条件としては特に限定はされないが、例えば、絶縁層21の厚みが40μmで第一金属層11および第二金属層12の厚みが3μmでかつ炭酸ガスレーザ加工機を用いる場合は、好ましくはビーム径100〜180μm、パルス幅1〜100μm、基準エネルギー0.5〜9.0mJであり、より好ましくはビーム径110〜130μm、パルス幅1〜20μm、基準エネルギー1.0〜3.0mJである。
例えば、絶縁層21の厚みが100μmで第一金属層11および第二金属層12の厚みが12μmでかつ炭酸ガスレーザ加工機を用いる場合は、好ましくはビーム径100〜180μm、パルス幅1〜100μm、基準エネルギー0.5〜9.0mJであり、より好ましくはビーム径110〜130μm、パルス幅30〜50μm、基準エネルギー6.0〜8.0mJである。
また、レーザ加工後の貫通孔19内の炭化物残渣を過マンガン酸デスミア処理やプラズマ洗浄等で適宜洗浄除去することが好ましい。
次に、第一および第二金属層の表層の金属層を所定の厚みに除去する(図2(d))。所定の厚さとしては、2.0μm以下とすることが好ましい。これにより、電解めっきにより電極として用いる第一および第二金属層11、12は薄膜化されてセミアディティブプロセス工法にける第一回路パターン層22および第二回路パターン層24の除去工程の除去量を減らすことができる。これにより微細回路形成がし易くなる。
また、第一および第二金属層11、12の表層の金属層を所定の厚みに除去することで、レーザ加工時に発生した第一金属層11上の貫通孔19周辺部に発生するスミアの除去や第一および第二金属層11、12上の金属酸化膜の除去を行うことが出来る。これにより貫通孔19周辺の電解めっきの盛り上がりや変色析出などの異常析出を抑えた平滑な電解めっきを行うことが出来る。
第一および第二金属層11、12の表層金属層を所定の厚みに除去する方法としては、アルカリ性エッチング液、塩化第二鉄エッチング液、塩化第二銅エッチング液、過酸化水素‐硫酸エッチング液を用いた方法があげられるが、特に、エッチングの速度の制御が容易で安定性に優れた過酸化水素‐硫酸エッチング液が好ましい。また、使用する設備の機構としては、高圧スプレー方式や浸漬方式で行うことが好ましい。特に高圧スプレー方式がより好ましい。高圧スプレー方式においては金属層の厚みを回路基板1の面内均一量を精度よく除去することができる。
次に、第一および第二金属層11、12上および、絶縁層21の貫通孔19内壁面に導体層15を付与する(図3(a))。導体層15の厚さとしては、例えば、0.05μm以上、2.0μm以下が好ましい。導体層15の形成方法としては、スパッタリング法、蒸着法、無電解めっき法が好ましい。その中では無電解めっき法が好ましい。また、導体層15としてはニッケル、クロム、コバルト、モリブデン、バナジウム、タングステンまたは銅などの単一金属か、またはそれらの合金が好適である。特に、貫通孔19内の絶縁層21内壁部分との導体密着性、および、セミアディディププロセスの給電層となる第一および第二金属層11、12および導体層15の除去性を鑑みると、銅がより好適である。
その後、図3(b))に示すように、回路パターンを形成しない部分にレジストマスクMを配置する。レジストマスクMとしてはフィルム状のネガ型感光性レジストを用いることができる。
レジストマスクMの形成方法としては、ネガ型感光性レジストを例えば真空ラミネータなどを用いて導体層上に形成する。次に、回路パターンを形成する部分をマスクしたフォトマスクを用いて、紫外線照射を行う。次に、現像を行う。現像液としては炭酸ナトリウム溶液を用いることができる。
次に、導体層15上にめっきを施す(図3(c))。めっきの方法としては硫酸銅めっきを用いることができる。めっきの厚みは回路パターン部分において1μm以上、50μm以下が好ましく、5μm以上、40μm以下がより好ましい。これにより、ビアとなる導電体20を形成するとともに、金属膜42を形成する(金属膜42は、導体層15と導体層15上のめっき膜を示す)。
次に、レジストマスクを剥離液によって剥離する。剥離液としては、例えば、アルカリ水溶性の液体を用いることができる。
次に、レジストマスクが形成されていた部分の第一および第二金属層11、12および導体層15を除去する。除去方法としては、過酸化水素‐硫酸エッチング液と高圧スプレー方式が好ましい。また、第一および第二金属層11、12は導体層15の形成前に薄膜化されている為、速やかにエッチング除去が可能となる。さらには電解めっきによって形成された第一および第二回路パターン22、24を長い時間エッチング等にさらすことがないので回路精度に優れ、かつ、高密度配線に適した回路基板とすることが出来る。
その後、図4(a)に示すように第一および第二回路パターン22、24上に、第一および第二ソルダーレジスト層23、25を形成する。第一および第二ソルダーレジスト層23、25は感光性タイプや非感光性タイプのものが上げられる。また、シート状や液状のものが上げられる。これらは適宜選択すればよい。
次に、図4(b))に示すように、第一および第二ソルダーレジスト層23、25が感光性タイプの場合は、たとえば、マスク露光、現像工程を経て開口部を形成することができる。
また、非感光タイプの場合は、たとえば、レーザ光を照射し開口部を形成することができる。
以上の工程により、回路基板1が完成する。
次に、この回路基板1を使用した半導体装置6の製造方法について説明する。
なお、本発明はこれから説明するものに限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
(半導体実装)
第一ソルダーレジスト層23の開口部に接続端子26を形成する。接続端子26の形成方法は特に限定はされず、回路基板1および半導体素子6の仕様により適宜決めることができるが、めっき法、ペースト印刷法、ボール搭載法が好ましい。また、必要に応じて開口部の回路パターン部を保護する表面処理を行うことが好ましい。表面処理としては、無電解ニッケルめっきを施したあと、置換金めっきを用いることができる(図5)。
次に、半導体素子5を回路基板1に実装する。
具体的な方法は回路基板1および半導体素子5の仕様により適宜決めることができるが、フラックス活性を有する接着剤3を介して半導体素子の電極と回路基板の接続端子を加熱加圧により接続する方法や、半導体素子の電極と回路基板の接続端子を加熱加圧により接続した後、液状アンダーフィル3を接続部分に注入する方法により実装することができる(図6)。
(樹脂封止)
次に、半導体素子5を設置した回路基板1を、エポキシ樹脂組成物と金型を用いて圧縮成形し半導体素子を回路基板上に封止する。これにより、得られた半導体装置6の信頼性を確保することができる。
(半田ボール搭載)
さらに、第二ソルダーレジスト層25の開口部に半田ボール29を形成する。これにより、他の基板等への2次実装が容易となる。半田ボール29を付与する方法としては、例えばめっき法、ペースト印刷法、ボール搭載法が挙げられる。必要に応じて開口部の回路パターン部を保護する表面処理28を行うことが好ましい。
(ダイシング)
次に、図7に示すように、回路基板を分割し、一つの半導体素子と、分割された一つの回路基板とで構成される複数の半導体装置6を得る。
次に、本発明の実施例について説明する。
(実施例1)
実施形態と同様の方法で回路基板を製造した。
以下のようにして絶縁層を作製した。ガラス繊維基材にエポキシ樹脂組成物を含浸し厚さ40μmのプリプレグを作成した。次に、プリプレグの一方の面に第一金属層として剥離層で支持部材である12μmピーラブル銅箔が付いた3μmの銅箔、他方の面に第二金属層として第一の金属層と同様の銅箔を積層し、加圧加熱成形して厚みが46μmの金属張り積層板を作成した。
次に、12μmピーラブル銅箔を剥した後に、レジスト形成、マスク露光、現像、エッチング除去、剥離により第一金属層の貫通孔の形成部分を選択的に除去するしコンフォーマルマスクを形成した。コンフォーマルマスクの開口径は75μmであった。
次に、コンフォーマルマスクを形成した第一金属層面側から炭酸ガスレーザ加工機を用いて、パルス幅3μm、基準エネルギー1.3mJ、ビーム径120μmを照射し、プラズマ洗浄を行うことでφ75μmの貫通孔を得た。
次に、過酸化水素‐硫酸エッチング液を用いて高圧スプレー方式により、第一および第二金属層の厚みが2.0μmとなるようにエッチング処理を行った。
次に、第一および第二金属層上および、絶縁層の貫通孔内部に無電解銅めっきを行い厚さ1μmの導体層を付与した。
次に、フィルム状のネガ型感光性レジストUFG−255(旭化成イーマテリアルズ製)を第一金属層および第二金属層にラミネートし、フォトマスクを利用して紫外線照射し、現像を行った後、回路パターン用のレジストマスクが得られた。
次に、液温25℃0.5A/dmの条件で回路パターン部分で硫酸銅めっきを厚み15μm行い、レジストマスクを剥離液によって剥離し、過酸化水素‐硫酸エッチング液を用いて高圧スプレー方式により、回路パターン部以外の第一および第二の金属層および導体層を除去することで、最小ピッチ60μmの回路パターンを形成した。
次に、シート状感光性ソルダーレジストPFR−800 AUS410(太陽インキ製)を用いて、第一および第二回路パターン上にラミネートし、フォトマスクを利用して紫外線照射し、ポストキュアし、現像を行った後、第一および第二ソルダーレジスト層が得られた。
次に、第一および第二ソルダーレジスト層の開口部から露出した、第一および第二回路パターンを無電解ニッケルめっき2.0μm、置換金めっき0.1μmで表面処理を施し回路基板を得た。
得られた回路基板の第一ソルダーレジスト層の開口部にボール搭載を行い、シート状フラックス活性機能付き接着剤をラミネートし、半導体素子(TEGチップ、サイズ15mm×15mm、厚み0.8mm)を加熱加圧により実装した。
次に、半導体素子を設置した回路基板を、エポキシ樹脂組成物を用いて圧縮成形し半導体素子を回路基板上に封止し、ダイシングにより回路基板を分割し、半導体素子と分割された一つの回路基板とで構成される複数の半導体装置を得た。
(実施例2)
ガラス繊維基材にエポキシ樹脂組成物を含浸し厚さ40μmのプリプレグを作成した。次に、プリプレグの一方の面に第一金属層として12μmの極薄銅箔、他方の面に第二金属層として第一の金属層と同様の銅箔を積層し、加圧加熱成形して厚みが124μmの積層板を作製し、炭酸ガスレーザ条件を、パルス幅3μm、基準エネルギー1.3mJ、ビーム径120μmを照射し、φ75μmの貫通孔を得た以外は実施例1と同等にして、半導体素子と分割された一つの回路基板1とで構成される複数の半導体装置を得た。
(実施例3)
ガラス繊維基材にエポキシ樹脂組成物を含浸し厚さ100μmのプリプレグを作成した。次に、プリプレグの一方の面に第一金属層として12μmの極薄銅箔、他方の面に第二金属層として第一の金属層と同様の銅箔を積層し、加圧加熱成形して厚みが124μmの積層板を作製し、炭酸ガスレーザ条件を、パルス幅4μm、基準エネルギー7.0mJ、ビーム径160μmを照射し、φ75μmの貫通孔を得た以外は実施例1と同等にして、半導体素子と分割された一つの回路基板1とで構成される複数の半導体装置を得た。
以上、実施例1〜3いずれにおいても貫通孔の精度がよく、微細回路が最小ピッチ60μmの回路基板および半導体装置を得ることができた。
1 回路基板
2 基板
3 樹脂層
5 半導体素子
6 半導体装置
10 積層板
11 第一金属層
12 第二金属層
15 導体層
19 貫通孔
20 導電体
21 絶縁層
22 第一回路パターン層
23 第一被覆層(第一ソルダーレジスト層)
24 第二回路パターン層
25 第二被覆層(第二ソルダーレジスト層)
26 半田層
27 金属層
28 金属層
29 半田ボール
41 金属膜
42 金属膜
271 銅層
272 ニッケル層
M マスク

Claims (5)

  1. 絶縁層と、前記絶縁層の少なくとも一方の面側に厚さが2.0μmより大きく、12μm以下である金属層とが積層された積層板を用意する工程と、
    前記金属層を選択的に除去した後、選択的に除去した部分にレーザを照射することにより前記絶縁層に貫通孔を形成する工程と、
    前記金属層をエッチングにより所望の厚みを除去する工程と、
    前記金属層および前記貫通孔内壁面に導体層を形成する工程と、
    を含むことを特徴とする回路基板の製造方法。
  2. 前記導体層を形成した後、
    前記導体層の表面に開口部を設けたレジスト層を形成する工程と、
    前記導体層の前記開口部に電解めっきにより導体部を形成する工程と、
    前記レジスト層を除去する工程と、をさらに含む請求項1に記載の回路基板の製造方法。
  3. 前記導体層は、無電解めっきにより形成される請求項1または2に記載の回路基板の製造方法。
  4. 請求項1ないし3のいずれかの方法で製造された回路基板。
  5. 請求項4に記載の回路基板に半導体素子を搭載してなる半導体装置。
JP2010195437A 2010-09-01 2010-09-01 回路基板、回路基板の製造方法および半導体装置 Pending JP2012054382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010195437A JP2012054382A (ja) 2010-09-01 2010-09-01 回路基板、回路基板の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010195437A JP2012054382A (ja) 2010-09-01 2010-09-01 回路基板、回路基板の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2012054382A true JP2012054382A (ja) 2012-03-15

Family

ID=45907412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010195437A Pending JP2012054382A (ja) 2010-09-01 2010-09-01 回路基板、回路基板の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2012054382A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113330562A (zh) * 2019-01-24 2021-08-31 应用材料公司 用于高级封装应用的精密再分配互连形成的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113330562A (zh) * 2019-01-24 2021-08-31 应用材料公司 用于高级封装应用的精密再分配互连形成的方法
KR20210107899A (ko) * 2019-01-24 2021-09-01 어플라이드 머티어리얼스, 인코포레이티드 진보된 패키징 애플리케이션들을 위한 미세 재분배 상호연결부 형성 방법
KR102554293B1 (ko) * 2019-01-24 2023-07-10 어플라이드 머티어리얼스, 인코포레이티드 전기 컴포넌트를 생산하기 위한 방법

Similar Documents

Publication Publication Date Title
KR101570331B1 (ko) 다층 인쇄 배선 기판
JP5526746B2 (ja) 多層基板の製造方法及び支持基板
EP2647267B1 (en) Method for manufacturing printed circuit board
US20130192881A1 (en) Printed circuit board and the method for manufacturing the same
US8356405B2 (en) Method of manufacturing printed circuit board
EP2644010B1 (en) Printed circuit board and method for manufacturing the same
JP6337927B2 (ja) 多層プリント配線板の製造方法
US9572250B2 (en) Printed circuit board and method for manufacturing the same
US11600430B2 (en) Inductor including high-rigidity insulating layers
US9497853B2 (en) Printed circuit board and method for manufacturing the same
JP4489899B2 (ja) 多層プリント配線板用両面回路基板の製造方法
CN102308679A (zh) 多层印刷布线板的制造方法
JP2007013048A (ja) 多層配線基板の製造方法
TW200814893A (en) Multilayer circuit board having cable section, and manufacturing method thereof
JP6107021B2 (ja) 配線基板の製造方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP2012054382A (ja) 回路基板、回路基板の製造方法および半導体装置
JP2009016518A (ja) 多層配線基板
JP2012079759A (ja) 回路基板、回路基板の製造方法および半導体装置
TWI653920B (zh) 印刷配線板的製造方法以及保護膜
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP2012109509A (ja) プリント配線基板の製造方法、プリント配線基板および半導体装置
JP2007043201A (ja) 多層配線基板の製造方法
WO2013140588A1 (ja) プリント配線基板の製造方法、プリント配線基板および半導体装置
JP4975913B2 (ja) 多層化プリント回路基板