JP2012050301A - 半導体装置、及び静電アクチュエータの駆動方法 - Google Patents

Abstract

【課題】静電アクチュエータの信頼性を向上させる。
【解決手段】半導体装置１０は、下部電極４３，４４と、下部電極４３，４４の上方にアンカーによって支持されかつ下に駆動する上部電極４５と、下部電極４３，４４と上部電極４５との間に設けられた絶縁膜４６とを有し、下部電極４３及び上部電極４５から構成される第１の可変容量素子と、下部電極４４及び上部電極４５から構成される第２の可変容量素子とを有する静電アクチュエータ１１と、下部電極４３に接続された第１の固定容量素子と、下部電極４４に接続された第２の固定容量素子と、上部電極４５に接続され、絶縁膜４６に蓄積された電荷量を検知する検知回路１５とを含む。
【選択図】 図１

Description

本発明の実施形態は、半導体装置、及び静電アクチュエータの駆動方法に関する。

近年の電子機器の小型・軽量化、低消費電力化、高機能化を実現するための技術の１つとして、ＭＥＭＳ（Micro Electro Mechanical Systems）が注目されている。このＭＥＭＳは、シリコンプロセス技術により、微小な機械的要素と電子回路要素とを融合したシステムである。

ＭＥＭＳを用いた静電アクチュエータは、ＲＦ（Radio-Frequency）−ＭＥＭＳ可変容量やＲＦ−ＭＥＭＳスイッチなどに使用されている。静電アクチュエータは、例えば、下部電極と、上部電極と、これらの間に設けられた絶縁膜とを有し、静電アクチュエータをアップ状態からダウン状態に遷移させるには、下部電極及び上部電極間に電位差を与えることで、上部電極を駆動させる。

米国特許出願公開第２００７／０１８１４１１号明細書 特願２００９−２１４８０７ 特願２００９−２１４８４９

実施形態は、静電アクチュエータの信頼性を向上させることが可能な半導体装置を提供する。

実施形態に係る半導体装置は、第１及び第２の下部電極と、前記第１及び第２の下部電極の上方にアンカーによって支持されかつ下に駆動する上部電極と、前記第１及び第２の下部電極と前記上部電極との間に設けられた絶縁膜とを有し、前記第１の下部電極及び前記上部電極から構成される第１の可変容量素子と、前記第２の下部電極及び前記上部電極から構成される第２の可変容量素子とを有する静電アクチュエータと、前記第１の下部電極に接続された第１の固定容量素子と、前記第２の下部電極に接続された第２の固定容量素子と、前記上部電極に接続され、前記絶縁膜に蓄積された電荷量を検知する検知回路とを具備する。

実施形態に係る半導体装置１０の構成を示すブロック図。 図１に示した半導体装置１０の回路図。 ＭＥＭＳ可変容量１１の平面図。 図３に示したＡ−Ａ´線に沿ったＭＥＭＳ可変容量１１の断面図。 参照電圧生成回路３１の構成を示す回路図。 ＭＥＭＳ可変容量１１の容量と印加電圧との関係を示す図。 電荷検知動作時の電圧関係を示すタイミングチャート。 アップ状態及びダウン状態での電圧変化量ΔＶを示すグラフ。 アップ状態とダウン状態との電圧変化量ΔＶの差δＶを示すグラフ。 電荷検知動作時の電圧関係を示すタイミングチャート。 アップ状態及びダウン状態での電圧変化量ΔＶを示すグラフ。 アップ状態とダウン状態との電圧変化量ΔＶの差δＶを示すグラフ。 半導体装置１０の他の構成例を示すブロック図。 半導体装置１０の他の構成例を示すブロック図。

以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らない。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

［１］全体構成
図１は、実施形態に係る半導体装置１０の構成を示すブロック図である。半導体装置１０は、静電アクチュエータ１１と、静電アクチュエータ１１を駆動するための２個のスイッチ回路１２及び１３と、スイッチ回路１２及び１３に電圧Ｖｈｏｌｄを供給するチャージポンプ（ＣＰ）１４と、静電アクチュエータ１１の絶縁膜に蓄積された電荷量を検知する電荷検知回路１５と、電荷検知動作に必要な電圧を生成する電圧生成回路１６と、２個のローパスフィルタ（ＬＰＦ）１７及び１８と、半導体装置１０の動作を制御する制御回路１９とを備えている。

静電アクチュエータ１１としては、ＭＥＭＳ可変容量やＭＥＭＳスイッチなどを用いることが可能であり、本実施形態では、ＭＥＭＳ可変容量を例に挙げて説明する。チャージポンプ１４は、電源電圧Ｖｄｄを昇圧して、電源電圧Ｖｄｄより高い電圧Ｖｈｏｌｄを生成する。

図２は、図１に示した半導体装置１０の回路図である。以下に、ＭＥＭＳ可変容量１１、スイッチ回路１２及び１３、電荷検知回路１５の詳細な構成について説明する。

［２］ＭＥＭＳ可変容量１１の構成
ＭＥＭＳ可変容量１１は、２個のポートＰ１及びＰ２を備えており、例えば、ポートＰ１は高周波信号を転送する信号線に接続され、ポートＰ２は接地される。ＭＥＭＳ可変容量１１は、２個の可変容量素子Ｃ_{ＭＥＭＳ１}及びＣ_{ＭＥＭＳ２}と、２個の固定容量素子Ｃ_ＭＩＭ１及びＣ_ＭＩＭ２とを備えている。

可変容量素子Ｃ_{ＭＥＭＳ１}及びＣ_{ＭＥＭＳ２}の上部電極は、ローパスフィルタ１７を介してスイッチ回路１２に接続されている。また、可変容量素子Ｃ_{ＭＥＭＳ１}及びＣ_{ＭＥＭＳ２}の上部電極に接続されたＣ_ｐａｒａは、配線容量やジャンクション容量などの寄生容量を表している。可変容量素子Ｃ_{ＭＥＭＳ１}は、固定容量素子Ｃ_ＭＩＭ１と直列に接続され、Ｃ_ＭＩＭ１の下部電極は、ポートＰ１に接続されている。可変容量素子Ｃ_{ＭＥＭＳ２}は、固定容量素子Ｃ_ＭＩＭ２と直列に接続され、Ｃ_ＭＩＭ２の下部電極は、ポートＰ２に接続されている。可変容量素子Ｃ_{ＭＥＭＳ１}の下部電極は、抵抗Ｒ１及びローパスフィルタ１８を介してスイッチ回路１３に接続されている。可変容量素子Ｃ_{ＭＥＭＳ２}の下部電極は、抵抗Ｒ２及びローパスフィルタ１８を介してスイッチ回路１３に接続されている。

ＭＥＭＳ可変容量１１は、ポートＰ１及びポートＰ２間に、固定容量素子Ｃ_ＭＩＭ１、可変容量素子Ｃ_{ＭＥＭＳ１}、可変容量素子Ｃ_{ＭＥＭＳ２}、固定容量素子Ｃ_ＭＩＭ２が直列に接続されて構成されている。ＭＥＭＳ可変容量１１の容量は、４個の容量素子の合成容量となる。

固定容量素子Ｃ_ＭＩＭ１及びＣ_ＭＩＭ２は、可変容量素子Ｃ_{ＭＥＭＳ１}及びＣ_{ＭＥＭＳ２}の耐圧を向上させるために設けられている。抵抗Ｒ１及びＲ２は、可変容量素子Ｃ_{ＭＥＭＳ１}及びＣ_{ＭＥＭＳ２}の下部電極同士が短絡されるのを防ぐ役割を担う。

このような構成を有するＭＥＭＳ可変容量１１は、ホットスイッチング特性を向上させることができる。ホットスイッチングとは、信号電力をＭＥＭＳ可変容量に供給している状態で、アップ状態からダウン状態へ、若しくはダウン状態からアップ状態へ切り替えることである。一般的に、ホットスイッチング時には、ＭＥＭＳ可変容量の信頼性が低下する。しかしながら、ポートＰ１及びＰ２間に複数の容量素子を備えた本実施形態のＭＥＭＳ可変容量１１は、可変容量素子Ｃ_{ＭＥＭＳ１}及びＣ_{ＭＥＭＳ２}に印加される電圧を低減できる。

次に、ＭＥＭＳ可変容量１１の構造の一例について説明する。図３は、ＭＥＭＳ可変容量１１の平面図である。図４は、図３に示したＡ−Ａ´線に沿ったＭＥＭＳ可変容量１１の断面図である。

基板４１、例えばシリコン基板４１上には、例えばシリコン酸化物からなる絶縁層４２が設けられ、この絶縁層４２上にＭＥＭＳ可変容量１１が形成されている。絶縁層４２上には、互いに離間して配置された２個の下部電極４３及び４４が設けられている。下部電極４３及び４４の上方には、上部電極４５が配置されている。下部電極４３及び４４上には、下部電極４３及び４４と上部電極４５とが電気的に接触するのを防ぐために、絶縁膜４６が設けられている。絶縁膜４６は、下部電極４３及び４４と上部電極４５との間に配置されていればよく、例えば上部電極４５の下に設けられていてもよい。

上部電極４５には、４個のバネ４７が接続されている。各バネ４７の端部は、アンカー４８によって支持されている。これにより、下部電極４３及び４４の上方に配置された上部電極４５は、静電引力によって下方向に動くことができる。下部電極４３及び上部電極４５は、可変容量素子Ｃ_{ＭＥＭＳ１}を構成する。下部電極４４及び上部電極４５は、可変容量素子Ｃ_{ＭＥＭＳ２}を構成する。上部電極４５には、バネ構造の配線４９が電気的に接続されている。配線４９の端部は、導電性のアンカー５０によって支持されている。

絶縁層４２上には、下部電極４３及び４４を挟むように、下部電極５１及び５２が設けられている。下部電極５１は、ポートＰ１として機能する。下部電極５２は、ポートＰ２として機能する。下部電極５１上には、絶縁膜５３が設けられている。絶縁膜５３上には、上部電極５４が設けられている。下部電極５１、絶縁膜５３及び上部電極５４は、固定容量素子Ｃ_ＭＩＭ１を構成する。また、上部電極５４は、下部電極４３に重なるように形成され、下部電極４３に電気的に接続されている。図３には、上部電極５４と下部電極４３との接触部分５７を破線で示している。下部電極５１及び下部電極４３同士は、絶縁膜５３によって絶縁されている。

下部電極５２上には、絶縁膜５５が設けられている。絶縁膜５５上には、上部電極５６が設けられている。下部電極５２、絶縁膜５５及び上部電極５６は、固定容量素子Ｃ_ＭＩＭ２を構成する。また、上部電極５６は、下部電極４４に重なるように形成され、下部電極４４に電気的に接続されている。図３には、上部電極５６と下部電極４４との接触部分５８を破線で示している。下部電極５２及び下部電極４４同士は、絶縁膜５３によって絶縁されている。

ＭＥＭＳ可変容量１１は、アップ状態からダウン状態へ、若しくはダウン状態からアップ状態へ遷移することで、容量が変化する。アップ状態（開状態）とは、上部電極４５が駆動しておらず、上部電極４５と下部電極４３（若しくは４４）とが離れている状態である。ダウン状態（閉状態）とは、上部電極４５が下に駆動し、上部電極４５と下部電極４３（若しくは４４）とが絶縁膜４６を介して接触している状態である。

［３］スイッチ回路１２及び１３の構成
次に、スイッチ回路１２及び１３の構成について説明する。スイッチ回路１２及び１３は、ＭＥＭＳ可変容量１１を駆動する駆動回路である。スイッチ回路１２及び１３の構成は同じであり、以下にスイッチ回路１２を例に挙げて説明する。なお、図２には、スイッチ回路１２の回路構成のみ図示している。

図２に示すように、スイッチ回路１２は、４個のスイッチ素子２１〜２４と、２個のローカルブースタ２５及び２６と、ブーストキャパシタＣ_ＢＴとを備えている。スイッチ素子２１及び２２としては、高耐圧用のＭＯＳＦＥＴ（Metal Semiconductor Field Effect Transistor）が用いられ、例えばＮチャネルＭＯＳＦＥＴ（ＮＭＯＳＦＥＴ）が用いられる。スイッチ素子２３及び２４としては、例えばＮＭＯＳＦＥＴが用いられる。

ＮＭＯＳＦＥＴ２１のドレインは、チャージポンプ１４の出力に接続され、ＮＭＯＳＦＥＴ２１のソースは、ノードＮ１を介してブーストキャパシタＣ_ＢＴの第１の電極に接続されている。ＮＭＯＳＦＥＴ２１のゲート電圧は、ローカルブースタ（ＬＢ）２５によって制御される。

ＮＭＯＳＦＥＴ２２のドレインは、チャージポンプ１４の出力に接続され、ＮＭＯＳＦＥＴ２２のソースは、ノードＮ２を介してブーストキャパシタＣ_ＢＴの第２の電極に接続されている。ＮＭＯＳＦＥＴ２２のゲート電圧は、ローカルブースタ２６によって制御される。

ノードＮ１は、第１の放電回路２３に接続されている。第１の放電回路２３は、制御回路１９からの制御信号に基づいてノードＮ１を接地電圧Ｖｓｓに放電する。ノードＮ２は、第２の放電回路２４に接続されている。第２の放電回路２４は、制御回路１９からの制御信号に基づいてノードＮ２を接地電圧Ｖｓｓに放電する。放電回路２３及び２４の各々は、例えばＮＭＯＳＦＥＴから構成される。

［４］電荷検知回路１５の構成
次に、電荷検知回路１５の構成について説明する。ＭＥＭＳ可変容量１１がアップ状態とダウン状態とを繰り返すと、上部電極４５と下部電極４３及び４４との間の絶縁膜４６に電荷が蓄積される、いわゆるチャージングが発生する。この蓄積電荷量がある閾値以上になると、上部電極４５が絶縁膜４６から離れなくなる、いわゆるスティクション不良が発生する。電荷検知回路１５は、絶縁膜４６に蓄積された電荷量を、ＭＥＭＳ可変容量１１の容量から判定するものである。

電荷検知方法としては、ＭＥＭＳ可変容量１１をダウン状態にした後、ＭＥＭＳ可変容量１１の上部電極４５及び下部電極４３（若しくは４４）間の印加電圧をある一定のモニタ電圧Ｖｍｏｎに設定する。この時、上部電極４５が絶縁膜４６から離れるか否かにより、絶縁膜４６に蓄積された電荷量が見積もられる。

図２に示すように、電荷検知回路１５は、参照電圧生成回路３１と、比較器（ＣＯＭＰ）３２と、２個のスイッチ素子３３及び３４とを備えている。スイッチ素子３３及び３４としては、例えばＮＭＯＳＦＥＴが用いられる。

参照電圧生成回路３１は、参照電圧Ｖｒｅｆを生成する。参照電圧生成回路３１の出力は、ノードＮ３及びＮＭＯＳＦＥＴ３３を介して比較器３２の第１入力端子に接続されている。スイッチ回路１２のノードＮ１は、ＮＭＯＳＦＥＴ３４を介して比較器３２の第２入力端子に接続されている。

ここで、電荷検知回路１５は、静電アクチュエータの構成する下部電極と上部電極のうち、寄生容量の小さい方に接続される。本実施形態では、下部電極４３及び４４にそれぞれ固定容量素子Ｃ_ＭＩＭ１及びＣ_ＭＩＭ２が接続されており、固定容量素子Ｃ_ＭＩＭ１及びＣ_ＭＩＭ２は、ＭＩＭ（Metal Insulator Metal）構造のキャパシタであるため、寄生容量Ｃ_ｐａｒａなどに比べると、その容量が大きい。よって、電荷検知回路１５は、寄生容量の小さい上部電極４５に接続される。

図５は、参照電圧生成回路３１の構成を示す回路図である。参照電圧生成回路３１は、チャージポンプ１４と、スイッチ回路１２及び１３と、ローパスフィルタ（ＬＰＦ）１７及び１８と、抵抗Ｒ１及びＲ２と、寄生容量Ｃ_ｐａｒａと、２個の固定容量素子Ｃ_ＲＥＦ１及びＣ_ＲＥＦ２とを備えている。参照電圧生成回路３１を構成するチャージポンプ１４、スイッチ回路１２及び１３、ローパスフィルタ１７及び１８、抵抗Ｒ１及びＲ２、及び寄生容量Ｃ_ｐａｒａは、図２の同一符号のそれぞれと同じ構成であり、その接続関係も図２と同じである。なお、図５のチャージポンプ１４は、図２のチャージポンプと共用されていてもよい。図５のスイッチ回路１２及び１３は、図２のスイッチ回路１２及び１３とそれぞれ同じ動作をするように、制御回路１９によって制御される。

固定容量Ｃ_ＲＥＦ１は、以下の式で表される。
Ｃ_ＲＥＦ１＝（Ｃ_{ＭＥＭＳ１}_up＋Ｃ_{ＭＥＭＳ１}_dn）／２
Ｃ_{ＭＥＭＳ１}_upは、ＭＥＭＳ可変容量１１がアップ状態における可変容量素子Ｃ_{ＭＥＭＳ１}の容量である。Ｃ_{ＭＥＭＳ１}_dnは、ＭＥＭＳ可変容量１１がダウン状態における可変容量素子Ｃ_{ＭＥＭＳ１}の容量である。

固定容量Ｃ_ＲＥＦ２は、以下の式で表される。
Ｃ_ＲＥＦ２＝（Ｃ_{ＭＥＭＳ２}_up＋Ｃ_{ＭＥＭＳ２}_dn）／２
Ｃ_{ＭＥＭＳ２}_upは、ＭＥＭＳ可変容量１１がアップ状態における可変容量素子Ｃ_{ＭＥＭＳ２}の容量である。Ｃ_{ＭＥＭＳ２}_dnは、ＭＥＭＳ可変容量１１がダウン状態における可変容量素子Ｃ_{ＭＥＭＳ２}の容量である。

このような構成を有する参照電圧生成回路３１は、ＭＥＭＳ可変容量１１がアップ状態でのノードＮ１の電圧と、ＭＥＭＳ可変容量１１がダウン状態でのノードＮ１の電圧との中間電圧である参照電圧Ｖｒｅｆを生成することができる。

［５−１］動作１
先ず、ＭＥＭＳ可変容量１１の動作について説明する。アップ状態では、上部電極４５と下部電極４３（又は、４４）との電位差は、プルイン電圧未満である。プルイン電圧とは、上部電極４５が下に動くために要する電圧であり、上部電極４５が下部電極４３に引き付けられる静電引力がバネ４７の復元力よりも大きくなる電圧である。ダウン状態は、例えば、スイッチ回路１２が上部電極４５に接地電圧Ｖｓｓを印加し、スイッチ回路１３が下部電極４３及び４４に接地電圧Ｖｓｓを印加することで実現できる。具体的な動作としては、スイッチ回路１２及び１３の各々において、ＮＭＯＳＦＥＴ２３がオンし、ノードＮ１が接地電圧Ｖｓｓまで放電される。

ダウン状態を実現する方法としては、上部電極４５と下部電極４３との間に、上部電極４５から下部電極４３へ向かう電界（下向きの電界）を印加する方法と、その逆の方法とがある。最初に、下向きの電界を印加する方法について説明する。

ＭＥＭＳ可変容量１１を駆動する（ダウン状態にする）には、次の順番でスイッチ回路１２のＮＭＯＳＦＥＴ２１及び２２を動作させる。

（１）ＮＭＯＳＦＥＴ２１：オン
（２）ＮＭＯＳＦＥＴ２１：オフ
（３）ＮＭＯＳＦＥＴ２２：オン
ステップ（１）において、ブーストキャパシタＣ_ＢＴがチャージポンプ１４によって充電され、ノードＮ１が電圧Ｖｈｏｌｄ付近に設定される。この電圧Ｖｈｏｌｄは、ＭＥＭＳ可変容量１１のホールド電圧であり、プルイン電圧未満に設定される。したがって、この時点では、ＭＥＭＳ可変容量１１はアップ状態のままである。プルイン電圧とは、上部電極４５が下に動くのに要する電圧である。ホールド電圧とは、上部電極４５が下に動いて絶縁膜４６と接触した後、この状態を保持するのに要する電圧である。

続いて、ステップ（２）においてＮＭＯＳＦＥＴ２１をオフする。続いて、ステップ（３）において、ノードＮ２が電圧Ｖｈｏｌｄ付近に設定される。この時、ブーストキャパシタＣ_ＢＴの容量結合によりノードＮ１がプルイン電圧より高い駆動電圧Ｖａｃｔまで上昇する。これにより、ＭＥＭＳ可変容量１１のダウン状態が実現される。なお、下部電極４３及び４４は、スイッチ回路１３のＮＭＯＳＦＥＴ２３によって０Ｖに設定される。

その後、ＮＭＯＳＦＥＴ２１がオン、ＮＭＯＳＦＥＴ２２がオフ、ＮＭＯＳＦＥＴ２４がオンする。これにより、ノードＮ１が電圧Ｖｈｏｌｄ付近に設定され、ＭＥＭＳ可変容量１１のダウン状態が保持される。

次に、ＭＥＭＳ可変容量１１に蓄積された電荷量の検出動作について説明する。前述したように、ＭＥＭＳ可変容量１１がアップ状態とダウン状態とを繰り返すと、上部電極４５と下部電極４３及び４４との間の絶縁膜４６に電荷が蓄積される。図６は、ＭＥＭＳ可変容量１１の容量と印加電圧との関係を示す図である。図６には、上部電極４５と下部電極４３及び４４との間の絶縁膜４６に電荷がほとんど蓄積されていない場合（破線）と、絶縁膜４６に電荷が蓄積されている場合（実線）との図を示している。図６の横軸は上部電極４５と下部電極４３及び４４との電位差ΔＶ、縦軸はＭＥＭＳ可変容量１１の容量である。

図６に示すように、絶縁膜４６に電荷がほとんど蓄積されていない場合は、上部電極４５が絶縁膜４６から離れる電圧（プルアウト電圧）が大きく、絶縁膜４６に電荷されるにつれてプルアウト電圧が小さくなる。本実施形態では、電位差ΔＶをモニタ電圧Ｖｍｏｎに設定した場合に、上部電極４５が絶縁膜４６から離れるか否かによって、絶縁膜４６に蓄積された電荷量を検知する。モニタ電圧Ｖｍｏｎの上限は、絶縁膜４６に電荷がほとんど蓄積されていない状態でのプルアウト電圧より低い電圧に設定される。モニタ電圧Ｖｍｏｎの下限は、０Ｖより大きい任意の電圧に設定可能であり、絶縁膜４６に多くの電荷が蓄積された状態を検知するのであればより小さい電圧に設定し、一方、絶縁膜４６に少しの電荷が蓄積された状態を検知するのであれば大きい電圧に設定される。モニタ電圧Ｖｍｏｎは、図１の電圧生成回路１６により生成される。

図７は、電荷検知動作時の電圧関係を示すタイミングチャートである。図７は、電界を下向きに印加する場合の電荷検知動作例である。

先ず、ＭＥＭＳ可変容量１１をダウン状態にする。この時、スイッチ回路１３は、下部電極４３及び４４を接地電圧Ｖｓｓ（＝０Ｖ）に設定する。これは、スイッチ回路１３のＮＭＯＳＦＥＴ２３がオンすることで実現される。また、スイッチ回路１２は、上部電極４５に電圧Ｖａｃｔを印加した後、上部電極４５を電圧Ｖｈｏｌｄに設定する。これにより、ＭＥＭＳ可変容量１１がダウン状態に設定される。

続いて、制御回路１９は、ＮＭＯＳＦＥＴ３５をオンし、上部電極４５にモニタ電圧Ｖｍｏｎを印加する。この時、スイッチ回路１２のＮＭＯＳＦＥＴ２１はオフである。同様に、制御回路１９は、参照電圧生成回路３１にもモニタ電圧Ｖｍｏｎを印加する。

続いて、スイッチ回路１２のＮＭＯＳＦＥＴ２２がオン、ＮＭＯＳＦＥＴ２４がオフする。これにより、スイッチ回路１２のノードＮ２が電圧Ｖｈｏｌｄに設定される。ここで、Ｃ_{ＭＥＭＳ１}_up＜Ｃ_{ＭＥＭＳ１}_dn、及びＣ_{ＭＥＭＳ２}_up＜Ｃ_{ＭＥＭＳ２}_dnである。よって、ＭＥＭＳ可変容量１１がアップ状態（ｕｐ）であれば、上部電極４５の電圧が大きく上昇し、ＭＥＭＳ可変容量１１がダウン状態（ｄｎ）であれば、上部電極４５の電圧が小さく上昇する。すなわち、アップ状態での電圧変動をΔＶ_ｕｐ、ダウン状態での電圧変動をΔＶ_ｄｎとすると、ΔＶ_ｕｐ＞ΔＶ_ｄｎである。

ΔＶ_ｕｐは、以下の式（１）で表される。

ΔＶ_ｄｎは、以下の式（２）で表される。

比較器３２の第１入力端子には、ＮＭＯＳＦＥＴ３３がオンすることで、参照電圧生成回路３１から参照電圧Ｖｒｅｆが印加されている。参照電圧生成回路３１もスイッチ回路１２及び１３と同じ動作をしているので、参照電圧Ｖｒｅｆは、「Ｖｍｏｎ＋ΔＶ_ｕｐ」と「Ｖｍｏｎ＋ΔＶ_ｄｎ」との中間電圧に設定されている。比較器３２は、上部電極４５の電圧（ノードＮ１の電圧）と、参照電圧Ｖｒｅｆとを比較する。この比較結果により、モニタ電圧Ｖｍｏｎを上部電極４５に印加した状態で、ＭＥＭＳ可変容量１１がアップ状態であるかダウン状態であるかを判定することができる。この判定結果は、制御回路１９に送られる。

制御回路１９は、この判定結果を用いて、ＭＥＭＳ可変容量１１を駆動する際に、上部電極及び下部電極間の電界の向きを決定する。すなわち、検知動作の結果、ＭＥＭＳ可変容量１１がアップ状態であると判定された場合、絶縁膜４６に閾値以上の電荷が蓄積されていないため、制御回路１９は、ＭＥＭＳ可変容量１１の上部電極及び下部電極間の電界の向きを変えずにＭＥＭＳ可変容量１１を駆動する。一方、検知動作の結果、ＭＥＭＳ可変容量１１がダウン状態であると判定された場合、絶縁膜４６に閾値以上の電荷が蓄積されているため、制御回路１９は、ＭＥＭＳ可変容量１１の上部電極及び下部電極間の電界の向きを変えてＭＥＭＳ可変容量１１を駆動する。

（実施例）
以下に、本実施形態の動作１に係る半導体装置１０の実験結果について説明する。半導体装置１０の実験結果を測定するに当たって、下記表に示す数値を用いた。また、表の（１）〜（３）と条件を変えて３パターンの測定を行った。

Ｃ_ＭＥＭＳ_upは、ＭＥＭＳ可変容量１１がアップ状態における可変容量素子Ｃ_{ＭＥＭＳ１}又はＣ_{ＭＥＭＳ２}の容量である。Ｃ_ＭＥＭＳ_upは、ＭＥＭＳ可変容量１１がダウン状態における可変容量素子Ｃ_{ＭＥＭＳ１}又はＣ_{ＭＥＭＳ２}の容量である。Ｃ_ＢＴはスイッチ回路１２のブーストキャパシタの容量である。Ｃ_ｐａｒａは寄生容量である。

図８は、アップ状態での電圧変化量ΔＶ_upとダウン状態での電圧変化量ΔＶ_dnとを示すグラフである。図８の横軸は電圧Ｖｈｏｌｄ（Ｖ）であり、縦軸は電圧変化量ΔＶである。図８の数字（１）〜（３）は、上記表の数字に対応している。

図８から理解できるように、３つの条件（１）〜（３）のどれを取っても、ΔＶ_upとΔＶ_dnとの差が大きくなっている。このため、電荷検知動作において、ＭＥＭＳ可変容量１１のアップ状態とダウン状態との判別が可能である。

図９は、アップ状態の電圧変化量ΔＶ_upとダウン状態の電圧変化量ΔＶ_dnとの電位差δＶを示すグラフである。図９の横軸は電圧Ｖｈｏｌｄ（Ｖ）であり、縦軸は電位差δＶ（Ｖ）である。電位差δＶは、以下の式で表される。

δＶ＝ΔＶ_up−ΔＶ_dn
図９から理解できるように、３つの条件（１）〜（３）のどれを取っても、電位差δＶが大きくなっている。

［５−２］動作２
次に、ＭＥＭＳ可変容量１１を駆動する際に、下部電極４３と上部電極４５との間に、下部電極４３から上部電極４５へ向かう電界（下向きの電界）を印加する例について説明する。

上向きの電界を印加してＭＥＭＳ可変容量１１のダウン状態に設定する動作は、前述した動作１においてスイッチ回路１２とスイッチ回路１３との動作を逆にすればよい。

以下に、電界を上向きに印加する場合の電荷検知動作例について説明する。図１０は、電荷検知動作時の電圧関係を示すタイミングチャートである。

先ず、ＭＥＭＳ可変容量１１をダウン状態にする。この時、スイッチ回路１２は、上部電極４５を０Ｖに設定する。これは、スイッチ回路１２のＮＭＯＳＦＥＴ２３がオンすることで実現される。また、スイッチ回路１３は、下部電極４３及び４４に電圧Ｖａｃｔを印加した後、下部電極４３及び４４を電圧Ｖｈｏｌｄに設定する。これにより、ＭＥＭＳ可変容量１１がダウン状態に設定される。

続いて、制御回路１９は、ＮＭＯＳＦＥＴ３６をオンし、上部電極４５に固定電圧ＶＡを印加する。同様に、制御回路１９は、参照電圧生成回路３１にも固定電圧ＶＡを印加する。さらに、制御回路１９は、ＮＭＯＳＦＥＴ３７及び３８をオンし、下部電極４３及び４４に電圧“ＶＡ＋Ｖｍｏｎ”を印加する。固定電圧ＶＡは、電圧生成回路１６により生成される。固定電圧ＶＡは、モニタ電圧Ｖｍｏｎとほぼ同じ電圧に設定される。これにより、電荷検知による動作点を電界上向きの場合と同じにすることができる。動作点を合わせる必要がない場合は、ＶＡ＝０Ｖであってもよい。

続いて、制御回路１９は、スイッチ回路１３のＮＭＯＳＦＥＴ２１をオンし、下部電極４３及び４４に電圧Ｖｈｏｌｄを印加する。また、制御回路１９は、スイッチ回路１２のＮＭＯＳＦＥＴ２２及び２４をオフし、スイッチ回路１２のノードＮ２をフローティングにする。スイッチ回路１２のノードＮ２をフローティングにするのは、スイッチ回路１２のブーストキャパシタＣ_ＢＴの影響を抑えるためである。

この時、ＭＥＭＳ可変容量１１がダウン状態（ｄｎ）であれば、上部電極４５の電圧が大きく上昇し、ＭＥＭＳ可変容量１１がアップ状態（ｕｐ）であれば、上部電極４５の電圧が小さく上昇する。すなわち、アップ状態での電圧変動をΔＶ_ｕｐ、ダウン状態での電圧変動をΔＶ_ｄｎとすると、ΔＶ_ｕｐ＜ΔＶ_ｄｎである。

ΔＶ_ｕｐは、以下の式（３）で表される。

ΔＶ_ｄｎは、以下の式（４）で表される。

記号「≡」は、定義を意味する。記号「≪」は、一方が非常に大きいことを意味する。Ｃ_ｊｕｎｃは、ＭＯＳＦＥＴのジャンクション容量である。

比較器３２の第１入力端子には、ＮＭＯＳＦＥＴ３３がオンすることで、参照電圧生成回路３１から参照電圧Ｖｒｅｆが印加されている。参照電圧生成回路３１もスイッチ回路１２及び１３と同じ動作をしているので、参照電圧Ｖｒｅｆは、「ＶＡ＋ΔＶ_ｕｐ」と「ＶＡ＋ΔＶ_ｄｎ」との中間電圧に設定されている。比較器３２は、上部電極４５の電圧（ノードＮ１の電圧）と、参照電圧Ｖｒｅｆとを比較する。この比較結果により、上部電極４５と下部電極４３及び４４との間にモニタ電圧Ｖｍｏｎを印加した状態で、ＭＥＭＳ可変容量１１がアップ状態であるかダウン状態であるかを判定することができる。この判定結果は、制御回路１９に送られる。制御回路１９は、この判定結果を用いて、ＭＥＭＳ可変容量１１を駆動する際に、上部電極及び下部電極間の電界の向きを決定する。

（実施例）
以下に、本実施形態の動作２に係る半導体装置１０の実験結果について説明する。半導体装置１０の実験結果を測定するに当たって使用したパラメータの数値は、上記表と同じである。

図１１は、アップ状態での電圧変化量ΔＶ_upとダウン状態での電圧変化量ΔＶ_dnとを示すグラフである。図１１の横軸は電圧Ｖｈｏｌｄ（Ｖ）であり、縦軸は電圧変化量ΔＶである。図１１の数字（１）〜（３）は、上記表の数字に対応している。

図１１から理解できるように、３つの条件（１）〜（３）のどれを取っても、ΔＶ_upとΔＶ_dnとの差が大きくなっている。このため、電荷検知動作において、ＭＥＭＳ可変容量１１のアップ状態とダウン状態との判別が可能である。

図１２は、アップ状態の電圧変化量ΔＶ_upとダウン状態の電圧変化量ΔＶ_dnとの電位差δＶを示すグラフである。図１２の横軸は電圧Ｖｈｏｌｄ（Ｖ）であり、縦軸は電位差δＶ（Ｖ）である。電位差δＶは、以下の式で表される。

δＶ＝ΔＶ_up−ΔＶ_dn
図１２から理解できるように、３つの条件（１）〜（３）のどれを取っても、電位差δＶが大きくなっている。

［６］他の構成例
図１３は、半導体装置１０の他の構成例を示すブロック図である。半導体装置１０は、ｎ（ｎは２以上の整数）個のバンクＢＫ１〜ＢＫｎを備えている。各バンクＢＫは、図１の回路と同じである。なお、チャージポンプ１４、電圧生成回路１６及び制御回路１９は、複数のバンクＢＫで共用される。このようなバンク構造を有する半導体装置１０でも、各バンクＢＫが前述した動作を行うことができる。

また、図１４に示すように、電荷検知回路１５に含まれていた参照電圧生成回路３１を複数のバンクで共用するようにしてもよい。このようなバンク構造を有する半導体装置１０でも、各バンクＢＫが前述した動作を行うことができる。

［７］効果
以上詳述したように本実施形態では、半導体装置１０は、上部電極４５及び下部電極４３（若しくは４４）とこれらの間に設けられた絶縁膜４６とを有する静電アクチュエータ１１と、この絶縁膜４６に蓄積された電荷量を検知する電荷検知回路１５とを備えている。電荷検知回路１５は、上部電極４５及び下部電極４３のうち寄生容量が小さい方（本実施形態では、上部電極４５側）に接続される。そして、電界を下向きに印加する第１の電荷検知動作において、上部電極４５にモニタ電圧Ｖｍｏｎを印加した状態で、上部電極４５をブーストするブーストキャパシタＣ_ＢＴの一端に電圧Ｖｈｏｌｄを印加する。この時の上部電極４５の電圧変化量を電荷検知回路１５により検知することで、モニタ電圧Ｖｍｏｎが印加された状態で静電アクチュエータ１１がアップ状態であるかダウン状態であるかを判定するようにしている。

また、電界を上向きに印加する第２の電荷検知動作において、下部電極４３にモニタ電圧Ｖｍｏｎを印加した後、下部電極４３に電圧Ｖｈｏｌｄを印加するとともにスイッチ回路１２のノードをフローティングにする。この時の上部電極４５の電圧変化量を電荷検知回路１５により検知することで、モニタ電圧Ｖｍｏｎが印加された状態で静電アクチュエータ１１がアップ状態であるかダウン状態であるかを判定するようにしている。

従って本実施形態によれば、絶縁膜４６に蓄積された電荷量が閾値以上であるか否かを判定することができる。そして、電荷量が閾値以上である場合に、上部電極４５及び下部電極４３間の電界の向きを変えることで、チャージングによるスティクション不良を防ぐことができる。この結果、静電アクチュエータ１１の信頼性を向上させることができる。

特に、本実施形態による電荷検知方法によれば、静電アクチュエータ１１の下部電極４３及び４４に大きな寄生容量が付加された場合でも、上部電極４５の電圧変化量を大きくすることができる。このため、絶縁膜４６に蓄積された電荷量が閾値以上であるか否かを正確に判定することができる。この結果、静電アクチュエータ１１の信頼性を向上させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…半導体装置、１１…ＭＥＭＳ可変容量、１２，１３…スイッチ回路、１４…チャージポンプ、１５…電荷検知回路、１６…電圧生成回路、１７，１８…ローパスフィルタ、１９…制御回路、２１〜２４…スイッチ素子、２５，２６…ローカルブースタ、３１…参照電圧生成回路、３２…比較器、３３〜３８…スイッチ素子、４１…基板、４２…絶縁層、４３，４４…下部電極、４５…上部電極、４６…絶縁膜、４７…バネ、４８，５０…アンカー、４９…配線、５１，５２…下部電極、５３，５５…絶縁膜、５４，５６…上部電極、Ｃ_{ＭＥＭＳ１}，Ｃ_{ＭＥＭＳ２}…可変容量素子、Ｃ_ＭＩＭ１，Ｃ_ＭＩＭ２…固定容量素子、Ｃ_ＲＥＦ１，Ｃ_ＲＥＦ２…固定容量素子、Ｃ_ＢＴ…ブーストキャパシタ。

Claims (6)

1. 第１及び第２の下部電極と、前記第１及び第２の下部電極の上方にアンカーによって支持されかつ下に駆動する上部電極と、前記第１及び第２の下部電極と前記上部電極との間に設けられた絶縁膜とを有し、前記第１の下部電極及び前記上部電極から構成される第１の可変容量素子と、前記第２の下部電極及び前記上部電極から構成される第２の可変容量素子とを有する静電アクチュエータと、
   前記第１の下部電極に接続された第１の固定容量素子と、
   前記第２の下部電極に接続された第２の固定容量素子と、
   前記上部電極に接続され、前記絶縁膜に蓄積された電荷量を検知する検知回路と、
   を具備することを特徴とする半導体装置。
2. 下部電極と、前記下部電極の上方にアンカーによって支持されかつ下に駆動する上部電極と、前記下部電極及び前記上部電極間に設けられた絶縁膜とを有する静電アクチュエータと、
   前記下部電極及び前記上部電極のうち寄生容量が小さい方に接続され、前記絶縁膜に蓄積された電荷量を検知する検知回路と、
   を具備することを特徴とする半導体装置。
3. 前記上部電極に第１の電極が接続されたブーストキャパシタを有し、前記下部電極及び前記上部電極間に下向きの電界を印加して前記上部電極を下に駆動し、前記静電アクチュエータをダウン状態にする駆動回路と、
   前記絶縁膜に蓄積された電荷量が閾値以上であるか否かを判定するためのモニタ電圧を生成する電圧生成回路と、
   前記静電アクチュエータがダウン状態において前記上部電極に前記モニタ電圧を印加した後、前記ブーストキャパシタの第２の電極に第１の電圧を印加する制御回路と、
   をさらに具備し、
   前記検知回路は、前記第１の電圧の印加時に、前記上部電極の電圧変化量を検知することを特徴とする請求項１又は２に記載の半導体装置。
4. 前記下部電極及び前記上部電極間に上向きの電界を印加して前記上部電極を下に駆動し、前記静電アクチュエータをダウン状態にする駆動回路と、
   前記絶縁膜に蓄積された電荷量が閾値以上であるか否かを判定するためのモニタ電圧を生成する電圧生成回路と、
   前記静電アクチュエータがダウン状態において前記下部電極に前記モニタ電圧を印加した後、前記下部電極に第１の電圧を印加する制御回路と、
   をさらに具備し、
   前記検知回路は、前記第１の電圧の印加時に、前記上部電極の電圧変化量を検知することを特徴とする請求項１又は２に記載の半導体装置。
5. 下部電極と、前記下部電極の上方にアンカーによって支持されかつ下に駆動する上部電極と、前記下部電極及び前記上部電極間に設けられた絶縁膜とを有する静電アクチュエータの駆動方法であって、
   前記下部電極及び前記上部電極間に下向きの電界を印加する工程と、
   前記上部電極を下に駆動し、前記静電アクチュエータをダウン状態にする工程と、
   前記上部電極に、前記絶縁膜に蓄積された電荷量が閾値以上であるか否かを判定するためのモニタ電圧を印加する工程と、
   前記上部電極に第１の電極が接続されたブーストキャパシタの第２の電極に第１の電圧を印加する工程と、
   前記上部電極の電圧変化量を検知する工程と、
   を具備することを特徴とする静電アクチュエータの駆動方法。
6. 下部電極と、前記下部電極の上方にアンカーによって支持されかつ下に駆動する上部電極と、前記下部電極及び前記上部電極間に設けられた絶縁膜とを有する静電アクチュエータの駆動方法であって、
   前記下部電極及び前記上部電極間に上向きの電界を印加する工程と、
   前記上部電極を下に駆動し、前記静電アクチュエータをダウン状態にする工程と、
   前記下部電極に、前記絶縁膜に蓄積された電荷量が閾値以上であるか否かを判定するためのモニタ電圧を印加する工程と、
   前記下部電極に第１の電圧を印加する工程と、
   前記上部電極の電圧変化量を検知する工程と、
   を具備することを特徴とする静電アクチュエータの駆動方法。

Images