JP2012049258A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2012049258A
JP2012049258A JP2010188570A JP2010188570A JP2012049258A JP 2012049258 A JP2012049258 A JP 2012049258A JP 2010188570 A JP2010188570 A JP 2010188570A JP 2010188570 A JP2010188570 A JP 2010188570A JP 2012049258 A JP2012049258 A JP 2012049258A
Authority
JP
Japan
Prior art keywords
igniter
stages
parallel
zener diode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010188570A
Other languages
Japanese (ja)
Other versions
JP5672856B2 (en
Inventor
Koji Eguchi
浩次 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010188570A priority Critical patent/JP5672856B2/en
Publication of JP2012049258A publication Critical patent/JP2012049258A/en
Application granted granted Critical
Publication of JP5672856B2 publication Critical patent/JP5672856B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device whose ability to tolerate surges can be increased.SOLUTION: The semiconductor device adopts a configuration composed of parallel parts 30 having plural pieces of field plates 17b to 17e disposed from a cell part toward the outer periphery side of an outer periphery pressure part, with the parallel direction alongside the contour of the cell part being a longer direction, and coupling parts 33 extended in an oblique direction from the respective parallel parts 30, wherein the parallel parts 30 and the coupling parts 33 are alternately connected to be formed step-wise in one direction. The parallel parts 30 include a group of Zener diodes 18a to 18e made up of plural stages of a pair of Zener diodes which are connected in series in the opposite direction, in which formation the number of stages of a pair of Zener diodes provided in each of the disposed plural pieces of parallel parts 30 can be increased from a side close to the cell part toward the outer periphery of the cell part.

Description

本発明は、MOSFETや絶縁ゲート型電界効果バイポーラトランジスタ(以下、IGBTという)などの半導体素子を備えた半導体装置に関するものである。   The present invention relates to a semiconductor device including a semiconductor element such as a MOSFET or an insulated gate field effect bipolar transistor (hereinafter referred to as IGBT).

イグナイタなどに使用されるIGBTなどの半導体スイッチング素子は、入力の信号を受けて2次側に高電圧を発生させるものである。このような半導体スイッチング素子では、高電圧で使用されるが故に素子自体にL負荷サージなどのように短時間に瞬間的に高電圧の跳ね返りが発生することがあり、それに耐え得る構造であることが要求される。サージには様々なモードがあり、数μsecから数nsecで数kVの電圧が半導体スイッチング素子に印加される。   A semiconductor switching element such as an IGBT used for an igniter or the like receives an input signal and generates a high voltage on the secondary side. Since such a semiconductor switching element is used at a high voltage, a high voltage rebound may occur instantaneously in a short time such as an L load surge in the element itself, and the structure should be able to withstand it. Is required. There are various modes of surge, and a voltage of several kV is applied to the semiconductor switching element in several μsec to several nsec.

そこで、サージ耐量を得るために、通常オンオフ動作が行われるメインセルの一部にサージが集中しないようにする構造が提案されている。例えば、IGBTのゲート−コレクタ間もしくはゲート−エミッタ間の電圧をツェナーダイオードでクランプしてメインセルをソフトオンさせてサージを抜く構造が提案され、特に、高速、高電圧のサージに耐えられるようにメインセルより外周耐圧部でサージを抜く構造が特許文献1に提案されている。   Therefore, in order to obtain a surge withstand capability, a structure has been proposed in which a surge is not concentrated on a part of a main cell in which an on / off operation is normally performed. For example, a structure has been proposed in which a surge is removed by clamping a voltage between an IGBT gate and collector or a gate and an emitter with a Zener diode to soft-on a main cell, and particularly withstand high-speed and high-voltage surges. Patent Document 1 proposes a structure in which a surge is removed from the main cell at the outer peripheral pressure resistant portion.

具体的には、特許文献1では、ツェナーダイオード群を内蔵するフィールドプレートが備えられた半導体装置が提案されている。この半導体装置では、MOSFETやIGBTなどの半導体スイッチング素子が形成されたセル部を囲むようにフィールドプレートが備えられ、サージが印加されたときのツェナーダイオード群の動作抵抗を低減させつつ、ブレークダウン時のコーナー部における外周耐圧部の電流密度を低減させるようにしている。   Specifically, Patent Document 1 proposes a semiconductor device provided with a field plate incorporating a Zener diode group. In this semiconductor device, a field plate is provided so as to surround a cell portion in which a semiconductor switching element such as a MOSFET or an IGBT is formed, and the operating resistance of the Zener diode group is reduced when a surge is applied, and at the time of breakdown. The current density of the outer peripheral withstand voltage portion at the corner portion is reduced.

フィールドプレートは、セル部を囲む外周耐圧部に、セル部の輪郭に沿った方向と平行な方向を長手方向(以下、単に長手方向という)とする平行部を備え、この平行部に対して長手方向に沿って複数のツェナーダイオードを形成した構造とされている。平行部は、セル部から外周に向かう方向に複数本並列的に、つまり多重に配置され、各平行部から斜めに延設された連結部を介して、各平行部が外周方向において隣り合っている平行部の長手方向において隣り合っている平行部に対して接続されている。このため、セル部に形成された半導体素子のゲート電極に電気的に接続された平行部(最もセル部側の平行部)から半導体基板に接続された平行部(最も外周側の平行部)に至るまでに、各平行部が階段状に配置された構造とされている。これにより、例えばIGBTのゲート−コレクタ間をツェナーダイオード群の降伏電圧にクランプし、IGBTのゲート−コレクタ間に降伏電圧を超える電圧が印加されないようにしている。   The field plate includes a parallel portion having a longitudinal direction (hereinafter, simply referred to as a longitudinal direction) parallel to the direction along the outline of the cell portion in the outer peripheral pressure-resistant portion surrounding the cell portion, and is long with respect to the parallel portion. A plurality of Zener diodes are formed along the direction. A plurality of parallel portions are arranged in parallel in the direction from the cell portion toward the outer periphery, that is, in a multiple manner, and each parallel portion is adjacent to each other in the outer peripheral direction via a connecting portion extending obliquely from each parallel portion. It is connected with respect to the parallel part which adjoins in the longitudinal direction of the parallel part which exists. For this reason, from the parallel part (parallel part on the most cell part side) electrically connected to the gate electrode of the semiconductor element formed in the cell part to the parallel part (parallel part on the most outer peripheral side) connected to the semiconductor substrate. Up to this point, each parallel part is arranged in a staircase pattern. Thus, for example, the gate-collector of the IGBT is clamped to the breakdown voltage of the Zener diode group, and a voltage exceeding the breakdown voltage is not applied between the gate-collector of the IGBT.

このような構造の半導体装置では、フィールドプレートは、階段状に接続された各平行部に含まれるツェナーダイオード群の降伏電圧の総和によってゲート−コレクタ間のクランプ電圧を規定する役割と、外周方向において並列的に並べられた複数の平行部によってバルク、つまり半導体装置におけるシリコン部全域の耐圧を決める役割が有る。そして、特許文献1に開示されている半導体装置では、外周方向において並列的に並べられた複数の平行部それぞれに対して同数のツェナーダイオードを配置した構造としている。   In the semiconductor device having such a structure, the field plate plays a role of defining the gate-collector clamp voltage by the sum of breakdown voltages of the Zener diode groups included in the parallel portions connected in a staircase pattern, and in the outer circumferential direction. A plurality of parallel portions arranged in parallel has a role of determining the breakdown voltage of the bulk, that is, the entire silicon portion in the semiconductor device. The semiconductor device disclosed in Patent Document 1 has a structure in which the same number of Zener diodes are arranged for each of a plurality of parallel portions arranged in parallel in the outer peripheral direction.

特開2003−174165号公報JP 2003-174165 A

しかしながら、イグナイタの高効率化などから半導体スイッチング素子に対する要求が高まり、要求されるサージ耐量が高くなる傾向がある。このため、上記特許文献1に示すのような半導体装置での耐サージ設計では部分的に電界強度の偏りが生じて耐量の仕様を満足できない可能性がある。   However, the demand for semiconductor switching elements has increased due to the high efficiency of igniters and the like, and the required surge withstand tends to increase. For this reason, in the surge resistant design in the semiconductor device as shown in the above-mentioned Patent Document 1, there is a possibility that the deviation of the electric field strength partially occurs and the tolerance specification cannot be satisfied.

本発明は上記点に鑑みて、更にサージ耐量を大きくすることが可能な半導体装置を提供することを目的とする。   An object of this invention is to provide the semiconductor device which can enlarge surge tolerance further in view of the said point.

上記目的を達成するため、請求項1に記載の発明では、外周耐圧部には、半導体基板と電気的に接続されている最外周側のプレート(17g)と、セル部に形成されたゲート電極(7)と電気的に接続されている最内周側のプレート(17a)とを含む導電性の複数のフィールドプレート(17)が形成されており、複数のフィールドプレートは、セル部の輪郭に沿う平行方向を長手方向としてセル部から外周耐圧部の外周側に向かって複数本並べられて配置された平行部(30)と、該平行部それぞれから斜め方向に延設された連結部(33)とを有し、平行部と連結部とが交互に接続されることにより、一方向に向かって階段状に形成されており、平行部には、ツェナーダイオードが逆方向に直列接続されたツェナーダイオード対を複数段形成したツェナーダイオード群(18a〜18e)が備えられ、複数本並べられて配置された平行部それぞれに備えられたツェナーダイオード対の段数は、セル部に近い側から該セル部の外周に向かって増やされていることを特徴としている。   In order to achieve the above object, according to the first aspect of the present invention, the outer peripheral withstand voltage portion includes the outermost peripheral plate (17g) electrically connected to the semiconductor substrate and the gate electrode formed in the cell portion. (7) and a plurality of conductive field plates (17) including the innermost peripheral plate (17a) electrically connected are formed, and the plurality of field plates are formed on the outline of the cell portion. A plurality of parallel portions (30) arranged side by side from the cell portion toward the outer peripheral side of the outer peripheral pressure-resistant portion with the parallel direction along the longitudinal direction, and a connecting portion (33) extending obliquely from each of the parallel portions ), And the parallel portion and the connecting portion are alternately connected to form a stepped shape in one direction. In the parallel portion, the Zener diode is connected in series in the reverse direction. Multiple diode pairs The formed Zener diode groups (18a to 18e) are provided, and the number of stages of Zener diode pairs provided in each of the parallel parts arranged in a plurality is arranged from the side closer to the cell part toward the outer periphery of the cell part. It is characterized by being increased.

このように、平行部のツェナーダイオード対の段数がセル部側から外周に向かって増加させるようにすると、サージ耐量を増加させられることが可能になる。   Thus, if the number of stages of the Zener diode pair in the parallel part is increased from the cell part side toward the outer periphery, the surge resistance can be increased.

このような構造の半導体装置については、例えば、請求項2〜5に記載したように高電圧印加がなされるイグナイタの駆動に適用することができる。   The semiconductor device having such a structure can be applied to, for example, driving an igniter to which a high voltage is applied as described in claims 2 to 5.

その場合、請求項2に記載したように、複数本並べられて配置された平行部のうち最もセル部側に位置する2本の平行部(30a、30b)に備えられたツェナーダイオード対の段数の差である段数差を複数本並べられて配置された平行部に対して形成されるツェナーダイオード対の総数で割った段数比は、500V系のイグナイタに使用される場合には9%以下、600V系のイグナイタに使用される場合には7.5%以下、700V系のイグナイタに使用される場合には6%以下とされるようにすると好ましい。   In that case, as described in claim 2, the number of stages of Zener diode pairs provided in the two parallel portions (30a, 30b) located closest to the cell portion among the plurality of parallel portions arranged side by side The stage ratio divided by the total number of Zener diode pairs formed with respect to the parallel part arranged in a plurality of stages, which is the difference between the stages, is 9% or less when used in a 500V igniter, When used in a 600V igniter, 7.5% or less is preferable, and when used in a 700V igniter, 6% or less is preferable.

このように、イグナイタの適用電圧に応じて段数比を設定し、500V系であれば段数比が9%以下、600V系であれば段数比が7.5%以下、700V系であれば段数比が6%以下となるようにすることで、大きなサージ耐量を得ることが可能となる。   Thus, the stage ratio is set according to the applied voltage of the igniter. The stage ratio is 9% or less for the 500V system, the stage ratio is 7.5% or less for the 600V system, and the stage ratio for the 700V system. By making the value 6% or less, a large surge resistance can be obtained.

また、請求項3または4に記載したように、複数本並べられて配置された平行部のうち最もセル部側に位置する2本の平行部(30a、30b)に備えられたツェナーダイオード対の段数の差である段数差は、500V系のイグナイタに使用される場合には9段以下、600V系のイグナイタに使用される場合には8段以下、700V系のイグナイタに使用される場合には5段以下とされるようにすると好ましい。   Further, as described in claim 3 or 4, the plurality of Zener diode pairs provided in the two parallel portions (30a, 30b) positioned closest to the cell portion among the parallel portions arranged in a line. The difference in the number of stages, which is the difference in the number of stages, is 9 stages or less when used in a 500V igniter, 8 stages or less when used in a 600V igniter, and when used in a 700V igniter. It is preferable that the number of steps is 5 or less.

このように、イグナイタの適用電圧に応じてツェナーダイオード対の段数差を設定し、500V系であれば段数差の絶対値が9段以下、600V系であれば段数差の絶対値が8段以下、700V系であれば段数差の絶対値が5段以下となるようにすることで、大きなサージ耐量を得ることが可能となる。   In this way, the difference in the number of stages of the Zener diode pair is set according to the applied voltage of the igniter. The absolute value of the difference in the number of stages is 9 steps or less for the 500V system, and the absolute value of the difference in the number of stages is 8 or less for the 600V system. In the case of the 700V system, it is possible to obtain a large surge resistance by setting the absolute value of the difference in the number of stages to 5 stages or less.

さらに、請求項5に記載したように、複数本並べられて配置された平行部の本数は、500V系のイグナイタに使用される場合には4本以上、600V系もしくは700V系のイグナイタに使用される場合には5本以上とされると好ましい。   Furthermore, as described in claim 5, the number of parallel portions arranged in a plurality of rows is four or more when used in a 500V igniter, and is used in a 600V or 700V igniter. In this case, the number is preferably 5 or more.

このように、イグナイタの適用電圧に応じてツェナーダイオード対が形成される平行部の本数を設定し、500V系の場合には本数を4本以上、600V系または700V系の場合には本数を5本以上にすることで、大きなサージ耐量を得ることが可能となる。   In this way, the number of parallel portions where the Zener diode pair is formed is set according to the applied voltage of the igniter, and the number is 4 or more in the case of the 500V system, and the number is 5 in the case of the 600V system or 700V system. By using more than this, a large surge resistance can be obtained.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第1実施形態にかかる半導体装置の平面図である。1 is a plan view of a semiconductor device according to a first embodiment of the present invention. 図1の主要部の断面図である。It is sectional drawing of the principal part of FIG. 図1中の外周耐圧部の一部拡大図である。It is a partial enlarged view of the outer periphery pressure | voltage resistant part in FIG. (a)は、図1中の外周耐圧部Bの直線部B1の一部拡大図、(b)は、フィールドプレートの模式図である。(A) is a partial enlarged view of the straight line part B1 of the outer periphery pressure | voltage resistant part B in FIG. 1, (b) is a schematic diagram of a field plate. 図1中の外周耐圧部Bの直線部B1の詳細構造を示した部分拡大図である。It is the elements on larger scale which showed the detailed structure of the linear part B1 of the outer periphery pressure | voltage resistant part B in FIG. 600V系のイグナイタに対して半導体装置を適用した場合のツェナーダイオード対の段数比に対するサージ耐量(電圧)の関係を示した図である。It is the figure which showed the relationship of the surge immunity (voltage) with respect to the stage number ratio of a Zener diode pair at the time of applying a semiconductor device with respect to a 600V type igniter. 500V系、600V系、700V系のイグナイタに対して半導体装置を適用した場合のツェナーダイオード対の段数比に対するサージ耐量(電圧)の関係を示した図である。It is the figure which showed the relationship of the surge immunity (voltage) with respect to the stage number ratio of a Zener diode pair at the time of applying a semiconductor device with respect to 500V type | system | group, 600V type | system | group igniter. 500V系、600V系、700V系のイグナイタに半導体装置を適用した場合の平行部30aと平行部30bそれぞれに備えられるツェナーダイオード対の段数差の絶対数に対するサージ耐量の関係を示した図である。It is the figure which showed the relationship of surge tolerance with respect to the absolute number of the stage number difference of the Zener diode pair with which each of the parallel part 30a and the parallel part 30b when a semiconductor device is applied to a 500V type | system | group, 600V type | system | group igniter. 500V系、600V系、700V系のイグナイタに半導体装置を適用した場合のツェナーダイオード対が備えられる平行部30の本数を変化させた場合のサージ耐量の関係を示した図である。It is the figure which showed the relationship of surge immunity at the time of changing the number of the parallel parts 30 with which the Zener diode pair with which a semiconductor device is applied to a 500V type | system | group, 600V type | system | group igniter, and 700V type | system | group igniter. (a)、(b)は、平行部30の本数を4本とした場合のレイアウト図、平行部30の本数を5本とした場合のレイアウト図である。(A), (b) is a layout figure when the number of the parallel parts 30 is four, and a layout figure when the number of the parallel parts 30 is five.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

(第1実施形態)
図1に、本発明の一実施形態を適用した半導体装置の平面図を示す。また、図2に、図1のI−I’断面図を示すと共に、図3に、図1の領域Rの拡大模式図を示す。
(First embodiment)
FIG. 1 is a plan view of a semiconductor device to which an embodiment of the present invention is applied. 2 is a cross-sectional view taken along the line II ′ of FIG. 1, and FIG. 3 is an enlarged schematic view of the region R of FIG.

図1において、中央部がIGBTを構成する半導体素子が形成されているセル部Aであり、セル部Aの周りでセル部Aの外周に沿った形状で外周耐圧部Bが形成されている。図2の断面図では、図の右側部分がセル部Aであり、セル部Aの左側が外周耐圧部Bである。   In FIG. 1, a central portion is a cell portion A in which a semiconductor element constituting an IGBT is formed, and an outer peripheral pressure resistant portion B is formed around the cell portion A in a shape along the outer periphery of the cell portion A. In the cross-sectional view of FIG. 2, the right portion of the drawing is the cell portion A, and the left side of the cell portion A is the outer peripheral pressure resistant portion B.

図2の半導体基板1において、p+型層1Aの上にn-型層1Bが形成されている。そして、この半導体基板1はp+型層1A側の表面を裏面1a、n-型層1B側の表面を主表面1bとし、裏面1a上にはコレクタ電極2が形成されている。 In the semiconductor substrate 1 of FIG. 2, an n type layer 1B is formed on a p + type layer 1A. In this semiconductor substrate 1, the surface on the p + type layer 1A side is the back surface 1a, the surface on the n type layer 1B side is the main surface 1b, and the collector electrode 2 is formed on the back surface 1a.

セル部Aでは、n-型層1Bの表層部にp型ウェル3が形成されており、このp型ウェル3よりも接合深さが浅く、p型ウェル3と重なってp型ベース領域4が形成されている。さらに、このp型ベース領域4の内部にはn+型ソース領域5が形成されている。また、n-型層1Bの上面にはゲート絶縁膜6を介してポリシリコン等からなるゲート電極7が設けられている。そして、このゲート電極7の下に位置するn+型ソース領域5とn-型層1Bとに挟まれたp型ベース領域4がチャネル領域8となっている。 In the cell portion A, the p-type well 3 is formed in the surface layer portion of the n -type layer 1B. The junction depth is shallower than the p-type well 3, and the p-type base region 4 overlaps with the p-type well 3. Is formed. Further, an n + type source region 5 is formed inside the p type base region 4. A gate electrode 7 made of polysilicon or the like is provided on the upper surface of the n type layer 1B with a gate insulating film 6 interposed therebetween. The p-type base region 4 sandwiched between the n + -type source region 5 and the n -type layer 1B located under the gate electrode 7 is a channel region 8.

また、p型ベース領域4の表層部のうち、n+型ソース領域5に対してチャネル領域8の反対側にはn+型ソース領域5と重なってp+型領域9が形成されている。そして、n-型層1Bの表面上に形成されたBPSGまたはPSG等からなる層間絶縁膜10の上にAl合金等からなるエミッタ電極11が設けられている。このエミッタ電極11は層間絶縁膜10に形成されたコンタクトホール12を通して、n+型ソース領域5、p+型領域9と電気的に接続されている。 Further, of the surface portion of the p-type base region 4, on opposite sides of the channel region 8 for the n + -type source region 5 overlaps the n + -type source region 5 p + -type region 9 is formed. An emitter electrode 11 made of an Al alloy or the like is provided on an interlayer insulating film 10 made of BPSG or PSG formed on the surface of the n type layer 1B. The emitter electrode 11 is electrically connected to the n + type source region 5 and the p + type region 9 through a contact hole 12 formed in the interlayer insulating film 10.

このように、p型ベース領域4とn+型ソース領域5とp+型領域9とを有し、p+型領域9の上のエミッタ電極11と、p型ベース領域4の上のゲート電極7とを有する構造を1セルとして、セル部Aは、これらが複数設置された構成となっている。 Thus, and a p-type base region 4 and the n + -type source region 5 and p + -type region 9, an emitter electrode 11 on the p + -type region 9, a gate electrode on the p-type base region 4 The cell portion A has a structure in which a plurality of these are installed.

一方、外周耐圧部Bでは、n-型層1Bの表層部のうち、最外周のセルの周りにp型ウェル3と接合深さが等しい外周p型ウェル13が形成されている。また、n-型層1Bの表層部の最外周側にはn+型コンタクト領域15が形成されている。 On the other hand, in the outer peripheral breakdown voltage portion B, an outer peripheral p-type well 13 having the same junction depth as the p-type well 3 is formed around the outermost peripheral cell in the surface layer portion of the n -type layer 1B. An n + type contact region 15 is formed on the outermost peripheral side of the surface layer portion of the n type layer 1B.

そして、n-型層1Bの上には絶縁膜としてのフィールド酸化膜16が形成されており、このフィールド酸化膜16の上で外周p型ウェル13からn+型コンタクト領域15のセル部側端部の間に例えばポリシリコンよりなるフィールドプレート17a〜17g及びツェナーダイオード群18a〜18eが形成されている。さらに、フィールドプレート17a〜17g上を含めてフィールド酸化膜16の上に層間絶縁膜10が形成されている。この層間絶縁膜10の上にゲート電極7に繋がるゲート配線19が設けられており、このゲート配線19は層間絶縁膜10に形成されたコンタクトホール20を通してフィールドプレート17aと電気的に接続されている。また、層間絶縁膜10上の最外周側には等電位プレート21が設けられている。この等電位プレート21はフィールドプレート17gと、n+型コンタクト領域15とに電気的に接続されている。 A field oxide film 16 as an insulating film is formed on the n -type layer 1B, and an end of the n + -type contact region 15 on the cell portion side from the outer p-type well 13 on the field oxide film 16. Field plates 17a to 17g and Zener diode groups 18a to 18e made of, for example, polysilicon are formed between the portions. Further, interlayer insulating film 10 is formed on field oxide film 16 including on field plates 17a-17g. A gate wiring 19 connected to the gate electrode 7 is provided on the interlayer insulating film 10, and the gate wiring 19 is electrically connected to the field plate 17 a through a contact hole 20 formed in the interlayer insulating film 10. . An equipotential plate 21 is provided on the outermost peripheral side on the interlayer insulating film 10. The equipotential plate 21 is electrically connected to the field plate 17 g and the n + -type contact region 15.

図4(a)は、図1中の外周耐圧部Bの直線部B1の一部拡大図であり、図4(b)は、フィールドプレート17の構造を模式的に示した図である。フィールドプレート17aは、紙面下側のセル部A側に配置され、セル部Aの輪郭に沿ってセル部Aを囲むように一周形成されていて、ゲート配線19と電気的に接続されている。また、フィールドプレート17gは、最外周において外周耐圧部Bの外側の輪郭に沿ってセル部Aを囲むように一周形成されていて、等電位プレート21を介してn-型層1Bと電気的に接続されている。このため、フィールドプレート17gは、等電位プレート21およびn-型層1Bからp+型層1Aを通じてコレクタ電極2と電気的に接続されている。 4A is a partially enlarged view of the straight line portion B1 of the outer peripheral pressure resistant portion B in FIG. 1, and FIG. 4B is a view schematically showing the structure of the field plate 17. As shown in FIG. The field plate 17 a is arranged on the cell part A side on the lower side of the drawing, is formed so as to surround the cell part A along the outline of the cell part A, and is electrically connected to the gate wiring 19. Further, the field plate 17g is formed so as to surround the cell portion A along the outer contour of the outer peripheral pressure resistant portion B at the outermost periphery, and is electrically connected to the n type layer 1B via the equipotential plate 21. It is connected. Therefore, the field plate 17g is electrically connected to the collector electrode 2 through the equipotential plate 21 and the n type layer 1B through the p + type layer 1A.

そして、フィールドプレート17aとフィールドプレート17gとの間に複数のフィールドプレート17b〜17fが配置されており、これらはセル部の輪郭(外周耐圧部の内側の各辺)に沿った方向と平行とされた平行部30(30a〜30e)と、各平行部から斜め方向(図4(a)の場合は紙面右上方向)に延設された連結部33(33a〜33f)とを有し、平行部30a〜30gと連結部33a〜33fとが交互に接続され、一方向に向かって階段状に形成されている。なお、これらのフィールドプレート17b〜17fの間は互いに電気的に絶縁されている。   A plurality of field plates 17b to 17f are arranged between the field plate 17a and the field plate 17g, and these are parallel to the direction along the outline of the cell portion (each side inside the outer peripheral pressure resistant portion). Parallel portions 30 (30a to 30e) and connecting portions 33 (33a to 33f) extending from each parallel portion in an oblique direction (upper right direction in the drawing in the case of FIG. 4A). 30a-30g and the connection parts 33a-33f are connected alternately, and are formed in a step shape toward one direction. The field plates 17b to 17f are electrically insulated from each other.

最もセル部A側に配置されたフィールドプレート17aと最外周側に配置されたフィールドプレート17gの間に配置される平行部30b〜30fには、帯状に複数のツェナーダイオード群18a〜18eが形成されている。具体的には、帯状の複数のツェナーダイオード群18a〜18eは、例えばP(リン)が注入されたn型領域31と、例えばB(ボロン)が注入されたp型領域32とが交互に複数配置されることにより形成されている。このような構成により、n型領域31とp型領域32の順に形成された部分で構成されるpn接合の逆方向接続とp型領域32とn型領域31の順に形成された部分で構成されるpn接合の順方向接続とによって、ツェナーダイオードが逆方向に直列接続されたツェナーダイオード対が構成される(図4(a)中にはツェナーダイオード対を模式的に示してあるが、実際には図示した数よりも多数配置されている)。このため、ツェナーダイオード群18a〜18eは、このようなツェナーダイオード対が複数個連続的に形成されて直接接続された構成となっている。   A plurality of Zener diode groups 18a to 18e are formed in a strip shape in the parallel portions 30b to 30f disposed between the field plate 17a disposed on the most cell portion A side and the field plate 17g disposed on the outermost periphery side. ing. Specifically, the plurality of band-shaped Zener diode groups 18a to 18e includes, for example, a plurality of n-type regions 31 into which P (phosphorus) is implanted and p-type regions 32 into which B (boron) is implanted, for example. It is formed by arranging. With such a configuration, a reverse connection of a pn junction constituted by a portion formed in the order of the n-type region 31 and the p-type region 32 and a portion formed in the order of the p-type region 32 and the n-type region 31 are configured. The pn junction forward direction connection constitutes a Zener diode pair in which Zener diodes are connected in series in the reverse direction (in FIG. 4A, the Zener diode pair is schematically shown. Are arranged more than the number shown). Therefore, the Zener diode groups 18a to 18e have a configuration in which a plurality of such Zener diode pairs are continuously formed and directly connected.

例えば、セル部Aから半導体基板1の外周方向に向かって順に並んでいる平行部30a〜30e、連結部33a〜33fを1つのブロックZとし、外周耐圧部BはこのブロックZが複数配置された構成となっている。なお、図4中のZ1、Z2、Z3、…等がブロックZである。   For example, the parallel parts 30a to 30e and the connecting parts 33a to 33f arranged in order from the cell part A toward the outer peripheral direction of the semiconductor substrate 1 are defined as one block Z, and the outer peripheral pressure resistant part B includes a plurality of blocks Z. It has a configuration. Note that Z1, Z2, Z3,... In FIG.

ブロックZ1内のツェナーダイオード群18aを含む平行部30aは、紙面右隣のブロックZ2内のツェナーダイオード群18bを含む平行部30bと連結部33bを介して接続されている。このツェナーダイオード群18bを含む平行部30bは、さらに右隣のブロックZ3(図4(b)参照)内のツェナーダイオード群18cを含む平行部30cと連結部33cを介して接続されている。このようにしてツェナーダイオード群18eを含む平行部30eまで連結部33d、33eを介して接続されている。   The parallel part 30a including the Zener diode group 18a in the block Z1 is connected to the parallel part 30b including the Zener diode group 18b in the block Z2 adjacent to the right side of the drawing via the connecting part 33b. The parallel portion 30b including the Zener diode group 18b is further connected to the parallel portion 30c including the Zener diode group 18c in the block Z3 (see FIG. 4B) on the right side via a connecting portion 33c. In this way, the parallel portion 30e including the Zener diode group 18e is connected via the connecting portions 33d and 33e.

したがって、図4(b)に示すようにゲート配線19に接続されたフィールドプレート17aから等電位プレート21に接続されたフィールドプレート17gに向かって、ブロックZ1内のツェナーダイオード群18a、ブロックZ2内のツェナーダイオード群18b、ブロックZ3内のツェナーダイオード群18c、ブロックZ4内のツェナーダイオード群18d、ブロックZ5内のツェナーダイオード群18eが順にセル部Aから外周に向かう方向に対して傾斜し、一方向に階段状に接続された構成となっている。   Therefore, as shown in FIG. 4B, from the field plate 17a connected to the gate wiring 19 toward the field plate 17g connected to the equipotential plate 21, the Zener diode group 18a in the block Z1 and the block in the block Z2 The zener diode group 18b, the zener diode group 18c in the block Z3, the zener diode group 18d in the block Z4, and the zener diode group 18e in the block Z5 are sequentially inclined in a direction from the cell part A toward the outer periphery. It is configured to be connected in steps.

このように、1つのブロックZ内でツェナーダイオード群18a〜18eを接続するのではなく、複数のブロックZ間で、外周に沿った方向に対して斜めの方向で階段状に接続されている。これにより、外周耐圧部の面積を増大させることなく、外周耐圧部の直線状の辺に対して垂直な方向でのツェナーダイオード群18a〜18eの幅を広げることができる。そして、これらのツェナーダイオード群18a〜18eを含む平行部30a〜30eに接続される連結部33b〜33eの幅も広くすることができる。これにより、図4(b)に示すようにゲート配線19に接続されたフィールドプレート17aから等電位プレート21に接続されたフィールドプレート17gに至る電気的に接続された領域の抵抗値を低減させ、高周波サージが印加されたときでも、ツェナーダイオード群18a〜18eに瞬時に大電流を流すことができる。このため、ゲート電極7を充電することができ、サージを素子のオン状態で吸収することができる。   Thus, the Zener diode groups 18a to 18e are not connected in one block Z, but are connected in a stepwise manner between the plurality of blocks Z in a direction oblique to the direction along the outer periphery. Thus, the width of the Zener diode groups 18a to 18e in the direction perpendicular to the linear side of the outer peripheral withstand voltage portion can be increased without increasing the area of the outer peripheral withstand voltage portion. And the width of the connection parts 33b-33e connected to the parallel parts 30a-30e containing these Zener diode groups 18a-18e can also be enlarged. Thereby, as shown in FIG. 4B, the resistance value of the electrically connected region from the field plate 17a connected to the gate wiring 19 to the field plate 17g connected to the equipotential plate 21 is reduced. Even when a high-frequency surge is applied, a large current can be instantaneously passed through the Zener diode groups 18a to 18e. For this reason, the gate electrode 7 can be charged and a surge can be absorbed in the ON state of the element.

また、ツェナーダイオード群18a〜18eを含む平行部30a〜30eや、連結部33b〜33e等を有するフィールドプレート17a〜17gのポリシリコン層が、外周耐圧部B全体において、セル部Aから外周に向かう方向で一定間隔に配置されていることから、サージが印加された場合、外周耐圧部Bにおける電界集中を緩和することができる。   Further, the polysilicon layers of the field plates 17a to 17g having the parallel portions 30a to 30e including the Zener diode groups 18a to 18e and the connecting portions 33b to 33e are directed from the cell portion A toward the outer periphery in the entire outer peripheral withstand voltage portion B. Since the electrodes are arranged at regular intervals in the direction, the electric field concentration in the outer peripheral withstand voltage portion B can be reduced when a surge is applied.

このように、上記のような構造を適用することで、基本的には、半導体装置の高周波サージに対する耐量を向上させることができる。しかしながら、上述したように、イグナイタの高効率化などから半導体スイッチング素子に対する要求が高まり、要求されるサージ耐量が高くなる傾向があるため、上記構造とするだけでは部分的に電界強度の偏りが生じて耐量の仕様を満足できない可能性がある。このため、本実施形態では、さらに更にサージ耐量を大きくすることが可能な半導体装置とすべく、平行部30a〜30eに形成されたツェナーダイオード群18a〜18eの段数について下記のように構成している。これについて、本発明者らの試作検討結果等を踏まえて説明する。   As described above, by applying the structure as described above, it is basically possible to improve the resistance to high frequency surge of the semiconductor device. However, as described above, the demand for semiconductor switching elements increases due to the high efficiency of the igniter and the like, and the required surge withstand tends to increase. May not be able to meet the specifications for withstand load. For this reason, in the present embodiment, the number of stages of the Zener diode groups 18a to 18e formed in the parallel portions 30a to 30e is configured as follows in order to make the semiconductor device capable of further increasing the surge resistance. Yes. This will be described based on the results of trial production by the present inventors.

上述したように、フィールドプレート17は、階段状に接続された各平行部30a〜30eに含まれるツェナーダイオード群18a〜18eの降伏電圧の総和によってゲート−コレクタ間のクランプ電圧を規定する役割と、外周方向において並列的に並べられた複数の平行部30a〜30eによってバルク、つまり半導体装置におけるシリコン部全域の耐圧を決める役割が有る。ゲート−コレクタ間のクランプ電圧としてツェナーダイオード群18a〜18eに要求される耐圧で、ツェナーダイオード対の段数の総数が決まる。また、ツェナーダイオード群18a〜18eが形成された平行部30a〜30eのうち最もセル部A側の位置の平行部30aに備えられるツェナーダイオード対の段数については、バルク外周の耐圧によって制約があるため、多くの数にすることができない。   As described above, the field plate 17 has a role of defining the gate-collector clamp voltage by the sum of breakdown voltages of the Zener diode groups 18a to 18e included in the parallel portions 30a to 30e connected in a stepwise manner, The plurality of parallel portions 30a to 30e arranged in parallel in the outer peripheral direction has a role of determining the breakdown voltage of the bulk, that is, the entire silicon portion in the semiconductor device. The total number of Zener diode pairs is determined by the breakdown voltage required for the Zener diode groups 18a to 18e as a clamp voltage between the gate and the collector. Further, among the parallel portions 30a to 30e in which the Zener diode groups 18a to 18e are formed, the number of stages of the Zener diode pair provided in the parallel portion 30a closest to the cell portion A is limited by the breakdown voltage of the bulk outer periphery. , Can not be many numbers.

このため、平行部30a〜30eのツェナーダイオード対の段数をセル部A側から外周に向かって増加させるようにすると、サージ耐量を増加させることが可能になると想定される。このような知見に基づいて、平行部30a〜30eに備えられた各ツェナーダイオード群18a〜18eに含まれるツェナーダイオード対の段数について、サージ耐量との関係を調べた。その結果、平行部30a〜30eのツェナーダイオード対の段数を一定にする場合と比較して、段数を変化させ、セル部A側の段数を少なくし、セル部A側から外周に向かって段数を増加させるようにすると、サージ耐量を増加させられるということが確認された。これについて、図5〜図10を参照して説明する。   For this reason, it is assumed that the surge resistance can be increased by increasing the number of Zener diode pairs of the parallel portions 30a to 30e from the cell portion A side toward the outer periphery. Based on such knowledge, the relationship between the number of stages of the Zener diode pairs included in each of the Zener diode groups 18a to 18e provided in the parallel portions 30a to 30e and the surge withstand capability was examined. As a result, the number of stages is changed, the number of stages on the cell part A side is reduced, and the number of stages from the cell part A side toward the outer periphery is reduced as compared with the case where the number of stages of the Zener diode pairs of the parallel parts 30a to 30e is constant. It was confirmed that the surge resistance can be increased by increasing the surge resistance. This will be described with reference to FIGS.

図5は、図1中の外周耐圧部Bの直線部B1の詳細構造を示した部分拡大図である。この図に示されるように、各平行部30a〜30eには、n型領域31とp型領域32とが交互に複数配置されることでツェナーダイオード対が複数段備えられている。また、平行部30a〜30eのツェナーダイオード対の段数をセル部A側から外周に向かって増加させてある。以下の説明では、図5に示したように、ツェナーダイオード群18a〜18eが形成された平行部30a〜30eのうち最もセル部A側に位置する二本の平行部30a、30bそれぞれに備えられたツェナーダイオード対の段数の差のことをツェナーダイオード対段数差という。また、ゲート−コレクタ間に配置するL負荷サージなどに対する耐性を得るためのクランプ用のツェナーダイオード対の総数、つまりツェナーダイオード群18a〜18eに備えられるツェナーダイオード対の総数のことをツェナーダイオード対総数という。このツェナーダイオード対総数については、ブロックZの1つ分に含まれるツェナーダイオード対の総数と等しい。   FIG. 5 is a partially enlarged view showing a detailed structure of the straight line portion B1 of the outer peripheral pressure resistant portion B in FIG. As shown in this figure, each parallel portion 30a-30e is provided with a plurality of Zener diode pairs by alternately arranging a plurality of n-type regions 31 and p-type regions 32. Further, the number of Zener diode pairs of the parallel parts 30a to 30e is increased from the cell part A side toward the outer periphery. In the following description, as shown in FIG. 5, the two parallel portions 30 a and 30 b positioned closest to the cell portion A among the parallel portions 30 a to 30 e where the Zener diode groups 18 a to 18 e are formed are provided. The difference in the number of stages of the Zener diode pair is referred to as the difference in the number of stages of the Zener diode pair. Further, the total number of Zener diode pairs for clamping to obtain resistance against an L load surge arranged between the gate and the collector, that is, the total number of Zener diode pairs provided in the Zener diode groups 18a to 18e is the total number of Zener diode pairs. That's it. The total number of Zener diode pairs is equal to the total number of Zener diode pairs included in one block Z.

図6は、600V系のイグナイタに上記構成の半導体装置を適用した場合のツェナーダイオード対の段数比に対するサージ耐量(電圧)の関係を示した図である。この図のX軸となるツェナーダイオード対の段数比とは、ツェナーダイオード対総数とツェナーダイオード対段数差との比を示している。また、この図のY軸では、サージ耐量(電圧)の最大値が40kVとなっている。測定限界値が40kVであるために、それ以上の数値が示されていないが、実際には40kV以上あることを意味している。600V系のイグナイタの場合、例えばツェナーダイオード対総数が100段程度とされる。   FIG. 6 is a diagram showing the relationship of surge withstand voltage (voltage) to the ratio of the number of Zener diode pairs when the semiconductor device having the above configuration is applied to a 600 V igniter. The stage number ratio of the Zener diode pair serving as the X axis in this figure indicates the ratio between the total number of Zener diode pairs and the difference in the number of Zener diode pairs. Further, on the Y axis in this figure, the maximum surge withstand voltage (voltage) is 40 kV. Since the measurement limit value is 40 kV, no further numerical value is shown, but it actually means that it is 40 kV or more. In the case of a 600V igniter, for example, the total number of Zener diode pairs is about 100.

この図に示されるように、600V系のイグナイタに上記構成の半導体装置を適用した場合には、段数比が7.5%以下であると所望のサージ耐量が得られるが、7.5%を超えるとサージ耐量が低下することが判る。つまり、平行部30aと平行部30bそれぞれに備えられるツェナーダイオード対の段数差が多くなり過ぎると、サージ耐量が得られなくなる。   As shown in this figure, when the semiconductor device having the above configuration is applied to a 600V igniter, a desired surge withstand is obtained when the stage ratio is 7.5% or less. If it exceeds, it can be seen that the surge resistance decreases. That is, if the difference in the number of Zener diode pairs provided in each of the parallel part 30a and the parallel part 30b becomes too large, the surge resistance cannot be obtained.

図7は、500V系、600V系、700V系のイグナイタに上記構成の半導体装置を適用した場合のツェナーダイオード対の段数比に対するサージ耐量(電圧)の関係を示した図である。図中(1)が700V系、(2)が600V系、(3)が500V系の上記関係を示している。700V系のイグナイタの場合、例えばツェナーダイオード対総数が120段程度、500V系のイグナイタの場合、例えばツェナーダイオード対総数が80段程度とされる。   FIG. 7 is a diagram showing the relationship of the surge withstand voltage (voltage) with respect to the stage number ratio of the Zener diode pair when the semiconductor device having the above configuration is applied to a 500 V, 600 V, or 700 V igniter. In the figure, (1) is the 700V system, (2) is the 600V system, and (3) is the 500V system. In the case of a 700V igniter, for example, the total number of Zener diode pairs is about 120, and in the case of a 500V igniter, for example, the total number of Zener diode pairs is about 80.

この図に示されるように、イグナイタの適用電圧に応じて段数比に対するサージ耐量(電圧)の関係が変わり、500V系であれば段数比が9%以下、600V系であれば段数比が7.5%以下、700V系であれば段数比が6%以下であれば所望のサージ耐量が得られる。このため、500V系であれば段数比が9%以下、600V系であれば段数比が7.5%以下、700V系であれば段数比が6%以下となるように、ツェナーダイオード対の段数比を設定すると好ましい。   As shown in this figure, the relationship of the surge withstand voltage (voltage) to the stage ratio changes according to the applied voltage of the igniter. The stage ratio is 9% or less for the 500V system, and the stage ratio is 7.% for the 600V system. If the ratio of the number of stages is 5% or less and 700V, the desired surge resistance can be obtained. For this reason, the number of stages of the zener diode pair is such that the stage number ratio is 9% or less for the 500V system, the stage ratio is 7.5% or less for the 600V system, and the stage ratio is 6% or less for the 700V system. It is preferable to set the ratio.

図8は、500V系、600V系、700V系のイグナイタに上記構成の半導体装置を適用した場合の平行部30aと平行部30bそれぞれに備えられるツェナーダイオード対の段数差の絶対数に対するサージ耐量の関係を調べた結果を示してある。この図に示されるように、ツェナーダイオード対の段数差の絶対数が多くなるとサージ耐量が低下することが判る。具体的には、500V系であれば段数差の絶対値が9段以下、600V系であれば段数差の絶対値が8段以下、700V系であれば段数差の絶対値が5段以下であれば所望のサージ耐量が得られ、それを超えるとサージ耐量が低下する。このため、ツェナーダイオード対の段数差の絶対値を、500V系であれば9段以下、600V系であれば8段以下、700V系であれば5段以下となるように設定すると好ましい。   FIG. 8 shows the relationship between the surge resistance and the absolute number of the difference in the number of stages of the zener diode pairs provided in each of the parallel part 30a and the parallel part 30b when the semiconductor device having the above configuration is applied to a 500V, 600V, or 700V igniter. The results of the investigation are shown. As shown in this figure, it can be seen that the surge resistance decreases as the absolute number of the difference in the number of stages of the Zener diode pair increases. Specifically, the absolute value of the step number difference is 9 steps or less for the 500V system, the absolute value of the step number difference is 8 steps or less for the 600V system, and the absolute value of the step number difference is 5 steps or less for the 700V system. If there is, a desired surge resistance can be obtained, and if it exceeds that, the surge resistance is reduced. For this reason, it is preferable to set the absolute value of the difference in the number of stages of the Zener diode pair so that it is 9 stages or less for the 500V system, 8 stages or less for the 600V system, and 5 stages or less for the 700V system.

図9は、500V系、600V系、700V系のイグナイタに上記構成の半導体装置を適用した場合の平行部30の本数を変化させた場合のサージ耐量の関係を調べた結果を示してある。図10(a)、(b)は、平行部30の本数をの4本とした場合のレイアウト図、上記と同様に平行部30の本数を5本とした場合のレイアウト図である。   FIG. 9 shows the results of investigating the relationship of surge resistance when the number of parallel portions 30 is changed when the semiconductor device having the above configuration is applied to a 500 V, 600 V, or 700 V igniter. FIGS. 10A and 10B are layout diagrams when the number of parallel portions 30 is four, and layout diagrams when the number of parallel portions 30 is five similarly to the above.

図10(a)、(b)に示すように、平行部30の本数を変化させることもできるが、その場合には、図9に示されるように、本数に応じてサージ耐量が変わる。これは、平行部30の本数を増やすことによりツェナーダイオード対を配置できる領域が増え、平行部30のうち隣り合うもの同士に備えられたツェナーダイオード群18a〜18eに含まれるツェナーダイオード対の段差数を少なくすることが可能になるためである。具体的には、500V系のイグナイタに上記構成の半導体装置を適用した場合には、平行部30の本数を4本にしてもサージ耐量が得られるが、600V系、700V系のイグナイタに上記構成の半導体装置を適用した場合には、平行部30の本数を5本にしないとサージ耐量が得られない可能性がある。このため、500V系の場合には平行部30の本数を4本以上、600V系または700V系の場合には平行部30の本数を5本以上にすると好ましい。   As shown in FIGS. 10 (a) and 10 (b), the number of parallel portions 30 can be changed. In this case, as shown in FIG. 9, the surge resistance varies depending on the number. This is because the number of the Zener diode pairs included in the Zener diode groups 18a to 18e included in the adjacent ones of the parallel parts 30 is increased by increasing the number of the parallel parts 30. This is because it becomes possible to reduce. Specifically, when the semiconductor device having the above configuration is applied to a 500V igniter, the surge resistance can be obtained even if the number of the parallel portions 30 is four, but the above configuration is applied to the 600V and 700V igniters. When the semiconductor device is applied, the surge resistance may not be obtained unless the number of the parallel portions 30 is five. For this reason, it is preferable that the number of the parallel parts 30 is 4 or more in the case of the 500V system, and that the number of the parallel parts 30 is 5 or more in the case of the 600V system or 700V system.

以上説明したように、平行部30a〜30eのツェナーダイオード対の段数がセル部A側から外周に向かって増加させるようにすると、サージ耐量を増加させられることが可能になる。   As described above, if the number of stages of the Zener diode pairs of the parallel portions 30a to 30e is increased from the cell portion A side toward the outer periphery, the surge withstand capability can be increased.

特に、イグナイタの適用電圧に応じて段数比を設定し、500V系であれば段数比が9%以下、600V系であれば段数比が7.5%以下、700V系であれば段数比が6%以下となるようにすることで、大きなサージ耐量を得ることが可能となる。   In particular, the stage ratio is set according to the applied voltage of the igniter. The stage ratio is 9% or less for the 500V system, the stage ratio is 7.5% or less for the 600V system, and the stage ratio is 6 for the 700V system. By making the ratio less than or equal to%, it is possible to obtain a large surge resistance.

また、イグナイタの適用電圧に応じてツェナーダイオード対の段数差を設定し、500V系であれば段数差の絶対値が9段以下、600V系であれば段数差の絶対値が8段以下、700V系であれば段数差の絶対値が5段以下となるようにすることで、大きなサージ耐量を得ることが可能となる。   Also, the difference in the number of stages of the Zener diode pair is set in accordance with the applied voltage of the igniter. If the system is 500V, the absolute value of the number of stages is 9 or less, and if the system is 600V, the absolute value of the number of stages is 8 or less, 700V In the case of a system, it is possible to obtain a large surge resistance by setting the absolute value of the difference in the number of stages to 5 stages or less.

さらに、イグナイタの適用電圧に応じてツェナーダイオード対が形成される平行部30の本数を設定し、500V系の場合には平行部30の本数を4本以上、600V系または700V系の場合には平行部30の本数を5本以上にすることで、大きなサージ耐量を得ることが可能となる。   Furthermore, the number of parallel parts 30 in which a Zener diode pair is formed is set according to the applied voltage of the igniter. In the case of 500V system, the number of parallel parts 30 is four or more, and in the case of 600V system or 700V system By setting the number of parallel portions 30 to 5 or more, a large surge resistance can be obtained.

(他の実施形態)
上記実施形態では、図4(a)(b)に示すように、ゲート配線19に電気的に接続されているフィールドプレート17aからn-型層1Bと電気的に接続されたフィールドプレート17gに向かって、各連結部33を紙面右上方向に傾斜して階段状に接続させていたが、左上方向に傾斜して接続させることもできる。
(Other embodiments)
In the above embodiment, as shown in FIGS. 4A and 4B, the field plate 17a electrically connected to the gate wiring 19 moves from the field plate 17g electrically connected to the n -type layer 1B. The connecting portions 33 are inclined in the upper right direction on the paper and connected in a staircase pattern, but can be connected in an inclined manner in the upper left direction.

また、各ツェナーダイオード群18a〜18eに含まれるツェナーダイオード対の段数及びn型領域31の幅、p型領域32の幅は任意に設定することができ、また、1ブロック内のツェナーダイオード対の段数の総数や、全体のブロック数は任意に設定することができる。   Further, the number of Zener diode pairs included in each Zener diode group 18a to 18e, the width of the n-type region 31, and the width of the p-type region 32 can be arbitrarily set, and the Zener diode pairs in one block The total number of stages and the total number of blocks can be set arbitrarily.

また、本実施形態では、図1に示すようにセル部が略五角形状である半導体装置を例に挙げて説明していたが、セル部が略矩形状やその他の形状である半導体装置に本発明を適用することができる。   Further, in the present embodiment, the semiconductor device in which the cell portion has a substantially pentagonal shape as shown in FIG. 1 has been described as an example, but the present invention is applied to a semiconductor device in which the cell portion has a substantially rectangular shape or other shapes. The invention can be applied.

A セル部
B 外周耐圧部
1 半導体基板
1A p+型基板
1B n-型層
2 コレクタ電極
3 p型ウェル
7 ゲート電極
13 外周p型ウェル
15 n+型コンタクト領域
16 フィールド酸化膜
17 フィールドプレート
18 ツェナーダイオード
21 等電位プレート
30 平行部
31 n型領域
32 p型領域
33 連結部
A cell part B outer peripheral pressure resistant part 1 semiconductor substrate 1A p + type substrate 1B n type layer 2 collector electrode 3 p type well 7 gate electrode 13 outer peripheral p type well 15 n + type contact region 16 field oxide film 17 field plate 18 zener Diode 21 Equipotential plate 30 Parallel portion 31 N-type region 32 P-type region 33 Connecting portion

Claims (5)

半導体基板(1)に、半導体素子が形成されたセル部(A)と、該セル部の外周に配置された外周耐圧部(B)とを備えてなる半導体装置において、
前記外周耐圧部には、前記半導体基板と電気的に接続されている最外周側のプレート(17g)と、前記セル部に形成されたゲート電極(7)と電気的に接続されている最内周側のプレート(17a)とを含む導電性の複数のフィールドプレート(17)が形成されており、
前記複数のフィールドプレートは、前記セル部の輪郭に沿う平行方向を長手方向として前記セル部から前記外周耐圧部の外周側に向かって複数本並べられて配置された平行部(30)と、該平行部それぞれから斜め方向に延設された連結部(33)とを有し、前記平行部と前記連結部とが交互に接続されることにより、一方向に向かって階段状に形成されており、
前記平行部には、ツェナーダイオードが逆方向に直列接続されたツェナーダイオード対を複数段形成したツェナーダイオード群(18a〜18e)が備えられ、複数本並べられて配置された前記平行部それぞれに備えられた前記ツェナーダイオード対の段数は、前記セル部に近い側から該セル部の外周に向かって増やされていることを特徴とする半導体装置。
In a semiconductor device comprising a semiconductor substrate (1) having a cell part (A) in which a semiconductor element is formed and an outer peripheral pressure-resistant part (B) disposed on the outer periphery of the cell part.
The outer peripheral pressure-resistant portion includes an outermost plate (17g) electrically connected to the semiconductor substrate and an innermost electrode electrically connected to the gate electrode (7) formed in the cell portion. A plurality of conductive field plates (17) including a peripheral plate (17a) are formed;
The plurality of field plates include a parallel portion (30) arranged in a plurality from the cell portion toward the outer peripheral side of the outer peripheral pressure resistant portion with the parallel direction along the outline of the cell portion as a longitudinal direction, It has a connecting portion (33) extending in an oblique direction from each parallel portion, and is formed in a staircase shape in one direction by alternately connecting the parallel portion and the connecting portion. ,
The parallel portion is provided with a Zener diode group (18a to 18e) in which a plurality of Zener diode pairs in which Zener diodes are connected in series in the opposite direction are formed, and each of the parallel portions arranged in a line is provided. The number of stages of the formed Zener diode pair is increased from the side closer to the cell part toward the outer periphery of the cell part.
請求項1に記載の半導体装置は、高電圧印加がなされるイグナイタの駆動に適用されるものであり、
前記複数本並べられて配置された前記平行部のうち最もセル部側に位置する2本の平行部(30a、30b)に備えられた前記ツェナーダイオード対の段数の差である段数差を前記複数本並べられて配置された前記平行部に対して形成されるツェナーダイオード対の総数で割った段数比は、500V系のイグナイタに使用される場合には9%以下、600V系のイグナイタに使用される場合には7.5%以下、700V系のイグナイタに使用される場合には6%以下とされていることを特徴とするイグナイタ駆動用の半導体装置。
The semiconductor device according to claim 1 is applied to driving of an igniter to which a high voltage is applied,
Of the plurality of the parallel parts arranged side by side, the difference in the number of stages, which is the difference in the number of stages of the zener diode pair provided in the two parallel parts (30a, 30b) located closest to the cell part side, is obtained. The ratio of the number of stages divided by the total number of Zener diode pairs formed for the parallel portions arranged side by side is 9% or less when used for a 500 V igniter, and is used for a 600 V igniter. The semiconductor device for driving an igniter is characterized in that it is 7.5% or less when used, and 6% or less when used in a 700V igniter.
前記複数本並べられて配置された前記平行部のうち最もセル部側に位置する2本の平行部(30a、30b)に備えられた前記ツェナーダイオード対の段数の差である段数差は、500V系のイグナイタに使用される場合には9段以下、600V系のイグナイタに使用される場合には8段以下、700V系のイグナイタに使用される場合には5段以下とされていることを特徴とする請求項2に記載のイグナイタ駆動用の半導体装置。   The difference in the number of stages, which is the difference in the number of stages of the Zener diode pair provided in the two parallel parts (30a, 30b) located closest to the cell part among the parallel parts arranged in a row, is 500V. 9 stages or less when used for a system igniter, 8 stages or less when used for a 600 V igniter, and 5 stages or less when used for a 700 V igniter. A semiconductor device for driving an igniter according to claim 2. 請求項1に記載の半導体装置は、高電圧印加がなされるイグナイタの駆動に適用されるものであり、
前記複数本並べられて配置された前記平行部のうち最もセル部側に位置する2本の平行部(30a、30b)に備えられた前記ツェナーダイオード対の段数の差である段数差は、500V系のイグナイタに使用される場合には9段以下、600V系のイグナイタに使用される場合には8段以下、700V系のイグナイタに使用される場合には5段以下とされていることを特徴とする請求項2または3に記載のイグナイタ駆動用の半導体装置。
The semiconductor device according to claim 1 is applied to driving of an igniter to which a high voltage is applied,
The difference in the number of stages, which is the difference in the number of stages of the Zener diode pair provided in the two parallel parts (30a, 30b) located closest to the cell part among the parallel parts arranged in a row, is 500V. 9 stages or less when used for a system igniter, 8 stages or less when used for a 600 V igniter, and 5 stages or less when used for a 700 V igniter. 4. A semiconductor device for driving an igniter according to claim 2 or 3.
前記複数本並べられて配置された前記平行部の本数は、500V系のイグナイタに使用される場合には4本以上、600V系もしくは700V系のイグナイタに使用される場合には5本以上とされていることを特徴とする請求項2ないし4のいずれか1つに記載のイグナイタ駆動用の半導体装置。   The number of the parallel parts arranged side by side is 4 or more when used in a 500V igniter, and 5 or more when used in a 600V or 700V igniter. 5. The semiconductor device for driving an igniter according to claim 2, wherein the igniter driving semiconductor device is provided.
JP2010188570A 2010-08-25 2010-08-25 Semiconductor device Active JP5672856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010188570A JP5672856B2 (en) 2010-08-25 2010-08-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010188570A JP5672856B2 (en) 2010-08-25 2010-08-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2012049258A true JP2012049258A (en) 2012-03-08
JP5672856B2 JP5672856B2 (en) 2015-02-18

Family

ID=45903817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010188570A Active JP5672856B2 (en) 2010-08-25 2010-08-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5672856B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119392A (en) * 2014-12-22 2016-06-30 日産自動車株式会社 Insulated gate type semiconductor device and method of manufacturing the same
JP2017059783A (en) * 2015-09-18 2017-03-23 サンケン電気株式会社 Semiconductor device
CN114843334A (en) * 2022-07-04 2022-08-02 南京融芯微电子有限公司 Gate and drain end clamping structure of planar power MOSFET device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244463A (en) * 2000-02-25 2001-09-07 Hitachi Ltd Semiconductor device
JP2002184988A (en) * 2000-12-14 2002-06-28 Denso Corp Semiconductor device
JP2003174165A (en) * 2001-12-07 2003-06-20 Denso Corp Semiconductor device
JP2007165424A (en) * 2005-12-12 2007-06-28 Fuji Electric Device Technology Co Ltd Semiconductor device for igniter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244463A (en) * 2000-02-25 2001-09-07 Hitachi Ltd Semiconductor device
JP2002184988A (en) * 2000-12-14 2002-06-28 Denso Corp Semiconductor device
JP2003174165A (en) * 2001-12-07 2003-06-20 Denso Corp Semiconductor device
JP2007165424A (en) * 2005-12-12 2007-06-28 Fuji Electric Device Technology Co Ltd Semiconductor device for igniter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119392A (en) * 2014-12-22 2016-06-30 日産自動車株式会社 Insulated gate type semiconductor device and method of manufacturing the same
JP2017059783A (en) * 2015-09-18 2017-03-23 サンケン電気株式会社 Semiconductor device
CN114843334A (en) * 2022-07-04 2022-08-02 南京融芯微电子有限公司 Gate and drain end clamping structure of planar power MOSFET device
CN114843334B (en) * 2022-07-04 2022-09-20 南京融芯微电子有限公司 Gate and drain end clamping structure of planar power MOSFET device

Also Published As

Publication number Publication date
JP5672856B2 (en) 2015-02-18

Similar Documents

Publication Publication Date Title
JP6022774B2 (en) Semiconductor device
US9324848B2 (en) Semiconductor device
KR100653324B1 (en) Semiconductor device
JP6320808B2 (en) Trench MOS semiconductor device
JP5757101B2 (en) Super junction semiconductor device
JP2012104577A (en) Semiconductor device
US5406104A (en) MOSFET circuit with separate and common electrodes
JP6884114B2 (en) Semiconductor devices and electrical equipment
JP2004363327A (en) Semiconductor device
JP2013080796A (en) Semiconductor device
JP5672856B2 (en) Semiconductor device
JP2017098359A (en) Reverse conducting igbt
CN109524452B (en) Semiconductor device with a semiconductor layer having a plurality of semiconductor layers
US9876107B2 (en) Semiconductor device having semiconductor elements on semiconductor substrate
US9685505B2 (en) Semiconductor device with guard rings
JP2006310606A (en) Insulator gate type bipolar transistor
JP6391863B2 (en) Trench MOS semiconductor device
JP3707428B2 (en) Semiconductor device
JP5375270B2 (en) Semiconductor device
US7402867B2 (en) Semiconductor device
JP2018022776A (en) Semiconductor device
JP3539368B2 (en) Semiconductor device
US20160240640A1 (en) Power semiconductor device
JP2017037921A (en) Igbt
KR101602411B1 (en) Power semiconductor device having active cell arrangement structure in gate pad region

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R151 Written notification of patent or utility model registration

Ref document number: 5672856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250