JP2012044708A5 - - Google Patents

Download PDF

Info

Publication number
JP2012044708A5
JP2012044708A5 JP2011235492A JP2011235492A JP2012044708A5 JP 2012044708 A5 JP2012044708 A5 JP 2012044708A5 JP 2011235492 A JP2011235492 A JP 2011235492A JP 2011235492 A JP2011235492 A JP 2011235492A JP 2012044708 A5 JP2012044708 A5 JP 2012044708A5
Authority
JP
Japan
Prior art keywords
regions
signal
logic
input signal
signal communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011235492A
Other languages
English (en)
Other versions
JP2012044708A (ja
Filing date
Publication date
Application filed filed Critical
Publication of JP2012044708A publication Critical patent/JP2012044708A/ja
Publication of JP2012044708A5 publication Critical patent/JP2012044708A5/ja
Withdrawn legal-status Critical Current

Links

Claims (9)

  1. プログラマブルロジック集積回路デバイスであって、
    多次元アレイに配置された複数のロジック領域と、
    前記多次元アレイ内に配置された複数の入出力（Ｉ／Ｏ）セルと
    を含み、
    複数のＩ／Ｏセルのうちの少なくとも１つは、複数のＩ／Ｏ信号通信領域を含み、
    前記複数のＩ／Ｏ信号通信領域は、入力信号を受信し、かつ、前記入力信号のレジスタ形式または非レジスタ形式のいずれかを含む少なくとも１つの出力信号を提供するように動作可能である、デバイス。
  2. 前記複数のＩ／Ｏセルおよび複数のロジック領域に隣接して延びている複数のコンダクタと、
    前記複数のＩ／Ｏセルおよび複数のロジック領域からの信号を前記複数のコンダクタに適用するようにプログラム可能な複数のプログラマブルロジックコネクタと
    をさらに含む、請求項１に記載のデバイス。
  3. 前記複数のＩ／Ｏセルおよび複数のロジック領域に隣接して延びている複数のコンダクタと、
    前記複数のコンダクタからの信号を前記複数のＩ／Ｏセルおよび複数のロジック領域に適用するように動作可能な複数のプログラマブルロジックコネクタと
    をさらに含む、請求項１に記載のデバイス。
  4. プログラマブル集積回路デバイスであって、
    複数のロジック領域の複数の所定のグループに配置された複数のロジック領域と、
    前記複数のロジック領域の複数の所定のグループの間に配置された複数のＩ／Ｏ領域と
    を含み、
    前記複数のＩ／Ｏ領域のうちの少なくとも１つは、複数のＩ／Ｏ信号通信領域を含み、
    前記複数のＩ／Ｏ信号通信領域は、入力信号を受信し、かつ、前記入力信号のレジスタ形式または非レジスタ形式のいずれかを含む少なくとも１つの出力信号を提供するように動作可能である、デバイス。
  5. 前記デバイスの中央部分において、前記複数のロジック領域の複数の所定のグループの間に配置された複数の信号通信領域
    をさらに含む、請求項４に記載のデバイス。
  6. 前記複数の信号通信領域は、複数のクロック信号を受信する、請求項５に記載のデバイス。
  7. 前記複数の信号通信領域は、複数の入力信号を受信する、請求項５に記載のデバイス。
  8. 各Ｉ／Ｏ信号通信領域は、
    前記入力信号の２つのレジスタ形式、前記入力信号の１つのレジスタ形式および１つの非レジスタ形式、または、前記入力信号の２つの非レジスタ形式
    のうちの１つを提供するようにさらに動作可能である、請求項４に記載のデバイス。
  9. 前記入力信号は、前記入力信号を含むＩ／Ｏ信号通信領域とは異なる複数のＩ／Ｏ信号通信領域のうちの１つによって提供される信号を含む、請求項４に記載のデバイス。
JP2011235492A 1999-03-04 2011-10-26 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース Withdrawn JP2012044708A (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US12278899P 1999-03-04 1999-03-04
US60/122,788 1999-03-04
US14250899P 1999-07-06 1999-07-06
US14251399P 1999-07-06 1999-07-06
US14243199P 1999-07-06 1999-07-06
US60/142,513 1999-07-06
US60/142,431 1999-07-06
US60/142,508 1999-07-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008270378A Division JP5144462B2 (ja) 1999-03-04 2008-10-20 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014131068A Division JP5820508B2 (ja) 1999-03-04 2014-06-26 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース

Publications (2)

Publication Number Publication Date
JP2012044708A JP2012044708A (ja) 2012-03-01
JP2012044708A5 true JP2012044708A5 (ja) 2012-08-16

Family

ID=27494451

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2000603150A Expired - Fee Related JP4206203B2 (ja) 1999-03-04 2000-03-02 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2006146010A Expired - Fee Related JP4637790B2 (ja) 1999-03-04 2006-05-25 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2006146009A Expired - Fee Related JP4813257B2 (ja) 1999-03-04 2006-05-25 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2008270378A Expired - Fee Related JP5144462B2 (ja) 1999-03-04 2008-10-20 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2011235492A Withdrawn JP2012044708A (ja) 1999-03-04 2011-10-26 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2012141122A Pending JP2012186863A (ja) 1999-03-04 2012-06-22 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2014131068A Expired - Fee Related JP5820508B2 (ja) 1999-03-04 2014-06-26 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2000603150A Expired - Fee Related JP4206203B2 (ja) 1999-03-04 2000-03-02 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2006146010A Expired - Fee Related JP4637790B2 (ja) 1999-03-04 2006-05-25 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2006146009A Expired - Fee Related JP4813257B2 (ja) 1999-03-04 2006-05-25 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2008270378A Expired - Fee Related JP5144462B2 (ja) 1999-03-04 2008-10-20 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012141122A Pending JP2012186863A (ja) 1999-03-04 2012-06-22 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース
JP2014131068A Expired - Fee Related JP5820508B2 (ja) 1999-03-04 2014-06-26 プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース

Country Status (4)

Country Link
EP (1) EP1092268B1 (ja)
JP (7) JP4206203B2 (ja)
DE (1) DE60038659T2 (ja)
WO (1) WO2000052826A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366120B1 (en) 1999-03-04 2002-04-02 Altera Corporation Interconnection resources for programmable logic integrated circuit devices
US6590419B1 (en) * 1999-10-12 2003-07-08 Altera Toronto Co. Heterogeneous interconnection architecture for programmable logic devices
US6930510B2 (en) 2003-03-03 2005-08-16 Xilinx, Inc. FPGA architecture with mixed interconnect resources optimized for fast and low-power routing and methods of utilizing the same
JP2005268536A (ja) 2004-03-18 2005-09-29 Matsushita Electric Ind Co Ltd プログラマブル・ロジック・デバイスおよびその設計方法
US7389485B1 (en) 2006-03-28 2008-06-17 Xilinx, Inc. Methods of routing low-power designs in programmable logic devices having heterogeneous routing architectures
KR101420817B1 (ko) 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
US8987868B1 (en) 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
US7893712B1 (en) 2009-09-10 2011-02-22 Xilinx, Inc. Integrated circuit with a selectable interconnect circuit for low power or high performance operation
JP5336398B2 (ja) 2010-02-01 2013-11-06 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路の構成変更方法
US9015023B2 (en) 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
DE112012003335T5 (de) * 2011-08-12 2014-04-30 Denso Corp. Integrierte Schaltung

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761768A (en) * 1985-03-04 1988-08-02 Lattice Semiconductor Corporation Programmable logic device
JPS6264124A (ja) * 1985-09-13 1987-03-23 Ricoh Co Ltd プログラマブル・ロジツク・デバイス
US4771285A (en) * 1985-11-05 1988-09-13 Advanced Micro Devices, Inc. Programmable logic cell with flexible clocking and flexible feedback
EP0227329B1 (en) * 1985-12-06 1992-03-25 Advanced Micro Devices, Inc. Programmable logic device
JPS6323419A (ja) * 1986-07-15 1988-01-30 Ricoh Co Ltd プログラマブル・ロジツク・デバイス
JPS63276327A (ja) * 1987-05-08 1988-11-14 Hitachi Ltd ダイナミック型ロジック・アレイ
JP2548301B2 (ja) * 1988-05-25 1996-10-30 富士通株式会社 プログラマブル論理回路装置
JP2772051B2 (ja) * 1988-09-08 1998-07-02 川崎製鉄株式会社 プログラマブル入出力回路及びプログラマブル論理素子
JPH02174249A (ja) * 1988-12-27 1990-07-05 Nec Corp Ｅｃｌ型ゲートアレイ集積回路装置
JP3179800B2 (ja) * 1991-07-22 2001-06-25 株式会社日立製作所 半導体集積回路装置
US5633830A (en) * 1995-11-08 1997-05-27 Altera Corporation Random access memory block circuitry for programmable logic array integrated circuit devices
JP3429844B2 (ja) * 1994-04-22 2003-07-28 沖電気工業株式会社 モード切り替えインタフェース回路
US5465056A (en) * 1994-06-30 1995-11-07 I-Cube, Inc. Apparatus for programmable circuit and signal switching
JPH08102492A (ja) * 1994-08-02 1996-04-16 Toshiba Corp プログラム可能な配線回路及びテストボード装置
US5442306A (en) * 1994-09-09 1995-08-15 At&T Corp. Field programmable gate array using look-up tables, multiplexers and decoders
JPH09181598A (ja) * 1995-12-18 1997-07-11 At & T Corp フィールドプログラマブルゲートアレイ
JPH09293784A (ja) * 1996-04-26 1997-11-11 Nippon Telegr & Teleph Corp <Ntt> フィールドプログラマブルゲートアレイ
US5894565A (en) * 1996-05-20 1999-04-13 Atmel Corporation Field programmable gate array with distributed RAM and increased cell utilization
US5763556A (en) * 1996-05-21 1998-06-09 Exxon Chemical Patents Inc. Copolymers of ethylene and geminally disubstituted olefins
US5977793A (en) * 1996-10-10 1999-11-02 Altera Corporation Programmable logic device with hierarchical interconnection resources
US5999016A (en) * 1996-10-10 1999-12-07 Altera Corporation Architectures for programmable logic devices
US5963050A (en) * 1997-02-26 1999-10-05 Xilinx, Inc. Configurable logic element with fast feedback paths
US6215326B1 (en) * 1998-11-18 2001-04-10 Altera Corporation Programmable logic device architecture with super-regions having logic regions and a memory region

Similar Documents

Publication Publication Date Title
JP2012044708A5 (ja)
JP2012084862A5 (ja)
WO2010090697A3 (en) Solid state memory formatting
WO2010085070A3 (ko) 입력장치
GB201313632D0 (en) Intelligent patching systems and methods using phantom mode control signals and related communications connectors
WO2012117291A3 (en) Fully digital chaotic differential equation-based systems and methods
JP2015518357A5 (ja)
WO2011094133A3 (en) High utilization multi-partitioned serial memory
JP2012515429A5 (ja)
WO2008136455A1 (ja) セクタアンテナ
WO2010135213A3 (en) Optical members and devices employing the same
WO2015041780A3 (en) Ultrasound transducer array of electro-acoustic modules
JP2010102712A5 (ja)
JP2014513483A5 (ja)
JP2007012937A5 (ja)
JP2014116946A5 (ja)
WO2014080872A3 (ja) 再構成可能な半導体装置の論理構成方法
WO2012082480A3 (en) Multi-die dram banks arrangement and wiring
JP2011053820A5 (ja)
IN2011KN05090A (ja)
WO2013085606A3 (en) Contention-free memory arrangement
WO2009141612A3 (en) Improvements relating to data processing architecture
JP2011058847A5 (ja)
TW200729230A (en) Memory module and register with minimized routing path
JP2010200318A5 (ja)