JP2012043901A - Composite substrate and method for manufacturing the same - Google Patents
Composite substrate and method for manufacturing the same Download PDFInfo
- Publication number
- JP2012043901A JP2012043901A JP2010182472A JP2010182472A JP2012043901A JP 2012043901 A JP2012043901 A JP 2012043901A JP 2010182472 A JP2010182472 A JP 2010182472A JP 2010182472 A JP2010182472 A JP 2010182472A JP 2012043901 A JP2012043901 A JP 2012043901A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insert material
- main surface
- composite
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
Description
本発明は、２枚の基板が接合された複合基板、及び該複合基板の製造方法に関する。 The present invention relates to a composite substrate in which two substrates are joined, and a method for manufacturing the composite substrate.
近年の微細加工技術の発展に伴い、ＬＳＩやＭＥＭＳ等の電子デバイスをウエハレベルでパッケージ加工する要求が高まっている。ＭＥＭＳのような微小機械構造や駆動部を保護するパッケージ構造として、ＭＥＭＳを搭載したデバイス基板に、キャップ基板を覆い被せて、これら２枚の基板の間に形成したキャビティ内にＭＥＭＳを収納して封止するパッケージ構造が提案されている（特許文献１参照）。 With the recent development of microfabrication technology, there is an increasing demand for package processing of electronic devices such as LSI and MEMS at the wafer level. As a package structure that protects a micromechanical structure such as MEMS or a drive unit, a cap substrate is covered with a device substrate on which the MEMS is mounted, and the MEMS is accommodated in a cavity formed between these two substrates. A package structure for sealing has been proposed (see Patent Document 1).
デバイス基板とキャップ基板とを接合させる方法として、両基板の間に樹脂やハンダ等のインサート物質を挟んで接着させる方法が多用される。インサート物質は、両基板を接合するだけでなく、インサート物質の厚みを利用して両基板を所定の距離で離間させて、両基板の間にキャビティを形成・維持する役割も担っている。さらに、インサート物質がハンダである場合には、封止された電子デバイスと基板の貫通配線とを電気的に導通する電極バンプとして機能する場合もある。このような例として、図１０及び１１に示すパッケージ構造１００が挙げられる。
図１０は、従来のパッケージ構造１００の平面図であり、図１１は、図１０のＡ−Ａ線における断面図である。
As a method of bonding the device substrate and the cap substrate, a method of attaching an insert material such as resin or solder between the two substrates is often used. The insert material not only bonds the two substrates, but also plays a role of forming and maintaining a cavity between the substrates by separating the substrates by a predetermined distance using the thickness of the insert material. Furthermore, when the insert material is solder, it may function as an electrode bump that electrically connects the sealed electronic device and the through wiring of the substrate. An example of this is the
10 is a plan view of a
パッケージ構造１００は、デバイス基板１０１とキャップ基板１０２とが離間して互いの主面１０１ａ，１０２ａを向き合わせ、且つその間にインサート物質１０３を介して接合されたものである。
デバイス基板１０１の主面１０１ａには、電子デバイス１０５と、これに導通するＩ／Ｏパッド１０６が備えられている。キャップ基板１０２には貫通配線１０７と、これに導通するＩ／Ｏパッド１０６及び再配線１０８が備えられている。両基板間のＩ／Ｏパッドを接合するインサート物質１０３としてハンダが用いられている。
また、両基板の主面１０１ａ，１０２ａには封止ランド１０９がそれぞれ配されている。両基板の封止ランド１０９は、インサート物質１０３（ハンダ）を介して、接合されている。
In the
The
Further, the sealing
ところで、パッケージ構造１００の製造過程では、溶融状態或いは低粘度状態にしたインサート物質１０３を一方の基板に載せて、両基板を重ねた上で荷重を加えて、両基板を接合する必要がある。この際、流動性のあるインサート物質１０３は、所定の領域（封止ランド１０９、Ｉ／Ｏパッド１０６）以外の場所へ流れ出してしまう問題がある。
この問題を図１２及び１３に示す。図１２は前記問題が生じた従来のパッケージ構造１００の平面図であり、図１３は、図１２のＢ−Ｂ線に沿う断面図である。
流れ出たインサート物質は、Ｉ／Ｏパッド１０６（電極）間の短絡を引き起こしたり（図１２のインサート物質Ｘ）、電子デバイスを破損させてしまうこともある（図１２のインサート物質Ｙ、図１３のインサート物質Ｙ）。さらには、デバイス基板１０１とキャップ基板１０２との離間距離（キャビティの高さ）を確保するために、接合時の荷重を厳密に制御する困難がある。
By the way, in the manufacturing process of the
This problem is illustrated in FIGS. FIG. 12 is a plan view of a
The flowing out insert material may cause a short circuit between the I / O pads 106 (electrodes) (insert material X in FIG. 12) or damage the electronic device (insert material Y in FIG. 12, FIG. 13). Insert material Y). Furthermore, in order to ensure the separation distance (cavity height) between the
本発明は上記事情に鑑みてなされたものであり、インサート物質を介して接合された２枚の基板からなる複合基板において、該インサート物質の移動（流出）が抑制された構造を有する複合基板、及び該複合基板の製造方法の提供を課題とする。 The present invention has been made in view of the above circumstances, and in a composite substrate composed of two substrates joined via an insert material, a composite substrate having a structure in which the movement (outflow) of the insert material is suppressed, Another object is to provide a method for manufacturing the composite substrate.
本発明の請求項１に記載の複合基板は、第一基板と第二基板とは、互いの主面を向き合わせ、且つその間にインサート物質を介して接合されており、前記第一基板及び前記第二基板のうち少なくとも一方の主面に、前記インサート物質の移動を阻害する部位が設けられていることを特徴とする。
本発明の請求項２に記載の複合基板は、請求項１において、前記阻害する部位は、前記主面に形成された凸部であることを特徴とする。
本発明の請求項３に記載の複合基板は、請求項２において、前記複合基板において、前記凸部を含む横断面から見て、前記凸部は、前記インサート物質の存在する領域の内部に形成されていることを特徴とする。
本発明の請求項４に記載の複合基板は、請求項２において、前記複合基板において、前記凸部を含む横断面から見て、前記凸部は、前記インサート物質の存在する領域の片側に形成されていることを特徴とする。
本発明の請求項５に記載の複合基板は、請求項２において、前記複合基板において、前記凸部を含む横断面から見て、前記凸部は、前記インサート物質の存在する領域の両側に形成されていることを特徴とする。
本発明の請求項６に記載の複合基板は、請求項１において、前記阻害する部位は、前記主面に形成された凹部であり、該凹部内に前記インサート物質が配されていることを特徴とする。
本発明の請求項７に記載の複合基板は、請求項６において、前記凹部内に配された前記インサート物質の存在する領域の内部に、凸部が形成されていることを特徴とする。
本発明の請求項８に記載の複合基板は、請求項１〜７のいずれか一項において、前記第一基板と前記インサート物質との間、及び／又は前記第二基板と前記インサート物質との間に、金属層が介在していることを特徴とする。
本発明の請求項９に記載の複合基板は、請求項１〜８のいずれか一項において、前記第一基板と前記第二基板との間のスペースで、前記第一基板の主面又は前記第二基板の主面に電子デバイスが備えられていることを特徴とする。
本発明の請求項１０に記載の複合基板は、請求項９において、前記電子デバイスを備えた前記スペースが、前記インサート物質に囲まれて封止されていることを特徴とする。
本発明の請求項１１に記載の複合基板の製造方法は、請求項１〜１０のいずれか一項に記載の複合基板の製造方法であって、前記第一基板及び前記第二基板のうち少なくとも一方の主面に、前記インサート物質の移動を阻害する部位を設ける工程と、前記第一基板及び前記第二基板のうち少なくとも一方の主面に、前記インサート物質を付ける工程と、前記第一基板の主面と前記第二基板の主面とを向かい合わせて、前記インサート物質を介して接合する工程と、を少なくとも有する。
In the composite substrate according to
A composite substrate according to a second aspect of the present invention is the composite substrate according to the first aspect, wherein the inhibiting portion is a convex portion formed on the main surface.
A composite substrate according to a third aspect of the present invention is the composite substrate according to the second aspect, wherein the convex portion is formed inside a region where the insert material exists, as viewed from a cross section including the convex portion. It is characterized by being.
A composite substrate according to a fourth aspect of the present invention is the composite substrate according to the second aspect, wherein the convex portion is formed on one side of the region where the insert material exists, as viewed from a cross section including the convex portion. It is characterized by being.
The composite substrate according to claim 5 of the present invention is the composite substrate according to
The composite substrate according to
According to a seventh aspect of the present invention, there is provided the composite substrate according to the sixth aspect, wherein a convex portion is formed inside a region where the insert material is disposed in the concave portion.
The composite substrate according to
A composite substrate according to a ninth aspect of the present invention is the composite substrate according to any one of the first to eighth aspects, wherein a space between the first substrate and the second substrate is the main surface of the first substrate or the first substrate. An electronic device is provided on the main surface of the second substrate.
The composite substrate according to
The method for manufacturing a composite substrate according to claim 11 of the present invention is the method for manufacturing a composite substrate according to any one of
本発明の複合基板によれば、インサート物質の移動を阻害する部位が設けられているので、インサート物質が所定の領域外に移動（流出）することを阻害する（抑制する）ことができる。この結果、インサート物質を介した接合の長期信頼性を高められる。
前記阻害する部位が、前記主面に形成された凸部である場合、該凸部が障壁になって、流動性を有したインサート物質の所定領域外への流出を抑制することができる。
前記複合基板において、前記凸部を含む横断面から見て、前記凸部をインサート物質の存在する領域の内部に形成した場合、該インサート物質が移動することを該凸部が妨げるので、該インサート物質が所定領域外に流出することを抑制することができる。
前記複合基板において、前記凸部を含む横断面から見て、前記凸部をインサート物質の存在する領域の片側に形成した場合、該インサート物質が、その片側へ流出することを抑制することができる。
前記複合基板において、前記凸部を含む横断面から見て、前記凸部をインサート物質の存在する領域の両側に形成した場合、該インサート物質が、両側の凸部で挟まれた領域外へ流出することを抑制することができる。
また、前記凸部によって、前記第一基板の主面と前記第二基板の主面との離間距離を、該凸部の高さ以上に維持することができる。
According to the composite substrate of the present invention, since the portion that inhibits the movement of the insert substance is provided, it is possible to inhibit (suppress) the insert substance from moving (outflowing) outside the predetermined region. As a result, the long-term reliability of joining via the insert material can be enhanced.
When the inhibiting portion is a convex portion formed on the main surface, the convex portion serves as a barrier, and the outflow of the insert material having fluidity out of a predetermined region can be suppressed.
In the composite substrate, when the convex portion is formed inside a region where the insert material is present as viewed from a cross section including the convex portion, the convex portion prevents the insert material from moving, so the insert The substance can be prevented from flowing out of the predetermined region.
In the composite substrate, when the convex portion is formed on one side of the region where the insert material is present as viewed from the cross section including the convex portion, the insert material can be prevented from flowing out to the one side. .
In the composite substrate, when the convex portions are formed on both sides of the region where the insert material exists, as viewed from a cross section including the convex portion, the insert material flows out of the region sandwiched between the convex portions on both sides. Can be suppressed.
Further, the distance between the main surface of the first substrate and the main surface of the second substrate can be maintained at a height equal to or higher than the height of the protrusion by the protrusion.
前記阻害する部位が、前記主面に形成された凹部であり、該凹部内に前記インサート物質が配されている場合、該凹部内に該インサート物質をとどめて、該凹部の外へインサート物質が流出することを抑制することができる。
前記凹部内に配されたインサート物質の存在する領域の内部に凸部が形成されている場合、該インサート物質が移動することを該凸部が妨げるので、該インサート物質が凹部外に流出することを一層抑制することができる。
In the case where the inhibiting portion is a recess formed in the main surface, and the insert material is disposed in the recess, the insert material remains in the recess and the insert material is outside the recess. Outflow can be suppressed.
When a convex portion is formed inside a region where the insert material is disposed in the concave portion, the convex portion prevents the insert material from moving, and therefore the insert material flows out of the concave portion. Can be further suppressed.
前記第一基板と前記第二基板との間のスペースで、前記第一基板の主面又は前記第二基板の主面に電子デバイスが備えられた場合、該電子デバイスを外部からの物理的作用（光、熱、音、振動等）から保護することができる。この結果、該電子デバイスの使用における長期信頼性を高められる。
前記電子デバイスを備えた前記スペースが、前記インサート物質に囲まれて封止されている場合、前記電子デバイスを外部からの化学的作用（空気、湿気、埃、化学物質を含む気体等）から保護することができる。この結果、該電子デバイスの使用における長期信頼性を高められる。
When an electronic device is provided on the main surface of the first substrate or the main surface of the second substrate in the space between the first substrate and the second substrate, the electronic device is physically operated from the outside. (Light, heat, sound, vibration, etc.) can be protected. As a result, long-term reliability in use of the electronic device can be improved.
When the space including the electronic device is enclosed and sealed by the insert material, the electronic device is protected from an external chemical action (air, moisture, dust, a gas containing a chemical substance, etc.). can do. As a result, long-term reliability in use of the electronic device can be improved.
本発明の複合基板の製造方法によれば、前記第一基板と前記第二基板とを接合する際に、インサート物質の所定領域外への流出が抑制されているため、当該複合基板を歩留まり良く製造することができる。また、前記阻害する部位が、前記主面に形成された凸部である場合、前記第一基板と前記第二基板とを接合する際に、該凸部がストッパーとなって、両基板の主面が互いに接触することを防止できる。この結果、該凸部の高さ以上の離間距離で、両基板を離間して接合することが容易となる。 According to the method for manufacturing a composite substrate of the present invention, when the first substrate and the second substrate are joined, the outflow of the insert material to the outside of the predetermined region is suppressed, so that the composite substrate is improved in yield. Can be manufactured. Further, in the case where the obstructing portion is a convex portion formed on the main surface, when the first substrate and the second substrate are joined, the convex portion serves as a stopper, and the main substrate of both substrates It is possible to prevent the surfaces from contacting each other. As a result, it is easy to separate and bond the two substrates with a separation distance equal to or greater than the height of the convex portion.
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。
＜第一実施形態＞
図１は、本発明にかかる複合基板の第一実施形態である複合基板１０の概略平面図である。図２は、図１のＣ−Ｃ線に沿う断面図である。
この複合基板１０において、第一基板２と第二基板３とは、離間して互いの主面２ａ，３ａを向き合わせ、且つその間にインサート物質４を介して接合されており、第一基板２の主面２ａに、インサート物質４の移動を阻害する部位１が設けられている。
The present invention will be described below based on preferred embodiments with reference to the drawings.
<First embodiment>
FIG. 1 is a schematic plan view of a
In the
前記阻害する部位１は、第一基板２の主面２ａに形成された凸部Ｓ１である。凸部Ｓ１はインサート物質４の存在する領域の内部に形成されている。この構成によって、インサート物質４が流動性を有した場合であっても、インサート物質４の電子デバイス８へ向かう移動を凸部Ｓ１で阻害できるため、インサート物質４が所定の接合領域Ｒの外へ流出することを抑制することができる。また、凸部Ｓ１は、流動性を有したインサート物質４を拘束する作用を呈するため、電子デバイス８の方向への移動を抑制する効果がある。
なお、インサート物質４の電子デバイス８から離れる方向への流出は、仮に起こったとしても特に問題は無い。
The inhibiting
In addition, even if the outflow of the
インサート物質４としては、第一基板２と第二基板３とを接合（接着）できるものであれば特に制限されず、例えばＰｂ−Ｓｎ（ハンダ）、Ａｌ−Ｇｅ、Ａｕ−Ｓｎ等の合金、Ａｌ金属、重合性化合物からなるポリマー樹脂や接着剤等が挙げられる。
The
インサート物質４が流動性を有する場合として、複合基板１０の製造過程が挙げられる。第一基板２と第二基板３とを、例えばＡｌ−Ｇｅ共晶合金からなるインサート物質４で接合する場合、合金の融点（４２０℃）以上に加熱して、第一基板２と第二基板３とに荷重を加えてプレスすることによって、インサート物質４を溶融して潰すか或いは広げて、接合することができる。この際、インサート物質４が冷却固化するまでは、該インサート物質４は流動性を有する。
An example of the case where the
また、インサート物質４が流動性を有する別の場合として、インサート物質４が融点の低い物質からなるもの（例えば、熱可塑性樹脂）であり、当該複合基板１０を、前記融点に近い温度で使用した場合が挙げられる。
As another case where the
図２では、接合領域Ｒにおいて、第一基板２とインサート物質４との間、及び第二基板３とインサート物質４との間に金属層６がそれぞれ介在している。該金属層６が介在することによって、第一基板２（第二基板３）とインサート物質４とを直接接合するよりも優れた接合性（接着性）を得られる場合がある。このような場合として、金属層６がＡｌからなる金属層６であり、インサート物質４がＧｅである場合が挙げられる。
In FIG. 2,
金属層６の材料としては、第一基板２及び／又は第二基板３の接合領域Ｒに金属層として形成できるものであれば特に制限されず、例えば、Ｔｉ，Ｃｕ，Ｗ，Ｎｉ，Ｔａ，Ｃｒ，Ｍｏ，Ａｌ、及びこれらの金属の合金が挙げられる。金属層６は、スパッタリングやＣＶＤによって形成することができる。金属層６の材料は、インサート物質４の材料と同じであっても良いし、異なっていても良い。
The material of the
図２において、第一基板２及び第二基板３は、シリコンからなる基板である。しかし、各基板の材料はシリコンに限定されず、例えばガラス、セラミックス、プラスチック等からなる基板を、複合基板１０の用途に応じて適宜選択することができる。
なお、シリコンからなる第一基板２及び第二基板３の表面には、絶縁層７（酸化膜）が形成されていてもよい。
In FIG. 2, the
An insulating layer 7 (oxide film) may be formed on the surfaces of the
第一基板２と第二基板３との間のスペースＧにおいて、第二基板３の主面３ａには、電子デバイス８が備えられている。第一基板２の主面２ａの、電子デバイス８に対向する位置には、キャビティ９が形成されている。キャビティ９は、第一基板２の主面２ａと電子デバイス８とが衝突又は接触することを防いでいる。
In a space G between the
凸部Ｓ１の高さｈおよび幅は、凸部Ｓ１によってインサート物質４が接合領域Ｒから押し出され、電子デバイス８側へ流出しないように、適宜設定することができる。具体的には、凸部Ｓ１の高さｈとしては、第一基板２の主面２ａと第二基板３の主面３ａとの離間距離Ｈにもよるが、離間距離Ｈの１／２以上が好ましく、離間距離Ｈの２／３以上がより好ましく、離間距離Ｈの３／４以上がさらに好ましい。凸部Ｓ１の高さｈと、離間距離Ｈとが同じであっても良い。凸部Ｓ１の高さｈの上限値は、離間距離Ｈである。
凸部Ｓ１の高さｈが上記範囲であると、インサート物質４の移動を充分に阻害することができる。
The height h and width of the convex portion S1 can be appropriately set so that the
When the height h of the convex portion S1 is in the above range, the movement of the
電子デバイス８は、複合基板１０の用途に応じて、種々のデバイスが適用可能である。例えば、圧力センサ、加速度センサ、磁気センサ等のＭＥＭＳや、ＬＳＩ等を配置することができる。
Various devices can be applied to the
図１において、第一基板２と第二基板３との間のスペースＧに備えられた電子デバイス８は、接合領域Ｒにおけるインサート物質４に囲まれて封止されている。
In FIG. 1, the
＜第二実施形態＞
図３は、本発明にかかる複合基板の第二実施形態である複合基板２０の断面図である。第二実施形態の複合基板２０の概略平面図は、図１のに示す第一実施形態の複合基板１０の概略平面図と同様であり、該平面図におけるＣ−Ｃ線に沿う断面図が図３に示す断面図である。
<Second embodiment>
FIG. 3 is a cross-sectional view of a
この複合基板２０において、第一基板２２と第二基板２３とは、離間して互いの主面２２ａ，２３ａを向き合わせ、且つその間にインサート物質２４を介して接合されており、第一基板２２の主面２２ａに、インサート物質２４の移動を阻害する部位２１が設けられている。
In the
前記阻害する部位２１は、第一基板２２の主面２２ａに形成された凸部Ｓ２１である。凸部Ｓ２１はインサート物質２４の存在する領域の片側であって、電子デバイス２８に近い側に形成されている。この構成によって、インサート物質２４が流動性を有した場合であっても、インサート物質２４の移動を凸部Ｓ２１で阻害できるため、インサート物質２４が所定の接合領域Ｒの外へ流出することを抑制することができる。
インサート物質２４の電子デバイス２８から離れる方向への流出は、仮に起こったとしても特に問題は無い。
The obstructing
Even if the outflow of the
インサート物質２４の説明は、前述の第一実施形態のインサート物質４の説明と同様である。
The description of the
図３では、接合領域Ｒにおいて、第一基板２２とインサート物質２４との間、及び第二基板２３とインサート物質２４との間に金属層２６がそれぞれ介在している。該金属層２６が介在することによって、第一基板２２（第二基板２３）とインサート物質２４とを直接接合するよりも優れた接合性（接着性）を得られる場合がある。
In FIG. 3, metal layers 26 are interposed between the
金属層２６の説明は、前述の第一実施形態の金属層６の説明と同様である。
The description of the
図３において、第一基板２２及び第二基板２３は、シリコンからなる基板である。しかし、各基板の材料はシリコンに限定されず、例えばガラス、セラミックス、プラスチック等からなる基板を、複合基板２０の用途に応じて適宜選択することができる。
なお、シリコンからなる第一基板２２及び第二基板２３の表面には、絶縁層２７（酸化膜）が形成されていてもよい。
In FIG. 3, the
An insulating layer 27 (oxide film) may be formed on the surfaces of the
第一基板２２と第二基板２３との間のスペースＧにおいて、第二基板２３の主面２３ａには、電子デバイス２８が備えられている。第一基板２２の主面２２ａの、電子デバイス２８に対向する位置には、キャビティ２９が形成されている。キャビティ２９は、第一基板２２の主面２２ａと電子デバイス２８とが衝突又は接触することを防いでいる。
In the space G between the
凸部Ｓ２１の高さｈとしては、第一基板２２の主面２２ａと第二基板２３の主面２３ａとの離間距離Ｈにもよるが、離間距離Ｈの１／２以上が好ましく、離間距離Ｈの２／３以上がより好ましく、離間距離Ｈの３／４以上がさらに好ましい。凸部Ｓ２１の高さｈと、離間距離Ｈとが同じであっても良い。凸部Ｓ２１の高さｈの上限値は、離間距離Ｈである。凸部Ｓ２１の高さｈが上記範囲であると、インサート物質２４の移動を充分に阻害することができる。
The height h of the convex portion S21 depends on the separation distance H between the main surface 22a of the
電子デバイス２８の説明は、前述の第一実施形態の電子デバイス８の説明と同様である。
The description of the
図３において、第一基板２２と第二基板２３との間のスペースＧに備えられた電子デバイス２８は、接合領域Ｒにおけるインサート物質２４に囲まれて封止されている。
In FIG. 3, the
＜第三実施形態＞
図４は、本発明にかかる複合基板の第三実施形態である複合基板３０の断面図である。第三実施形態の複合基板３０の概略平面図は、図１のに示す第一実施形態の複合基板１０の概略平面図と同様であり、該平面図におけるＣ−Ｃ線に沿う断面図が図４に示す断面図である。
<Third embodiment>
FIG. 4 is a cross-sectional view of a
この複合基板３０において、第一基板３２と第二基板３３とは、離間して互いの主面３２ａ，３３ａを向き合わせ、且つその間にインサート物質３４を介して接合されており、第一基板３２の主面３２ａに、インサート物質３４の移動を阻害する部位３１が設けられている。
In the
前記阻害する部位３１は、第一基板３２の主面３２ａに形成された凸部Ｓ３１である。凸部Ｓ３１はインサート物質３４の存在する領域の両側に形成されている。この構成によって、インサート物質３４が流動性を有した場合であっても、インサート物質３４の移動を凸部Ｓ３１で阻害できるため、インサート物質３４が所定の接合領域Ｒの外へ流出することを抑制することができる。
The inhibited
インサート物質３４の説明は、前述の第一実施形態のインサート物質４の説明と同様である。
The description of the
図４では、接合領域Ｒにおいて、第一基板３２とインサート物質３４との間、及び第二基板３３とインサート物質３４との間に金属層３６がそれぞれ介在している。該金属層３６が介在することによって、第一基板３２（第二基板３３）とインサート物質３４とを直接接合するよりも優れた接合性（接着性）を得られる場合がある。
In FIG. 4, metal layers 36 are interposed between the
金属層３６の説明は、前述の第一実施形態の金属層６の説明と同様である。
The description of the
図４において、第一基板３２及び第二基板３３は、シリコンからなる基板である。しかし、各基板の材料はシリコンに限定されず、例えばガラス、セラミックス、プラスチック等からなる基板を、複合基板３０の用途に応じて適宜選択することができる。
なお、シリコンからなる第一基板３２及び第二基板３３の表面には、絶縁層３７（酸化膜）が形成されていてもよい。
In FIG. 4, the
An insulating layer 37 (oxide film) may be formed on the surfaces of the
第一基板３２と第二基板３３との間のスペースＧにおいて、第二基板３３の主面３３ａには、電子デバイス３８が備えられている。第一基板３２の主面３２ａの、電子デバイス３８に対向する位置には、キャビティ３９が形成されている。キャビティ３９は、第一基板３２の主面３２ａと電子デバイス３８とが衝突又は接触することを防いでいる。
In the space G between the
凸部Ｓ３１の高さｈとしては、第一基板３２の主面３２ａと第二基板３３の主面３３ａとの離間距離Ｈにもよるが、離間距離Ｈの１／２以上が好ましく、離間距離Ｈの２／３以上がより好ましく、離間距離Ｈの３／４以上がさらに好ましい。凸部Ｓ３１の高さｈと、離間距離Ｈとが同じであっても良い。凸部Ｓ３１の高さｈの上限値は、離間距離Ｈである。
凸部Ｓ３１の高さｈが上記範囲であると、インサート物質３４の移動を充分に阻害することができる。
The height h of the convex portion S31 depends on the separation distance H between the
When the height h of the convex portion S31 is within the above range, the movement of the
電子デバイス３８の説明は、前述の第一実施形態の電子デバイス８の説明と同様である。
The description of the
図４において、第一基板３２と第二基板３３との間のスペースＧに備えられた電子デバイス３８は、接合領域Ｒにおけるインサート物質３４に囲まれて封止されている。
In FIG. 4, the
＜第四実施形態＞
図５は、本発明にかかる複合基板の第四実施形態である複合基板４０の断面図である。第四実施形態の複合基板４０の概略平面図は、図１のに示す第一実施形態の複合基板１０の概略平面図と同様であり、該平面図におけるＣ−Ｃ線に沿う断面図が図５に示す断面図である。
<Fourth embodiment>
FIG. 5 is a cross-sectional view of a
この複合基板４０において、第一基板４２と第二基板４３とは、互いの主面４２ａ，４３ａを向き合わせ、且つその間にインサート物質４４を介して接合されており、第一基板４２の主面４２ａに、インサート物質４４の移動を阻害する部位４１が設けられている。
In the
前記阻害する部位４１は、第一基板４２の主面４２ａに形成された凹部Ｃ４１である。凹部Ｃ４１内にはインサート物質４４が配されている。この構成によって、インサート物質４４が流動性を有した場合であっても、インサート物質４４の移動を凹部Ｃ４１で阻害できるため、インサート物質４４が所定の接合領域Ｒの外へ流出することを抑制することができる。
The inhibiting
インサート物質４４の説明は、前述の第一実施形態のインサート物質４の説明と同様である。
The description of the
図５では、接合領域Ｒにおいて、第一基板４２とインサート物質４４との間、及び第二基板４３とインサート物質４４との間に金属層４６がそれぞれ介在している。該金属層４６が介在することによって、第一基板４２（第二基板４３）とインサート物質４４とを直接接合するよりも優れた接合性（接着性）を得られる場合がある。
In FIG. 5, metal layers 46 are interposed between the
金属層４６の説明は、前述の第一実施形態の金属層６の説明と同様である。
The description of the
図５において、第一基板４２及び第二基板４３は、シリコンからなる基板である。しかし、各基板の材料はシリコンに限定されず、例えばガラス、セラミックス、プラスチック等からなる基板を、複合基板４０の用途に応じて適宜選択することができる。
なお、シリコンからなる第一基板４２及び第二基板４３の表面には、絶縁層４７（酸化膜）が形成されている。
In FIG. 5, the
An insulating layer 47 (oxide film) is formed on the surfaces of the
第一基板４２と第二基板４３との間のスペースＧにおいて、第二基板４３の主面４３ａには、電子デバイス４８が備えられている。第一基板４２の主面４２ａの、電子デバイス４８に対向する位置には、キャビティ４９が形成されている。スペースＧは主にキャビティ４９によって構成されている。キャビティ４９は、第一基板４２の主面４２ａと電子デバイス４８とが衝突又は接触することを防いでいる。
In the space G between the
凹部Ｃ４１の深さｄは、インサート物質３４が接合領域Ｒから押し出され、電子デバイス３８側へ流出しないように、適宜設定することができる。このとき、凹部Ｃ４１の体積がインサート物質３４の体積よりも大きくなるように設定することが好ましい。
具体的には、凹部Ｃ４１の深さｄとしては、第一基板４２の基板厚Ｔにもよるが、基板厚Ｔの３／４以下が好ましく、基板厚Ｔの２／３以下がより好ましく、基板厚Ｔの１／２以下がさらに好ましい。
凹部Ｃ４１の深さｄが上記範囲であると、インサート物質４４の移動を充分に阻害することができると共に、両基板を接合するために十分な量のインサート物質４４を凹部Ｃ４１内に配することができる。
The depth d of the recess C41 can be set as appropriate so that the
Specifically, the depth d of the recess C41 is preferably 3/4 or less of the substrate thickness T, more preferably 2/3 or less of the substrate thickness T, although it depends on the substrate thickness T of the
When the depth d of the concave portion C41 is within the above range, the movement of the
電子デバイス４８の説明は、前述の第一実施形態の電子デバイス８の説明と同様である。
The description of the
図５において、第一基板４２と第二基板４３との間のスペースＧに備えられた電子デバイス４８は、接合領域Ｒにおけるインサート物質４４に囲まれて封止されている。
In FIG. 5, the
＜第五実施形態＞
図６は、本発明にかかる複合基板の第五実施形態である複合基板５０の断面図である。第五実施形態の複合基板５０の概略平面図は、図１のに示す第一実施形態の複合基板１０の概略平面図と同様であり、該平面図におけるＣ−Ｃ線に沿う断面図が図６に示す断面図である。
<Fifth embodiment>
FIG. 6 is a cross-sectional view of a
この複合基板５０において、第一基板５２と第二基板５３とは、互いの主面５２ａ，５３ａを向き合わせ、且つその間にインサート物質５４を介して接合されており、第一基板５２の主面５２ａに、インサート物質５４の移動を阻害する部位５１が設けられている。
In the
前記阻害する部位５１は、第一基板５２の主面５２ａに形成された凹部Ｃ５１である。凹部Ｃ５１内にはインサート物質５４が配されている。さらに、該インサート物質５４の存在する領域の内部には凸部Ｓ５１が形成されている。この構成によって、インサート物質５４が流動性を有した場合であっても、該インサート物質５４が移動することを該凸部Ｓ５１が妨げるため、且つインサート物質５４の移動を凹部Ｃ５１で阻害できるため、インサート物質５４が所定の接合領域Ｒの外へ流出することを抑制することができる。また、凸部Ｓ５１は、流動性を有したインサート物質５４を拘束する作用を呈するため、電子デバイス５８の方向への移動を抑制する効果がある。
The inhibited
インサート物質５４の説明は、前述の第一実施形態のインサート物質４の説明と同様である。
The description of the
図６では、接合領域Ｒにおいて、第一基板５２とインサート物質５４との間、及び第二基板５３とインサート物質５４との間に金属層５６がそれぞれ介在している。該金属層５６が介在することによって、第一基板５２（第二基板５３）とインサート物質５４とを直接接合するよりも優れた接合性（接着性）を得られる場合がある。
In FIG. 6, metal layers 56 are interposed between the
金属層５６の説明は、前述の第一実施形態の金属層６の説明と同様である。
The description of the
図６において、第一基板５２及び第二基板５３は、シリコンからなる基板である。しかし、各基板の材料はシリコンに限定されず、例えばガラス、セラミックス、プラスチック等からなる基板を、複合基板５０の用途に応じて適宜選択することができる。
なお、シリコンからなる第一基板５２及び第二基板５３の表面には、絶縁層５７（酸化膜）が形成されていてもよい。
In FIG. 6, a
An insulating layer 57 (oxide film) may be formed on the surfaces of the
第一基板５２と第二基板５３との間のスペースＧにおいて、第二基板５３の主面５３ａには、電子デバイス５８が備えられている。第一基板５２の主面５２ａの、電子デバイス５８に対向する位置には、キャビティ５９が形成されている。スペースＧは主にキャビティ５９によって構成されている。キャビティ５９は、第一基板５２の主面５２ａと電子デバイス５８とが衝突又は接触することを防いでいる。
In the space G between the
凹部Ｃ５１の深さｄは、インサート物質５４が接合領域Ｒから押し出され、電子デバイス５８側へ流出しないように、適宜設定することができる。このとき、凹部Ｃ５１の体積がインサート物質５４の体積よりも大きくなるように設定することが好ましい。
具体的には、凹部Ｃ５１の深さｄとしては、第一基板５２の基板厚Ｔにもよるが、基板厚Ｔの３／４以下が好ましく、基板厚Ｔの２／３以下がより好ましく、基板厚Ｔの１／２以下がさらに好ましい。
凹部Ｃ５１の深さｄが上記範囲であると、インサート物質５４の移動を充分に阻害することができると共に、両基板を接合するために十分な量のインサート物質５４を凹部Ｃ５１内に配することができる。
The depth d of the recess C51 can be appropriately set so that the
Specifically, the depth d of the recess C51 is preferably 3/4 or less of the substrate thickness T, more preferably 2/3 or less of the substrate thickness T, although it depends on the substrate thickness T of the
When the depth d of the recess C51 is within the above range, the movement of the
凸部Ｓ５１の高さｊは、インサート物質５４が接合領域Ｒから押し出され、電子デバイス５８側へ流出しないように、適宜設定することができる。
具体的には、凸部Ｓ５１の高さｊとしては、凹部Ｃ５１の深さｄにもよるが、該深さｄの１／２以上が好ましく、該深さｄの２／３以上がより好ましく、該深さｄの３／４以上がさらに好ましい。凸部Ｓ５１の高さｊと、該深さｄとが同じであっても良い。凸部Ｓ５１の高さｊの上限値は、該深さｄである。
凸部Ｓ５１の高さｊが上記範囲であると、インサート物質５４の移動を充分に妨げることができる。
The height j of the convex portion S51 can be set as appropriate so that the
Specifically, the height j of the convex portion S51 depends on the depth d of the concave portion C51, but is preferably 1/2 or more of the depth d, more preferably 2/3 or more of the depth d. Further, 3/4 or more of the depth d is more preferable. The height j of the convex portion S51 and the depth d may be the same. The upper limit value of the height j of the convex portion S51 is the depth d.
When the height j of the convex portion S51 is within the above range, the movement of the
電子デバイス５８の説明は、前述の第一実施形態の電子デバイス８の説明と同様である。
The description of the
図６において、第一基板５２と第二基板５３との間のスペースＧに備えられた電子デバイス５８は、接合領域Ｒにおけるインサート物質５４に囲まれて封止されている。
In FIG. 6, the
＜複合基板の製造方法＞
次に、本発明の電子回路チップの製造方法の一例として、第一実施形態の複合基板１０を製造する方法を図７〜９に示す。
ここで、図７〜９は、複合基板１０の概略平面図（図１）におけるＣ−Ｃ線に沿う断面図に相当する断面図である。
<Production method of composite substrate>
Next, as an example of the method for manufacturing the electronic circuit chip of the present invention, a method for manufacturing the
Here, FIGS. 7 to 9 are cross-sectional views corresponding to a cross-sectional view taken along the line CC in the schematic plan view of the composite substrate 10 (FIG. 1).
[工程Ａ：阻害する部位１を設ける工程]
まず、第一のシリコンウエハＷ２を用意し、その主面Ｗ２ａの所定位置にフォトリソグラフィによって第一のレジストＰ１を形成する（図７(ａ)）。ＫＯＨ等のアルカリ溶液によるウェットエッチング又はドライエッチングによって、深さが５μｍ〜１０μｍのキャビティ９を形成する。その後第一のレジストＰ１を剥離する（図７(ｂ)）。
[Step A: Step of providing
First, a first silicon wafer W2 is prepared, and a first resist P1 is formed by photolithography at a predetermined position on the main surface W2a (FIG. 7A). A
第一のシリコンウエハＷ２の主面Ｗ２ａの所定位置にフォトリソグラフィによって第二のレジストＰ２を形成する（図７(ｃ)）。ＫＯＨ等のアルカリ溶液によるウェットエッチング又はドライエッチングによって、高さｈが１μｍ〜５μｍ、幅が１００μｍ程度の凸部Ｓ１を形成する。その後、第二のレジストＰ２を剥離する（図７(ｄ)）。 A second resist P2 is formed at a predetermined position on the main surface W2a of the first silicon wafer W2 by photolithography (FIG. 7C). A convex portion S1 having a height h of 1 μm to 5 μm and a width of about 100 μm is formed by wet etching or dry etching using an alkaline solution such as KOH. Thereafter, the second resist P2 is peeled off (FIG. 7D).
[工程Ｂ：インサート物質を付ける工程]
第一のシリコンウエハＷ２の主面Ｗ２ａを空気に曝して絶縁層７となる酸化膜を形成し、その後主面２ａに、スパッタリング又はＣＶＤによって、厚さが０．１μｍ〜５μｍのＡｌ−Ｇｅ合金からなる金属層６を形成する（図８(ａ)）。
[Process B: Process of applying insert material]
The main surface W2a of the first silicon wafer W2 is exposed to air to form an oxide film to be the insulating
接合領域Ｒとすべき領域の金属層６上に第三のレジストＰ３を形成し（図８(ｂ)）、エッチングを行った後で、第三のレジストＰ３を剥離することによって、厚さが０．１μｍ〜５μｍで、幅が１５０μｍ〜５００μｍとなるように、金属層６をパターニングする（図８(ｃ)））。
A third resist P3 is formed on the
つぎに、第二のシリコンウエハＷ３の主面Ｗ３ａに、絶縁層７、電子デバイス８、及びＡｌからなる金属層６が形成されたものを用意する。該金属層６は厚さが０．１μｍ〜５μｍで、幅が１５０μｍ〜５００μｍとなるように、接合領域Ｒとすべき領域にパターニングされている（図９(ａ)）。
Next, the main surface W3a of the second silicon wafer W3 is prepared in which the insulating
[工程Ｃ：インサート物質を介して接合する工程]
第一のシリコンウエハＷ２の主面Ｗ２ａと、第二のシリコンウエハＷ３の主面３ａとを向かい合わせて（図９(ｂ)）、それぞれの主面の接合領域Ｒとすべき領域に形成した金属層６を押し付けあって、Ａｌ−Ｇｅ合金の融点である４２０℃に加熱して、０．１ＭＰａ〜１０ＭＰａの荷重で、１時間プレスすることによって、前記Ａｌ−Ｇｅ合金からなる金属層６と前記Ａｌからなる金属層６とを溶融して一体化したインサート物質４として、両シリコンウエハを接合した（図９(ｃ)）。
[Step C: Joining via insert material]
The main surface W2a of the first silicon wafer W2 and the main surface 3a of the second silicon wafer W3 face each other (FIG. 9B), and are formed in regions to be the bonding regions R of the respective main surfaces. The
ここでは、金属層６をインサート物質４に変化させる接合方法を示したが、金属層６の上にインサート物質４となるハンダ等を載せて、金属層６の融点未満の低い温度で加熱プレスすることによって、金属層６とインサート物質４とが異なる材料で、両ウエハを接合することも可能である。
Here, the joining method in which the
最後に、所定位置Ｑでダイシングすることによって、シリコンウエハから個々の複合基板１を切り出す。このようにウエハレベルで複合基板１を製造することによって、歩留まり良く製造することができる。
Finally, each
ここで説明した製造方法において、レジストを用いたフォトリソグラフィとエッチングを適宜利用することによって、所望の形状の凸部や凹部からなる前記阻害する部位を、基板表面に形成することができる。 In the manufacturing method described here, by using photolithography and etching using a resist as appropriate, the obstructing portion including a convex portion and a concave portion having a desired shape can be formed on the substrate surface.
本発明の複合基板および該複合基板の製造方法は、ＩＣや電子部品の製造に広く利用することができる。 The composite substrate and the method for manufacturing the composite substrate of the present invention can be widely used for manufacturing ICs and electronic components.
１…阻害する部位、２…第一基板、２ａ…第一基板の主面、３…第二基板、３ａ…第二基板の主面、４…インサート物質、５…Ｉ／Ｏパッド、６…金属層、７…絶縁層、８…電子デバイス、９…キャビティ、１０…複合基板、Ｇ…第一基板と第二基板との間のスペース、Ｈ…第一基板と第二基板との離間距離、ｈ…凸部の高さ、Ｒ…接合領域、Ｓ１…凸部、
２０…複合基板、２１…阻害する部位、２２…第一基板、２２ａ…第一基板の主面、２３…第二基板、２３ａ…第二基板の主面、２４…インサート物質、２６…金属層、２７…絶縁層、２８…電子デバイス、２９…キャビティ、Ｓ２１…凸部、３０…複合基板、３１…阻害する部位、３２…第一基板、３２ａ…第一基板の主面、３３…第二基板、３３ａ…第二基板の主面、３４…インサート物質、３６…金属層、３７…絶縁層、３８…電子デバイス、３９…キャビティ、Ｓ３１…凸部、４０…複合基板、４１…阻害する部位、４２…第一基板、４２ａ…第一基板の主面、４３…第二基板、４３ａ…第二基板の主面、４４…インサート物質、４６…金属層、４７…絶縁層、４８…電子デバイス、４９…キャビティ、Ｃ４１…凹部、ｄ…凹部の深さ、Ｔ…第一基板の厚さ、５１…阻害する部位、５２…第一基板、５２ａ…第一基板の主面、５３…第二基板、５３ａ…第二基板の主面、５４…インサート物質、５６…金属層、５７…絶縁層、５８…電子デバイス、５９…キャビティ、５０…複合基板、Ｃ５１…凹部、Ｓ５１…凸部、ｊ…凸部の高さ、Ｗ２…第一のシリコンウエハ、Ｗ２ａ…第一のシリコンウエハの主面、Ｗ３…第二のシリコンウエハ、Ｗ３ａ…第二のシリコンウエハの主面、Ｑ…ダイシングライン、Ｐ１…第一のレジスト、Ｐ２…第二のレジスト、Ｐ３…第三のレジスト、１００…従来のパッケージ構造、１０１…デバイス基板、１０１ａ…デバイス基板の主面、１０２…キャップ基板、１０２ａ…キャップ基板の主面、１０３…インサート物質、１０４…絶縁層、１０５…電子デバイス、１０６…Ｉ／Ｏパッド、１０７…貫通配線、１０８…再配線、１０９…封止ランド、Ｘ，Ｙ…インサート物質。
DESCRIPTION OF
DESCRIPTION OF
Claims (11)
前記第一基板及び前記第二基板のうち少なくとも一方の主面に、前記インサート物質の移動を阻害する部位が設けられていることを特徴とする複合基板。 The first substrate and the second substrate face each other's main surfaces, and are bonded via an insert material therebetween,
The composite board | substrate characterized by the site | part which inhibits the movement of the said insert substance being provided in at least one main surface among said 1st board | substrate and said 2nd board | substrate.
前記第一基板及び前記第二基板のうち少なくとも一方の主面に、前記インサート物質の移動を阻害する部位を設ける工程と、
前記第一基板及び前記第二基板のうち少なくとも一方の主面に、前記インサート物質を付ける工程と、
前記第一基板の主面と前記第二基板の主面とを向かい合わせて、前記インサート物質を介して接合する工程と、
を少なくとも有する複合基板の製造方法。
It is a manufacturing method of the composite substrate according to any one of claims 1 to 10,
Providing at least one main surface of the first substrate and the second substrate with a portion that inhibits movement of the insert material;
Attaching the insert material to at least one main surface of the first substrate and the second substrate;
The main surface of the first substrate and the main surface of the second substrate face each other and bonded via the insert material;
The manufacturing method of the composite substrate which has at least.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010182472A JP2012043901A (en) | 2010-08-17 | 2010-08-17 | Composite substrate and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010182472A JP2012043901A (en) | 2010-08-17 | 2010-08-17 | Composite substrate and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012043901A true JP2012043901A (en) | 2012-03-01 |
Family
ID=45899891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010182472A Pending JP2012043901A (en) | 2010-08-17 | 2010-08-17 | Composite substrate and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012043901A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101530922B1 (en) * | 2013-05-24 | 2015-06-25 | 포항공과대학교 산학협력단 | Manufacturing method of wafer level package using Ge film and wafer level package manufactured by the same |
-
2010
- 2010-08-17 JP JP2010182472A patent/JP2012043901A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101530922B1 (en) * | 2013-05-24 | 2015-06-25 | 포항공과대학교 산학협력단 | Manufacturing method of wafer level package using Ge film and wafer level package manufactured by the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7476567B2 (en) | Midair semiconductor device and manufacturing method of the same | |
| JP4057017B2 (en) | Electronic device and manufacturing method thereof | |
| US9368480B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR20110054710A (en) | Devices packages and methods of fabricating the same | |
| JP2010528881A (en) | Manufacturing method of MEMS package | |
| WO2006035548A1 (en) | Wiring board and semiconductor device | |
| JP5300470B2 (en) | Semiconductor package and method for forming the same | |
| KR101140481B1 (en) | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device | |
| JP4923486B2 (en) | Electronic device and method for manufacturing electronic device | |
| JP2007149742A (en) | Package and electronic device using the same | |
| JP2006237406A (en) | Resin sealed electronic component | |
| JP2010019693A (en) | Acceleration sensor device | |
| JP2012043901A (en) | Composite substrate and method for manufacturing the same | |
| KR100992582B1 (en) | Wafer level package and method manufacturing the same | |
| JP2018067571A (en) | Semiconductor device and method of manufacturing the same | |
| JP2012079935A (en) | Method for manufacturing composite substrate, and composite substrate | |
| KR100908648B1 (en) | Bump structure with multiple layers and method of manufacture | |
| US20120229991A1 (en) | Electronic component and method for manufacturing electronic component | |
| JP4703424B2 (en) | Compound sensor package | |
| CN117792321B (en) | Chip packaging technology and chip packaging structure | |
| KR101708531B1 (en) | Cap bump structure for reliable wlb(wafer level bonding) and method of manufacture | |
| JP2006332576A (en) | Semiconductor device and manufacturing method thereof | |
| KR100941446B1 (en) | Bump structure with multiple layers and method of manufacture | |
| WO2017199680A1 (en) | Electronic component, electronic device, method for manufacturing electronic component, and method for manufacturing electronic device | |
| JP2015032705A (en) | Mold package |