JP2006237406A - Resin sealed electronic component - Google Patents

Resin sealed electronic component Download PDF

Info

Publication number
JP2006237406A
JP2006237406A JP2005052100A JP2005052100A JP2006237406A JP 2006237406 A JP2006237406 A JP 2006237406A JP 2005052100 A JP2005052100 A JP 2005052100A JP 2005052100 A JP2005052100 A JP 2005052100A JP 2006237406 A JP2006237406 A JP 2006237406A
Authority
JP
Japan
Prior art keywords
metal
substrate
resin
electronic component
dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005052100A
Other languages
Japanese (ja)
Inventor
Shingo Masuko
真吾 増子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005052100A priority Critical patent/JP2006237406A/en
Publication of JP2006237406A publication Critical patent/JP2006237406A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resin sealed electronic component in which the package size is reduced while applying such a sealing structure as hermetic sealing properties are enhanced. <P>SOLUTION: The resin sealed electronic component is provided with a metal dam 8 on the inside of a metal bump 5, and the metal dam 8 surrounds the element function section 1 to form an air gap 9 for sealing the element function section 1 hermetically. With such a sealing structure, hermetic sealing properties are enhanced while forming a predetermined space required for operation of the element function section 1, and the size of a package is reduced. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、例えばＦＢＡＲフィルタ等を気密的に封止することが可能な樹脂封止型電子部品装置に関する。   The present invention relates to a resin-sealed electronic component device capable of hermetically sealing, for example, an FBAR filter or the like.

ＳＡＷフィルタやＦＢＡＲフィルタにおいては、不要な異物の進入に対して素子機能部を保護するために封止構造が採用されている。ただし、ＳＡＷフィルタやＦＢＡＲフィルタはその素子機能部の動作特性から、素子機能部に接触するものがない状態にしなければならない。このような封止構造としては、従来から適用されているカンタイプのパッケージが知られているが、パッケージの大型化が避けられないことから、近年の小型化の要求には対応することができない。   In the SAW filter and the FBAR filter, a sealing structure is employed in order to protect the element function unit against the entry of unnecessary foreign matter. However, the SAW filter and the FBAR filter must be in a state in which nothing touches the element function unit due to the operation characteristics of the element function unit. As such a sealing structure, a can-type package that has been conventionally applied is known. However, since an increase in the size of the package is unavoidable, it cannot meet the recent demand for downsizing. .

このような点に対して、従来の封止構造としては、カンタイプのパッケージの代わりに、封止樹脂で被覆することで小型化の要求に対応してきた。例えば、ＳＡＷフィルタの封止構造としては以下に示す構造が挙げられる。特許文献１には、熱硬化性樹脂からなる樹脂ダムと金属バンプが形成されたＳＡＷチップを回路基板にフェイスダウンボンディングし、ＳＡＷチップを流動性のある封止樹脂で被覆したデバイス構造が記載されている。すなわち、ＳＡＷチップ表面に形成された櫛歯電極の外側には金属バンプが形成され、この金属バンプを取り囲むようにして樹脂ダムが形成されている（特許文献１参照）。
特開２００３−１６８９４２公報 On the other hand, the conventional sealing structure has responded to the demand for miniaturization by covering with a sealing resin instead of the can type package. For example, the structure shown below is mentioned as a sealing structure of a SAW filter. Patent Document 1 describes a device structure in which a SAW chip on which a resin dam made of a thermosetting resin and metal bumps are formed is face-down bonded to a circuit board, and the SAW chip is covered with a fluid sealing resin. ing. In other words, metal bumps are formed outside the comb electrodes formed on the surface of the SAW chip, and a resin dam is formed so as to surround the metal bumps (see Patent Document 1).
JP 2003-168842 A

上述した従来の封止構造では、フリップチップボンディング時に樹脂ダムが金属バンプの形状変化に合わせるようにして変形し硬化しないと、ＳＡＷチップに形成した樹脂ダムが回路基板に完全に密着しないという問題があった。このような場合、封止樹脂等の異物の進入を堰止めることができない。また、封止樹脂の進入を確実に阻止するためには封止樹脂として流動性の高い液状樹脂ではなくシート状樹脂を使用しなければならないことが多く、封止樹脂の材質や形状に制限があった。   In the conventional sealing structure described above, there is a problem that the resin dam formed on the SAW chip does not completely adhere to the circuit board unless the resin dam is deformed and cured so as to match the shape change of the metal bump at the time of flip chip bonding. there were. In such a case, entry of foreign matter such as sealing resin cannot be blocked. Also, in order to reliably prevent the sealing resin from entering, it is often necessary to use a sheet-like resin instead of a highly fluid liquid resin as the sealing resin, and there are restrictions on the material and shape of the sealing resin. there were.

本発明は、このような課題に対処するためになされたもので、封止樹脂等の異物の進入を確実に阻止することができる封止構造を適用した上で、パッケージを低コストで小型化することを可能にした樹脂封止型電子部品装置を提供することを目的としている。   The present invention has been made in order to cope with such problems, and is applied to a sealing structure that can reliably prevent entry of foreign matters such as sealing resin, and the package can be reduced in size at low cost. An object of the present invention is to provide a resin-encapsulated electronic component device that can be used.

本発明の一態様に係る樹脂封止型電子部品装置は、素子機能部と前記素子機能部と接続された電極パッドとを有する素子基板と、前記半導体基板の前記電極パッド上に形成された金属バンプと、前記素子基板の素子機能部と対向するように配置され、且つ前記金属バンプを介して電気的に接続された回路基板と、前記金属バンプの内側であって、前記回路基板と前記素子基板とに接合され、且つ前記素子機能部を取り囲むようにして気密封止する空隙を形成する金属ダムと、前記素子基板を被覆する封止樹脂とを具備することを特徴とする。   A resin-sealed electronic component device according to an aspect of the present invention includes an element substrate having an element function unit and an electrode pad connected to the element function unit, and a metal formed on the electrode pad of the semiconductor substrate. A bump, a circuit board disposed so as to face the element function portion of the element substrate, and electrically connected via the metal bump; and inside the metal bump, the circuit board and the element A metal dam is formed which is bonded to a substrate and forms a gap for hermetically sealing so as to surround the element function portion, and a sealing resin for covering the element substrate.

本発明の一態様に係る樹脂封止型電子部品装置は、金属バンプの内側に金属ダムを設け、この金属ダムで素子機能部を取り囲むようにして気密封止する空隙を形成している。このような封止構造によって、素子機能部の動作に必要な所定の空間を形成した上で気密封止性を高め、さらにはパッケージを小型化することができる。   In the resin-encapsulated electronic component device according to one aspect of the present invention, a metal dam is provided inside the metal bump, and a void that is hermetically sealed is formed so as to surround the element function portion with the metal dam. With such a sealing structure, a predetermined space necessary for the operation of the element function unit can be formed, the hermetic sealing performance can be improved, and the package can be downsized.

以下、図面を参照して、この発明の第１の実施形態に係る樹脂封止型電子部品装置を説明する。
図１は、この発明の一実施形態に係る樹脂封止型電子部品装置を示す図である。図１（ａ）は、この樹脂封止型電子部品装置の側断面を模式的に示し、図１（ｂ）は、この樹脂封止型電子部品装置について素子機能部１、金属ダム８及び金属バンプ５を有するＳｉ基板３を下から見た場合の構成を模式的に示している。 A resin-encapsulated electronic component device according to a first embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a view showing a resin-encapsulated electronic component device according to an embodiment of the present invention. FIG. 1A schematically shows a side cross-section of this resin-encapsulated electronic component device, and FIG. 1B shows the element function unit 1, metal dam 8 and metal for this resin-encapsulated electronic component device. The structure at the time of seeing the Si substrate 3 which has the bump 5 from the bottom is shown typically.

図１（ａ）、（ｂ）に示す樹脂封止型電子部品装置において、圧電体膜を上下の電極で挟んだ素子機能部１と、この素子機能部１と金属配線３２を介して接続された電極パッド２がＳｉ基板３等からなる素子基板上に形成されている。このＳｉ基板３はキャビティ構造を有し、素子機能部１の裏側に中空部４が設けられている。Ｓｉ基板３に設けられた電極パッド２上には、金属バンプ５が形成されている。一方、回路基板６には、配線パターンが形成されており、金属バンプ５を介してＳｉ基板３の電極パッド２と対向するように配置されている。そして、封止樹脂７によってＳｉ基板３が封止されている。このような電子部品装置において、金属バンプ５の内側には、金属ダム８が設けられており、この金属ダム８は、回路基板６上に設けられた金属膜１０と密着している。このように金属ダム８は、素子機能部１を取り囲むように気密封止する空隙９を形成し、封止樹脂７の進入を防止するとともに、Ｓｉ基板３と回路基板６を構造的（機械的）に接合する。なお、回路基板６裏面には、外部電極１１が設けられており、金属バンプ５を介して素子機能部１と電気信号の入出力がされる。   In the resin-encapsulated electronic component device shown in FIGS. 1A and 1B, the element function unit 1 having a piezoelectric film sandwiched between upper and lower electrodes, and the element function unit 1 and the metal wiring 32 are connected to each other. The electrode pad 2 is formed on an element substrate made of an Si substrate 3 or the like. The Si substrate 3 has a cavity structure, and a hollow portion 4 is provided on the back side of the element function portion 1. Metal bumps 5 are formed on the electrode pads 2 provided on the Si substrate 3. On the other hand, a wiring pattern is formed on the circuit board 6 and is disposed so as to face the electrode pads 2 of the Si substrate 3 with the metal bumps 5 interposed therebetween. The Si substrate 3 is sealed with the sealing resin 7. In such an electronic component device, a metal dam 8 is provided inside the metal bump 5, and the metal dam 8 is in close contact with the metal film 10 provided on the circuit board 6. In this way, the metal dam 8 forms a gap 9 that is hermetically sealed so as to surround the element function unit 1, prevents the sealing resin 7 from entering, and structurally (mechanically) the Si substrate 3 and the circuit substrate 6. ). An external electrode 11 is provided on the back surface of the circuit board 6, and electric signals are input / output to / from the element function unit 1 through the metal bumps 5.

素子機能部１は、圧電体膜を上下の電極で挟んだＦＢＡＲフィルタである。上下の電極間に電気信号を印加することにより、圧電体膜内にバルク波を発生させて共振する。具体的には、素子機能部１の一方の電極に電気信号を印加し、これをバルク波に変換して圧電体膜内を伝達させる。さらに、素子機能部１のもう一方の電極に到達したバルク波は再度電気信号に変換されて外部に取り出すことができる。素子機能部１における上下の電極の材料となる金属は、Ａｌ（アルミニウム）あるいはＡｌを主成分とする合金からなる。後者の場合、銅又はシリコン等を添加することができる。素子機能部１としては、その動作に必要となる空隙９を形成しなければならないＳＡＷフィルタやＦＢＡＲフィルタ等のフィルタ素子が例示される。なお、図１は圧電体膜を上下の電極で挟んだＦＢＡＲフィルタを用いているが、その上方に空隙が必要となるＳＡＷチップであってもよい。   The element function unit 1 is an FBAR filter in which a piezoelectric film is sandwiched between upper and lower electrodes. By applying an electrical signal between the upper and lower electrodes, a bulk wave is generated in the piezoelectric film to resonate. Specifically, an electric signal is applied to one electrode of the element function unit 1 and converted into a bulk wave to be transmitted through the piezoelectric film. Furthermore, the bulk wave that has reached the other electrode of the element function unit 1 is converted again into an electric signal and can be extracted outside. The metal used as the material of the upper and lower electrodes in the element function unit 1 is made of Al (aluminum) or an alloy containing Al as a main component. In the latter case, copper or silicon can be added. The element function unit 1 is exemplified by a filter element such as a SAW filter or FBAR filter in which the air gap 9 necessary for the operation must be formed. Although FIG. 1 uses an FBAR filter in which a piezoelectric film is sandwiched between upper and lower electrodes, a SAW chip that requires a gap above it may be used.

金属ダム８は、Ｓｉ基板３と回路基板６との間に設けられ、空隙９への封止樹脂７の進入を防止する位置に形成されている。このような金属ダム８としては、Ｓｉ基板３と回路基板６とを金属ダム８を介して対向配置し加熱する際に容易に溶融あるいは塑性変形（柔軟化）し、且つ本発明を実装リフローする際にＳｉ基板３及び回路基板６の双方に密着して溶融しない融点を有する錫系合金（錫系鉛フリーはんだ等）を使用する。例えば、金を主成分（８０±１０％程度）とする金錫合金（はんだ合金）が好ましい。このような低融点金属を金属ダム８に使用することで、Ｓｉ基板３及び回路基板６に金属ダム８が完全に密着し、金属ダム８と回路基板６あるいは金属ダム８とＳｉ基板３との間に隙間を生じることがない。従って、封止樹脂７の進入を確実にブロックすることが可能であり、気密封止性を高めた空隙９を、素子機能部１を取り囲むようにして形成できる。また、上述した低融点金属を用いることで、回路基板６とＳｉ基板３との機械的な接合強度を高めることができる。なお、Ｓｉ基板３上に設けられた金属配線３２のショート不良を避けるため、金属配線３２上にＳｉＮあるいはＳｉＯ２等のパシベーション層を設けてから、その上にパッド（Ａｕ膜等）を作成し金属ダム８を形成する。ただし、電気的特性を考慮したグランド配線には繋がっていても良い。金属ダム８を形成する方法としては、金属メッキ、ペースト塗布、吹き付けあるいはスクリーン印刷等が挙げられる。 The metal dam 8 is provided between the Si substrate 3 and the circuit board 6 and is formed at a position that prevents the sealing resin 7 from entering the gap 9. As such a metal dam 8, the Si substrate 3 and the circuit board 6 are arranged to face each other via the metal dam 8 and are easily melted or plastically deformed (softened) when heated, and the present invention is reflowed for mounting. At this time, a tin-based alloy (such as a tin-based lead-free solder) having a melting point that is in close contact with both the Si substrate 3 and the circuit substrate 6 and does not melt is used. For example, a gold-tin alloy (solder alloy) containing gold as a main component (about 80 ± 10%) is preferable. By using such a low melting point metal for the metal dam 8, the metal dam 8 is completely adhered to the Si substrate 3 and the circuit substrate 6, and the metal dam 8 and the circuit substrate 6 or the metal dam 8 and the Si substrate 3 are connected. There is no gap between them. Therefore, it is possible to reliably block the entrance of the sealing resin 7, and the air gap 9 with improved hermetic sealing property can be formed so as to surround the element function unit 1. Further, by using the above-described low melting point metal, the mechanical bonding strength between the circuit board 6 and the Si substrate 3 can be increased. In order to avoid short circuit failure of the metal wiring 32 provided on the Si substrate 3, a passivation layer such as SiN or SiO 2 is provided on the metal wiring 32, and then a pad (Au film or the like) is formed thereon. A metal dam 8 is formed. However, it may be connected to a ground wiring considering electric characteristics. Examples of the method for forming the metal dam 8 include metal plating, paste application, spraying, screen printing, and the like.

金属バンプ５は、上述した金属ダム８の外側に配置され、Ｓｉ基板３と回路基板６を電気的、機械的（構造的）に接続する。金属バンプ５としては、金属ダム８と同じ加熱時に容易に柔軟化する低融点の錫系合金（鉛フリーはんだ等）を使用する。金属バンプ５は、Ｓｉ基板３上の電極パッド２に形成され、金属配線３２を介して素子機能部１と接続されている。   The metal bumps 5 are arranged outside the metal dam 8 described above, and connect the Si substrate 3 and the circuit board 6 electrically and mechanically (structurally). As the metal bump 5, a low melting point tin-based alloy (such as lead-free solder) that is easily softened during the same heating as the metal dam 8 is used. The metal bump 5 is formed on the electrode pad 2 on the Si substrate 3 and is connected to the element function unit 1 through the metal wiring 32.

金属膜１０は、配線パターンが形成された銅張り積層板（銅箔の厚さ０．０２８ｍｍ）からなる回路基板６の銅箔上に、金属メッキによりＮｉ膜（厚さ０．００５ｍｍ）及びＡｕ膜（厚さ０．０００５ｍｍ）を積層して形成される。この金属膜１０をフリップチップボンディング時に金属ダム８と接着させる。このような金属膜１０を回路基板６上に設けることにより、金属ダム８との接着性を向上させて、素子機能部１を取り囲むようにして形成される空隙９の気密封止性を高めることができる。   The metal film 10 is formed by depositing a Ni film (thickness 0.005 mm) and Au on the copper foil of the circuit board 6 made of a copper-clad laminate (copper foil thickness 0.028 mm) on which a wiring pattern is formed. It is formed by laminating films (thickness 0.0005 mm). The metal film 10 is bonded to the metal dam 8 at the time of flip chip bonding. By providing such a metal film 10 on the circuit board 6, the adhesion to the metal dam 8 is improved and the hermetic sealing performance of the gap 9 formed so as to surround the element function unit 1 is improved. Can do.

Ｓｉ基板３は、キャビティ構造を有し、素子機能部１の裏側には中空部４が形成されている。この中空部４は、素子機能部１と反対側の面からＲＩＥ法等によりＳｉ基板３に設けられる。この中空部４を設けることで素子機能部１の動作特性が保護される。中空部４の高さは、素子機能部１から１００μｍ程度である。さらに、素子機能部１には、その周りを金属ダム８で取り囲むようにして気密封止された空隙９が設けられている。この空隙９の高さは、金属ダム８及び金属バンプ５の高さによって決定され、素子機能部１から１０〜２０μｍである。   The Si substrate 3 has a cavity structure, and a hollow part 4 is formed on the back side of the element function part 1. The hollow portion 4 is provided on the Si substrate 3 by the RIE method or the like from the surface opposite to the element function portion 1. By providing the hollow portion 4, the operating characteristics of the element function portion 1 are protected. The height of the hollow part 4 is about 100 μm from the element function part 1. Further, the element function part 1 is provided with a gap 9 hermetically sealed so as to surround the element function part 1 with a metal dam 8. The height of the gap 9 is determined by the height of the metal dam 8 and the metal bump 5 and is 10 to 20 μm from the element function unit 1.

回路基板６は、電気信号を外部と入出力する役割をもつ基板であって、外部からの力、湿気、水等から素子機能部１を保護し、更に形体を形作るための基礎をなすものである。回路基板６は銅張り積層板を使用し、この銅箔上には配線パターンが形成されている。回路基板６の裏面には、金属メッキによりＮｉ膜（厚さ０．００５ｍｍ）及びＡｕ膜（厚さ０．０００５ｍｍ）を積層してなる外部電極１１が形成されている。この外部電極１１は、回路基板６を貫通して設けられた導体を介して電極パッド１２と接続されている。   The circuit board 6 has a role of inputting / outputting electric signals to / from the outside, and protects the element function unit 1 from external force, moisture, water, etc., and further forms a basis for forming a form. is there. The circuit board 6 uses a copper-clad laminate, and a wiring pattern is formed on the copper foil. On the back surface of the circuit board 6, an external electrode 11 is formed by laminating a Ni film (thickness 0.005 mm) and an Au film (thickness 0.0005 mm) by metal plating. The external electrode 11 is connected to the electrode pad 12 via a conductor that penetrates the circuit board 6.

封止樹脂７は、Ｓｉ基板３と素子機能部１を環境ストレス及び機械的ストレスから保護する機能を有する保護膜である。封止樹脂７として、例えば、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂を使用することができる。   The sealing resin 7 is a protective film having a function of protecting the Si substrate 3 and the element function unit 1 from environmental stress and mechanical stress. As the sealing resin 7, for example, a thermosetting resin such as an epoxy resin or a polyimide resin can be used.

上述したような樹脂封止型電子部品装置は、例えば以下のようにして作製される。図２（ａ）〜（ｃ）は、樹脂封止型電子部品装置の製造方法を示す主要な工程断面図である。   The resin-sealed electronic component device as described above is manufactured, for example, as follows. 2A to 2C are main process cross-sectional views illustrating a method for manufacturing a resin-encapsulated electronic component device.

まず、素子機能部１が形成されたＳｉ基板３（厚さ１５０μｍ）上に、電極パッド２、及び素子機能部１と電極パッド２とを接続する金属配線３２（配線パターン）をスパッタ法で形成する。具体的には、マグネトロン型スパッタリング装置を用いて、Ｓｉ基板３の所定位置に膜厚数百ｎｍ程度のＡｌ膜を成膜する。このＡｌ膜上にレジスト膜を形成し、ホトリソグラフィ法でレジスト膜を露光・現像する。そして、このレジスト膜をマスクとしてＡｌ膜を反応性イオンエッチング（ＲＩＥ）法で選択的にエッチングする。次いで、素子機能部１と反対側の面からＲＩＥ法により、Ｓｉ基板３に中空部４を設ける。この中空部４を設けることで素子機能部１の動作特性が保護される。   First, the electrode pad 2 and the metal wiring 32 (wiring pattern) for connecting the element function unit 1 and the electrode pad 2 are formed by sputtering on the Si substrate 3 (thickness 150 μm) on which the element function unit 1 is formed. To do. Specifically, an Al film having a thickness of about several hundred nm is formed at a predetermined position of the Si substrate 3 using a magnetron type sputtering apparatus. A resist film is formed on the Al film, and the resist film is exposed and developed by photolithography. Then, the Al film is selectively etched by reactive ion etching (RIE) using this resist film as a mask. Next, the hollow portion 4 is provided in the Si substrate 3 by the RIE method from the surface opposite to the element function portion 1. By providing the hollow portion 4, the operating characteristics of the element function portion 1 are protected.

次に、ウェハ貼り合わせ装置を用いて、Ｓｉ基板３と、上述したＳｉ基板３の中空部４が設けられた面とを対向配置し、Ａｒプラズマ等により接合面を表面活性してＳｉ基板３表面の異物等を除去し、加熱・加圧をして貼り合わせる。   Next, using a wafer bonding apparatus, the Si substrate 3 and the surface of the Si substrate 3 on which the hollow portion 4 is provided are opposed to each other, and the bonding surface is activated by Ar plasma or the like to activate the Si substrate 3. Remove foreign material on the surface, and apply heat and pressure together.

このような素子機能部１の裏側に中空部４を有するＳｉ基板３において、素子機能部１と電極パッド２とを露出させるようにして、ＳｉＯ２からなるパシベーション層を形成する。パシベーション層を設けることで、Ｓｉ基板３上の金属配線３２と金属ダム８が接触することを回避することができ、さらには金属ダム８を形成する際に金属配線３２を避ける必要がない。 In the Si substrate 3 having the hollow part 4 on the back side of the element function part 1, a passivation layer made of SiO 2 is formed so that the element function part 1 and the electrode pad 2 are exposed. By providing the passivation layer, it is possible to avoid contact between the metal wiring 32 on the Si substrate 3 and the metal dam 8, and it is not necessary to avoid the metal wiring 32 when forming the metal dam 8.

次に、金属ダム８との接着性を高めるために、パシベーション層上の金属ダム８形成位置にパッド（Ａｕ膜）を形成する。具体的には、上述したスパッタ法で厚さ１μｍ程度のＡｕ膜を設け、これをパターニングする。   Next, a pad (Au film) is formed at a position where the metal dam 8 is formed on the passivation layer in order to improve the adhesion with the metal dam 8. Specifically, an Au film having a thickness of about 1 μm is provided by the above-described sputtering method, and this is patterned.

このようにして形成されたパッド（Ａｕ膜）上に、スクリーン印刷法を用いて金属ダム８を形成する。金属ダム８として、はんだを使用することで、パッドに対する接着性を良好に保つことができる。スクリーン印刷法で形成される金属ダム８の高さとしては、３０〜５０μｍ程度が好ましい。同様にして、Ｓｉ基板３上の電極パッド２（Ａｕ膜）に金属バンプ５を形成する。金属バンプ５としては、金属ダム８と同じはんだを使用する。   A metal dam 8 is formed on the pad (Au film) formed in this manner by using a screen printing method. By using solder as the metal dam 8, the adhesion to the pad can be kept good. The height of the metal dam 8 formed by the screen printing method is preferably about 30 to 50 μm. Similarly, metal bumps 5 are formed on the electrode pads 2 (Au film) on the Si substrate 3. As the metal bump 5, the same solder as the metal dam 8 is used.

一方、配線パターンが形成された銅張積層板（銅箔０．０２８ｍｍ）からなる回路基板６上において、Ｓｉ基板３上の金属ダム８と対向する位置に金属めっきにより、厚さ０．００５ｍｍのＮｉ膜及び厚さ０．０００５ｍｍのＡｕ膜を順に積層して金属膜１０を形成する。同様にして、Ｓｉ基板３上の金属バンプ５と対向する位置に電極パッド１２を形成する。   On the other hand, on the circuit board 6 made of a copper-clad laminate (copper foil 0.028 mm) on which a wiring pattern is formed, a thickness of 0.005 mm is formed by metal plating at a position facing the metal dam 8 on the Si substrate 3. A metal film 10 is formed by sequentially stacking a Ni film and an Au film having a thickness of 0.0005 mm. Similarly, electrode pads 12 are formed at positions facing the metal bumps 5 on the Si substrate 3.

次いで、金属膜１０と電極パッド１２が形成された所定位置を露出させるようにして、ソルダレジスト２１を塗布する。ソルダレジスト２１を塗布することで、フリップチップボンディングを行う際にはんだが溶融して流れるのを抑制し、金属ダム８と金属バンプ５を所定の形状（高さ）に維持し、電気的ショート不良を避けることが可能である。   Next, a solder resist 21 is applied so as to expose a predetermined position where the metal film 10 and the electrode pad 12 are formed. By applying the solder resist 21, the solder is prevented from melting and flowing when performing flip chip bonding, the metal dam 8 and the metal bump 5 are maintained in a predetermined shape (height), and an electrical short circuit failure It is possible to avoid.

次に、回路基板６上の電極パッド１２が形成された所定位置を貫通させて、導体を設ける。そして、この導体と接続するようにして回路基板６裏面に外部電極１１を形成する。具体的には、配線パターンが形成された回路基板６裏面において、この銅箔上に金属めっきによりＮｉ膜（厚さ０．００５ｍｍ）及びＡｕ膜（厚さ０．０００５ｍｍ）を積層して外部電極１１を形成する（図２（ａ））。   Next, a conductor is provided through a predetermined position on the circuit board 6 where the electrode pad 12 is formed. Then, the external electrode 11 is formed on the back surface of the circuit board 6 so as to be connected to the conductor. Specifically, a Ni film (thickness 0.005 mm) and an Au film (thickness 0.0005 mm) are laminated on the copper foil by metal plating on the back surface of the circuit board 6 on which the wiring pattern is formed. 11 is formed (FIG. 2A).

続いて、図２（ｂ）に示すように、Ｓｉ基板３と回路基板６とを金属バンプ５を介して対向配置して接続する。すなわち、素子機能部１と金属配線を介して接続されたＳｉ基板３上の電極パッド２と、回路基板６上の電極パッド１２とを金属バンプ５を介して、圧力を加えながら加熱し、金属バンプ５及び金属ダム８を溶融させてＳｉ基板３と回路基板６とを接合する。金属バンプ５と金属ダム８が溶融するように、加熱時の温度条件は２８０℃とする。仮付け、又は位置合わせしたＳｉ基板３と回路基板６からなる複合体の加熱は、プレス設備を用いて適度な圧力を加えながら実施してもよいし、またリフロー炉やホットプレート等を用いて、必要に応じておもり等で加圧しながら実施してもよい。このようにしてＳｉ基板３と回路基板６との間の金属バンプ５が加熱されて溶融する。その際、金属バンプ５と同じはんだからなる金属ダム８も溶融して、Ｓｉ基板３及び回路基板６の双方に強固に密着し、厚さ３０μｍ、幅５０μｍの枠体の金属ダム８が形成される。金属ダム８は、フリップリップボンディングによる熱および加圧で変形した金属バンプ５の潰れ具合に合わせた形状に変化し、Ｓｉ基板３と回路基板６の双方に密着する。このようにしてＳｉ基板３と回路基板６の間において、空隙９への封止樹脂７の進入を防止する位置に設けられた金属ダム８が、金属バンプ５とともにＳｉ基板３と回路基板６を構造的（機械的）に接続する。すなわち、金属ダム８が本来の封止樹脂７の進入を防止する機能と共に、金属バンプ５を介した機械的接続を補強する機能も併せ持つことができる。さらには、回路基板６上に金属膜１０を設けることで、金属ダム８が金属膜１０と密着し、素子機能部１を取り囲むようにして形成される空隙９の気密封止性を高めることができる。なお、金属ダム８もしくは金属バンプ５の所定位置にはんだを塗布した際に位置ずれや厚み等の局所的なバラツキがあった場合でも、はんだが溶融した際の表面張力によって球状化するセルフアライメント機能により、適切な形状（高さ）に変形することができる。   Subsequently, as shown in FIG. 2B, the Si substrate 3 and the circuit substrate 6 are disposed to face each other via the metal bumps 5. That is, the electrode pad 2 on the Si substrate 3 and the electrode pad 12 on the circuit substrate 6 connected to the element function unit 1 through the metal wiring are heated through the metal bump 5 while applying pressure, and the metal The bump 5 and the metal dam 8 are melted to join the Si substrate 3 and the circuit board 6. The temperature condition during heating is 280 ° C. so that the metal bump 5 and the metal dam 8 are melted. Heating of the composite composed of the Si substrate 3 and the circuit substrate 6 that are temporarily attached or aligned may be performed while applying an appropriate pressure using a press facility, or using a reflow furnace, a hot plate, or the like. If necessary, it may be carried out while pressurizing with a weight or the like. In this way, the metal bumps 5 between the Si substrate 3 and the circuit board 6 are heated and melted. At that time, the metal dam 8 made of the same solder as the metal bump 5 is also melted and firmly adhered to both the Si substrate 3 and the circuit board 6 to form a metal dam 8 having a thickness of 30 μm and a width of 50 μm. The The metal dam 8 changes to a shape that matches the state of collapse of the metal bump 5 deformed by heat and pressure by flip lip bonding, and is in close contact with both the Si substrate 3 and the circuit substrate 6. In this way, the metal dam 8 provided at a position for preventing the sealing resin 7 from entering the gap 9 between the Si substrate 3 and the circuit substrate 6, together with the metal bumps 5, connects the Si substrate 3 and the circuit substrate 6. Connect structurally (mechanically). That is, the metal dam 8 can have the function of reinforcing the mechanical connection via the metal bump 5 as well as the function of preventing the original sealing resin 7 from entering. Furthermore, by providing the metal film 10 on the circuit board 6, the metal dam 8 is in close contact with the metal film 10 and the hermetic sealing property of the gap 9 formed so as to surround the element function unit 1 can be improved. it can. In addition, even when there is a local variation such as displacement or thickness when the solder is applied to a predetermined position of the metal dam 8 or the metal bump 5, a self-alignment function that spheroidizes due to the surface tension when the solder melts. Thereby, it can deform | transform into a suitable shape (height).

このようにして回路基板６とＳｉ基板３を接合した後、図２（ｃ）に示すように、Ｓｉ基板３と回路基板６から構成される複合体について、熱硬化性樹脂を用いてＳｉ基板３を樹脂封止する。具体的には、エポキシ樹脂を塗布し、所定の熱処理を加えて塗布した封止樹脂７を硬化させることで、Ｓｉ基板３は封止樹脂７によって被覆される。その際、Ｓｉ基板３と回路基板６の間には金属ダム８が形成され、素子機能部１が金属ダム８で取り囲まれているため、封止樹脂７はＳｉ基板３と回路基板６の隙間に入り込むことはない。その後、ダイシングを行い個片化する。このようにして素子機能部１は、金属ダム８及び回路基板６に形成された金属膜１０で気密封止して形成された空隙９によって、その動作特性が保護される。   After joining the circuit board 6 and the Si substrate 3 in this way, as shown in FIG. 2C, the composite made up of the Si substrate 3 and the circuit board 6 is used to form an Si substrate using a thermosetting resin. 3 is resin-sealed. Specifically, the Si substrate 3 is covered with the sealing resin 7 by applying an epoxy resin and curing the applied sealing resin 7 by applying a predetermined heat treatment. At that time, a metal dam 8 is formed between the Si substrate 3 and the circuit board 6, and the element function portion 1 is surrounded by the metal dam 8, so that the sealing resin 7 is a gap between the Si substrate 3 and the circuit board 6. Never get in. After that, dicing is performed to make individual pieces. Thus, the operating characteristics of the element function unit 1 are protected by the air gap 9 formed by hermetically sealing the metal dam 8 and the metal film 10 formed on the circuit board 6.

図３は、この発明の実施形態に係る樹脂封止型電子部品装置の製造工程において、金属ダム８を形成する場合の一例を説明する図である。ここでは、金属ダム８との接着性を高めるためのパッド３１（Ａｕ膜）と素子機能部１と電極パッド２とを接続する金属配線３２との間に、パシベーション層３３が設けられている。このパシベーション層３３により、Ｓｉ基板３上の金属配線３２と金属ダム８が接触することを回避することができ、さらには金属ダム８を形成する際に金属配線３２を避ける必要がない。   FIG. 3 is a view for explaining an example of forming the metal dam 8 in the manufacturing process of the resin-encapsulated electronic component device according to the embodiment of the present invention. Here, a passivation layer 33 is provided between the pad 31 (Au film) for enhancing the adhesion to the metal dam 8 and the metal wiring 32 connecting the element function unit 1 and the electrode pad 2. The passivation layer 33 can avoid contact between the metal wiring 32 on the Si substrate 3 and the metal dam 8, and it is not necessary to avoid the metal wiring 32 when forming the metal dam 8.

以上説明したように、本発明の樹脂封止型電子部品装置によれば、低融点金属を使用した金属ダム８と、Ｎｉ膜及びＡｕ膜を積層してなる金属膜１０とで素子機能部１を取り囲むようにしてその動作特性に必要な空隙９を形成した上で、気密封止性を高めた封止構造を得ることができる。   As described above, according to the resin-encapsulated electronic component device of the present invention, the element function unit 1 includes the metal dam 8 using a low melting point metal and the metal film 10 formed by laminating the Ni film and the Au film. A sealing structure with improved hermetic sealing performance can be obtained after forming the gap 9 necessary for the operating characteristics so as to surround the.

このような気密封止性を高めた封止構造によれば、封止樹脂による封止処理が厳格に行われない場合においても、素子機能部１を保護することができる。   According to such a sealing structure with improved hermetic sealing performance, the element function unit 1 can be protected even when the sealing process with the sealing resin is not performed strictly.

また、フリップチップボンディングを行った際に金属ダム８が融点以上の加熱を加えられて溶融した場合でも、ソルダレジスト２１によって、金属ダム８が流れることを回避し、所定の形状（高さ）を保つことができる。   Further, even when the metal dam 8 is melted by being heated to a melting point or higher when flip chip bonding is performed, the solder resist 21 prevents the metal dam 8 from flowing and has a predetermined shape (height). Can keep.

上述した封止構造によれば、金属ダム８を金属バンプ５の内側に設けることで、素子機能部１を取り囲むようにして形成された空隙９の気密封止性を高めるだけでなく、金属バンプ５に接続される外部電極１１の配設位置の自由度を高めることができる。   According to the sealing structure described above, by providing the metal dam 8 inside the metal bump 5, not only the hermetic sealing property of the gap 9 formed so as to surround the element function unit 1 is improved, but also the metal bump. The degree of freedom of the arrangement position of the external electrode 11 connected to 5 can be increased.

さらには、パッケージを小型化することが可能である。本発明の樹脂封止型電子部品装置によれば、２．０×１．５×０．４５ｍｍまで小型、薄型化することが可能である。   Further, the package can be reduced in size. According to the resin-encapsulated electronic component device of the present invention, it is possible to reduce the size and thickness to 2.0 × 1.5 × 0.45 mm.

本発明の実施形態では金属ダム８及び金属バンプ５としてはんだを用いたが、低融点で溶融する金属材料であればこれに限定されない。   In the embodiment of the present invention, solder is used as the metal dam 8 and the metal bump 5, but the present invention is not limited to this as long as it is a metal material that melts at a low melting point.

以上、電子部品装置としてＦＢＡＲフィルタ装置を例に取り説明したが、本発明は中空封止を用いる他の電子部品装置においても同様に適用することが可能である。   As described above, the FBAR filter device has been described as an example of the electronic component device. However, the present invention can be similarly applied to other electronic component devices using a hollow seal.

図１は、本発明の第１の実施形態に係る樹脂封止型電子部品装置の構造を説明する図である。FIG. 1 is a view for explaining the structure of a resin-encapsulated electronic component device according to the first embodiment of the present invention. 図２（ａ）乃至（ｃ）は、図１（ａ）及び（ｂ）に示した樹脂封止型電子部品装置の製造方法を示す主要な工程断面図である。2A to 2C are main process cross-sectional views showing a method for manufacturing the resin-encapsulated electronic component device shown in FIGS. 1A and 1B. 図３は、本発明の第１の実施形態に係る樹脂封止型電子部品装置の製造工程において、Ｓｉ基板に金属ダムを形成する場合の一例を説明する図である。FIG. 3 is a diagram for explaining an example of forming a metal dam on the Si substrate in the manufacturing process of the resin-encapsulated electronic component device according to the first embodiment of the present invention.

符号の説明Explanation of symbols

１…素子機能部、２…電極パッド、３…Ｓｉ基板、４…中空部、５…金属バンプ、６…回路基板、７…封止樹脂、８…金属ダム、９…空隙、１０…金属膜、１１…外部電極、１２…電極パッド、２１…ソルダレジスト、３１…パッド、３２…金属配線、３３…パシベーション層   DESCRIPTION OF SYMBOLS 1 ... Element functional part, 2 ... Electrode pad, 3 ... Si substrate, 4 ... Hollow part, 5 ... Metal bump, 6 ... Circuit board, 7 ... Sealing resin, 8 ... Metal dam, 9 ... Air gap, 10 ... Metal film 11 ... External electrode, 12 ... Electrode pad, 21 ... Solder resist, 31 ... Pad, 32 ... Metal wiring, 33 ... Passivation layer

Claims (5)

素子機能部と前記素子機能部と金属配線を介して接続された電極パッドとを有する素子基板と、
前記素子基板の前記電極パッド上に形成された金属バンプと、
前記素子基板の素子機能部と対向するように配置され、且つ前記金属バンプを介して電気的に接続された回路基板と、
前記金属バンプの内側であって、前記回路基板と前記素子基板とに接合され、且つ前記素子機能部を取り囲むようにして気密封止する空隙を形成する金属ダムと、
前記素子基板を被覆する封止樹脂と
を具備することを特徴とする樹脂封止型電子部品装置。 An element substrate having an element function part and an electrode pad connected to the element function part via a metal wiring;
Metal bumps formed on the electrode pads of the element substrate;
A circuit board disposed so as to face the element function part of the element board and electrically connected via the metal bump;
A metal dam which is inside the metal bump and which is bonded to the circuit board and the element substrate and forms an airtight seal so as to surround the element function unit;
A resin-sealed electronic component device comprising: a sealing resin that covers the element substrate. 前記素子基板はキャビティ構造を有し、前記素子機能部の裏側に中空部が設けられていることを特徴とする請求項１に記載の樹脂封止型電子部品装置。   The resin-encapsulated electronic component device according to claim 1, wherein the element substrate has a cavity structure, and a hollow part is provided on the back side of the element function part. 前記金属ダムは、前記回路基板上に設けられた金属膜と接合されていることを特徴とする請求項１又は２に記載の樹脂封止型電子部品装置。   The resin-sealed electronic component device according to claim 1, wherein the metal dam is bonded to a metal film provided on the circuit board. 前記金属ダムが、低融点金属からなることを特徴とする請求項１乃至３のいずれか１項に記載の樹脂封止型電子部品装置。   The resin-encapsulated electronic component device according to any one of claims 1 to 3, wherein the metal dam is made of a low melting point metal. 前記素子基板に形成された前記金属配線は、パシベーション層により覆われていることを特徴とする請求項１乃至４のいずれか１項に記載の樹脂封止型電子部品装置。   5. The resin-sealed electronic component device according to claim 1, wherein the metal wiring formed on the element substrate is covered with a passivation layer. 6.
JP2005052100A 2005-02-25 2005-02-25 Resin sealed electronic component Withdrawn JP2006237406A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005052100A JP2006237406A (en) 2005-02-25 2005-02-25 Resin sealed electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005052100A JP2006237406A (en) 2005-02-25 2005-02-25 Resin sealed electronic component

Publications (1)

Publication Number Publication Date
JP2006237406A true JP2006237406A (en) 2006-09-07

Family

ID=37044705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005052100A Withdrawn JP2006237406A (en) 2005-02-25 2005-02-25 Resin sealed electronic component

Country Status (1)

Country Link
JP (1) JP2006237406A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141224A (en) * 2007-12-07 2009-06-25 Sharp Corp Method of manufacturing semiconductor device, and semiconductor device
WO2009085409A1 (en) * 2007-12-26 2009-07-09 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US7629201B2 (en) 2005-04-01 2009-12-08 Skyworks Solutions, Inc. Method for fabricating a wafer level package with device wafer and passive component integration
WO2010109703A1 (en) * 2009-03-24 2010-09-30 日本電気株式会社 Electronic device, substrate, and method for manufacturing electronic device
US8324728B2 (en) 2007-11-30 2012-12-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
CN109037428A (en) * 2018-08-10 2018-12-18 付伟 Chip-packaging structure and preparation method thereof with double cofferdam
CN109065701A (en) * 2018-08-10 2018-12-21 付伟 Chip-packaging structure and preparation method thereof with single cofferdam, metal column and scolding tin
CN111003682A (en) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 Electronic package and manufacturing method thereof

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629201B2 (en) 2005-04-01 2009-12-08 Skyworks Solutions, Inc. Method for fabricating a wafer level package with device wafer and passive component integration
US8324728B2 (en) 2007-11-30 2012-12-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US8809116B2 (en) 2007-11-30 2014-08-19 Skyworks Solutions, Inc. Method for wafer level packaging of electronic devices
JP2009141224A (en) * 2007-12-07 2009-06-25 Sharp Corp Method of manufacturing semiconductor device, and semiconductor device
EP2235747A4 (en) * 2007-12-26 2013-07-03 Skyworks Solutions Inc In-situ cavity integrated circuit package
KR101581971B1 (en) * 2007-12-26 2015-12-31 스카이워크스 솔루션즈 인코포레이티드 Method of flip chip semiconductor component packaging and flip chip semiconductor component package
KR20100119858A (en) * 2007-12-26 2010-11-11 스카이워크스 솔루션즈 인코포레이티드 In-situ cavity integrated circuit package
EP2235747A1 (en) * 2007-12-26 2010-10-06 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US20100283144A1 (en) * 2007-12-26 2010-11-11 Steve Xin Liang In-situ cavity circuit package
US9153551B2 (en) 2007-12-26 2015-10-06 Skyworks Solutions, Inc. Integrated circuit package including in-situ formed cavity
WO2009085409A1 (en) * 2007-12-26 2009-07-09 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US8900931B2 (en) 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US20150061125A1 (en) * 2007-12-26 2015-03-05 Skyworks Solutions, Inc. Integrated circuit package including in-situ formed cavity
JP5556808B2 (en) * 2009-03-24 2014-07-23 日本電気株式会社 Electronic device, substrate, and method of manufacturing electronic device
WO2010109703A1 (en) * 2009-03-24 2010-09-30 日本電気株式会社 Electronic device, substrate, and method for manufacturing electronic device
CN109037428A (en) * 2018-08-10 2018-12-18 付伟 Chip-packaging structure and preparation method thereof with double cofferdam
CN109065701A (en) * 2018-08-10 2018-12-21 付伟 Chip-packaging structure and preparation method thereof with single cofferdam, metal column and scolding tin
CN109065701B (en) * 2018-08-10 2024-03-29 浙江熔城半导体有限公司 Chip packaging structure with single cofferdam, metal column and soldering tin and manufacturing method thereof
CN111003682A (en) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 Electronic package and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4057017B2 (en) Electronic device and manufacturing method thereof
JP4342174B2 (en) Electronic device and manufacturing method thereof
US7486160B2 (en) Electronic component and manufacturing method thereof
US7192801B2 (en) Printed circuit board and fabrication method thereof
US6838762B2 (en) Water-level package with bump ring
US7211934B2 (en) Electronic device and method of manufacturing the same
JP5450396B2 (en) Manufacturing method of MEMS package
US7816794B2 (en) Electronic device and method of fabricating the same
JP2006237406A (en) Resin sealed electronic component
US9264016B2 (en) Piezoelectric component having a cover layer including resin that contains translucent filler
US20070013036A1 (en) MEMS package using flexible substrates, and method thereof
US20170288123A1 (en) Piezoelectric device and method for manufacturing the same
KR20110054710A (en) Devices packages and methods of fabricating the same
JP2009010559A (en) Piezoelectric component and method of manufacturing the same
WO2002069401A1 (en) Semiconductor device, its manufacturing method, and electronic apparatus
JP4923486B2 (en) Electronic device and method for manufacturing electronic device
JP5206377B2 (en) Electronic component module
WO2000055910A1 (en) Semiconductor device and semiconductor module
JP2004281491A (en) Semiconductor device and manufacturing method thereof
JP2012151698A (en) Elastic wave device
JP2009159195A (en) Piezoelectric component, and manufacturing method thereof
JP2014099781A (en) Piezoelectric component
JP2008182014A (en) Packaging board and its manufacturing method
JP7196936B2 (en) Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device
JP2006237405A (en) Electronic component

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513