JP2012038758A - 貼り合わせウエハ - Google Patents

貼り合わせウエハ Download PDF

Info

Publication number
JP2012038758A
JP2012038758A JP2010174543A JP2010174543A JP2012038758A JP 2012038758 A JP2012038758 A JP 2012038758A JP 2010174543 A JP2010174543 A JP 2010174543A JP 2010174543 A JP2010174543 A JP 2010174543A JP 2012038758 A JP2012038758 A JP 2012038758A
Authority
JP
Japan
Prior art keywords
layer
bonding
semiconductor
wafer
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010174543A
Other languages
English (en)
Inventor
Kosuke Yokoyama
康祐 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010174543A priority Critical patent/JP2012038758A/ja
Publication of JP2012038758A publication Critical patent/JP2012038758A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】半導体素子の取得歩留りを向上させ、かつ、コストを低減可能な貼り合わせウエハを提供する。
【解決手段】外周部にベベリング部2a,3aを有する半導体ウエハ2,3を、接合層4を介して接合した貼り合わせウエハにおいて、半導体ウエハ2,3は、接合面が同じ大きさに形成され、半導体ウエハ2,3の接合面側のベベリング部2a,3aの曲率半径を150μm以下とし、かつ、接合層4の厚さを900nm以上1000nm未満とするか、あるいは、2枚の半導体ウエハ2,3の接合面側のベベリング部2a,3aの曲率半径を125μm以下とし、かつ、接合層4の厚さを800nm以上1000nm未満としたものである。
【選択図】図1

Description

本発明は、貼り合わせウエハに関するものである。
半導体素子(半導体チップ)の特性・機能を向上させるために、支持基板と、発光機能やスイッチ機能などの機能層を有する半導体積層構造とを、接合層を介して貼り合わせることで、支持基板上に機能層が設けられた貼り合わせウエハを形成し、個片化することにより半導体素子を製造する方法が知られている。
例えば、基板上に発光層を形成した半導体発光素子では、発光層から基板側に出射された光は、基板に吸収され無駄になってしまう。そこで、発光層と基板との間に反射層を設け、その反射層にて、発光層から基板側に出射される光を反射させることにより、基板での光の吸収を抑制し発光強度を高めた半導体発光素子が知られている。
しかし、金属からなる反射層を設けた半導体発光素子を製造する際には、金属からなる反射層上に発光層等の結晶成長を行うことができないので、仮基板上に発光層と反射層を順次形成した第1の半導体ウエハと、支持基板を有する第2の半導体ウエハの2枚の半導体ウエハを作製し、これら2枚の半導体ウエハを接合層を介して接合することが行われている(例えば、特許文献1,2参照)。発光層を結晶成長させる際に用いた仮基板は、両半導体ウエハを接合した後に除去される。本明細書では、このような2枚又は複数枚のウエハを接合層を介して接合したウエハを、貼り合わせウエハと呼称する。
ところで、半導体ウエハは、非常に薄く、へき開が生じやすいという性質を有しており、外周部に欠けが発生しやすい。半導体ウエハに欠けが発生すると、欠けた部分の半導体ウエハは素子として使用できなくなり、さらに、欠けた部分が半導体プロセスの汚染源となってしまい、半導体プロセスの歩留りを悪化させてしまう。
従って、このような問題を抑制し、半導体ウエハの取扱いを容易とするため、上記支持基板や上記仮基板の外周部には、欠け防止のため丸め加工(面取り加工、又はベベリング(beveling)加工)が施されている。そして、支持基板、仮基板上に設けられる半導体層や接合層は、極めて薄い層であり、支持基板、仮基板の丸め加工を引き継いで形成される。本明細書では、丸め加工(面取り加工、又はベベリング加工)が施された部分、及びウエハの外周部に形成される丸め加工を引き継いで形成された部分を総称して丸め部、あるいはベベリング部という。
特開2009−200178号公報 特開2004−55924号公報
しかしながら、ベベリング部を有する2枚又は複数枚の半導体ウエハを、接合層を介して接合すると、ベベリング部を有する外周部において半導体ウエハが相互に密着せず、接合強度が弱くなってしまうという問題がある。この外周部の接合強度が弱い部位は剥離してしまい、素子として機能しないため、半導体素子の取得歩留りが低下する。さらに、外周部の接合強度が弱い部位が剥離すると、当該剥離部位が半導体プロセスの汚染源となり、半導体プロセスの歩留りが低下する。
なお、外周部の接合強度を増やすために、接合層を厚くすることも考えられるが、接合層を厚くすると、接合層に用いる接合材料の量が多くなり、コストが高くなってしまうため、好ましくない。従来の貼り合わせウエハでは、接合層は、通常1〜4μm程度の厚さとされるが、コストの観点からは、より接合層を薄くすることが望まれる。
そこで、本発明の目的は、上記課題を解決し、半導体素子の取得歩留りを向上し、かつ、コストを低減可能な貼り合わせウエハを提供することにある。
本発明は上記目的を達成するために創案されたものであり、外周部にベベリング部を有する複数枚の半導体ウエハを、接合層を介して接合した貼り合わせウエハにおいて、前記複数枚の半導体ウエハは、接合面が同じ大きさに形成され、前記複数枚の半導体ウエハの前記接合面側の前記ベベリング部の曲率半径を150μm以下とし、かつ、前記接合層の厚さを900nm以上1000nm未満とした貼り合わせウエハである。
本発明は、外周部にベベリング部を有する複数枚の半導体ウエハを、接合層を介して接合した貼り合わせウエハにおいて、前記複数枚の半導体ウエハは、接合面が同じ大きさに形成され、前記複数枚の半導体ウエハの前記接合面側の前記ベベリング部の曲率半径を125μm以下とし、かつ、前記接合層の厚さを800nm以上1000nm未満とした貼り合わせウエハである。
本発明は、外周部にベベリング部を有する2枚の半導体ウエハを、接合層を介して接合した貼り合わせウエハにおいて、一方の前記半導体ウエハは、その接合面が他方の前記半導体ウエハよりも小さく形成され、かつ、他方の前記半導体ウエハの前記ベベリング部に重ならない位置の前記接合面に接合され、一方の前記半導体ウエハの前記接合面側の前記ベベリング部の曲率半径を150μm以下とし、かつ、前記接合層の厚さを900nm以上1000nm未満とした貼り合わせウエハである。
本発明は、外周部にベベリング部を有する2枚の半導体ウエハを、接合層を介して接合した貼り合わせウエハにおいて、一方の前記半導体ウエハは、その接合面が他方の前記半導体ウエハよりも小さく形成され、かつ、他方の前記半導体ウエハの前記ベベリング部に重ならない位置の前記接合面に接合され、一方の前記半導体ウエハの前記接合面側の前記ベベリング部の曲率半径を125μm以下とし、かつ、前記接合層の厚さを800nm以上1000nm未満とした貼り合わせウエハである。
前記接合層は、前記半導体ウエハの接合面に分割して形成されてもよい。
前記接合層は、金からなってもよい。
前記半導体ウエハは、少なくとも、所定の波長の光を発する発光層と、前記発光層の前記接合面側に形成され前記発光層からの光を反射する反射領域と、を有する発光構造側半導体ウエハと、少なくとも、支持基板を有する支持構造側半導体ウエハと、からなってもよい。
本発明によれば、半導体素子の取得歩留りを向上させ、かつ、コストを低減可能な貼り合わせウエハを提供できる。
本発明の一実施の形態に係る貼り合わせウエハを説明する図である。 (a)〜(c)は、本発明において、接合強度の評価方法を説明する図である。 本発明において、接合層の厚さを1000nmで一定とした場合における、丸め部の曲率半径に対する接合強度の関係を示すグラフ図である。 接合層の厚さと丸め部の曲率半径を変化させたときの接合強度の変化を示すグラフ図である。 図1の貼り合わせウエハを用いて作製される半導体素子の具体例を示す断面図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図1は、本実施の形態に係る貼り合わせウエハを説明する図である。
図1に示すように、貼り合わせウエハ1は、外周部に丸め部(ベベリング部)2aが形成された第1の半導体ウエハ2と、外周部に丸め部(ベベリング部)3aが形成された第2の半導体ウエハ3とを、接合層4を介して接合したものである。
第1の半導体ウエハ2は、例えば、外周部に欠け防止用の丸め加工が施された仮基板(成長用基板ともいう)と、基板上に形成される半導体層からなる機能層と、更に、接合面側に設けられる、後述する接合層とを有する機能構造側半導体ウエハとなる。第2の半導体ウエハ3は、例えば、外周部に欠け防止用の丸め加工が施された支持基板と、支持基板の接合面側に設けられる、後述する接合層とを有する支持構造側半導体ウエハとなる。
半導体層からなる機能層は、スイッチング機能を有するトランジスタ構造としてもよい。また、所定の波長の光を発する発光層としてもよい。機能層として発光層を形成する場合には、発光層と接合層との間に、所定の波長の光を反射する材料から形成される反射層を設けるとよい。
2枚の半導体ウエハ2,3は、接合面が同じ大きさ(同じ口径)に形成され、接合面同士を向き合わせて接合される。
接合層4は、2枚の半導体ウエハ2,3の接合面に分割して形成される。接合層4は、第1の半導体ウエハ2の接合面に形成される第1接合層4aと、第2の半導体ウエハ3の接合面に形成される第2接合層4bとからなる。接合層4(第1接合層4aと第2接合層4b)は、金(Au)からなる。
2枚の半導体ウエハ2,3を接合した後、第1の半導体ウエハ2の一部(上述の仮基板に相当する部分)を除去すると、本実施の形態に係る貼り合わせウエハ1が得られる。
さて、本実施の形態に係る貼り合わせウエハ1では、2枚の半導体ウエハ2,3の接合面側の丸め部2a,3aの曲率半径を150μm以下とし、かつ、接合層4の厚さを900nm以上1000nm未満とするか、あるいは、2枚の半導体ウエハ2,3の接合面側の丸め部2a,3aの曲率半径を125μm以下とし、かつ、接合層4の厚さを800nm以上1000nm未満とする。以下、この理由について説明する。
本発明者は、丸め部2a,3aの曲率半径Rと接合層4の厚さdを変化させたときの貼り合わせウエハ1の外周部における接合強度(剥離強度)の評価を行った。
接合強度の評価は、図2(a)に示すように、作製した貼り合わせウエハ21の外周部の4箇所(周方向に等間隔な4箇所)から4mm×4mmの正方形状の小片22を切り出し、切り出した4つの小片22それぞれに上下に引っ張る方向(両半導体ウエハ2,3が離れる方向)に荷重を加え、図2(b)に示すように、第1の半導体ウエハ2と第2の半導体ウエハ3が接合層4において剥離するか、あるいは、図2(c)に示すように、第1の半導体ウエハ2と第2の半導体ウエハ3が接合層4において剥離せず、第1の半導体ウエハ2と第2の半導体ウエハ3のいずれかが破断するか(本実施の形態では、機能層となる半導体層において、半導体層が破壊される)を、目視で確認することにより行った。図2(c)のように、半導体ウエハ2,3のいずれかが破断した場合は、半導体ウエハ2,3の破断強度よりも、両半導体ウエハ2,3の接合強度が強いことを表しており、十分な接合強度であると判断した。
ここでは、4つの小片22全てが剥離した場合はF=0、4つの小片22のうち3つが剥離した場合はF=0.25、4つの小片22のうち2つが剥離した場合はF=0.5、4つの小片22のうち1つが剥離した場合はF=0.75、4つの小片22全てが剥離しない場合はF=1、とした。Fの値が大きいほど、両半導体ウエハ2,3が強固に接合され、外周部における接合強度が高くなっていることを表す。
まず、接合層4の厚さdを1000nmで一定とし、丸め部2a,3aの曲率半径Rを、従来一般に用いられている250μmから、150μm、125μmと変化させ、貼り合わせウエハ1の外周部における接合強度の評価を行った。評価結果を表1および図3に示す。
Figure 2012038758
表1および図3に示すように、接合層4の厚さdを1000nmで一定とした場合は、いずれの曲率半径RにおいてもF=1となり、十分な接合強度が確保されていることが分かる。
次に、曲率半径Rを250μm、150μm、125μmと変化させると共に、接合層4の厚さdを1000nmよりも薄くして、接合強度の評価を行った。評価結果を表2および図4に示す。
Figure 2012038758
表2および図4に示すように、曲率半径Rを従来通りの250μmとした場合は、接合層4の厚さdを1000nmより小さくすると、F<1となり十分な接合強度が確保されない。
これに対して、曲率半径Rを150μmとした場合は、接合層4の厚さdを900nmまで薄くしても十分な接合強度を確保でき、さらに、曲率半径Rを125μmとした場合は、接合層4の厚さdを800nmまで薄くしても十分な接合強度を確保できることがわかる。これは、曲率半径Rを小さくすることで、外周部における両半導体ウエハ2,3間の距離が短くなり、接合層4を薄くしても、両半導体ウエハ2,3間の隙間を接合層4で埋めて、両半導体ウエハ2,3が密着して接合する面積を維持し、両半導体ウエハ2,3を強固に接合できるためであると考えられる。
このように、曲率半径Rを150μm以下とし、かつ、接合層4の厚さdを900nm以上1000nm未満とするか、あるいは、曲率半径Rを125μm以下とし、かつ、接合層4の厚さdを800nm以上1000nm未満とすることで、十分な接合強度を確保しつつ、接合層4の厚さdを薄くし、接合層4に用いる接合材料の量を低減することが可能になる。なお、曲率半径Rの下限値については、半導体ウエハ2,3に欠けが発生しない程度に適宜設定すればよい。
次に、本発明の貼り合わせウエハ1を用いて作製される半導体素子の具体例を説明する。
図5に示す半導体素子51は、支持基板52の一方の面側から、コンタクト電極53、第2接合層4b及び第1接合層4aからなる接合層4、バリア層54、反射層55及び透明層56からなる反射領域67、p型コンタクト層57、p型クラッド層58、発光層59、n型クラッド層60が順次設けられ、さらに、n型クラッド層60の表面の略中央部にn型コンタクト層62、表面電極63、パッド電極64が順次設けられ、支持基板52の他方の面側には裏面電極61が設けられた半導体発光素子である。透明層56には、反射層55とp型コンタクト層57とを電気的に導通させる界面電極65が設けられている。また、n型クラッド層60のn型コンタクト層62が形成されていない表面には、n型クラッド層60の表面を粗面化して乱反射発生部66が形成されている。
この半導体素子51では、透明層56と反射層55とで反射領域67が形成されている。透明層56は、各半導体層(p型コンタクト層57、p型クラッド層58、発光層59、およびn型クラッド層60)の屈折率よりも低い屈折率を有し、発光層59が発光する光に対して略透明な材料からなり、例えば二酸化珪素(屈折率n=1.45)からなる。透明層56の厚さは、発光層59が発光する光の波長をλとし、透明層56の屈折率をnとすると、λ/(2n)以上の厚さとされる。
この半導体素子51を製造する際は、まず、仮基板の半導体層(機能層)を形成する側の面において、外周部に丸め加工(曲率半径R=150μm〜125μm)を施す。次に、仮基板上に、機能層となるn型クラッド層60、発光層59、p型クラッド層58、p型コンタクト層57を順次結晶成長させる。さらに、p型コンタクト層57上に界面電極65を設けると共に透明層56を形成し、その透明層56上に、スパッタリング法等にて金(Au)からなる反射層55と、チタン(Ti)からなるバリア層54を形成する。反射層55の厚さは、例えば200nm〜400nmであり、バリア層54の厚さは、例えば100nmである。
なお、反射層55としては、発光層59が発光する光に対する反射率が所定値以上であれば、どのような材料を用いてもよく、Al、Au、Ag、Cu等の金属材料やこれらの金属材料を含む合金材料を用いてもよい。また、バリア層54としては、第1接合層4aを構成する材料が反射層55側に拡散することを抑制できる材料を用いればよく、Ti、Ptなどを用いることができる。
バリア層54上に、Auからなる第1接合層4aを形成し、第1の半導体ウエハ(発光構造側半導体ウエハ)を形成する。第1接合層4aの厚さは、丸め部の曲率半径Rを150μmとした場合は400nmを超える厚さとし、好ましくは、450nm以上500nm未満とする。また、丸め部の曲率半径Rを125μmとした場合は300nmを超える厚さとし、好ましくは、400nm以上500nm未満とする。
他方、導電性p型Si基板からなる支持基板52の一方の面側において、外周部に丸め加工(曲率半径R=150μm〜125μm)を施す。次に、支持基板52上に、チタン(Ti)からなるコンタクト電極53を形成する。支持基板52としては、抵抗率が0.01Ω・cm以下のものを用いることが望ましい。コンタクト電極53の厚さは、例えば300nmである。
コンタクト電極53上に、Auからなる第2接合層4bを形成し、第2の半導体ウエハ(支持構造側半導体ウエハ)を形成する。第2接合層4bの厚さは、丸め部の曲率半径Rを150μmとした場合は400nmを超える厚さとし、好ましくは、450nm以上500nm未満とする。また、丸め部の曲率半径Rを125μmとした場合は300nmを超える厚さとし、好ましくは、400nm以上500nm未満とする。
その後、第1接合層4aと第2接合層4bを接合して、発光構造側半導体ウエハと支持構造側半導体ウエハとを一体化する。このとき、第1接合層4aと第2接合層4bとを密着させた状態で熱処理(例えば260℃で1時間)を施し、固相拡散接合により、第1接合層4aと第2接合層4bとを接合するとよい。発光構造側半導体ウエハと支持構造側半導体ウエハとを一体化した後、発光構造側半導体ウエハの仮基板を除去して機能層を露出させ貼り合わせウエハ1を得る(図1参照)。
その後、貼り合わせウエハ1の裏面(支持基板52の他方の面)に裏面電極61を形成すると共に、仮基板が除去され露出した機能層に対しエッチングを施し、n型コンタクト層62を加工し、さらに表面電極63、パッド電極64を順次形成し、素子化プロセスを経ることで、半導体素子51が得られる。
本実施の形態の作用を説明する。
本実施の形態に係る貼り合わせウエハ1では、2枚の半導体ウエハ2,3の接合面側の丸め部2a,3aの曲率半径Rを150μm以下とし、かつ、接合層4の厚さdを900nm以上1000nm未満とするか、あるいは、丸め部2a,3aの曲率半径Rを125μm以下とし、かつ、接合層4の厚さdを800nm以上1000nm未満としている。
これにより、外周部における接合強度を十分に確保しつつも、接合層4の厚さdを薄くし、接合層4に用いる接合材料の量を低減することが可能になる。よって、外周部に欠け防止用の丸め加工が施された半導体ウエハ2,3を用い、半導体ウエハ2,3の欠けを防止しつつも、半導体素子の取得歩留りを向上し、かつ、コストを低減することが可能となる。また、接合層4の厚さdを1000nm未満にすることができるため、接合材料のコストを抑えることができる。
また、貼り合わせウエハ1では、接合層4に金(Au)を用いているため、半導体ウエハ2,3の接合面の荒れ(ラフネス)を補完し、良好な接合を得ることができる。
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
例えば、上記実施の形態では、半導体ウエハ2,3として、接合面が同じ大きさのものを用いる場合を説明したが、一方の半導体ウエハの接合面を他方の半導体ウエハの接合面よりも小さく形成し、かつ、一方の半導体ウエハを、他方の半導体ウエハの丸め加工が施された外周部に重ならない位置の接合面に接合する場合は、一方の半導体ウエハの接合面側の丸め部(ベベリング部)の曲率半径Rを150μm以下とし、かつ、接合層4の厚さdを900nm以上1000nm未満とするか、あるいは、一方の半導体ウエハの接合面側の丸め部(ベベリング部)の曲率半径Rを125μm以下とし、かつ、接合層4の厚さdを800nm以上1000nm未満とすればよい。
また、上記実施の形態では、第1接合層4aの厚さと第2接合層4bの厚さを同じとしたが、これに限らず、第1接合層4aの厚さと第2接合層4bの厚さは異なっていてもよい。
さらに、上記実施の形態では、2枚の半導体ウエハを接合する場合を説明したが、本発明は、3枚以上の半導体ウエハを相互に接合する場合にも適用可能である。
1 貼り合わせウエハ
2 第1の半導体ウエハ
2a 丸め部(ベベリング部)
3 第2の半導体ウエハ
3a 丸め部(ベベリング部)
4 接合層
4a 第1接合層
4b 第2接合層

Claims (7)

  1. 外周部にベベリング部を有する複数枚の半導体ウエハを、接合層を介して接合した貼り合わせウエハにおいて、
    前記複数枚の半導体ウエハは、接合面が同じ大きさに形成され、
    前記複数枚の半導体ウエハの前記接合面側の前記ベベリング部の曲率半径を150μm以下とし、かつ、前記接合層の厚さを900nm以上1000nm未満とした
    ことを特徴とする貼り合わせウエハ。
  2. 外周部にベベリング部を有する複数枚の半導体ウエハを、接合層を介して接合した貼り合わせウエハにおいて、
    前記複数枚の半導体ウエハは、接合面が同じ大きさに形成され、
    前記複数枚の半導体ウエハの前記接合面側の前記ベベリング部の曲率半径を125μm以下とし、かつ、前記接合層の厚さを800nm以上1000nm未満とした
    ことを特徴とする貼り合わせウエハ。
  3. 外周部にベベリング部を有する2枚の半導体ウエハを、接合層を介して接合した貼り合わせウエハにおいて、
    一方の前記半導体ウエハは、その接合面が他方の前記半導体ウエハよりも小さく形成され、かつ、他方の前記半導体ウエハの前記ベベリング部に重ならない位置の前記接合面に接合され、
    一方の前記半導体ウエハの前記接合面側の前記ベベリング部の曲率半径を150μm以下とし、かつ、前記接合層の厚さを900nm以上1000nm未満とした
    ことを特徴とする貼り合わせウエハ。
  4. 外周部にベベリング部を有する2枚の半導体ウエハを、接合層を介して接合した貼り合わせウエハにおいて、
    一方の前記半導体ウエハは、その接合面が他方の前記半導体ウエハよりも小さく形成され、かつ、他方の前記半導体ウエハの前記ベベリング部に重ならない位置の前記接合面に接合され、
    一方の前記半導体ウエハの前記接合面側の前記ベベリング部の曲率半径を125μm以下とし、かつ、前記接合層の厚さを800nm以上1000nm未満とした
    ことを特徴とする貼り合わせウエハ。
  5. 前記接合層は、前記半導体ウエハの接合面に分割して形成される請求項1〜4いずれかに記載の貼り合わせウエハ。
  6. 前記接合層は、金からなる請求項1〜5いずれかに記載の貼り合わせウエハ。
  7. 前記半導体ウエハは、
    少なくとも、所定の波長の光を発する発光層と、前記発光層の前記接合面側に形成され前記発光層からの光を反射する反射領域と、を有する発光構造側半導体ウエハと、
    少なくとも、支持基板を有する支持構造側半導体ウエハと、からなる
    請求項1〜6いずれかに記載の貼り合わせウエハ。
JP2010174543A 2010-08-03 2010-08-03 貼り合わせウエハ Pending JP2012038758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010174543A JP2012038758A (ja) 2010-08-03 2010-08-03 貼り合わせウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010174543A JP2012038758A (ja) 2010-08-03 2010-08-03 貼り合わせウエハ

Publications (1)

Publication Number Publication Date
JP2012038758A true JP2012038758A (ja) 2012-02-23

Family

ID=45850479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010174543A Pending JP2012038758A (ja) 2010-08-03 2010-08-03 貼り合わせウエハ

Country Status (1)

Country Link
JP (1) JP2012038758A (ja)

Similar Documents

Publication Publication Date Title
JP6947996B2 (ja) 発光素子の製造方法
JP5334158B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5725022B2 (ja) 発光装置及びその製造方法
JP5288852B2 (ja) 半導体素子の製造方法
JP5537625B2 (ja) 半導体発光素子及びその製造方法
JP4211329B2 (ja) 窒化物半導体発光素子および発光素子の製造方法
EP2816617A1 (en) Semiconductor optical emitting device with metallized sidewalls
TW201212290A (en) Semiconductor element and method of manufacturing the semiconductor element
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2011192675A (ja) 半導体発光素子及びその製造方法
TWI251357B (en) Light-emitting diode and method for manufacturing the same
JP4835409B2 (ja) Iii−v族半導体素子、およびその製造方法
JP2013165252A (ja) 半導体発光素子及び電極成膜方法
JP2018037500A (ja) 発光素子の製造方法
JP5185344B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP2012248807A (ja) 発光素子およびその製造方法
JP2008140871A (ja) Iii−v族半導体素子、およびその製造方法
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
TW201110417A (en) Epitaxial substrate, light-emitting element, light-emitting device, and method for producing epitaxial substrate
TW201145590A (en) Semiconductor light emitting device
JP5523277B2 (ja) 発光半導体素子並びに発光性半導体素子の製造方法
JP2012038758A (ja) 貼り合わせウエハ
TWI699009B (zh) Led基板之形成方法
JP2007081360A (ja) 垂直型発光ダイオードおよびその製造方法
JP2007227980A (ja) 窒化物半導体発光素子および発光素子の製造方法