JP2012033794A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2012033794A
JP2012033794A JP2010173334A JP2010173334A JP2012033794A JP 2012033794 A JP2012033794 A JP 2012033794A JP 2010173334 A JP2010173334 A JP 2010173334A JP 2010173334 A JP2010173334 A JP 2010173334A JP 2012033794 A JP2012033794 A JP 2012033794A
Authority
JP
Japan
Prior art keywords
semiconductor device
recess
chip
resin case
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010173334A
Other languages
Japanese (ja)
Inventor
Yoichi Kajino
陽一 梶野
Takeshi Arai
毅 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010173334A priority Critical patent/JP2012033794A/en
Publication of JP2012033794A publication Critical patent/JP2012033794A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a manufacturing method of the same which eliminates the need for weld and can be downsized.SOLUTION: The semiconductor device comprises a semiconductor chips such as a control component 7 and a semiconductor switching element 8 which are bare chip implemented on input lines 3 and output lines 4 composed of metal terminals and electrically connected with the outside through the input lines 3 and the output lines 4. Accordingly, unlike the conventional semiconductor device in which leads mounting a bare chip are welded to metal terminals provided at a thermoplastic resin, weld is unnecessary, so that a space for the weld is unnecessary. The semiconductor device 1 eliminates the need for the weld and can be downsized.

Description

本発明は、ベアチップ実装が行われる半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device on which bare chip mounting is performed and a method for manufacturing the same.

従来より、ベアチップ実装が行われる種々の半導体装置が開示されている（例えば特許文献１参照）。図６は、この従来の半導体装置の断面構成を示した図である。この図に示されるように、従来の半導体装置では、金属製のリードＪ１の上に半導体素子を含む集積回路が作り込まれたベアチップＪ２が実装されている。ベアチップＪ２をリードＪ１に対して実装したのち、ベアチップＪ２とリードＪ１の所望位置とをボンディングワイヤＪ３にて接続し、さらにベアチップＪ２やボンディングワイヤＪ３などを樹脂もしくはゲルなどで封止する。そして、金属ターミナルＪ４がインサートされた熱可塑性樹脂Ｊ５の金属ターミナルＪ４に対してリードＪ１を溶接することで、上記従来の半導体装置が構成される。   Conventionally, various semiconductor devices on which bare chip mounting is performed have been disclosed (see, for example, Patent Document 1). FIG. 6 is a diagram showing a cross-sectional configuration of this conventional semiconductor device. As shown in this figure, in a conventional semiconductor device, a bare chip J2 in which an integrated circuit including a semiconductor element is formed is mounted on a metal lead J1. After the bare chip J2 is mounted on the lead J1, the bare chip J2 and the desired position of the lead J1 are connected by the bonding wire J3, and the bare chip J2, the bonding wire J3, etc. are sealed with resin or gel. And the said conventional semiconductor device is comprised by welding the lead J1 with respect to the metal terminal J4 of the thermoplastic resin J5 in which the metal terminal J4 was inserted.

特開２００６−８６２９６号公報JP 2006-86296 A

しかしながら、従来のようにベアチップＪ２を実装したリードＪ１を熱可塑性樹脂Ｊ５に備えた金属ターミナルＪ４に溶接するような形態では、ベアチップＪ２を実装したリードＪ１を配置するためのスペースやリードＪ１と金属ターミナルＪ４とを溶接するためのスペース（図中破線で囲んだ領域）が必要になる。このため、半導体装置の小型化に限界がある。また、リードＪ１と金属ターミナルＪ４これらを溶接しなければならないため、製造工程が煩雑になる。   However, in the conventional form in which the lead J1 on which the bare chip J2 is mounted is welded to the metal terminal J4 provided on the thermoplastic resin J5, the space for arranging the lead J1 on which the bare chip J2 is mounted, the lead J1 and the metal A space for welding the terminal J4 (a region surrounded by a broken line in the figure) is required. For this reason, there is a limit to miniaturization of the semiconductor device. Further, since the lead J1 and the metal terminal J4 must be welded, the manufacturing process becomes complicated.

本発明は上記点に鑑みて、溶接不要で小型化を図ることができる半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device that can be reduced in size without welding and a method for manufacturing the same.

上記目的を達成するため、請求項１に記載の発明では、金属ターミナル（３、４）と、金属ターミナル（３、４）の表面に対して直接ベアチップ実装された半導体チップ（８）と、金属ターミナル（３、４）をインサート成形しつつ、金属ターミナル（３、４）のうち半導体チップ（８）が実装される部分を露出させる第１凹部（９ａ）が形成され、かつ、金属ターミナル（３、４）のうちの外部との接続箇所を露出させるように構成された樹脂ケース（９）と、凹部（９ａ）内に充填されることで、半導体チップ（８）を覆う封止材（１０）と、を備えていることを特徴としている。   In order to achieve the above object, according to the present invention, the metal terminal (3, 4), the semiconductor chip (8) directly mounted on the surface of the metal terminal (3, 4), and the metal While the terminals (3, 4) are insert-molded, a first recess (9a) that exposes a portion of the metal terminal (3, 4) where the semiconductor chip (8) is mounted is formed, and the metal terminal (3 4) and a sealing material (10) covering the semiconductor chip (8) by filling the resin case (9) configured to expose the connection portion with the outside and the recess (9a). ) And.

このように、樹脂ケース（９）内にインサートされる金属ターミナル（３、４）の表面に対して直接ベアチップ実装によって半導体チップ（８）を実装した構造としている。そして、金属ターミナル（３、４）を通じて外部との電気的な接続が図れる構造としている。このため、従来のようにベアチップを実装したリードを熱可塑性樹脂に備えた金属ターミナルに溶接するような形態とは異なり、溶接が必要なくなる。したがって、溶接を行うためのスペースが必要なくなり、溶接不要で小型化を図ることができる半導体装置とすることが可能となる。   Thus, the semiconductor chip (8) is mounted directly on the surface of the metal terminal (3, 4) inserted into the resin case (9) by bare chip mounting. And it is set as the structure which can aim at the electrical connection with the exterior through a metal terminal (3, 4). This eliminates the need for welding, unlike the conventional case where a lead having a bare chip mounted thereon is welded to a metal terminal provided in a thermoplastic resin. Therefore, a space for performing welding is not necessary, and it is possible to provide a semiconductor device that can be miniaturized without welding.

請求項２に記載の発明では、樹脂ケース（９）には、金属ターミナル（３、４）のうち半導体チップ（８）が配置される箇所と対応する裏面側において第２凹部（９ｂ）が形成され、該第２凹部（９ｂ）内も充填材（１０）で充填されていることを特徴としている。   In the second aspect of the present invention, the resin case (9) is formed with the second recess (9b) on the back surface side corresponding to the place where the semiconductor chip (8) is arranged in the metal terminal (3, 4). The second recess (9b) is also filled with the filler (10).

このように、金属ターミナル（３、４）のうち半導体チップ（８）が配置される箇所と対応する裏面側において樹脂ケース（９）に第２凹部（９ｂ）を設けた構造とすれば、ボンディング箇所が高温になったとしても、樹脂ケース（９）を構成する樹脂をボンディング時の発熱に耐えることができる材料にしなくても良くなる。このため、高耐熱樹脂以外にも材料選択が可能となり、材料コストの削減を図ることが可能となる。   Thus, if it is set as the structure which provided the 2nd recessed part (9b) in the resin case (9) in the back surface side corresponding to the location where a semiconductor chip (8) is arrange | positioned among metal terminals (3, 4), it will be bonding. Even if the location becomes high temperature, the resin constituting the resin case (9) need not be made of a material that can withstand the heat generated during bonding. For this reason, materials other than the high heat resistant resin can be selected, and the material cost can be reduced.

この場合、請求項３に記載したように、第２凹部（９ｂ）を覆う仕切壁部（１２）を備え、仕切壁部（１２）によって堰き止めることで、第１凹部（９ａ）と第２凹部（９ｂ）内に封止材（１０）を充填する構造とすることができる。   In this case, as described in claim 3, the partition wall portion (12) covering the second recess portion (9b) is provided, and the first recess portion (9a) and the second recess portion are blocked by the partition wall portion (12). It can be set as the structure filled with the sealing material (10) in a recessed part (9b).

請求項４に記載の発明では、金属ターミナル（３、４）を用意する工程と、金属ターミナル（３、４）の表面に、半導体チップ（８）をはんだ付けすることでベアチップ実装する工程と、半導体チップ（８）がベアチップ実装された金属ターミナル（３、４）を成形型（２０〜２２）内に配置し、成形型（２０〜２２）内へ樹脂充填することで樹脂ケース（９）を形成する工程と、樹脂ケース（９）の第１凹部（９ａ）内に封止材（１０）を充填することで、該封止材（１０）にて半導体チップ（８）を覆う工程と、を含んでいることを特徴としている。   In the invention according to claim 4, a step of preparing the metal terminal (3, 4), a step of mounting the bare chip by soldering the semiconductor chip (8) on the surface of the metal terminal (3, 4), The metal terminal (3, 4) on which the semiconductor chip (8) is mounted in a bare chip is placed in the mold (20-22), and the resin case (9) is filled with the resin in the mold (20-22). A step of forming, and a step of covering the semiconductor chip (8) with the sealing material (10) by filling the sealing material (10) in the first recess (9a) of the resin case (9); It is characterized by containing.

半導体チップ（８）を実装する時にはんだ付けを行う場合には、はんだ付け温度がはんだ融点（約２５０℃）よりも高温である例えば２７０℃とされることから、樹脂ケース（９）の形成後に半導体チップ（８）を実装するのであれば、樹脂ケース（９）の材料として高耐熱のものが要求される。このため、樹脂ケース（９）の成形を半導体チップ（８）の実装後に行うことで、樹脂ケース（９）を高耐熱の材料で形成しなくても良くなる。これにより、高耐熱樹脂以外にも材料選択が可能となり、材料コストの削減を図ることが可能となる。   When soldering is performed when mounting the semiconductor chip (8), the soldering temperature is set to, for example, 270 ° C., which is higher than the solder melting point (about 250 ° C.). If the semiconductor chip (8) is to be mounted, the resin case (9) is required to have a high heat resistance. For this reason, it becomes unnecessary to form the resin case (9) with a high heat-resistant material by molding the resin case (9) after mounting the semiconductor chip (8). This makes it possible to select materials other than the high heat resistance resin, and to reduce the material cost.

請求項５に記載の発明では、樹脂ケース（９）を形成する工程では、成形型（２０〜２２）として、半導体チップ（８）が配置されるチップポケット（２１ａ）を有したものを用意し、成形時に、チップポケット（２１ａ）内に半導体チップ（８）が配置されることで成形型（２０〜２２）が半導体チップ（８）と接触しないようにしていることを特徴としている。   In the invention described in claim 5, in the step of forming the resin case (9), a mold having a chip pocket (21a) in which the semiconductor chip (8) is disposed is prepared as the mold (20-22). In the molding, the semiconductor chip (8) is disposed in the chip pocket (21a) so that the molding dies (20 to 22) do not come into contact with the semiconductor chip (8).

成形時には、樹脂圧に基づく樹脂漏れが生じないように成形型（２０〜２２）に圧力が掛けられる。このため、成形時にチップポケット（２１ａ）内に半導体チップ（８）が配置されるようにし、成形型（２０〜２２）が半導体チップ（８）に干渉しないようにすることで、成形型（２０〜２２）からの圧力が半導体チップ（８）に伝わらないようにでき、チップ割れを防止することができる。   At the time of molding, pressure is applied to the mold (20 to 22) so that resin leakage based on resin pressure does not occur. For this reason, the semiconductor chip (8) is disposed in the chip pocket (21a) at the time of molding, and the molding die (20 to 22) is prevented from interfering with the semiconductor chip (8), so that the molding die (20 ~ 22) can be prevented from being transmitted to the semiconductor chip (8), and chip cracking can be prevented.

請求項６に記載の発明では、樹脂ケース（９）を形成する工程では、金属ターミナル（３、４）のうち半導体チップ（８）が配置される箇所と対応する裏面側において、樹脂ケース（９）に第２凹部（９ｂ）を形成し、樹脂ケース（９）を形成する工程の後に、金属ターミナル（３、４）に対してボンディングワイヤ（１１）を電気的に接続する工程を行うことを特徴としている。   In the invention according to claim 6, in the step of forming the resin case (9), the resin case (9) is formed on the back surface side corresponding to the place where the semiconductor chip (8) is arranged in the metal terminals (3, 4). ), The step of electrically connecting the bonding wire (11) to the metal terminals (3, 4) after the step of forming the second recess (9b) and forming the resin case (9). It is a feature.

このように、金属ターミナル（３、４）のうち半導体チップ（８）が配置される箇所と対応する裏面側において樹脂ケース（９）に第２凹部（９ｂ）を設けておけば、ボンディング箇所が高温になったとしても、樹脂ケース（９）を構成する樹脂をボンディング時の発熱に耐えることができる材料にしなくても良くなる。このため、高耐熱樹脂以外にも材料選択が可能となり、材料コストの削減を図ることが可能となる。   Thus, if the 2nd recessed part (9b) is provided in the resin case (9) in the back surface side corresponding to the location where a semiconductor chip (8) is arrange | positioned among metal terminals (3, 4), a bonding location will become. Even if the temperature becomes high, the resin constituting the resin case (9) does not have to be made of a material that can withstand the heat generated during bonding. For this reason, materials other than the high heat resistant resin can be selected, and the material cost can be reduced.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態にかかる半導体装置１の車両への適用形態を示したブロック図である。It is the block diagram which showed the application form to the vehicle of the semiconductor device 1 concerning 1st Embodiment of this invention. 図１に示す半導体装置１の詳細構造を示した断面図である。FIG. 2 is a cross-sectional view showing a detailed structure of the semiconductor device 1 shown in FIG. 1. 図２に示す半導体装置１の製造工程を示した断面図である。FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device 1 shown in FIG. 2. 本発明の第２実施形態にかかる半導体装置１の詳細構造を示した断面図である。It is sectional drawing which showed the detailed structure of the semiconductor device 1 concerning 2nd Embodiment of this invention. 図４に示す半導体装置１の製造工程を示した断面図である。FIG. 5 is a cross-sectional view showing a manufacturing process of the semiconductor device 1 shown in FIG. 4. 従来の半導体装置の断面構成を示した図である。It is the figure which showed the cross-sectional structure of the conventional semiconductor device.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかる半導体装置１の車両への適用形態を示したブロック図である。図２は、本実施形態にかかる半導体装置１の断面図である。以下、これらの図を参照して、本実施形態にかかる半導体装置１について説明する。 (First embodiment)
A first embodiment of the present invention will be described. FIG. 1 is a block diagram showing an application form of a semiconductor device 1 according to this embodiment to a vehicle. FIG. 2 is a cross-sectional view of the semiconductor device 1 according to the present embodiment. Hereinafter, the semiconductor device 1 according to the present embodiment will be described with reference to these drawings.

図１に示すように、半導体装置１は、制御回路２を備えたものであり、入力線３および出力線４を通じて車両バッテリや所定電圧を発生させるＥＣＵ等の電源５に接続されていると共に、半導体装置１によって駆動される駆動対象６に接続されている。半導体装置１に含まれる制御回路２は、ＩＧＢＴやパワーＭＯＳＦＥＴなどの半導体スイッチング素子と、この半導体スイッチング素子を駆動するための回路素子などを有し、半導体スイッチング素子によって電源５から駆動対象６への電源供給のオンオフを制御する。駆動対象６としては、パワーウィンドウの開閉に用いられるモータの他、ソレノイド、ピエゾ素子を有するアクチュエータや発電機もしくはスティックコイルなどが挙げられ、例えばモータのコンミテータや昇圧コイルもしくはピエゾ素子への電源供給が半導体装置１によって制御される。   As shown in FIG. 1, the semiconductor device 1 includes a control circuit 2 and is connected to a power source 5 such as an ECU for generating a vehicle battery or a predetermined voltage through an input line 3 and an output line 4, It is connected to a driving object 6 driven by the semiconductor device 1. A control circuit 2 included in the semiconductor device 1 includes a semiconductor switching element such as an IGBT or a power MOSFET, a circuit element for driving the semiconductor switching element, and the like. Controls on / off of power supply. Examples of the driving target 6 include a motor used for opening and closing a power window, an actuator having a solenoid, a piezo element, a generator, a stick coil, and the like. For example, power supply to a motor commutator, a booster coil, or a piezo element Controlled by the semiconductor device 1.

図２に示すように、半導体装置１は、上述した入力線３および出力線４と、制御部品７と、半導体スイッチング素子８と、樹脂ケース９および封止材１０を有した構成とされ、制御部品７や半導体スイッチング素子８を入力線３や出力線４の表面に対してベアチップ実装することで構成されている。   As shown in FIG. 2, the semiconductor device 1 is configured to include the above-described input line 3 and output line 4, control component 7, semiconductor switching element 8, resin case 9 and sealing material 10, and control. The component 7 and the semiconductor switching element 8 are configured to be bare-chip mounted on the surfaces of the input line 3 and the output line 4.

入力線３および出力線４は、金属ターミナルを所定パターンにプレス加工することなどによって構成されている。これら入力線３および出力線４は、本実施形態では平坦な形状とされており、入力線３の一旦が出力線４の一旦に向かい合わされ、入力線３および出力線４の他端が樹脂ケース９から露出させられることで、外部（電源５や駆動対象６）との電気的な接続が行える構造とされている。なお、図２の断面では入力線３および出力線４を単なる１枚の板状部材として図示してあるが、実際には制御回路２の回路配線を構成できるパターンにレイアウトされている。   The input line 3 and the output line 4 are configured by pressing a metal terminal into a predetermined pattern. The input line 3 and the output line 4 have a flat shape in this embodiment. The input line 3 once faces the output line 4 once, and the other end of the input line 3 and output line 4 is the resin case. By being exposed from 9, an electrical connection with the outside (the power supply 5 or the drive target 6) can be made. In the cross section of FIG. 2, the input line 3 and the output line 4 are illustrated as a single plate member, but are actually laid out in a pattern that can constitute the circuit wiring of the control circuit 2.

制御部品７は、制御回路２のうちのマイコンやコンデンサもしくは駆動用ドライバ回路などを構成する部品である。この制御部品７は、入力線３の所定場所に例えば接着剤等を介して固定されている。   The control component 7 is a component constituting a microcomputer, a capacitor, a driver circuit for driving, or the like in the control circuit 2. The control component 7 is fixed to a predetermined location of the input line 3 via, for example, an adhesive.

半導体スイッチング素子８は、上述したようにＩＧＢＴやパワーＭＯＳＦＥＴ等のパワー素子で構成されている。半導体スイッチング素子８は、出力線４の所定場所に例えばはんだを介して実装されている。また、半導体スイッチング素子８は、ボンディングワイヤ１１を介して入力線３の所定場所に接続されている。このため、入力線３側の制御部品７に備えられたマイコンなどによって半導体スイッチング素子８のゲート電圧などが制御され、それに基づいて半導体スイッチング素子８がオンオフされるようになっている。   As described above, the semiconductor switching element 8 is composed of a power element such as an IGBT or a power MOSFET. The semiconductor switching element 8 is mounted at a predetermined location of the output line 4 via, for example, solder. Further, the semiconductor switching element 8 is connected to a predetermined place of the input line 3 through a bonding wire 11. For this reason, the gate voltage of the semiconductor switching element 8 is controlled by a microcomputer or the like provided in the control component 7 on the input line 3 side, and the semiconductor switching element 8 is turned on / off based on the control.

樹脂ケース９は、金属ターミナルにて構成される入力線３および出力線４をインサートして成形されたものである。樹脂ケース９を構成する樹脂としては、熱硬化性樹脂と熱可塑性樹脂のいずれを用いても良く、例えばポリアミド（ＰＡ６６）、ポリブチレンテレフタレート（ＰＢＴ）、ポリフェニレンサルファイド（ＰＰＳ）等が用いられている。樹脂ケース９は、本実施形態では、入力線３および出力線４のうちの一部、具体的には制御部品７や半導体スイッチング素子８が搭載される部分を露出させ、この露出箇所において凹んだ凹部９ａとされている。   The resin case 9 is formed by inserting an input line 3 and an output line 4 composed of metal terminals. As the resin constituting the resin case 9, either a thermosetting resin or a thermoplastic resin may be used. For example, polyamide (PA66), polybutylene terephthalate (PBT), polyphenylene sulfide (PPS), or the like is used. . In the present embodiment, the resin case 9 exposes a part of the input line 3 and the output line 4, specifically, a part on which the control component 7 and the semiconductor switching element 8 are mounted, and is recessed at the exposed portion. It is set as the recessed part 9a.

封止材１０は、樹脂ケース９の凹部９ａ内に配置され、制御部品７や半導体スイッチング素子８およびボンディングワイヤ１１などを覆うことで封止している。この封止材１０は、例えばエポキシ樹脂やゲルなどによって構成されている。   The sealing material 10 is disposed in the concave portion 9 a of the resin case 9 and seals it by covering the control component 7, the semiconductor switching element 8, the bonding wire 11, and the like. The sealing material 10 is made of, for example, an epoxy resin or a gel.

続いて、本実施形態にかかる半導体装置１の製造方法について説明する。図３は、図２に示す半導体装置１の製造工程を示した断面図である。この図を参照して説明する。   Then, the manufacturing method of the semiconductor device 1 concerning this embodiment is demonstrated. FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device 1 shown in FIG. This will be described with reference to this figure.

〔図３（ａ）の工程〕
まず、入力線３および出力線４を用意する。例えば、金属ターミナルを所定パターンにプレス加工することなどによって入力線３および出力線４を形成することができる。そして、出力線４の上に半導体スイッチング素子８を実装する。例えば、ソルダダイボンダ法、リフロー法などにより、半導体スイッチング素子８を出力線４の上に実装することができる。 [Step of FIG. 3A]
First, the input line 3 and the output line 4 are prepared. For example, the input line 3 and the output line 4 can be formed by pressing a metal terminal into a predetermined pattern. Then, the semiconductor switching element 8 is mounted on the output line 4. For example, the semiconductor switching element 8 can be mounted on the output line 4 by a solder die bonder method, a reflow method, or the like.

〔図３（ｂ）の工程〕
入力線３、出力線４および半導体スイッチング素子８を図示しない成形型内に設置し、成形型内にポリアミド（ＰＡ６６）、ポリブチレンテレフタレート（ＰＢＴ）、ポリフェニレンサルファイド（ＰＰＳ）等からなる樹脂を注入することで、入力線３および出力線４をインサート成形した樹脂ケース９が形成される。 [Step of FIG. 3B]
The input line 3, the output line 4 and the semiconductor switching element 8 are installed in a mold (not shown), and a resin made of polyamide (PA66), polybutylene terephthalate (PBT), polyphenylene sulfide (PPS), or the like is injected into the mold. Thereby, the resin case 9 which insert-molded the input line 3 and the output line 4 is formed.

ここで、本実施形態では、樹脂ケース９の成形を半導体スイッチング素子８の実装後に行っているため、樹脂ケース９を高耐熱の材料で形成しなくても済む。すなわち、半導体スイッチング素子８を実装する時には、はんだ付けが必要になるが、はんだ付け温度がはんだ融点（約２５０℃）よりも高温である例えば２７０℃とされることから、樹脂ケース９の形成後に半導体スイッチング素子８を実装するのであれば、樹脂ケース９の材料として高耐熱のものが要求される。このため、本実施形態のように、樹脂ケース９の成形を半導体スイッチング素子８の実装後に行うことで、樹脂ケース９を高耐熱の材料で形成しなくても良くなる。これにより、高耐熱樹脂以外にも材料選択が可能となり、材料コストの削減を図ることが可能となる。   Here, in this embodiment, since the resin case 9 is molded after the semiconductor switching element 8 is mounted, the resin case 9 does not have to be formed of a high heat resistant material. That is, when mounting the semiconductor switching element 8, soldering is required, but the soldering temperature is set to, for example, 270 ° C., which is higher than the solder melting point (about 250 ° C.). If the semiconductor switching element 8 is mounted, the resin case 9 is required to have a high heat resistance. For this reason, it is not necessary to form the resin case 9 with a high heat-resistant material by forming the resin case 9 after mounting the semiconductor switching element 8 as in this embodiment. This makes it possible to select materials other than the high heat resistance resin, and to reduce the material cost.

〔図３（ｃ）の工程〕
ワーク、つまり成形型から樹脂ケース９にて覆った状態の入力線３、出力線４および半導体スイッチング素子８を取り出し、入力線３の上に制御部品７を組付け、接着剤等によって固定する。例えば、接着剤としてはシリコーン接着剤やＡｇペーストなどを用いることができ、制御部品７を単に入力線３に物理的に固定する場合にはシリコーン接着剤を用い、制御部品７を入力線３の所定場所に電気的に接続する場合にはＡｇペーストを使用している。 [Step of FIG. 3C]
The input line 3, the output line 4 and the semiconductor switching element 8 covered with the resin case 9 are taken out from the work, that is, the mold, and the control component 7 is assembled on the input line 3 and fixed with an adhesive or the like. For example, a silicone adhesive, an Ag paste, or the like can be used as an adhesive. When the control component 7 is simply fixed to the input line 3, a silicone adhesive is used, and the control component 7 is connected to the input line 3. Ag paste is used for electrical connection to a predetermined place.

〔図３（ｄ）の工程〕
ボンディングツールを用いて、ボンディングワイヤ１１により半導体スイッチング素子８と入力線３の所定場所とを電気的に接続する。また、ここでは図示していないが、制御部品７と入力線３の特定箇所とのボンディングも同時に行っている。これにより、半導体装置１内の制御回路２が構成される。 [Step of FIG. 3D]
Using a bonding tool, the semiconductor switching element 8 and a predetermined place of the input line 3 are electrically connected by the bonding wire 11. Although not shown here, bonding between the control component 7 and a specific portion of the input line 3 is also performed at the same time. Thereby, the control circuit 2 in the semiconductor device 1 is configured.

〔図３（ｅ）の工程〕
樹脂ケース９の凹部９ａ内を保護材となる封止材１０で充填し、封止材１０によって制御部品７や半導体スイッチング素子８およびボンディングワイヤ１１などを覆うことで封止する。これにより、図１に示す半導体装置１が完成する。 [Step of FIG. 3 (e)]
The inside of the concave portion 9a of the resin case 9 is filled with a sealing material 10 serving as a protective material, and the control component 7, the semiconductor switching element 8, the bonding wire 11 and the like are covered with the sealing material 10 for sealing. Thereby, the semiconductor device 1 shown in FIG. 1 is completed.

以上説明したように、本実施形態のように構成された半導体装置１では、金属ターミナルによって構成された入力線３や出力線４に対して制御部品７や半導体スイッチング素子８等の半導体チップをベアチップ実装し、入力線３や出力線４を通じて外部との電気的な接続が図れる構造とされている。このため、従来のようにベアチップＪ２を実装したリードＪ１を熱可塑性樹脂Ｊ５に備えた金属ターミナルＪ４に溶接するような形態とは異なり、溶接が必要なくなる。したがって、溶接を行うためのスペースが必要なくなり、半導体装置１を溶接不要で小型化を図ることができるものとすることが可能となる。また、溶接が不要になることから、製造工程の簡略化およびそれに伴う製造コスト削減を図ることができる。   As described above, in the semiconductor device 1 configured as in the present embodiment, a semiconductor chip such as the control component 7 and the semiconductor switching element 8 is used as a bare chip with respect to the input line 3 and the output line 4 configured by metal terminals. It is configured to be mounted and to be electrically connected to the outside through the input line 3 and the output line 4. For this reason, unlike the conventional case in which the lead J1 mounted with the bare chip J2 is welded to the metal terminal J4 provided in the thermoplastic resin J5, welding is not necessary. Therefore, a space for welding is not necessary, and the semiconductor device 1 can be reduced in size without requiring welding. Further, since welding is not necessary, the manufacturing process can be simplified and the manufacturing cost can be reduced accordingly.

また、入力線３や出力線４に対して制御部品７や半導体スイッチング素子８等の半導体チップを直接ベアチップ実装していることから、これらの半導体チップで発した熱を入力線３や出力線４を介して放熱することができる。   Further, since the semiconductor chips such as the control component 7 and the semiconductor switching element 8 are directly bare-chip mounted on the input line 3 and the output line 4, the heat generated by these semiconductor chips is input to the input line 3 and the output line 4. It is possible to dissipate heat through.

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置１は、第１実施形態に対して樹脂ケース９の構造などを変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。 (Second Embodiment)
A second embodiment of the present invention will be described. The semiconductor device 1 of the present embodiment is obtained by changing the structure of the resin case 9 and the like with respect to the first embodiment, and is otherwise the same as the first embodiment, and therefore, different parts from the first embodiment. Only explained.

図４は、本実施形態にかかる半導体装置１の断面図である。この図に示すように、入力線３や出力線４のうち制御部品７や半導体スイッチング素子８などの半導体チップが配置される箇所と対応する裏面側において、樹脂ケース９に凹部９ｂを設けてある。つまり、この位置において入力線３や出力線４と樹脂ケース９とが離間する構造としている。この凹部９ｂは、制御部品７や半導体スイッチング素子８などの半導体チップが配置される側に形成された凹部９ａと繋がっており、この繋がった部分において樹脂ケース９が開口した状態となり、その開口部において入力線３と出力線４の一端側が露出させられた状態となっている。そして、この凹部９ｂ内にも封止材１０が充填され、入力線３や出力線４が封止されている。また、樹脂ケース９のうち凹部９ｂを覆うように仕切壁部１２が設けられており、この仕切壁部１２により封止材１０を充填したときに封止材１０が堰き止められるようにされている。   FIG. 4 is a cross-sectional view of the semiconductor device 1 according to the present embodiment. As shown in this figure, a recess 9b is provided in the resin case 9 on the back surface side corresponding to the place where the semiconductor chip such as the control component 7 and the semiconductor switching element 8 is arranged in the input line 3 and the output line 4. . In other words, the input line 3 or the output line 4 and the resin case 9 are separated from each other at this position. The recess 9b is connected to the recess 9a formed on the side where the semiconductor chip such as the control component 7 and the semiconductor switching element 8 is arranged, and the resin case 9 is opened at the connected portion. In FIG. 3, one end side of the input line 3 and the output line 4 is exposed. And the sealing material 10 is filled also in this recessed part 9b, and the input line 3 and the output line 4 are sealed. In addition, a partition wall portion 12 is provided so as to cover the recess 9b in the resin case 9, and the sealing material 10 is dammed up when the sealing material 10 is filled by the partition wall portion 12. Yes.

図５は、本実施形態にかかる半導体装置１の製造工程を示した断面図である。まず、図５（ａ）の工程では、第１実施形態で説明した図３（ａ）と同様の工程を行うことで半導体スイッチング素子８を出力線４に実装する。   FIG. 5 is a cross-sectional view showing the manufacturing process of the semiconductor device 1 according to the present embodiment. First, in the process of FIG. 5A, the semiconductor switching element 8 is mounted on the output line 4 by performing the same process as in FIG. 3A described in the first embodiment.

次に、図５（ｂ）の工程では、成形型２０内に入力線３、出力線４および半導体スイッチング素子８を配置する。このとき、上型２１として、半導体スイッチング素子８と対応した部分にチップポケットとなる凹部２１ａが形成されたものを用意している。成形時には、樹脂圧に基づく樹脂漏れが生じないように成形型２０に圧力が掛けられる。このため、成形時に凹部２１ａ内に半導体スイッチング素子８が配置されるようにし、成形型２０が半導体スイッチング素子８に干渉しないようにすることで、成形型２０からの圧力が半導体スイッチング素子８に伝わらないようにしてチップ割れを防止している。また、下型２２として、凹部９ｂと対応する部分が突出した形状のものを用意している。そして、このような成形型２０を用いて、例えば上型２１に設けられた樹脂注入口２１ｂを通じて樹脂を注入する。これにより、樹脂ケース９が形成される。   Next, in the process of FIG. 5B, the input line 3, the output line 4, and the semiconductor switching element 8 are arranged in the mold 20. At this time, an upper mold 21 is prepared in which a concave portion 21 a serving as a chip pocket is formed in a portion corresponding to the semiconductor switching element 8. During molding, pressure is applied to the mold 20 so that resin leakage based on resin pressure does not occur. For this reason, the semiconductor switching element 8 is arranged in the recess 21 a during molding, and the molding die 20 is prevented from interfering with the semiconductor switching element 8, whereby the pressure from the molding die 20 is transmitted to the semiconductor switching element 8. This prevents the chip from cracking. In addition, a lower mold 22 having a shape in which a portion corresponding to the recess 9b protrudes is prepared. And using such a shaping | molding die 20, resin is inject | poured through the resin injection port 21b provided in the upper mold | type 21, for example. Thereby, the resin case 9 is formed.

続いて、図５（ｃ）、（ｄ）の工程では、第１実施形態で説明した図３（ｃ）、（ｄ）と同様の工程を行うことで制御部品７を入力線３に固定したり、ボンディングワイヤ１１による電気的な接続を行ったりする。このとき、樹脂ケース９に凹部９ｂを設けているため、ボンディング時にボンディング箇所が高温になったとしても、その部位には樹脂ケース９が無いため、樹脂ケース９を高耐熱性の樹脂で構成しなくても済むようにできる。さらに、凹部９ｂの開口部分を塞ぐように樹脂ケース９に対して仕切壁部１２を例えば接着等によって固定する。そして、図５（ｅ）の工程において、第１実施形態で説明した図３（ｅ）と同様の工程を行うことで、凹部９ａ、９ｂ内を封止材１０によって充填し、封止材１０によって制御部品７や半導体スイッチング素子８およびボンディングワイヤ１１などを覆うことで封止する。これにより、図４に示す半導体装置１が完成する。   Subsequently, in the steps of FIGS. 5C and 5D, the control component 7 is fixed to the input line 3 by performing the same steps as in FIGS. 3C and 3D described in the first embodiment. Or electrical connection by the bonding wire 11 is performed. At this time, since the concave portion 9b is provided in the resin case 9, even if the bonding portion becomes hot during bonding, the resin case 9 is made of a high heat resistance resin because there is no resin case 9 there. You can avoid it. Furthermore, the partition wall portion 12 is fixed to the resin case 9 by, for example, adhesion so as to close the opening of the recess 9b. Then, in the process of FIG. 5E, the same process as in FIG. 3E described in the first embodiment is performed, so that the recesses 9a and 9b are filled with the sealing material 10, and the sealing material 10 is filled. Thus, sealing is performed by covering the control component 7, the semiconductor switching element 8, the bonding wire 11, and the like. Thereby, the semiconductor device 1 shown in FIG. 4 is completed.

このように、半導体チップが配置される箇所と対応する部分において、樹脂ケース９に凹部９ｂを設けるようにすれば、ボンディング箇所が高温になったとしても、樹脂ケース９を構成する樹脂をボンディング時の発熱に耐えることができる材料にしなくても良くなる。このため、高耐熱樹脂以外にも材料選択が可能となり、材料コストの削減を図ることが可能となる。   Thus, if the recess 9b is provided in the resin case 9 at a portion corresponding to the location where the semiconductor chip is disposed, even if the bonding location becomes high temperature, the resin constituting the resin case 9 is bonded at the time of bonding. It is not necessary to use a material that can withstand the heat generation. For this reason, materials other than the high heat resistant resin can be selected, and the material cost can be reduced.

（他の実施形態）
上記第２実施形態では、成形型２０の上型２１に対してチップポケットとなる凹部２１ａを設ける場合について説明したが、第１実施形態の半導体装置１を製造する際にも、チップポケットを設けるようにしておくことで、チップ割れを防止することができる。 (Other embodiments)
In the second embodiment, the case where the recess 21a serving as a chip pocket is provided in the upper mold 21 of the mold 20 has been described. However, the chip pocket is also provided when the semiconductor device 1 of the first embodiment is manufactured. By doing so, chip cracking can be prevented.

また、上記各実施形態では、半導体装置１の形状や構成材料等の一例について説明したが、半導体装置１の形状や構成材料等については適宜設計変更可能である。   In the above embodiments, examples of the shape and constituent materials of the semiconductor device 1 have been described. However, the shape and constituent materials of the semiconductor device 1 can be appropriately changed in design.

１ 半導体装置
２ 制御回路
３ 入力線
４ 出力線
７ 制御部品
８ 半導体スイッチング素子（半導体チップ）
９ 樹脂ケース
９ａ、９ｂ 凹部（第１、第２凹部）
１０ 封止材
１１ ボンディングワイヤ
１２ 仕切壁部
２０ 成形型
２１ 上型
２１ａ 凹部（チップポケット）
２２ 下型 DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Control circuit 3 Input line 4 Output line 7 Control component 8 Semiconductor switching element (semiconductor chip)
9 Resin case 9a, 9b Recess (first and second recesses)
DESCRIPTION OF SYMBOLS 10 Sealing material 11 Bonding wire 12 Partition wall part 20 Molding die 21 Upper mold | type 21a Recessed part (chip pocket)
22 Lower mold

Claims (6)

金属ターミナル（３、４）と、
前記金属ターミナル（３、４）の表面に対して直接ベアチップ実装された半導体チップ（８）と、
前記金属ターミナル（３、４）をインサート成形しつつ、前記金属ターミナル（３、４）のうち前記半導体チップ（８）が実装される部分を露出させる第１凹部（９ａ）が形成され、かつ、前記金属ターミナル（３、４）のうちの外部との接続箇所を露出させるように構成された樹脂ケース（９）と、
前記凹部（９ａ）内に充填されることで、前記半導体チップ（８）を覆う封止材（１０）と、を備えていることを特徴とする半導体装置。 Metal terminals (3, 4),
A semiconductor chip (8) directly bare-chip mounted on the surface of the metal terminal (3, 4);
A first recess (9a) is formed to expose a portion of the metal terminal (3, 4) where the semiconductor chip (8) is mounted while insert molding the metal terminal (3, 4); and A resin case (9) configured to expose a connection portion with the outside of the metal terminals (3, 4);
A semiconductor device comprising: a sealing material (10) covering the semiconductor chip (8) by being filled in the recess (9a). 前記樹脂ケース（９）には、前記金属ターミナル（３、４）のうち前記半導体チップ（８）が配置される箇所と対応する裏面側において第２凹部（９ｂ）が形成され、該第２凹部（９ｂ）内も前記充填材（１０）で充填されていることを特徴とする請求項１に記載の半導体装置。   In the resin case (9), a second recess (9b) is formed on the back surface side corresponding to a position where the semiconductor chip (8) is disposed in the metal terminal (3, 4). The semiconductor device according to claim 1, wherein the inside of (9 b) is also filled with the filler (10). 前記第２凹部（９ｂ）を覆う仕切壁部（１２）が備えられ、
前記第１凹部（９ａ）と前記第２凹部（９ｂ）は繋がっていて、前記仕切壁部（１２）によって堰き止められて前記第１凹部（９ａ）と前記第２凹部（９ｂ）内に前記封止材（１０）が充填されていることを特徴とする請求項２に記載の半導体装置。 A partition wall (12) covering the second recess (9b);
The first recess (9a) and the second recess (9b) are connected to each other and blocked by the partition wall portion (12), and are inserted into the first recess (9a) and the second recess (9b). The semiconductor device according to claim 2, wherein the sealing material is filled. 金属ターミナル（３、４）と、
前記金属ターミナル（３、４）の表面に対して直接ベアチップ実装された半導体チップ（８）と、
前記金属ターミナル（３、４）をインサート成形しつつ、前記金属ターミナル（３、４）のうち前記半導体チップ（８）が実装される部分を露出させる第１凹部（９ａ）が形成され、かつ、前記金属ターミナル（３、４）のうちの外部との接続箇所を露出させるように構成された樹脂ケース（９）と、
前記凹部（９ａ）内に充填されることで、前記半導体チップ（８）を覆う封止材（１０）と、を備えてなる半導体装置の製造方法であって、
前記金属ターミナル（３、４）を用意する工程と、
前記金属ターミナル（３、４）の表面に、前記半導体チップ（８）をはんだ付けすることでベアチップ実装する工程と、
前記半導体チップ（８）がベアチップ実装された前記金属ターミナル（３、４）を成形型（２０〜２２）内に配置し、前記成形型（２０〜２２）内へ樹脂充填することで前記樹脂ケース（９）を形成する工程と、
前記樹脂ケース（９）の前記第１凹部（９ａ）内に前記封止材（１０）を充填することで、該封止材（１０）にて前記半導体チップ（８）を覆う工程と、を含んでいることを特徴とする半導体装置の製造方法。 Metal terminals (3, 4),
A semiconductor chip (8) directly bare-chip mounted on the surface of the metal terminal (3, 4);
A first recess (9a) is formed to expose a portion of the metal terminal (3, 4) where the semiconductor chip (8) is mounted while insert molding the metal terminal (3, 4); and A resin case (9) configured to expose a connection portion with the outside of the metal terminals (3, 4);
A semiconductor device manufacturing method comprising: a sealing material (10) covering the semiconductor chip (8) by being filled in the recess (9a),
Preparing the metal terminals (3, 4);
A step of mounting a bare chip by soldering the semiconductor chip (8) on the surface of the metal terminal (3, 4);
The resin case is obtained by placing the metal terminals (3, 4) on which the semiconductor chip (8) is bare-chip mounted in a mold (20-22) and filling the mold (20-22) with resin. Forming (9);
A step of covering the semiconductor chip (8) with the sealing material (10) by filling the sealing material (10) in the first recess (9a) of the resin case (9). A method for manufacturing a semiconductor device, comprising: 前記樹脂ケース（９）を形成する工程では、前記成形型（２０〜２２）として、前記半導体チップ（８）が配置されるチップポケット（２１ａ）を有したものを用意し、前記成形時に、前記チップポケット（２１ａ）内に前記半導体チップ（８）が配置されることで前記成形型（２０〜２２）が前記半導体チップ（８）と接触しないようにしていることを特徴とする請求項４に記載の半導体装置の製造方法。   In the step of forming the resin case (9), a mold having a chip pocket (21a) in which the semiconductor chip (8) is arranged is prepared as the mold (20-22). The said semiconductor chip (8) is arrange | positioned in a chip pocket (21a), The said shaping | molding die (20-22) is made not to contact with the said semiconductor chip (8), It is characterized by the above-mentioned. The manufacturing method of the semiconductor device of description. 前記樹脂ケース（９）を形成する工程では、前記金属ターミナル（３、４）のうち前記半導体チップ（８）が配置される箇所と対応する裏面側において、前記樹脂ケース（９）に第２凹部（９ｂ）を形成し、
前記樹脂ケース（９）を形成する工程の後に、前記金属ターミナル（３、４）に対してボンディングワイヤ（１１）を電気的に接続する工程を行うことを特徴とする請求項４または５に記載の半導体装置の製造方法。 In the step of forming the resin case (9), a second recess is formed in the resin case (9) on the back surface side corresponding to the place where the semiconductor chip (8) is arranged in the metal terminals (3, 4). Forming (9b),
The step of electrically connecting a bonding wire (11) to the metal terminal (3, 4) is performed after the step of forming the resin case (9). Semiconductor device manufacturing method.
JP2010173334A 2010-08-02 2010-08-02 Semiconductor device and manufacturing method of the same Pending JP2012033794A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010173334A JP2012033794A (en) 2010-08-02 2010-08-02 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010173334A JP2012033794A (en) 2010-08-02 2010-08-02 Semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2012033794A true JP2012033794A (en) 2012-02-16

Family

ID=45846828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010173334A Pending JP2012033794A (en) 2010-08-02 2010-08-02 Semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2012033794A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021123A1 (en) * 2014-08-08 2016-02-11 株式会社デンソー Electronic circuit component
WO2016031218A1 (en) * 2014-08-29 2016-03-03 株式会社デンソー Electronic circuit component and manufacturing method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283441A (en) * 1994-04-15 1995-10-27 Toshiba Corp Optical semiconductor device and manufacture thereof
JPH10144965A (en) * 1996-11-11 1998-05-29 Hamamatsu Photonics Kk Optical semiconductor device and its manufacture
JP2002343897A (en) * 2001-05-17 2002-11-29 Eeshikku Kk Electronic component
JP2008053478A (en) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd Lead frame, package component, manufacturing method thereof, and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283441A (en) * 1994-04-15 1995-10-27 Toshiba Corp Optical semiconductor device and manufacture thereof
JPH10144965A (en) * 1996-11-11 1998-05-29 Hamamatsu Photonics Kk Optical semiconductor device and its manufacture
JP2002343897A (en) * 2001-05-17 2002-11-29 Eeshikku Kk Electronic component
JP2008053478A (en) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd Lead frame, package component, manufacturing method thereof, and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021123A1 (en) * 2014-08-08 2016-02-11 株式会社デンソー Electronic circuit component
JP2016039291A (en) * 2014-08-08 2016-03-22 株式会社デンソー Electronic circuit component
WO2016031218A1 (en) * 2014-08-29 2016-03-03 株式会社デンソー Electronic circuit component and manufacturing method therefor

Similar Documents

Publication Publication Date Title
CN106486431B (en) The electron power module and its manufacturing method of heat dissipation with enhancing
CN103370788B (en) Semiconductor device and manufacture method thereof
JP5661183B2 (en) Semiconductor device and manufacturing method thereof
CN105765716B (en) Power semiconductor modular and composite module
JP4741969B2 (en) Electrical and electronic module for automobile and method for mounting the same
EP3358920B1 (en) Electronic control device, and manufacturing method for vehicle-mounted electronic control device
JP6619356B2 (en) Power semiconductor device and manufacturing method thereof
CN107006132A (en) Electromechanical component and the method for producing electromechanical component
JP5239291B2 (en) Semiconductor device and manufacturing method thereof
US8995142B2 (en) Power module and method for manufacturing the same
CN107818955B (en) Semiconductor module and method for manufacturing semiconductor module
JP6246051B2 (en) Power semiconductor device and manufacturing method thereof
CN104576559A (en) Power module package and method of manufacturing the same
JP4217742B2 (en) Electric motor and method for producing such an electric motor
CN106098573A (en) The manufacture method of semiconductor device
JP2010170728A (en) Electric/electronic module and method of manufacturing the same
JP5125975B2 (en) Resin case manufacturing method
JP5233853B2 (en) Semiconductor device
JP2010092918A (en) Connection structure and connection method between plate type electrode and block type electrode
JP2012033794A (en) Semiconductor device and manufacturing method of the same
JP2010245188A (en) Circuit module, heat dissipation structure of the same, and method of manufacturing the same
JP6645134B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20090039494A1 (en) Power semiconductor module with sealing device for sealing to a substrate carrier and method for manufacturing it
JP4513758B2 (en) Mold package and manufacturing method thereof
JP5749066B2 (en) Inductor-integrated lead frame, electronic circuit module and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131029