JP2012028470A - スイッチ装置 - Google Patents

Abstract

【課題】スイッチ素子で生じる電力損失を抑制して、更なる低損失化を図ることができるスイッチ装置を提供する。
【解決手段】スイッチ装置１は、トランジスタからなるスイッチ素子１０と、スイッチ素子１０にゲート電圧を印加してスイッチ素子１０の導通・遮断を切り替える駆動回路２０とを備えている。ゲート電圧が０Ｖであれば、ドレイン端子１２・ソース端子１３間の電流経路が遮断され、ドレイン電流は流れない。一方、ゲート電圧が上昇して所定の第１の閾値を超えるとドレイン電流は流れ始め、さらにゲート電圧が上昇して所定の第２の閾値（＞第１の閾値）を超えると、ゲート端子１１からチャネル領域に正孔４２が注入されてドレイン電流は増加する。駆動回路２０は、スイッチ素子１０の導通時に、第１の閾値より大きく且つ第２の閾値よりも小さい範囲に、電圧調節部２１にてゲート電圧を調節する。
【選択図】図１

Description

本発明は、トランジスタをスイッチ素子として用いたスイッチ装置に関する。

従来から、電界効果トランジスタ（Field EffectTransistor、以下、ＦＥＴと表記する）を備え、ＦＥＴのドレイン端子・ソース端子間の電流経路の導通・遮断が切り替えられることによりスイッチングを行うように構成されたスイッチ装置が種々提供されている。このスイッチ装置は、たとえば電気機器等の負荷と電源との間にＦＥＴが挿入されることにより、電源から負荷に供給される電力のスイッチングを行う。

この種のスイッチ装置に用いられるトランジスタとして、近年、ガリウムナイトライド（ＧａＮ）などの窒化系物系半導体材料を用いたトランジスタが注目されている。窒化物系半導体材料を用いたトランジスタの一例として、ＡｌＧａＮ／ＧａＮヘテロ接合を用いたトランジスタがある（たとえば特許文献１参照）。

特許文献１記載のトランジスタは、基板１００上に、バッファ層、第１の半導体層（アンドープＧａＮ層）１０１、第２の半導体層（アンドープＡｌＧａＮ層）１０２、ｐ型のコントロール層１０３がこの順に形成されている（図１参照）。第２の半導体層１０２上には、ソース端子（電極）１３およびドレイン端子（電極）１２が形成され、コントロール層１０３上にはゲート端子（電極）１１が形成されている。この構成により、トランジスタは、ドレイン端子１２・ソース端子１３間に電圧が印加された状態で、ゲート端子１１・ソース端子１３間に印加されるゲート電圧が変化すると、ドレイン端子１２・ソース端子１３間の電流経路に流れるドレイン電流が変化する。

すなわち、上記構成のトランジスタでは、第１の半導体層１０１と第２の半導体層１０２との界面にヘテロ障壁が形成され、ヘテロ界面にはチャネル領域となる２次元電子ガス層が形成される。ゲート電圧が０Ｖの状態では、ゲート端子１１の直下のチャネル領域が空乏化しているためドレイン電流は流れない（図１（ａ）参照）。一方、ゲート電圧が上昇して所定の第１の閾値を超えると、ドレイン電流は流れ始める（図１（ｂ）参照）。さらにゲート電圧が上昇して所定の第２の閾値（＞第１の閾値）を超えると、ゲート端子１１からチャネル領域に正孔４２が注入されてドレイン電流は増加する（図１（ｃ）参照）。

要するに、上記トランジスタは、ゲート電圧が第１の閾値を下回る場合にドレイン端子・ソース端子間の電流経路が遮断され、ゲート電圧が第１の閾値を超える場合にドレイン端子・ソース端子間の電流経路が導通するノーマリオフ型のスイッチ素子を構成する。

また、特許文献１と同様の構成のトランジスタを２個用いて、両トランジスタのソース端子同士を接続することにより、双方向に電流を流すことができるスイッチ装置（双方向スイッチ）を実現することも考えられている（たとえば特許文献２参照）。

上記トランジスタをスイッチ素子に用いたスイッチ装置は、ＭＯＳ（Metal OxideSemiconductor）ＦＥＴやＩＧＢＴ（Insulated GateBipolar Transistor）等を用いる場合に比べ、導通（オン）状態での電流経路に存在する電気抵抗であるオン抵抗を小さく抑えることができる。

国際公開第２００７／００７５４８号パンフレット 特開２００８−１５３７４８号公報

ところで、従来のスイッチ装置では、上記構成のトランジスタをスイッチ素子に用いることによりオン抵抗が低減されたとしても、スイッチ素子で発生する電力損失が問題になる可能性がある。

すなわち、上記構成のトランジスタでは、導通状態においてゲート電圧が第２の閾値（＞第１の閾値）を超えていると、ゲート端子からチャネル領域に正孔が注入され、ゲート端子・ソース端子間にゲート電流が流れることになる。したがって、このトランジスタをスイッチ素子として用いたスイッチ装置においては、ゲート電流に起因した電力損失がスイッチ素子で生じることがあり、結果的に低損失化の妨げとなる。

本発明は上記事由に鑑みて為されており、スイッチ素子で生じる電力損失を抑制して、更なる低損失化を図ることができるスイッチ装置を提供することを目的とする。

本発明のスイッチ装置は、ゲート端子とドレイン端子とソース端子とを有するスイッチ素子と、スイッチ素子にゲート電圧を印加してドレイン端子・ソース端子間の電流経路の導通・遮断を切り替える駆動回路とを備え、スイッチ素子は、第１の半導体層と第１の半導体層の上に設けられる第２の半導体層とを有し、第１の半導体層と第２の半導体層との界面には当該界面に沿って電子が移動するチャネル領域が形成され、ドレイン端子およびソース端子は第２の半導体層の上に互いに離間して形成され、ゲート端子は第２の半導体層の上または上方におけるドレイン端子とソース端子との間に形成され、駆動回路は、ドレイン端子・ソース端子間の電流経路の導通時に、電流経路が導通する最小電圧である第１の閾値より大きく、且つゲート電流が流れる最小電圧である第２の閾値よりも小さい範囲にゲート電圧を調節する電圧調節部を備えることを特徴とする。

このスイッチ装置において、スイッチ素子は２個設けられており、一方のスイッチ素子のドレイン端子・ソース端子間の電流経路と、他方のスイッチ素子のドレイン端子・ソース端子間の電流経路とが直列に接続されており、駆動回路はドレイン端子・ソース端子間の電流経路の導通・遮断を両方のスイッチ素子について一斉に切り替えることが望ましい。

このスイッチ装置において、スイッチ素子は、ゲート端子と第２の半導体層との間に形成された半導体層からなるコントロール層を有することがより望ましい。

このスイッチ装置において、第１の半導体層と第２の半導体層とコントロール層とは、窒化物系半導体または炭化珪素からなることがより望ましい。

このスイッチ装置において、第１の半導体層はアンドープのＧａＮからなり、第２の半導体層はアンドープのＡｌ_ｘＧａ_１−ｘＮからなり、コントロール層はｐ型のＡｌ_ｘＧａ_１−ｘＮからなることがより望ましい。

本発明は、スイッチ素子で生じる電力損失を抑制して、更なる低損失化を図ることができるという利点がある。

実施形態１のスイッチ装置の構成および動作の説明図である。 同上のスイッチ装置の構成を示す概略回路図である。 同上のスイッチ装置に用いるスイッチ素子の特性を示し、（ａ）はゲート電圧−ドレイン電流の関係を表す図、（ｂ）はゲート電圧−ゲート電流の関係を表す図である。 同上のスイッチ装置の駆動回路の特性を示し、ゲート電圧−ドレイン電流の関係を表す図である。 実施形態２のスイッチ装置の構成を示す概略回路図である。

（実施形態１）
本実施形態のスイッチ装置１は、図２に示すように、トランジスタからなるスイッチ素子１０と、スイッチ素子１０にゲート電圧を印加してスイッチ素子１０の導通（オン）・遮断（オフ）を切り替える駆動回路２０とを備えている。

スイッチ素子１０は、ゲート端子１１とドレイン端子１２とソース端子１３とを有している。詳しい構成については後述するが、スイッチ素子１０は、ガリウムナイトライド（ＧａＮ）などの窒化系物系半導体材料を用いたＦＥＴであって、本実施形態では背景技術の欄でも説明したようにＡｌＧａＮ／ＧａＮヘテロ接合を用いたＦＥＴを採用している。

駆動回路２０は、スイッチ素子１０のゲート端子１１・ソース端子１３間に接続されており、ゲート端子１１・ソース端子１３間にゲート電圧を印加する。駆動回路２０は、ゲート電圧を制御することにより、ドレイン端子１２・ソース端子１３間の電流経路の導通・遮断を切り替える。

ここで、駆動回路２０は、ゲート電圧の大きさを調節する電圧調節部２１と、ゲート電圧をオンオフ制御する制御部２２とを備えている。電圧調節部２１は、出力電圧の大きさが可変である直流電圧源からなり、負極がソース端子１３に接続され、正極が制御部２３を介してゲート端子１１に接続されている。

図２の例では、スイッチ装置１は、電気機器等からなる負荷３１と直流電源３２とを備えた負荷回路３０のオンオフ制御に用いられている。具体的には、スイッチ素子１０は、負荷３１と直流電源３２との直列回路にドレイン端子１２・ソース端子１３間の電流経路が挿入されるように、負荷回路３０に対して接続されている。ここでは、直流電源３２の正極側にドレイン端子１２が接続され、負極側にソース端子１３が接続されている。

したがって、駆動回路２０がスイッチ素子１０にゲート電圧を印加してドレイン端子１２・ソース端子１３間の電流経路の導通・遮断を切り替えることにより、直流電源３２から負荷３１に供給される電力のスイッチングが行われる。

次に、本実施形態におけるスイッチ素子１０の基本的な構成および動作について、図１を参照して説明する。なお、図１では、動作の説明を簡単にするためにドレイン端子１２・ソース端子１３間に電圧を印加する直流電源３３を図示しているが、実際は、ドレイン端子１２・ソース端子１３間には負荷回路３０の直流電源３２から電圧が印加される。

スイッチ素子１０は、基板１００上に、バッファ層（図示せず）を介して形成されたアンドープＧａＮ層からなる第１の半導体層１０１と、第１の半導体層１０１上に形成されたアンドープＡｌＧａＮ層からなる第２の半導体層１０２とを有している。基板１００は、シリコン（Ｓｉ）、あるいは窒化物系半導体が成長可能なサファイアや炭化珪素（ＳｉＣ）からなる。さらに、第２の半導体層１０２上の一部に形成され、不純物がドープされたｐ型のＡｌＧａＮからなるコントロール層１０３を、スイッチ素子１０は備えている。

ゲート端子１１は、コントロール層１０３上に形成されており、また、ドレイン端子１２およびソース端子１３は、互いに離間して第２の半導体層１０２上であってコントロール層１０３を挟む位置に形成されている。つまり、ゲート端子１１は第２の半導体層１０２の上方における、ドレイン端子１２とソース端子１３との間に形成されている。

コントロール層１０３は、ｐ型のＡｌ_ｘＧａ_１−ｘＮから構成されていればよく、本実施形態では、コントロール層１０３と第２の半導体層１０２とは共にＡｌ_０．２Ｇａ_０．８Ｎで構成されている。第２の半導体層１０２のバンドギャップは、第１の半導体層１０１のバンドギャップよりも大きく、第１の半導体層１０１と第２の半導体層１０２との界面にはへテロ障壁が形成されている。

第１の半導体層１０１における第２の半導体層１０２との界面領域には、自発分極とピエゾ分極との影響によって、動作時にチャネル領域となる高濃度の２次元電子ガス（２ＤＥＧ：2 Dimensional ElectronGas）層が形成される。つまり、第１の半導体層１０１には、不純物がドープされていないにもかかわらず、第２の半導体層１０２との界面に沿って電子が移動するチャネル領域が形成される。

ここで、ドレイン端子１２およびソース端子１３は、いずれも２次元電子ガス層とオーミック接合され、ゲート端子１１は、コントロール層１０３とオーミック接合されている。

上述した構成により、スイッチ素子１０は、ドレイン端子１２・ソース端子１３間に電圧が印加された状態で、ゲート電圧が変化すると、以下に説明する原理でドレイン端子１２・ソース端子１３間の電流経路に流れるドレイン電流が変化する。

すなわち、スイッチ素子１０は、ゲート電圧Ｖｇｓが０Ｖであれば、図１（ａ）に示すようにゲート端子１１の直下のチャネル領域が空乏化しているため、ドレイン端子１２・ソース端子１３間の電流経路が遮断され、ドレイン電流が流れない。チャネル領域の空乏化は、ゲート端子１１と第２の半導体層１０２との間に形成されているｐ型のコントロール層１０３が、チャネル領域のポテンシャルを持ち上げることに起因する。つまり、ゲート電圧Ｖｇｓが０Ｖではチャネル領域の２次元電子ガスが正孔（ホール）により相殺され、ノーマリオフ特性が実現される。

一方、スイッチ素子１０は、ゲート電圧Ｖｇｓが所定の第１の閾値Ｖｔｈ１より大きく、且つ所定の第２の閾値Ｖｔｈ２（＞Ｖｔｈ１）よりも小さければ（つまりＶｔｈ１＜Ｖｇｓ＜Ｖｔｈ２）、図１（ｂ）に示すように電流経路が導通し、ドレイン電流が流れる。つまり、Ｖｔｈ１＜Ｖｇｓ＜Ｖｔｈ２の状態では、ゲート端子１１の直下のチャネル領域のポテンシャルが下がり、チャネル領域に電子４１が発生することにより、スイッチ素子１０はＪＦＥＴとして動作する。

したがって、上記構成のスイッチ素子１０においてゲート電圧Ｖｇｓとドレイン電流との関係は、図３（ａ）に示すような関係になる。図３（ａ）では、横軸がゲート電圧Ｖｇｓ、縦軸がドレイン電流を表している。すなわち、Ｖｇｓ＜Ｖｔｈ１の領域ではドレイン電流はゼロであり、Ｖｔｈ１＜Ｖｇｓ＜Ｖｔｈ２の領域ではドレイン電流はゲート電圧Ｖｇｓに略比例する。

なお、第１の閾値Ｖｔｈ１は本実施形態では約１Ｖとするが、この値に限定する趣旨ではなく、適宜変更可能である。

また、スイッチ素子１０は、ゲート電圧Ｖｇｓが第２の閾値Ｖｔｈ２より大きければ（つまりＶｇｓ＞Ｖｔｈ２）、図１（ｃ）に示すようにゲート端子１１からチャネル領域に正孔（ホール）４２が注入されてドレイン電流が増加する。

つまり、第２の閾値Ｖｔｈ２はｐ型のコントロール層１０３とチャネル領域との間に形成されるｐｎ接合の順方向オン電圧であって、ゲート電圧Ｖｇｓが第２の閾値Ｖｔｈ２を超えると、ゲート端子１１からチャネル領域に正孔４２が注入される。チャネル領域に正孔４２が注入されると、注入された正孔４２と同量の電子４１がソース端子１３から引き寄せられ、発生した電子４１がドレイン電圧によりドレイン端子１２に向かって高速で移動するため、ドレイン電流は増加する。このとき、第１の半導体層１０１中の正孔４２の移動度は電子４１の移動度に比べて極めて小さいので、殆どの正孔４２はゲート端子１１付近に留まることになる。

したがって、上記構成のスイッチ素子１０においてゲート電圧Ｖｇｓとゲート電流との関係は、図３（ｂ）に示すような関係になる。図３（ｂ）では、横軸がゲート電圧Ｖｇｓ、縦軸がゲート電流を表している。すなわち、Ｖｇｓ＜Ｖｔｈ２の領域ではゲート電流はゼロであり、Ｖｇｓ＞Ｖｔｈ２の領域ではゲート電流はゲート電圧Ｖｇｓが大きくなるに連れて大きくなる。

なお、第２の閾値Ｖｔｈ２は、第２の半導体層１０２やコントロール層１０３を構成している半導体材料のバンドギャップにより決定される。本実施形態では、半導体材料としてＡｌＧａＮを用いているので第２の閾値Ｖｔｈ２は約３Ｖであるが、この値に限定する趣旨ではない。

スイッチ装置１は、上述した構成のスイッチ素子１０を用いていることにより、ＭＯＳＦＥＴやＩＧＢＴ等を用いる場合に比べ、導通（オン）状態での電流経路に存在する電気抵抗であるオン抵抗を小さく抑えることができる。

ところで、本実施形態のスイッチ装置１においては、駆動回路２０は、スイッチ素子１０の導通時に、図４に斜線で示すように第１の閾値Ｖｔｈ１より大きく且つ第２の閾値Ｖｔｈ２よりも小さい範囲に、電圧調節部２１にてゲート電圧Ｖｇｓを調節する。なお、図４では、横軸がゲート電圧Ｖｇｓ、縦軸がドレイン電流を表している。

具体的には、電圧調節部２１は、Ｖｔｈ１＜Ｖｇｓ＜Ｖｔｈ２の範囲内で予め決められた大きさのゲート電圧Ｖｇｓを出力する。制御部２２は、スイッチ素子１０を遮断する際には電圧調節部２１からスイッチ素子１０への出力電圧を遮断し、スイッチ素子１０を導通させる際には電圧調節部２１の出力電圧をスイッチ素子１０に印加する。

ここにおいて、第１の閾値Ｖｔｈ１は電流経路が導通する最小電圧であるから、スイッチ素子１０は、第１の閾値Ｖｔｈ１より大きいゲート電圧Ｖｇｓが印加されることにより、ドレイン端子１２・ソース端子１３間の電流経路が導通する。また、第２の閾値Ｖｔｈ２はゲート電流が流れる最小電圧であるから、スイッチ素子１０は、第２の閾値Ｖｔｈ２より小さいゲート電圧Ｖｇｓが印加されることにより、ゲート電流が流れない。

要するに、駆動回路２０は、ゲート電圧Ｖｇｓを第２の閾値Ｖｔｈ２よりも小さい範囲に制限しているので、スイッチ装置１は、たとえ導通状態であっても、ｐ型のコントロール層１０３とチャネル領域との間に形成されるｐｎ接合部がオンすることはない。そのため、本実施形態のスイッチ装置１においては、スイッチ装置１は、図１（ｃ）のようにゲート端子１１からチャネル領域に正孔４２が注入される動作モードで動作することはない。

以上説明した構成のスイッチ装置１によれば、スイッチ素子１０のドレイン端子１２・ソース端子１３間の電流経路が導通している状態でも、ゲート電圧ＶｇｓはＶｔｈ１＜Ｖｇｓ＜Ｖｔｈ２の範囲に調節されているので、第２の閾値Ｖｔｈ２を超えることはない。そのため、スイッチ素子１０のゲート端子１１・ソース端子１３間にゲート電流が流れることはない。したがって、スイッチ装置１は、スイッチ素子１０のオン抵抗を小さく抑えることができるだけでなく、ゲート電流に起因してスイッチ素子１０で生じる電力損失を抑制することができ、結果的に更なる低損失化を図ることができる。

また、スイッチ素子１０は、ゲート端子１１と第２の半導体層１０２との間に半導体層からなるコントロール層１０３を有しているので、コントロール層１０３を第２の半導体層１０２と同種の半導体材料にて形成することで、連続したプロセスにて形成可能となる。したがって、高温大電流動作時においても信頼性の高いスイッチ素子１０を実現可能となる。

さらにまた、第１の半導体層１０１と第２の半導体層１０２とコントロール層１０３とは、いずれもワイドバンドギャップ半導体である窒化物系半導体からなるので、第２の閾値Ｖｔｈ２を比較的大きくすることができる。つまり、第２の閾値Ｖｔｈ２は、第２の半導体層１０２やコントロール層１０３を構成している半導体材料のバンドギャップにより決定されるので、ワイドハンドキャップ半導体を用いることにより比較的大きくなる。その結果、スイッチ素子１０での電力損失の抑制に有効なゲート電圧Ｖｇｓの範囲を拡大することができる。

しかも、コントロール層１０３はｐ型のＡｌ_ｘＧａ_１−ｘＮからなるので、アンドープＡｌ_ｘＧａ_１−ｘＮからなる第２の半導体層１０２と格子不整合のない良好な接合となり、スイッチ素子１０の性能の安定性、信頼性の向上を図ることができる。

第１の半導体層１０１と第２の半導体層１０２とコントロール層１０３とを構成する半導体材料は、窒化物系半導体に限らず、たとえば窒化珪素（ＳｉＣ）を用いた場合でも、ワイドバンドギャップ半導体であることから、第２の閾値Ｖｔｈ２を比較的大きくできる。

なお、本実施形態では、スイッチ素子１０は、ゲート端子１１とコントロール層１０３とがオーミック接触する構成を採用しているが、この構成に限らず、ゲート端子１１が第２の半導体層１０２とショットキー接触した構成であってもよい。

また、本実施形態のスイッチ素子１０は、窒化物系半導体以外の化合物半導体を用いても実現でき、たとえばＧａＮに代えてＧａＡｓが用いられ、ＡｌＧａＮに代えてＡｌＧａＡｓが用いられていてもよい。あるいは、ＧａＮ／ＡｌＧａＮのヘテロ接合に代えて、Ｓｉ／ＳｉＧｅのヘテロ接合を用いて同様の構成が実現されていてもよい。

（実施形態２）
本実施形態のスイッチ装置１は、スイッチ素子を２個用いて、双方向に流れる電流をオン・オフすることができる双方向スイッチを構成している点が実施形態１のスイッチ装置１と相違する。

本実施形態では、スイッチ装置１は、図５に示すように第１のスイッチ素子５０と、第２のスイッチ素子６０との２個のスイッチ素子を有している。負荷回路３０は、負荷３１と交流電源３４との直列回路からなる。なお、各スイッチ素子５０，６０の構成および動作は、実施形態１で説明したスイッチ素子１０と同様である。

第１のスイッチ素子５０のドレイン端子５２・ソース端子５３間の電流経路と、第２のスイッチ素子６０のドレイン端子６２・ソース端子６３間の電流経路とは、直列に接続され、負荷回路３０の両端間に接続されている。ここでは、両スイッチ素子５０，６０は、ソース端子５３，６３同士が接続され、第１のスイッチ素子５０のドレイン端子５２は負荷回路３０の一端に、第２のスイッチ素子６０のドレイン端子６２は負荷回路３０の他端にそれぞれ接続されている。

駆動回路も２組設けられており、第１のスイッチ素子５０を駆動する第１の駆動回路７０は、第１のスイッチ素子５０のゲート端子５１・ソース端子５３間に接続されており、電圧調節部７１からゲート端子５１・ソース端子５３間にゲート電圧を印加する。第２のスイッチ素子６０を駆動する第２の駆動回路８０は、第２のスイッチ素子６０のゲート端子６１・ソース端子６３間に接続されており、電圧調節部８１からゲート端子６１・ソース端子６３間にゲート電圧を印加する。なお、各駆動回路７０，８０の構成および動作は、実施形態１で説明した駆動回路２０と同様である。

ところで、本実施形態において、第１および第２の両駆動回路７０，８０は、各々の制御部７２，８２の動作タイミングが同期しており、電流経路の導通・遮断を第１および第２の両スイッチ素子５０，６０について一斉に切り替える。つまり、第１のスイッチ素子５０が遮断状態にあれば第２のスイッチ素子６０も遮断状態にあり、第１のスイッチ素子５０が導通状態にあれば第２のスイッチ素子６０も導通状態にある。

以上説明した構成のスイッチ装置１によれば、双方向に流れる電流に対応することができるので、交流電源３４から負荷３１へ供給される電力のスイッチングにも用いることが可能になる。

その他の構成および機能は実施形態１と同様である。

１ スイッチ装置
１０ スイッチ素子
１１ ゲート端子
１２ ドレイン端子
１３ ソース端子
２０ 駆動回路
２１ 電圧調節部
４１ 電子
４２ 正孔
５０ 第１のスイッチ素子
５１ ゲート端子
５２ ドレイン端子
５３ ソース端子
６０ 第２のスイッチ素子
６１ ゲート端子
６２ ドレイン端子
６３ ソース端子
７０ 第１の駆動回路
７１ 電圧調節部
８０ 第２の駆動回路
８１ 電圧調節部
１０１ 第１の半導体層
１０２ 第２の半導体層
１０３ コントロール層
Ｖｔｈ１ 第１の閾値
Ｖｔｈ２ 第２の閾値

Claims (5)

1. ゲート端子とドレイン端子とソース端子とを有するスイッチ素子と、前記スイッチ素子にゲート電圧を印加して前記ドレイン端子・前記ソース端子間の電流経路の導通・遮断を切り替える駆動回路とを備え、
   前記スイッチ素子は、第１の半導体層と前記第１の半導体層の上に設けられる第２の半導体層とを有し、前記第１の半導体層と前記第２の半導体層との界面には当該界面に沿って電子が移動するチャネル領域が形成され、前記ドレイン端子および前記ソース端子は前記第２の半導体層の上に互いに離間して形成され、前記ゲート端子は前記第２の半導体層の上または上方における前記ドレイン端子と前記ソース端子との間に形成され、
   前記駆動回路は、前記ドレイン端子・前記ソース端子間の電流経路の導通時に、前記電流経路が導通する最小電圧である第１の閾値より大きく、且つゲート電流が流れる最小電圧である第２の閾値よりも小さい範囲に前記ゲート電圧を調節する電圧調節部を備えることを特徴とするスイッチ装置。
2. 前記スイッチ素子は２個設けられており、一方の前記スイッチ素子の前記ドレイン端子・前記ソース端子間の電流経路と、他方の前記スイッチ素子の前記ドレイン端子・前記ソース端子間の電流経路とが直列に接続されており、前記駆動回路は前記ドレイン端子・前記ソース端子間の電流経路の導通・遮断を両方の前記スイッチ素子について一斉に切り替えることを特徴とする請求項１記載のスイッチ装置。
3. 前記スイッチ素子は、前記ゲート端子と前記第２の半導体層との間に形成された半導体層からなるコントロール層を有することを特徴とする請求項１または請求項２に記載のスイッチ装置。
4. 前記第１の半導体層と前記第２の半導体層と前記コントロール層とは、窒化物系半導体または炭化珪素からなることを特徴とする請求項３記載のスイッチ装置。
5. 前記第１の半導体層はアンドープのＧａＮからなり、前記第２の半導体層はアンドープのＡｌ_ｘＧａ_１−ｘＮからなり、前記コントロール層はｐ型のＡｌ_ｘＧａ_１−ｘＮからなることを特徴とする請求項４記載のスイッチ装置。
   

Images