JP2012027034A - アナライザ、アクティブロードプル回路、高周波入力信号に対する電子デバイスの応答測定方法およびそれらの較正方法並びにそれらを含む回路の設計を改良および製造する方法 - Google Patents

Abstract

【課題】高周波入力信号に対する電子デバイスの挙動を分析するための改良されたアナライザと方法、および高周波デバイスを設計し製造する改良された方法を提供する。
【解決手段】アクティブロードプル回路２０１は、ＤＵＴ２０６から出力信号を受け取って、そのとき、変更された信号をＤＵＴ２０６に提供して戻すＤＵＴ２０６に接続され、その信号は、入力信号ｘ，ｙを考慮するとアナログ信号処理回路２３７によって変更されて、フィードバック回路２３７で作用する振幅ゲインと位相変化を制御する。よってポジティブフィードバックループは避けられて分析の制御のためのより良い制御が可能になる。ネットワークアナライザまたは他の信号測定装置２４２がＤＵＴ２０６のポートで観測された波形を記録し、その結果、様々な負荷条件の下におけるＤＵＴ２０６の挙動が分析される。
【選択図】図１０

Description

本発明は高周波デバイス、特に、移動電話ネットワークまたは他のテレコミュニケーションに関連した基地局で使用される増幅器のような高電力（大信号）高周波増幅器に使用されるデバイスの挙動の分析に関する。また本発明は、この種のデバイスを含む回路の性能を改良する方法に関する。

高周波電子デバイスの挙動を分析する際、該デバイスが通常の動作中に置かれると思われるような条件の下で該デバイスの挙動を評価することが望まれることが多い。例えば、デバイスに通常／最終的な動作中に取り付けられるインピーダンスは、デバイスの性能、例えば効率および／または線形性を高度に決定する。そのような問題は例えば、移動体通信基地局で使用される高周波大信号増幅回路を設計するときに特に関連がある。したがって、デバイスの入力および／または出力に仮想負荷／仮想インピーダンスを加えた状態でデバイスを分析すること望まれる。そのような仮想インピーダンスを加える一つの手段は、アクティブロードプルを加えることであり、その場合、被試験デバイスに入力される入力信号に相関的な、或る大きさ（マグニチュード）と位相をもつ信号が、被試験デバイスのポート（例えば入力または出力）に注入される。

公知のロードプルシステムはフィードフォワード構成に基づいており、その一例が添付図面の図１に示されている。図１は、電力プリッタ１０２、移相器１０３、可変減衰器１０４および増幅器１０５からなるロードプル回路１０１に接続された被試験デバイス（ＤＵＴ）１０６を示している。電力プリッタ１０２の入力側で受け取られた信号ａ_SOURCEは、二つの信号に分割され、その一方ａ'_INは、移相器１０３、可変減衰器１０４および増幅器１０５を経由して、信号ａ_OUT（標準的な慣行に従って図１で右から左を指している矢印ａ_OUTを参照）となってＤＵＴ１０６の一方のポートに送られ、他方の信号ａ_INは、ＤＵＴ１０６の他方のポートに直接送られて、信号ｂ_OUT（標準的な慣行に従って図１で左から右を指している矢印ｂ_OUTを参照）を生む。ＤＵＴ１０６が受けるインピーダンスを決める反射係数Γ_Lは、進行波ａ_OUTとｂ_OUTの比に等しく、Γ_L＝ａ_OUT／ｂ_OUTである。反射係数Γ_Lは信号ａ_OUTの大きさおよび位相を変えることによって設定される。

フィードフォワードロードプル回路１０１の場合、準片方向デバイス、例えば増幅器がＤＵＴ１０６として用いられる場合には、アクティブロードプルに入力する信号ａ'_INと、アクティブロードプルから出力される信号ａ_OUTは分離され、ＤＵＴはこれら二信号を分離された状態に保つ。もし、回路の入力と出力とが互いに十分分離されているなら、回路は、信号がループ内を回り、ループを通過する毎に増幅されることで、非制御のパワーの増強に至るフィードバックループを形成することはない。従って信号ａ_OUTが信号ａ'_INから確実に分離されるようにすれば、アクティブロードプル回路１０１の安定した動作が得られる可能性がある。しかしながら、図１のシステムは、基本周波数とその高調波周波数での反射係数Γ_Lの設定が繰り返し作業であるという点で不利である。ロードプル回路が生成する信号ａ_OUTは、信号ａ'_INに依存し、また信号ｂ_OUTからは独立しているので、異なる信号ｂ_OUTを生むＤＵＴ１０６の性能の変化、例えば出力飽和は、ロードプル回路１０１が生成する反射係数Γを変化させる。これ故、反射係数Γの設定は、ＤＵＴ１０６の未知の挙動に依存することになり、各電力レベルで一定の反射係数を保つためには、移相器１０３と可変減衰器１０４の設定条件を、（たとえば、試行錯誤またはランダム探索によって）頻繁に設定し直すことが必要になる。このように移相器１０３と可変減衰器１０４の設定の調整が必要であるため、フィードフォワード構成は自動化に適さない。

フィードバックロードプル回路の使用も提案されているが、提案された回路はフィードフォワード構成における上記の不具合を被らないかもしれないが、フィードバックロードプル回路の不安定な動作に関連した問題が存在することから、このような提案は現実には役立ってはいない。そのような不安定さはフィードバック回路の入力と出力が統合され、その間が有効に分離されないことから生じる。フィードバックロードプル回路にフィルタを挿入し、殆どの周波数で回路の出力から入力を分離することも提案されている。しかしながら、フィルタの動作周波数でもなお、ロードプルの入力と出力は有効に分離されず、その結果、制御されないパワーの増強が起こり、信号が発振するので、ＤＵＴのレスポンスを測定してもほとんど役に立たない場合がある。

そこで本発明は、高周波入力信号に対する電子デバイスの挙動を分析するための改良されたアナライザと方法、および高周波デバイスを設計し製造する改良された方法を提供しようとする。

本発明の第一の様態によれば、或る周波数範囲内の周波数について、高周波入力信号に対する電子デバイスの応答を測定するためのアナライザであって、
該アナライザは、分析される上記デバイスの使用中に該デバイスに接続可能なアクティブロードプル回路を備え、
このアクティブロードプル回路は、
（ｉ）前記分析されるべきデバイスから出力信号を受信し、
（ｉｉ）この出力信号を修正し、そして
（ｉｉｉ）この修正された信号を前記分析されるべきデバイスに戻すように構成されたフィードバック回路を備え、
前記フィードバック回路は、前記周波数範囲内のすべての周波数について、該フィードバック回路のマグニチュードゲインを制限するように構成されているアナライザが提供される。

分析されるべきデバイスからの出力信号は、該デバイスのポート（例えば入力ポートまたは出力ポート）から受信されてもよい。アナライザの使用中、デバイスのそのようなポートに高周波信号が加えられてもよい。デバイスまたは該デバイスがその中で使用されるべき回路の設計改良を試みるとき、アクティブロードプル回路を利用すると非常に有利な場合がある。そのような改良を実施できるようにするためには、反射係数が［１］に近いときの条件でデバイスが動作しているときに測定が行えることが役に立つ。反射係数は、ＤＵＴからの出力によって生成されたある周波数の出力信号（つまりＤＵＴからの電波）の、同じ周波数の反射信号（つまりＤＵＴへの電波）に対する比に等しい。ＤＵＴのポートで生成される信号は電波であり、幾つかの周波数から成ることが多いから、一般に反射係数は、周波数が異なれば異なるであろう。

本発明によれば、反射係数が［１］に極めて近いときに、システムが不安定になることなく測定が可能である。前記周波数範囲内の全ての周波数についてフィードバック回路のマグニチュードゲインを制限することができなければ、アナライザは（ＤＵＴに接続されたとき）、前記周波数範囲内のある周波数でポジティブフィードバックループを形成しかねず（その場合、その周波数での回路のパワーゲインは［１］より大きくなりかねず）、システムの「ロックアップ」および／またはシステムの不安定状態につながりかねない。こうしてマグニチュードゲインを制限するフィードバック回路の機能は、回路の帯域幅を変更する（例えば減少させる）ことによって（つまり前記周波数範囲の外の周波数でのマグニチュードゲインをゼロまたはゼロ近くに制限することによって）、かつ／またはアクティブロードプル回路の帯域内性能（前記周波数範囲内の周波数での性能）を制御することによって、アクティブロードプル回路のゲインを有効に制御し得ると見なすことができる。

本発明に至る際、アクティブロードプルフィードバック回路の不安定性に関する問題が、比較的狭い周波数帯域での予想外に大きなゲインの変動に起因することがわかった。以前、フィードバックロードプル回路に（ＹＩＧフィルタのような）バンドパスフィルタを用いることが提案された。このようなフィルタを用いても、本発明が抑制ないし回避しようとするシステムの不安定状態を緩和する程度は限られている。こうしたバンドパスフィルタは通常１０%程度の帯域幅をもっている。これ故、フィルタの帯域幅の周波数はポジティブフィードバックループを形成する。この帯域幅にて、アクティブロードプル回路内で使用される増幅器は、位相およびマグニチュードの比較的大きな変動を示す場合があり、その場合、１０%の帯域幅でフィードバックループのパワーゲインが大きく変動することになる。この結果、この種の回路は一般にポジティブフィードバックループを、しいてはロードプルの発振を生みやすい。

ＹＩＧフィルタの帯域幅内の、或る周波数の反射係数Γ_Lが［１］に近いときにデバイスの挙動を分析する（１０Ｗ以上の高電力デバイスの十分な特性評価に必要であることが多い）ためにこの種の回路が用いられる場合、この問題はますます顕著になる。そのような場合、反射係数Γ_L（=ａ_OUT／ｂ_OUT）≒［１］であるから、ロードプルは、反射係数が［１］よりわずかに低く設定される第一の周波数にて、ＤＵＴが生成する信号ｂ_OUTよりわずかに小さい信号ａ_OUTを生成する。こうしてロードプルは、第一の関心周波数では［１］に近い信号ゲインを示す。しかしながらフィルタの帯域幅のために、前記第一周波数に近い他の周波数でのフィードバックロードプル回路のゲインも［１］に近くなろう。前記第一周波数に近いある周波数では、増幅器のゲイン、または位相レスポンスの変化が、反射係数が［１］より大きくなるようなものである可能性があり、その場合、該周波数で振動が起こる可能性がある。

したがって、バンドパスフィルタのこのような使い方は、（例えば［１］よりかなり小さい）低い反射係数ではシステムの不安定状態の影響を緩和するかもしれないが、反射係数が［１］に近いときに測定を行う場合にはシステムが不安定になることが多いため、このような解決法を適用できる場合は限られる。本発明がなされる以前、この種のシステムの問題が、比較的小さな帯域幅でゲインが大きく変動することにあり、そのために動作帯域幅（つまりバンドパスフィルタの帯域幅）を外れた周波数でもロードプルゲインの制御が必要になることは理解されていなかった。

更に、反射係数が［１］より小さくても、デバイス自身、その挙動が前記第一周波数で発振するようなものである可能性もあり、その場合、パワーの増強が起こり、場合によってはデバイスおよび／またはアナライザの損傷（場合によっては破壊）につながりかねない。前記第一周波数と全く等しい周波数でのこのようなパワーの増強は、単にフィルタを設けても回避できない。というのも、そうしたフィルタは前記第一周波数の信号は通過させなければならない（デバイスからの関心周波数−第一周波数−の信号が生成され監視されるように）からである。しかしながら、例えばフィードバック回路ゲインの大きさおよび／または位相の制御を導入することによって帯域内のマグニチュードゲインを制限すれば、前述の問題を避けることができる。

本発明は、アクティブロードプル回路を含むアナライザであって、関心周波数範囲内でゲインが有効に制御されるために該アクティブロードプル回路の構成要素が比較的狭い帯域幅でも一定のゲインをもつ必要がないアナライザの提供を可能にするという点でも有利である。アクティブロードプル回路に使用される構成要素は、アナライザが適切に動作するために理想的または理想的に近い特性を持つ必要がない。実際、このようなアナライザに使用される構成要素は、そうでない場合に必要になるコストに比べて大幅に安くて済み、従って全体の性能に大きく影響することなくコストを下げることができる。

そこで本発明は、従来可能であったよりも高周波大電力電子デバイスの分析の信頼性を高め、かつ／または該分析を従来可能であったよりも費用効率の高い仕方で行うことのできるアナライザを提供する。

前記アクティブロードプル回路はフィードバック回路のみから成り、他の構成要素を含まなくてもよい。しかし前記アクティブロードプル回路は、フィードバック回路のフィードバック効果にあまり貢献しない他の構成要素を含んでいてもよい。
アナライザは、前記フィードバック回路のマグニチュードゲインが前記周波数範囲内の一つ以上の周波数について調整され得るように構成されてもよい。
アナライザは、前記フィードバック回路がもたらす位相変化が前記周波数範囲内の一つ以上の周波数について調整され得るように構成されてもよい。

フィードバック回路は、該フィードバック回路がもたらす位相変化を前記周波数範囲内のすべての周波数について制限するように構成されてもよい。例えば前記フィードバック回路は、該フィードバック回路がもたらす位相変化を制限して該フィードバック回路におけるポジティブフィードバックおよび／または回路における発振のリスクを最小限に抑えるように構成されてもよい。例えば、こうした望ましくない結果をもたらす位相変化は、一般に［１８０］度の整数倍、例えば［０］度または［３６０］度の位相変化である。

本発明の関連する様態によれば、或る周波数範囲内の周波数について、高周波入力信号に対する電子デバイスの応答を測定するためのアナライザであって、使用中、分析されるべきデバイスに接続可能なアクティブロードプル回路であり、（ｉ）該分析されるべきデバイスからの出力信号を受信し、（ｉｉ）該信号を修正し、（ｉｉｉ）該修正された信号を前記分析されるべきデバイスに戻すように構成されたフィードバック回路を含むアクティブロードプル回路を備え、前記フィードバック回路は前記周波数範囲内のすべての周波数について該フィードバック回路のゲインのマグニチュードおよび／または位相を制御するように構成されている、アナライザが提供される。

本発明の他の様態に関して本明細書で説明される特徴は、いずれも本発明のこの様態に組み込まれてもよいことは理解されると思う。

アナライザ（およびアクティブロードプル回路）によってある帯域幅（周波数範囲）内の周波数についてフィードバックのマグニチュードおよび／または位相を制御できるということは、本発明の特に有利な特徴である。この特徴によって、アクティブロードプル回路を、実在の遠隔通信システムで用いられる場合と等しい周波数および電力の信号に関して用いることが可能になるが、実在の遠隔通信システムでは、信号は通常間隔のつまった周波数から成り、そうした周波数は（先行技術で提案されたアクティブロードプル回路内のＹＩＧフィルタのような）フィルタでは分離できない。

アナライザが複数の周波数および／または帯域幅の各々についてインピーダンスの値を設定できることが有利である。このことは、フィードバック回路が、使用中、分析されるべきデバイスに事前設定された負荷を加えることができるようにすることで達成されてもよい。アナライザは複数の周波数および／または帯域幅の各々についてインピーダンスを制御できるように構成されてもよい。使用中、例えば複数のロードプル回路がデバイスに取り付けられるもよい。アナライザは、前記周波数範囲外の周波数について測定を行えてもよい。アナライザが、複数の離散した周波数範囲について、高周波入力信号に対する電子デバイスの応答を測定できることが好ましい。アクティブロードプル回路またはアナライザは、複数の離散した周波数範囲のそれぞれに関連して別個のフィードバック回路を含んでいてもよい。

フィードバック回路、複数ある場合はその各々が、そのフィードバック回路が関連している周波数範囲内のすべての周波数についてフィードバック回路のマグニチュードゲインを制限するように構成されていることが好ましい。周波数範囲、複数の離散した周波数範囲がある場合は、少なくともその一つが、入力信号の周波数を含んでいてもよい。周波数範囲、複数の離散した周波数範囲がある場合は、少なくともその一つが、例えば使用中に分析されるべきデバイスに加えられる入力信号の周波数を、実質的に中心にしていてもよい。

複数の離散した周波数範囲が各々入力信号の基数倍の周波数（高調波）を含むのであってもよい。複数の離散した周波数範囲が、各々入力信号の基数倍の周波数を実質的に中心にしていてもよい。入力信号の基本波の倍数である周波数が、入力信号の基本周波数の高調波周波数を含むことになることはわかると思う。

アナライザが複数の離散した周波数範囲について測定を行うように構成されている場合、前記一つの周波数範囲が複数の離散した周波数帯域を含むと見なすこともできる。こうした離散帯域を、前記一つの周波数範囲の下位範囲と見なすこともできる。

フィードバック回路は、前記周波数範囲外の信号を修正するようにも構成されてもよい。例えばフィードバック回路は前記周波数範囲外の、或る周波数についてフィードバック回路のマグニチュードゲインを制限するように構成されてもよい。またフィードバック回路は前記周波数範囲外の、或る周波数について、フィードバック回路がもたらす位相変化を制限するように構成されてもよい。前記周波数範囲外のこうした修正は必ずしも制御可能でなくてもよい。

フィードバック回路は、前述した範囲内の周波数を含む帯域幅をもつバンドパスフィルタとして働くように構成されてもよい。フィードバック回路は、１０ＭＨｚより大きい帯域幅に対してもバンドパスフィルタとして働くように構成されてもよい。例えば、フィードバック回路は、ハイパスフィルタを含むことができる。例えば、フィードバック回路は、ローパスフィルタを含むことができる。例えば、フィードバック回路は、バンドパスフィルタを含むことができる。フィードバック回路が複数ある場合、各フィードバック回路は、「フィードバック回路」に関して本明細書で説明される特徴のいずれかを含んでいてよい。

アナライザは、デバイスに信号が戻される前に、信号をフィルタ処理してフィードバック回路に入力するか、或いはフィルタ処理してフィードバック回路から出力するように構成された高周波バンドパスフィルタ回路であって、前述した範囲内の周波数を含む帯域幅をもつバンドパスフィルタ回路を含んでいてもよい。フィードバック回路は狭帯域フィルタ回路として働くか、または狭帯域フィルタ回路を含んでいてもよい。該狭帯域フィルタ回路は、例えば単純に狭帯域フィルタから成り、例えばフィードバック回路の一部を成していてもよい。フィードバック回路のゲインは、１％異なる第一と第二の周波数の間で、フィードバック回路のゲインの変動が５％を越えるようなものであってもよい。該狭帯域フィルタ回路は、帯域幅の中心の周波数の０.１％より小さい帯域幅をもっていてもよい。帯域幅のカットオフ周波数は、共に上述した第一と第二の周波数の間のものであってもよい。該狭帯域フィルタ回路は、該狭帯域フィルタ回路の帯域幅内の周波数に関して、フィードバック回路と該狭帯域フィルタ回路とを含む回路のゲインの変動が最大で２０％を越えないような帯域幅をもっていてもよい。

使用中、デバイスに加えられる信号は、５００ＭＨｚ以上の基本周波数を含むことが望ましい。アナライザは、高周波信号、例えば基本周波数として５００ＭＨｚ〜５０ＧＨｚまたはそれ以上の基本周波数をもつ信号を受けている時に高周波デバイスを分析するのに適している。もちろんアナライザは、この範囲の外の周波数を持つ信号に関して動作し得るものであってもよい。

アナライザは、大電力信号、例えば１Ｗを超える信号を受けている時に大電力デバイスを分析するのに適していることが有利であり、１０Ｗを超える電力レベルに適していれば特に有利である。デバイスは、高電力トランジスタであってもよい。デバイスは、例えば遠隔通信基地局の大電力増幅回路に用いるのに適したデバイスであってもよい。

以上のようにフィードバック回路は、（例えばフィードバック回路がバンドパスフィルタのような適切なフィルタを含むによって）例えば１０ＭＨｚ以上の帯域幅を持つバンドパスフィルタとして働いてもよい。このフィードバック回路は、必ずしもバンドパスフィルタを含む必要はない。そのような場合（フィードバック回路がフィルタ機能を実行するが従来型のバンドパスフィルタを含まない場合）、該回路を、狭帯域フィルタ回路を含んでいると見なすことできることはわかると思う。このフィードバック回路は、２０ＭＨｚより大きい帯域幅をもつバンドパスフィルタとして働くように構成されてもよい。

有効帯域幅を広げることにより、分析されるべきデバイスに関してアナライザによって突き止められ得る情報を増やすことができる。例えば（ＧＨｚオーダーの周波数で）１０ＭＨｚより小さい帯域幅をもつ狭帯域フィルタをもつことにより、ポジティブフィードバックおよび回路振動に関連する問題は抑制されるかもしれないが、分析されるべきデバイスに関してアナライザによって突き止められ得る情報を犠牲にすることになる。帯域幅が狭すぎると、フィルタ処理により関心周波数が除外されしまう場合もある。これらの不利にもかわらず、ある状況（例えば測定にてノイズを減らすことが望まれる場合）では非常に狭い帯域幅をもつことに利点がある場合もある。前述した狭帯域フィルタ回路の帯域は、１ＭＨｚより小さい帯域幅に調整可能なことが好ましい。例えば、帯域幅の中心の周波数が１.８ＧＨｚであるなら、帯域幅は、５００ｋＨｚ程度でもよく、２００Ｈｚ程度であってもよい。このように狭い帯域のフィルタを持つことは、フィードバック回路のゲインが周波数に伴って大きく変動する場合に役立つかもしれない。

例えば、フィードバック回路のゲインは、１５ＭＨｚの帯域幅で１０％変動する場合がある。従ってゲインは比較的狭い帯域幅でも一定ではないが、許容範囲内には十分おさまる。アナライザは通常動作状態中、フィードバック回路のゲインの最大変動幅が１％未満、より好ましくは０.１％未満であるように構成されてもよい。狭帯域フィルタ回路の帯域幅は、例えば帯域幅の中心周波数の０.０５％未満、例えば帯域幅の中心周波数の０.０１％程度であってもよい。帯域フィルタ回路の帯域幅は、例えば帯域幅の中心周波数の０.０５％から１０％の間で可変であることが望ましい。

フィードバック回路の周波数応答を制御できること、好ましくは事前選択できることが有利である。前述した狭帯域フィルタ回路が、アクティブロードプル回路のいずれかの部分を成していてもよいが、必ずしもフィードバック回路の一部を成すわけではない。分析されるべきデバイスからの信号は、例えばフィードバック回路によって修正される前に狭帯域フィルタ回路を通過してもよいし、修正された後に通過してもよい。

フィードバック回路は、ヘテロダインフィルタ環状回路を含んでいてもよい。ヘテロダインフィルタ環状回路は、第一のミキサ、第二のミキサおよび信号修正ユニットを含むことが好ましく、可変の帯域幅をもつことが好ましい。そのヘテロダインフィルタ環状回路は、使用中、第一のミキサで、事前選択された周波数をもつ信号と共に入力を受け取り、第一のミキサからの出力は信号修正ユニットを経由して第二のミキサへ送られ、第二のミキサにて前記事前選択された周波数に等しい周波数をもつ信号と結合されてヘテロダインフィルタ環状回路の出力信号を生むように構成されるのが有利である。信号修正ユニットは、第一のミキサから入力信号を受け、第二ミキサに出力信号を送るように構成されてもよい。信号修正ユニットはシグナルプロセッサを含んでいてもよい。信号修正ユニットは、第一のミキサからアナログ−ディジタルコンバータを経由してアナログ入力信号を受け、ディジタル−アナログコンバータを経由して第二のミキサへ出力信号を送るように構成されたディジタルシグナルプロセッサを含んでもよい。

第一および第二のミキサによって受信される事前選択された周波数をもつ信号は、一つの信号発生器によって生成されることが好ましい。事前選択された周波数をもつ信号は、可変信号発振器によって生成されるのが有利である。信号修正ユニットはバンドパスフィルタから成っていても、バンドパスフィルタとして働くのであってもよく、帯域幅が可変であることが好ましい。こうしてヘテロダインフィルタ環状回路は、入力信号をより低い周波数にダウンコンバートし、その、より低い周波数の信号をフィルタ処理し、該フィルタ処理された信号をより高い周波数にアップコンバートすること有効になし得るものであってもよく、その場合、該ヘテロダインフィルタ環状回路の帯域幅は、前述したより低い周波数でのフィルタ処理の帯域幅に実質的に等しい。ミキサは、周波数の異なる二つの信号を受けると、該入力信号の周波数の差に等しい周波数の成分を含む信号を（好ましくは通常動作状態での出力周波数で重大な非線形挙動を示すことなく）出力する適切な構成要素から成ることが好ましい。

フィードバック回路は、使用中、分析されるべきデバイスからの信号を、事前選択可能な量だけ修正できるシグナルプロセッサを含むことが好ましい。シグナルプロセッサは信号修正ユニットから成っていても、或いは信号修正ユニットの一部であってもよい。例えばシグナルプロセッサは、前述したヘテロダインフィルタ回路の信号修正ユニットから成っていてもよい。信号修正ユニットはアナログ信号修正ユニットであってもよい。信号修正ユニットはディジタル信号修正ユニットであってもよい。信号修正ユニット（またはシグナルプロセッサ）がディジタル信号を受信および／または出力するように構成されている場合、コンバータ（必要に応じてアナログ−ディジタルコンバータおよびディジタル−アナログコンバータのいずれかまたは両方）が備えられていることが有利である。

シグナルプロセッサが調整可能であって、デバイスからの信号の修正を変更できることが好ましい。シグナルプロセッサはプログラム可能で、例えばデバイスからの信号の修正を事前にプログラムできることが有利である。

シグナルプロセッサは、可変振幅修正回路から成っていてもよい。シグナルプロセッサは、使用中に、分析されるべきデバイスからの信号の位相を事前選択可能な量だけ修正できる可変位相修正回路から成っていてもよい。シグナルプロセッサは、信号の位相とマグニチュードの両方を修正できることが好ましい。

本発明の以下に説明する実施例では、信号修正ユニットは、第一のミキサからアナログ−ディジタルコンバータを経由してアナログの入力信号を受け、第二のミキサにディジタル−アナログコンバータを経由して出力信号を送るように構成されたディジタルシグナルプロセッサを含む。このような場合、ディジタルシグナルプロセッサはコンピュータから成っているか、またはコンピュータの制御の下で動かされることが好ましい。この実施例ではアナライザは狭帯域フィルタを含み、アナログ−ディジタルコンバータは８ビットのサンプラーで、入力してくるアナログ信号を、該狭帯域フィルタの帯域幅の中心周波数の少なくとも４倍のレート率でサンプルする。ディジタルシグナルプロセッサは、場合によってはアナログ−ディジタルコンバータおよび／またはディジタル−アナログコンバータも含めて、使用中、ディジタル−アナログコンバータによって出力されるアナログ信号が、アナログ−ディジタルコンバータで受信された信号の、ある帯域幅の外の成分が除かれるように、フィルタ処理されるように構成され、バンドパスフィルタの機能を果たすことが有利である。

シグナルプロセッサは、特にディジタルシグナルプロセッサから成る場合、アナライザの構成要素、特にアクティブロードプル回路の構成要素の非理想的な挙動を補償するように構成されてもよい。例えば、ヘテロダインフィルタ環状回路が設けられる場合、シグナルプロセッサは、ミキサの非線形挙動を補償するように構成されてもよい。ディジタルシグナルプロセッサをこのように用いることにより、許容できない非線形挙動をもつミキサやその他の構成要素に関連した問題に対し、単にこうした構成要素をより高品質、従ってより高価な構成要素と取り替えるのに比べ、より費用のかからない解決法を提供できる。（随意にディジタルである）シグナルプロセッサは、例えば事前選択された周波数をもつ信号を提供するのに用いられる信号発生器の信号漏れに関連した問題を補償するように構成されてもよい。信号漏れはこれに代えて、またはこれに加えて、そのような信号漏れをブロックするように構成されたフィルタを更に備えることによっても抑制できよう。

シグナルプロセッサは、前記帯域内および帯域外の双方の信号修正を行い得るように構成されることが有利である。例えばシグナルプロセッサは、ある周波数帯域外の信号を除くようにフィルタ処理を行い、かつ（ロードプル回路内での信号の発振を避ける目的で）ポジティブフィードバックの可能性を下げるために、該帯域内で信号のマグニチュードおよび／または位相を制御するように構成されてもよい。

フィードバック回路は、使用中、分析されるべきデバイスからの信号の振幅を事前選択可能な量だけ修正できる可変振幅修正回路を含んでいることが有利である。可変振幅修正回路は、例えば可変増幅器を含んでいてもよい。可変振幅修正回路は、可変増幅器と固定増幅器を含んでいてもよい。振幅修正回路は、使用中、分析されるべきデバイスからの信号の振幅を、信号または信号の成分の周波数に依存した量だけ修正できるものであってもよい。

フィードバック回路は、使用中、分析されるべきデバイスからの信号の位相を事前選択可能な量だけ修正できる可変位相修正回路を含んでいることが有利である。例えば信号モジュレータは、該可変位相修正回路の少なくとも一部を成していてもよい。その可変位相修正回路は、使用中、分析されるべきデバイスからの信号の位相を、信号または信号の成分の周波数に依存した量だけ修正できるものであってもよい。

（例えばヘテロダインフィルタ環状回路の）上述した（随意にディジタルである）シグナルプロセッサは、可変振幅修正回路の少なくとも一部を成し、かつ／または可変位相修正回路の少なくとも一部を成していてもよい。（随意にディジタルである）シグナルプロセッサが、使用中、フィルタ回路、振幅修正回路および位相修正回路として働き得ることが有利である。振幅修正回路および位相修正回路の機能は、ディジタルシグナルプロセッサにより、該ディジタルシグナルプロセッサが信号のＩ値およびＱ値を処理することによって提供されてもよい。

シグナルプロセッサは、信号のＩ値およびＱ値をそれぞれ表す信号を処理するように構成されてもよい。フィードバック回路は、ＩＱモジュレータおよびＩＱデモジュレータを含んでいてもよい。上記のシグナルプロセッサは、例えばＩＱデモジュレータから信号を受信し、ＩＱモジュレータへ信号を送信してもよい。シグナルプロセッサは、例えばＩ信号とＱ信号を処理することにより、振幅と位相の双方を修正する回路の機能を実行し得る。ＩＱモジュレータおよび／またはデモジュレータはコンピュータの制御を受けるように構成されてもよい。ＩＱデモジュレータは、或る周波数で或る振幅と或る位相をもつ入力信号を受信し、直交座標系上の該振幅と位相に対応する点を表すＩ値とＱ値のうち、一方は該Ｉ値、他方は該Ｑ値に関する二つの出力信号を生成するように構成されてもよい。ＩＱモジュレータは、直交座標系上の或る振幅と或る位相に対応する点を表すＩ値とＱ値のうち、一方は該Ｉ値、他方は該Ｑ値に関する二つの入力信号を受信し、前記の周波数で該Ｉ値およびＱ値に対応する振幅と位相をもつ出力信号を生成するように構成されてもよい。

ＩＱモジュレータおよびデモジュレータは、複数の周波数成分をもつ信号を変調・復調するように、構成されてもよい。ＩＱモジュレータおよびＩＱデモジュレータは、各々一つ以上の信号ミキサを含んでもよい。

フィードバック回路は、例えばミキサまたはＩＱデモジュレータを含む構成要素であって、高周波数入力信号をシグナルプロセッサが処理できる信号に変換する構成要素を含んでもよい。そのような場合、フィードバック回路は、例えばミキサまたはＩＱモジュレータを含む構成要素であって、シグナルプロセッサによって処理された信号を高周波出力信号に変換し直す構成要素を含んでもよい。

フィードバック回路は、例えば高周波入力信号をより低い周波数にダウンコンバートし、該信号を修正し、次いで修正された信号を高周波出力信号にアップコンバートするように構成されてもよい。このようなフィードバック回路は、分析されるべきデバイスに戻される信号の周波数とは大きく異なる周波数で動作してもよい。

従ってアクティブロードプル回路は、使用中、フィードバック回路が制御される周波数とは大きく異なる周波数で出力信号を生成してもよい。アクティブロードプル回路によって分析されるべきデバイスに戻される信号（通常、例えば例えば１.８ＧＨｚ程度の高周波信号）の周波数に等しいかそれに近い周波数のような、分析されるべきデバイスとアクティブロードプル回路とが相互に影響し得る周波数がなければ、分析されるべきデバイスとアクティブロードプル回路の間で生じる振動は、大幅に抑制されまたは除去され得る。しかしながらアクティブロードプル回路内の内部振動が起こりそうなのは、信号が修正されるときのダウンコンバートされた周波数（通常、例えば２０ｋＨｚ程度の比較的低い周波数の信号）のみである。従って、分析されるべきデバイスのインピーダンスの変動は１.８ＧＨｚでのみ観察され得るが、そうした変動が２０ｋＨｚで振動を引き起こす可能性は極めて低い。この結果、アクティブロードプルがフィードバック信号を生成する周波数が、信号が修正されるときの周波数から分離されるため、安定性がもたらされ、全ての関心周波数で回路の内部発振およびポジティブフィードバックのリスクが大幅に下げられる。

こうした利点はそれだけで独立して利用されてもよく、そのようなものとして本発明は更に、ある周波数範囲内の周波数について、高周波入力信号に対する電子デバイスの応答を測定するアナライザであって、使用中、分析されるべきデバイスに接続可能なロードプル回路であって、（ｉ）修正されるべき信号を受信し、（ｉｉ）該受信信号を低周波信号にダウンコンバートし、該低周波信号を修正し、該修正された低周波信号を修正された高周波信号にアップコンバートし、（ｉｉｉ）該修正された信号を前記分析されるべきデバイスに送るように構成された信号修正回路を含むロードプル回路を含む、アナライザを提供する。

こうした構成は、望ましくないポジティブフィードバックまたは信号発振のリスクを下げることができる。本発明のこの様態は、勿論本明細書で説明される本発明の他の様態の特徴を含んでもよい。例えばロードプル回路がフィードバック回路から成り、信号修正回路が受信する信号は分析されるべきデバイスから出力される信号であってもよい。信号のダウンコンバートの結果、信号が上述のようなにＩ信号とＱ信号とに変換されてもよい。

アナライザは、分析されるべきデバイスに入力信号を送るように構成された信号発生器を含むことが好ましい。該信号発生器は、例えば少なくとも１ＧＨｚの高周波信号を生成できることが好ましい。該信号発生器は、例えば５０ＧＨｚまでの高周波信号を生成できることが望ましい。該信号発生器によって生成される信号の成分、複数ある場合は各成分の周波数を事前選択できることが有利である。

アナライザは、分析されるべきデバイスに加えられる信号に応じて生じる負荷を測定する信号測定装置を含むことが好ましい。該信号測定装置は、例えばベクトルネットワークアナライザまたはマイクロ波遷移アナライザから成っていてもよい。該アナライザが工程を制御し、かつ／または自動化するコンピュータを含むことが有利である。該コンピュータは、アナライザの電子的構成要素によって事前選択可能なパラメータの実質的にすべてを、使用中に設定できるようにプログラムされることが好ましい。アナライザを稼働させ、アナライザの稼働中になされる測定から結果するデータを記録するため、一つのコンピュータが備えられることが好ましい。

以上、第一および第二のミキサ、およびディジタルシグナルプロセッサを含み、バンドパスフィルタ回路として働き得るヘテロダインフィルタ環状回路に言及した。こうしたフィルタ環状回路は、本発明による信号修正機能実行に関係した用途以外に利用されてもよい。従って本発明は、第一ミキサと信号修正ユニットとを含むフィルタ回路であって、使用中、該回路は、第一入力信号を、該フィルタ回路の一部によって生成される第二信号と共に、第一ミキサで受信し、該第一ミキサは該第一および第二信号を結合して、該第一および第二信号の周波数の差に等しい差周波数をもつ成分をもつ第三信号を生成し、該第三信号は、前記差周波数を含むある周波数帯域の外の周波数をもつ成分が実質的に除かれるように前記信号修正ユニットによって修正されるように構成されたフィルタ回路を提供する。

こうして修正され、信号修正ユニットによって変換された出力信号は、第二のミキサによって受信され、該第二ミキサにて、該フィルタ回路の一部によって生成される第四信号と結合されて、前記入力信号の特性を保持したフィルタ処理済み出力信号を生成することが有利である。前記フィルタ回路は高周波信号を受信し、出力するように構成されることが有利であり、その場合、第一、第二および第四の信号は高周波信号であってもよい。第二の信号の周波数は、第四の信号の周波数に実質的に等しいことが好ましい。第二の信号と第の四信号とのマグニチュードの差は実質的に一定であることが好ましく、例えばゼロ（あるいは少なくとも無視てきるほど小さい値）でもよい。第二の信号の位相は第四の信号の位相に実質的に等しいことが好ましい。第二の信号と第四の信号がフィルタ回路の同じ部分によって生成されることが便利であり、該部分は例えば可変信号発生器から成っていてもよい。第三の信号は、それから第一信号の位相および大きさ（マグニチュード）を突き止められる情報を保持していることが有利である。

該回路の出力信号に保持される特性は、例えば入力信号の位相および／または大きさ（マグニチュード）に関係するものでもよい。該回路は、ある周波数である位相および大きさ（マグニチュード）をもつ成分をもつ信号を受信し、実質的にその成分から成り、同じ位相および大きさ（マグニチュード）を持つ信号を出力するのに用いられてもよく、それが有利である。該フィルタ回路は、通過帯域の幅が、該帯域の中心周波数、好ましくは５００ＭＨｚより大きい周波数の０.１％より小さい（より好ましくは０.０５％より小さい）、極めて狭帯域の高周波フィルタ回路として用いられてもよく、それが有利である。該フィルタの帯域幅は第一信号の受信に合うように可変であってもよく、それが有利である。

本発明は、本明細書で説明される本発明のアナライザのアクティブロードプル回路として使用するのに適したアクティブロードプル回路をも提供する。このアクティブロードプル回路は、例えば、分析されるべきデバイスからの出力信号を受信し、該信号を修正し、該修正された信号を該分析されるべきデバイスに戻すように構成されたフィードバック回路を含み、該フィードバック回路は、ある周波数範囲内のすべての周波数について該フィードバック回路のマグニチュードゲインを制限するように構成されていてもよい。該アクティブロードプル回路は、本明細書で説明される本発明のアナライザのアクティブロードプル回路の特徴のいずれかを含んでいてよい。

また本発明は、高周波入力信号に対する電子デバイスのレスポンスを測定する方法であって、以下のステップ：
分析されるべき電子デバイスを用意する、
該デバイスに高周波信号を加える、
該デバイスからの出力信号を修正し、該修正された信号を該デバイスに戻してフィードバックループを形成する、
ある周波数範囲内の複数の周波数について、前記デバイスに加えられた信号に対する前記デバイスのレスポンスを測定する、
を含み、
前記周波数範囲内の周波数について前記フィードバックループのマグニチュードゲインが制限される、方法を提供する。

この方法は、デバイスからの出力信号の修正の仕方を事前選択するステップを含んでもよい。例えば、この方法は、制御ユニットまたはマイクロプロセッサなどをプログラムするステップを含んでもよい。デバイスからの出力信号の修正は、周波数が違えば修正のされ方が異なるように行われてもよい。出力信号の修正は、該信号の位相および／またはマグニチュードを修正することを含んでもよい。フィードバックループがもたらす位相の変化は、前記周波数範囲内のある周波数について制限されてもよい。上記の方法は、デバイスからの出力信号に加えられるゲインの大きさを事前選択するステップを含んでもよい。上記の方法は、デバイスから出力信号に加えられる位相変化を事前選択するステップを含んでもよい。

デバイスに加えられる信号に対するデバイスの応答の測定は、一つの周波数の範囲内の幾つもの周波数について行われてもよい。デバイスに加えられる信号に対するデバイスのレスポンスの測定は、複数の周波数範囲内の複数の異なる周波数について行われてもよい。デバイスに加えられる信号に対するデバイスのレスポンスの測定は、複数の離散した周波数範囲のいずれかの内の複数の周波数に関して行われてもよい。複数の周波数範囲は各々デバイスに加えられる信号の基本周波数およびその高調波周波数に対応していてもよい。周波数範囲、複数の離散した周波数範囲がある場合はその各々は、デバイスに加えられる信号の基本周波数の基数倍である周波数を中心としていてもよい。こうして基数が２以上の場合、ロードプル方法は調和ロードプル方法から成っていてもよい。フィードバックループのマグニチュードゲインは、複数の離散した周波数範囲内の周波数について制限されてもよい。

デバイスからの出力信号を修正するステップは、前記の周波数範囲内の周波数を含むある周波数帯域外の周波数をもつ信号をフィルタ処理によって除くことを含んでもよい。デバイスからの出力信号を修正するステップは、複数の離散した下位の周波数範囲内の周波数をもつ信号をすべてフィルタ処理によって除くことを含んでもよい。該複数の下位の周波数範囲は、前述した周波数範囲の上下を規定する周波数の間の周波数を含んでいてもよい。

その方法は、前述した周波数範囲内の周波数についてフィードバックループのゲインが［１］より小さくなるように制限されるように実行可能であることが有利である。この方法は、前記周波数範囲内で、ゲインが［０.５］より小さい値から［０.８］を越える値に変動するように実行されてもよい。上記の方法は、関心周波数について、ゲインが［０.５］と［１］の間、場合によっては［０.８］と［１］の間であるように実行されてもよい。

デバイスに加えられる信号の基本周波数は１ＧＨｚより上であることが好ましい。該基本周波数は５００ＭＨｚ〜５０ＧＨｚであってもよい。

この方法は、デバイスからの出力信号の幾通りもの異なる修正に関して繰り返されて実行されることが有利である。例えばその方法は、デバイスに加えられる幾通りもの異なる入力信号に関して繰り返されて実行されてもよい。デバイスに加えられる異なる入力信号は、周波数が異なり、かつ／または負荷条件が異なっていてもよい。この方法は、例えばデバイスに異なる模擬負荷を加えるように実行されてもよい。模擬負荷、つまりインピーダンスは、デバイスに加えられる信号とデバイスからの対応する信号レスポンスとの差よって加えられてもよい。勿論、デバイスの少なくとも一つのポートがアクティブロードプルを受けることになる。

上記方法の一回の実行で信号に加えられる修正は、ＩＱ平面で信号を系統的にトレースすることによって行ってもよく、それが有効である。該修正は、Ｑ値を幾通りにも修正するその各々について、Ｉ値を幾通りにも修正することを含んでもよい。該修正は、例えばＱ値を少なくとも１０通り修正するその各々について、Ｉ値を少なくとも１０通り修正することを含んでもよい。

入力信号は、例えば少なくとも１ワット、より望ましくは１０ワット以上の高電力入力信号であることが好ましい。上記の方法が、デバイスに加えられる幾通りもの異なる入力信号に関して繰り返されて実行されることが有利である。該異なる入力信号は、例えば電力が異なる幾通りもの別々な入力信号であってもよい。該入力信号は例えば周波数が異なる幾通りもの別々な入力信号であってもよい。各入力信号について、上記の方法は、分析中のデバイスからの出力信号の幾通りもの異なる修正に関して繰り返されて実行されることが好ましい。例えば各入力信号ついて、デバイスに戻される信号に加えられる幾通りもの異なる修正は、（例えば上述のように）ＩＱ平面で信号を系統的にトレースすることによって行ってもよく、それが有効である。

出力信号を修正するステップは、ヘテロダインフィルタ環状回路を含む回路によって実行されてもよい。該ヘテロダインフィルタ環状回路は、本明細書で説明される本発明のアナライザの複数の様態のいずれかによるヘテロダインフィルタ環状回路から成っていてもよい。例えば、ヘテロダインフィルタ環状回路は、第一のミキサ、第二のミキサおよび信号修正ユニットを含んでいてもよい。

上記の方法は、第一のミキサが、第一の周波数をもつ入力信号を、該第一の周波数に近いように事前選択された第二の周波数をもつ信号と共に受信し、第一のミキサからの出力が信号修正ユニットに送られ、該信号修正ユニットは、前記第一および第二の周波数の周波数差に等しい周波数をもつ信号を抽出し、該抽出された信号に由来する信号を第二のミキサに出力し、該信号は第二のミキサにて、前記第二の周波数に等しい周波数を持つ信号と結合されてヘテロダインフィルタ環状回路の出力信号を生成する、というものあってもよい。

前記信号修正ユニットは、本明細書で説明されたような本発明のアナライザの複数の様態のいずれかによる信号修正ユニットから成っていてもよい。例えば前記信号修正ユニットは、Ｉ値Ｑ値等を表す信号を処理することが有利なシグナルプロセッサを含むことが特に好ましい。前記第の二周波数は前記第の一周波数と実質的に等しいように事前選択され、前記信号修正ユニットによって抽出される信号がＤＣ信号であってもよい。このような場合、上記の方法は、前記第一のミキサで受信される信号のマグニチュードに関する情報が、ＤＣ信号のマグニチュードから突き止められ、前記第二のミキサからの出力信号の位相に対する前記第一のミキサで受信される信号の位相が、デバイスに加えられる信号の位相に対する第四の周波数をもつ信号の相対位相を変更することにより制御され得るように実行されてもよい。本発明のアナライザに関連して本明細書で説明されたヘテロダイン環状回路の他の特徴は、必要に応じ、上で説明したような本発明の方法の様態に組み入れられてもよい。

例えば、フィルタ回路の信号修正ユニットは、バンドパスフィルタから成り、かつ／またはシグナルプロセッサ、例えばディジタルシグナルプロセッサを含んでもよい。

上記の方法に、例えばデバイスからの出力信号を修正するステップに、シグナルプロセッサを用いるのが有利である。該シグナルプロセッサはバンドパスフィルタ処理機能を実行してもよい。該シグナルプロセッサは以下のステップ：信号の周波数を修正する、信号のマグニチュードを修正する、信号の位相を修正する、信号のＩ値および信号のＱ値を修正する、のうち一つ以上を実行してもよい。該シグナルプロセッサはまた、上記の方法に使用される他の一つ以上の構成要素の非理想的挙動を補償してもよい。

本発明は、本発明の（上述のような出力信号を修正するステップに組み入れられてもよい）関連様態によれば、５００ＭＨｚより大きいことが好ましく、第一の周波数をもつ入力信号をフィルタ処理および／または修正する方法であって、該入力信号を第二の周波数をもつ信号と結合して、該第一および第二の周波数の差に等しい差周波数をもつ成分をもつ第三の信号を生成し、該第三の信号を修正して、前記差周波数を含むある周波数帯域の外の周波数をもつ該第三の信号の成分を実施的に除くステップを含み、前記帯域は、前記第一の周波数の０.１％より小さい（好ましくは０.０５％より小さい）幅をもち得る方法を提供する。上記の方法は、修正された第三の信号を、前記第二の周波数と実質的に等しいことが好ましい第四の周波数をもつ信号と結合するステップも含んでいることが好ましい。このような方法は本発明の方法のいずれの様態にも組み込まれてもよい。

この方法は、一つ以上の較正ステップを含んでいることが好ましい。そうした較正ステップは、フィードバックループにより生成される負荷を、デバイスの出力に戻される信号に加えられる修正の量との関係で較正すべく実施されてもよい。そのような較正ステップ中、フィードバックループにより生成される負荷が、デバイスの出力に戻される信号に加えられる修正との関係で、測定され記録されることが有利である。較正中、幾通りもの異なる修正が行われ、そのような信号の修正毎に、該修正と関係づけて、生成される負荷の測定値が記録されることが有利である。本方法のその後の実行中、信号修正ステップにて、デバイスの出力に所定の負荷を生成すべく適切な修正が行えることが有利である。

こうしてユーザまたは制御コンピュータが（アクティブロードプルによって加えられるべき）所望の負荷を選択でき、その選択された負荷が、較正データを考慮して適切な信号修正が自動選択されることによって加えられるというのであってもよい。本方法は例えば較正データが、ＩＱ平面に格子状に並んだ点によって表され得る幾通りもの信号修正によって生成される負荷に関するものであり、コンピュータがアクティブロードプルによって所望の負荷を加えるように指示されて、（必要な場合内挿法または外挿法により）所望の負荷を生成するＩ値およびＱ値を突き止めるというものであってもよい。

また本発明は、幾通りもの異なる負荷に対し、以下のステップ：
フィードバックループまたはフィードバック回路の入力に高周波信号を加える、
加えられた高周波信号を修正し、該修正された信号を該入力に戻して負荷を合成する、
或る周波数範囲内の複数の周波数について、該修正された信号を該入力にて測定する、
該加えられた信号に加えられた特定の修正に対して、該フィードバックループまたはフィードバック回路が表す負荷を計算し、信号に加えられる修正に対する測定結果を電子的に記憶する、を繰り返すことを含む較正方法をも提供する。本較正方法は、信号修正ステップ中、適切な修正を選択することにより、該電子的に記憶された測定結果に従ってデバイスの出力に所定の負荷が加えられるように実行されてもよい。

この方法は、少なくとも一部がコンピュータの制御の下で実行されるのが有利である。

この方法は、本明細書に説明された本発明によるアナライザを用いて実行されてもよい。本明細書に説明された本発明のアナライザまたはアクティブロードプルは、本明細書に説明された本発明の方法のいずれかまたは全ての様態を実行できるように構成されることが好ましい。

本発明はさらに高周波大電力素子または高周波大電力素子を含む回路の設計を改良する方法であって、本発明によるアナライザを使用するか、または本発明による方法を実行することによってデバイスの挙動を分析し、次いで該デバイスの挙動の分析の結果を考慮して該デバイスの設計を修正、または該デバイスを含む回路を修正するステップを含む方法を提供する。

本発明は、またさらに高周波大電力素子または高周波大電力素子を含む回路を製造する方法であって、類似した既存のデバイス、またはそうしたデバイスを含む既存の回路の設計を、上述した説明した方法を実行することにより改良し、該改良された設計に従ってデバイスまたはデバイスを含む回路を製造するステップを含む方法を提供する。

本明細書中で、或る周波数範囲内の全ての周波数についてフィードバック回路のマグニチュードゲインを制限することに言及した。ゲインの制限は、ゲインがポジティブフィードバックまたは発振を起こしそうな周波数について能動的に加えられればよいことは理解されると思う。

こうして、シグナルプロセッサ、その他の構成要素またはデバイスが、マグニチュードゲインを能動的に制限するために用いられる場合、そのような構成要素またはデバイスは、前記周波数範囲内の或る周波数についてマグニチュードゲインを能動的に制限しさえすればよく、該周波数範囲内のその他の周波数については、フィードバック回路のマグニチュードゲインは、該フィードバック回路が取り付けられる（例えばＤＵＴのような）他のデバイスおよび／または構成要素と関係した該フィードバック回路の構成の当然な結果として制限される。

本発明の上述した様態のいずれの特徴にせよ、本発明の他の様態に組み入れられてもよいことはわかると思う。例えば、本発明のアナライザに関して説明した特徴は、適宜変更して本発明の方法の様態に組み入れられてもよい。

先行技術のアクティブロードプル回路の回路図を示している。 第一実施例によるアクティブロードプル回路の概略回路図を示している。 第二実施例によるアクティブロードプル回路の概略回路図を示している。 図２ａに図式的に示されている回路での使用に適した狭帯域フィルタを示す図である。 図２ａに図式的に示されている回路での使用に適したモジュレータを示している。 狭帯域フィルタを含まない図１の回路のゲイン対周波数を示すグラフである。 本発明の第三実施例に使用される狭帯域フィルタとモジュレータの組み合わせを示す図である。 本発明の第四実施例に使用されるモジュレータを示す図である。 較正中、測定が行われるＩＱ平面内のポイントを示す図である。 図８に示されたポイントにおけるｓパラメータ測定結果を示している。 図８に示されたポイントにおけるｓパラメータ測定結果を示している。 本発明の更なる実施例が特徴とするシグナルプロセッサユニットを示す図である。 図１０のシグナルプロセッサユニットの詳細を示す図である。 図１０および図１１によって示される実施例におけるｓパラメータの測定結果を示すスミスチャートである。 図１０および図１１によって示される実施例におけるｓパラメータの測定結果を示すスミスチャートである。

次に添付の概略図を参照して、単に例として、本発明の実施例を説明する。

図２ａは、本発明の第一の実施例による概略回路図であって、ＤＵＴ（被試験デバイス）６に接続されたフィードバックアクティブロードプル回路１を示している。例えばＤＵＴは、「ＬＤＭＯＳ」（横拡散金属酸化物シリコン）デバイスのような高電力トランジスタであってもよい。回路１は、増幅器、シグナルサーキュレータ７および或る周波数帯域内および周波数帯域外で信号を操作する手段から成り、該手段は図式的に帯域フィルタ８と信号修正器９とによって表されている。

信号修正器９は、信号の位相およびマグニチュードの変更を可能にし、回路１によってＤＵＴ６に加えられるアクティブロードプルの制御を可能にする。使用中、信号ｂ_OUTがＤＵＴ６からフィードバック回路１に入力し、次いでシグナルサーキュレータ７からフィルタ８へ、次いで信号修正器９へ、次いで増幅器５へ送られ、増幅された信号は信号ａ_OUTとしてシグナルサーキュレータ７を経由してＤＵＴ６に戻る。ロードプル回路１によって生成される信号ａ_OUTは、ＤＵＴ６によって生成される信号ｂ_OUTに依存し、従って（ロードプル回路の構成要素の特性が大きく変わらなければ；例えば増幅器の飽和が実質的に一定であれば）信号ｂ_OUTの変化は信号ａ_OUTに対応する変化を引き起こす。こうして使用中、反射係数Γ_L（比ａ_OUT／ｂ_OUT）は一旦設定されると有効に固定されて、ＤＵＴ６に加えられる負荷またはバイアスの変化に伴って著しく変動することはない。

（図式的にフィルタ８と修正器９によって表された）フィードバック回路１によって実行される信号のフィルタ処理と操作は、フィードバックロードプルシステムの安定した動作を保証する。ロードプルシステムを用いて行われる測定は、すべて既知の周波数範囲内、例えば基本周波数または或る高調波周波数の周辺の周波数の信号に関する。これらの帯域外の周波数、つまり関心外の周波数はフィルタ処理によって除かれてもよい（フィルタ処理は帯域フィルタ８によって表されているが、他の手段でもこうしたフィルタ処理ステップを実行可能なことは勿論理解されると思う）。フィルタ処理を行わないと、他の周波数の信号によってシステムが不安定になりかねない。例えばロードプル回路１に入力する信号ｂ_OUTと該回路から出力する信号ａ_OUTの間の分離はＤＵＴ６の反射係数Γ_Lのみによって提供されるため、ループのゲインが［１］より大きくなる（つまり、その結果一つ以上の周波数でポジティブフィードバックループが形成されることになる）や否や、ロードプルの構成要素の帯域幅内の周波数で発振が生じる可能性がある。

こうしたポジティブフィードバックループはアクティブロードプル回路の可変の構成要素の特性を設定することにより高調波周波数では回避可能であるが、他の周波数ではフィードバックループにおいて起こり得る。これは周波数が僅かに変わると回路のゲインが大きく変動するためである。関心周波数範囲内の信号はフィルタ８によって除かれないが、帯域内信号操作を実行する信号修正ユニット９によって（例えば前記範囲内のある周波数の信号を減衰させることにより）ポジティブフィードバックを引き起こさないようにされる。

（帯域フィルタ８と修正器９を含まないが、その他の点は図２ａの回路と同じである回路に関して）周波数に伴ってゲインがどのように変動するかを示したグラフを図５に見ることができる。１.８ＧＨｚの周波数では、わずか１５ＭＨｚの周波数の変化が、約０．８ｄＢ（ほぼ２０％）のゲインの変化を引き起こし得る。こうしてロードプル回路が関心周波数でポジティブフィードバックに近い状態で動作すると、帯域フィルタ８と信号修正ユニット９がない場合、他の周波数でポジティブフィードバックループが生じ、該ポジティブフィードバックループはシステムの固有の「ノイズ」と相俟って、すぐにシステムを不安定にするであろう。１.８ＧＨｚの周波数では、２００ＫＨｚ（すなわち、０.０１％の帯域幅）の周波数の変化は、０.０５ｄＢ（約１％）のゲインの変化を生む。増幅器５の有効ゲインがフィードバック回路１の帯域幅に亘って一定である必要はないが、もしもフィルタ８が単独でポジティブフィードバック状況を避けるために使用されるとすると、帯域幅は非常に狭くなければならず、従ってＤＵＴ６の応答の測定も著しく限定されねばならないだろう。

フィルタ８の帯域幅の中心周波数は事前選択可能であり、従ってロードプル回路１は様々な異なる周波数で使用可能である。フィルタ８がこのように調整可能であることにより、また増幅器はフィルタの帯域幅よりかなり広い帯域幅を持てることにもなる。

図２ｂは本発明の第二の実施例による概略回路図を示し、回路は第一の実施例（図２ａ）の概要図に準じている。回路はＤＵＴ６に接続されたフィードバックアクティブロードプル回路１を含んでいる。回路１は増幅器５と、シグナルサーキュレータ７、および或る周波数帯域内および或る周波数帯域外で信号を操作する信号修正手段９から成る。該信号修正手段９はＩＱデモジュレータ３６を含み、該ＩＱデモジュレータはシグナルサーキュレータ７から信号を受信する。

ＩＱデモジュレータ３６からの信号は、ディジタルシグナルプロセッサ３７（ＰＣ、または特別に構成されたディジタルシグナルプロセッサから成っていてもよい）によって受信される。ディジタル信号処理ユニット３７からの処理された信号ｂ_OUTは、ＩＱモジュレータ３８によって受信される。使用中、ＤＵＴ６によって生成される信号ｂ_OUTは、シグナルサーキュレータ７を経由してＩＱデモジュレータ３６に送られる。ＩＱデモジュレータは、信号Ｉ’およびＱ’を生成し、該信号Ｉ’およびＱ’は直交座標系上の信号ｂ_OUTのマグニチュードと位相を表す。Ｉ’値はｘｙ直交座標系上の信号ｂ_OUTのｘ値を表し、Ｑ’値はｙ値を表す。ＩＱデモジュレータは、局部発振源３９からの信号との結合により、Ｉ’信号およびＱ’信号を、ディジタル信号処理ユニット３７が処理可能な十分低い周波数にダウンコンバートし、ディジタル信号処理ユニット３７は該Ｉ’信号およびＱ’信号をディジタル化して修正する。

Ｉ’信号およびＱ’信号は、或る範囲内の周波数でポジティブフィードバックループが生じないように修正される。修正されたＩ値およびＱ値は、次いでＩＱモジュレータ３８に送られ、ＩＱモジュレータ３８はＩ信号およびＱ信号によって表わされるマグニチュードと位相をもつ信号を生成する。ＩＱモジュレータ３８によって生成された信号は、信号ｂ_OUTと同じ周波数を持つ（ＩＱモジュレータ３８は、局部発振源３９からの信号との結合により、Ｉ信号およびＱ信号に含まれるマグニチュード・位相情報を元のより高い周波数にアップコンバートする）。ＩＱモジュレータ３８によって出力された信号は、増幅器５を通ってＤＵＴの出力に送られる。

ディジタルシグナルプロセッサ３７は、信号を有効にフィルタ処理する。入出力信号Ｉ’，Ｉ， Ｑ’，Ｑの入出力ＩＱ値が変われば、信号ｂ_OUTと信号ａ_OUTとの違いが生じるので、反射係数Γ＝ａ_OUT／ｂ_OUTの制御は容易である。

信号ｂ_OUTに含まれるマグニチュード・位相情報をより低い周波数に変換すること、Ｉ’信号およびＱ’信号を生成することは、再プログラム可能なディジタル回路３７によってこの情報をディジタル化した上で操作できるという利点がある。ディジタル回路３７は、フィードバック回路によって実行されるＩ’信号およびＱ’信号のフィルタ処理の有効帯域幅を変動させることができる。該帯域幅は信号ｂ_OUTの周波数成分に依存して変動させてもよい。Ｉ、Ｉ’間およびＱ、Ｑ’間のオフセットも容易に変動させることができ、こうしてフィルタ処理の帯域幅内でロードプルの周波数応答を制御することができる。従って、ロードプル回路の周波数応答は信号ａ_OUTおよび信号ｂ_OUTの帯域幅の外と内の双方で制御されてもよい。

図２ａに図式的に示された帯域フィルタ８は、図３により詳細に示されているヘテロダインフィルタ回路から成っていてもよい。帯域フィルタ８に入力する信号は矢印１３ａにより、また帯域フィルタ８から出力する信号は矢印１３ｂによって表されている。フィルタ８は、使用中、二つのミキサ１０ａ，１０ｂに信号を供給する調節可能な局部発振器（ＬＯ）１１を含み、該二つのミキサ１０ａ，１０ｂの間に従来型の帯域フィルタ１２が挿入されている。

この従来型帯域フィルタは、弾性表面波フィルタ（ＳＡＷフィルタ）から成り、１６９.９ＭＨｚから１７０.１ＭＨｚの範囲（つまり、２００ｋＨｚの帯域幅）をもつ。使用中、局部発振器は、矢印１６が示すように、（同じ位相をもつ）二つの正弦波信号を、ＤＵＴ６が生成する第一高調波周波数に近い周波数で、該二つの周波数が１７０ＭＨｚ離れるように生成するように設定される。例えば、ＤＵＴが発生する高調波信号の基本周波数が１.８ＧＨｚであるなら、局部発振器は１.６３ＧＨｚで発振するように設定される。第一のミキサ１０ａは二つの信号を合わせ、ミキサ１０ａに入力される二つの信号の周波数の差、この場合１７０ＭＨｚである差に等しい周波数をもつ成分含む信号を出力する。こうしてＤＵＴ６からの入力信号（矢印１３ａ）は、矢印１４によって示されるより低い周波数の信号に有効にダウンコンバートされる。

次にダウンコンバートされた信号は、従来型帯域フィルタ１２を通過し、次いで（矢印１５）第二ミキサ１０ｂに入力する。第二のミキサ１０ｂには、局部発振器１１からの前記の二信号のうちの他方（矢印１６）も送られる。こうしてミキサ１０ｂは、実質的に元々フィルタに送られた信号に等しい周波数をもつ成分から成る信号（矢印１３ｂ）を出力し、該周波数に近いが２００ｋＨｚを越えて離れた周波数をもつ信号はすべてフィルタ処理によって除かれている。こうしてフィルタ回路８は、１.８ＧＨｚの周波数を中心として、２００ＫＨｚの帯域幅をもつ非常に狭い帯域フィルタとして有効に働く。帯域フィルタ８が局部発振器１１によって調整可能なことはわかると思う。

もしもロードプル測定が１０％の帯域幅をもつ周波数範囲で行われるべきであるなら、図３に示されもののようなフィルタ回路は、フィルタ回路８の帯域幅の外であるが、関心の対象である周波数をもつ信号をフィルタ処理によって除外してしまう虞があるため、適切ではないかもしれないことは勿論わかると思う。そのような場合、フィルタ回路の帯域幅を広げ、信号修正ユニット９の信号変調能力を利用して該周波数帯域内の信号を修正することで該帯域幅にてロードプル回路の周波数応答を有効に能動的にフラット化することが可能である。

図２ａに図式的に示されている信号修正器９は、図４に示されているようにコンピュータによって簡単に制御されるＩＱモジュレータから成っていてもよい。この実施例では、信号修正器９はプログラムされたコンピュータ１７とＩＱモジュレータ１８を含む。ＩＱモジュレータ１８はバンドパスフィルタ８（図４に図示せず）から信号１９を受信する。

ＩＱモジュレータに入力する信号の位相と大きさ（マグニチュード）は、コンピュータ１７によって設定されるＩ値とＱ値に従って変更され、その結果生じる出力信号２０は（図４には示されていない）増幅器５に送られる。コンピュータ１７は多数のＩ値、Ｑ値を順々に調べてＩ−Ｑ平面に広がる結果を提供することができる。コンピュータ１７からの信号は、ＩＱモジュレータ１８のＤＣ制御可能なＩおよびＱ入力に入力する前に、（図示されていない）ディジタル−アナログコンバータによってＤＣ信号に変換される。この場合もコンピュータ１７が信号の帯域内修正を実行可能であり、（図４には示されていない）帯域フィルタ８が信号の帯域外フィルタ処理を実行する。

ＤＵＴの特性の分析に先だって、アクティブロードプル回路１の較正が先ず必要である。較正中、コンピュータ１７はＩＱモジュレータ１８にＩ値とＱ値を順々に踏ませ、ＩＱ平面上の点毎に、例えばヒューレット・パッカードＨＰ＿８７５３ＶＮＡのようなＶＮＡ（ベクトルネットワークアナライザ）を用いて、ロードプル回路１が発生させる負荷を測定基準面Ａ（図２ａ参照）で測定する。ＶＮＡは入力信号を生成し、該入力信号はアクティブロードプル回路１へ送られる。（ＶＮＡは図２ａに示されているようなＤＵＴ６に有効に取って代わる。）測定は、図８に示されているような［１２１×１２１］ポイントのマトリクスのＩＱ点に関して行われる。

本実施例によれば、測定が行われる点は、入力信号の０.４倍までのマグニチュードにしか達しない。しかしながら増幅器５が出力する信号のマグニチュードは、増幅器５のゲインによっては０.４倍を超えるマグニチュードをもつ場合もあることはわかると思う。較正プロセスの実行には約１０分かかる。Ｉ−Ｑ平面内の点で測定された負荷から、（ｓ−パラメータ）Ｓ₂₁負荷平面に二つの等高線図、一つは一定のＩ値を表す等高線（各等高線の長さに沿うようにＱ値が変わる）をもつ図、もう一つは一定のＱ値を表す等高線（各等高線の長さに沿うようにＩ値が変わる）をもつ図が生成される。こうしてＩ値およびＱ値を適宜設定することにより、生成された等高線図の範囲内で所望の負荷／インピーダンスを発生させることができる。較正プロセス中、ロードプルによって発生させられなかった負荷／インピーダンスは、等高線上の利用可能な点の間で内挿を行うことによって再現されてもよい。例としてこうした較正ステップにより生成された等高線が図９ａおよび９ｂに示されている。

ＤＵＴのその後の分析の間、アクティブロードプル回路１とＤＵＴ６の間に挿入された方向性結合器に接続されたマイクロ波遷移アナライザ（ＭＴＡ）によって基準面Ｂで測定が行われる。結合器の導入により、先に較正されたネットワーク、該ネットワークでは基準面Ａに関して測定が行われたのであるが、そのネットワークが変わる。従って較正手続きの更なるステップとして３点較正が実施され、基準面Ｂ（ＤＵＴ６の出力ポート）の負荷が、基準面Ａでの対応する値に関連づけられ得るようにし、それによってアクティブロードプル回路１によって設定される負荷が基準面Ｂでの負荷に関係づけられ得るようにする。

ロードプル回路１は、（図示されていない）方向性結合器経由で、ａ_OUTとｂ_OUTdから生成される信号を測定可能な（図示されていない）マイクロ波遷移アナライザ（ＭＴＡ）から成る、事前に較正されている測定システムに取り付けられる。次いで３つの「既知の」負荷がロードプル回路によって、例えば、ＩとＱ値を［０.２，０］、［０，０］および［−０.２，０］に設定することによって加えられる。測定システムによって基準面Ｂで測定された負荷と、先の較正手続き中にＶＮＡによって基準面Ａにおいて先に測定された既知の負荷との差から、面Ａ，Ｂ間のネットワークのｓパラメータを引き出すことができる。こうしてロードプル回路が設定する負荷は、面Ａではなく、面Ｂ（ＤＵＴ出力ポート）での負荷に関する値に設定することができる。

アクティブロードプル回路の較正と制御は適宜プログラムされたコンピュータによって自動化される。この実施例に使用されるソフトウェアは、（ＩＱ面における）電圧範囲、および較正プロセスが実行される点の数量を設定する能力を提供する。較正ステップが実行された後、ユーザによって所望のマグニチュードおよび位相の詳細が与えられれば、プログラムされたコンピュータはスミスチャート内のいずれの反射係数にせよ、それと等価な負荷を加えることができる。（ユーザが新しい基準面Ｂに関して所望の反射係数を指定できるように）基準面の移すことが必要な場合、プログラムされたコンピュータに基準面較正を実行するよう指示することも可能である。

使用中、アクティブロードプル回路１、ＭＴＡおよび方向性結合器を含む完全に較正されたアナライザは、ＤＵＴ６に接続され、結合器はＤＵＴとロードプル回路の間に挿入される。次いで信号発生器が入力信号ａを事前選択された周波数で生成し、該入力信号はＤＵＴ６の入力ポートに加えられる。次いでロードプル回路１が事前選択された異なるロードプルを加え、ＤＵＴ６の応答の測定がＭＴＡを用いて行われる。プロセス全体は適宜プログラムされた一つのコンピュータによって管理される。

また、プログラムされたコンピュータにより、より複雑なロードプル測定の自動化も容易になる。例えば（ＤＵＴ６によって受信される）幾通りもの異なる入力信号ａ_INで測定が行われてもよい。コンピュータは、入力信号を設定し、次いでアクティブロードプルによって加えられる負荷が事前選択された値に設定されるようにする。次にコンピュータは特定の入力信号でなされた測定と加えられたアクティブロードプルとに関する入力データを受信する。その後、アクティブロードプルによって加えられる負荷が、ＩＱ平面の関心領域に延びる列を成した値の間で次から次へと変えられ、各負荷で更に測定が行われる。

例えば［０］から［１］までのマグニチュード範囲で［０.２］の分解能で、かつ５度の位相分解能で（ＩＱ面内に５つの同心負荷円として配置される計３６０点）測定がなされてもよい。ＩＱ面内の十分な数の点に関して測定がなされた後、入力信号が変更され、プロセスが繰り返される。フィードバックロードプルはＤＵＴが生成する出力信号を追跡するので、変動する電力レベルに対して負荷を一定に保つために補正を行う必要はない。

例えば０〜３０ｄＢｍの範囲に０.１ｄＢｍ置きに広がる入力信号（電波）の多数（例えば２０）の異なる電力レベル（つまり１ｍＷから１Ｗ）に関して、測定がなされてもよい。あるパラメータの組から他のパラメータの組に変更して負荷測定を実行すること、コンピュータの支援により比較的短い時間内に（１秒の何分の１かで）完了可能である。こうして本実施例によって、ＤＵＴの特性を評価するのに十分な数（例えば７,２００）のロードプル測定を、数分程度の時間内に実施することができる。こうした結果はその後、電力増幅器、例えば遠隔通信基地局で使用される電力増幅器の設計を改良するのに利用することができる。

ロードプルシステムの精度を見極めるために実施された測定によれば最大マグニチュード誤差は［０.００６］、最大位相誤差は０.５度であった。

こうして第一の実施例は、電子デバイスの特性を評価（して、該デバイスおよび該デバイスが中で用いられるべき回路の改良を可能に）するためのアクティブロードプル測定システムであって、システム全体の性能を害さず品質が低めの増幅器を用いることができるアクティブロードプル測定システムを提供する。これによってコストの削減が可能である。

本発明の第三の実施例によると、（第一の実施例を示す図２ａに示された）帯域フィルタ８と信号修正器９の機能が、図６に示されたディジタル信号処理回路２１によって提供される。

この回路２１は、使用中二つのミキサ２３ａ，２３ｂに信号を提供する調整可能な局部発振器（ＬＯ）２２を含み、該二つのミキサの間に８ビットのアナログ−ディジタルコンバータ（ＡＤＣ）２４、ディジタルシグナルプロセッサ２５および８ビットのディジタル−アナログコンバータ２６が挿入されている（もちろんより高い精度が必要なら、ＡＤＣおよびＤＡＣのビット分解能を高めることができる。）回路に入力する信号は矢印２７によって示され、該回路２１から出力する信号は矢印２８によって示されている。使用中、局部発振器は（ＤＳＰ２５の制御によって）、図３に関して説明した狭帯域フィルタ８と同様、矢印２９が示すように（同じ位相をもつ）二つの正弦波信号を、ＤＵＴ６が発生する第一の高調波周波数に極めて近い周波数で生成するように設定される。第一のミキサ２３ａは、二つの信号を合わせ、ミキサ２３ａに入力される二つの信号の周波数の差、この場合１ＭＨｚである差に等しい周波数をもつ成分を含む信号を出力する。こうしてＤＵＴ６からの入力信号（矢印２７）は、矢印３０によって示されるより低い周波数の信号に有効にダウンコンバートされる。

次いでダウンコンバートされた信号はＡＤＣに送られて、ディジタル信号に変換される。サンプリングレートは入力信号の周波数の少なくとも４倍に設定される。本実施例ではサンプリングされている信号の周波数が１ＭＨｚであるのに対し、ＡＤＣのサンプリングレートは４０ＭＨｚである。次いでＤＰＳが信号を処理してディジタル信号を出力、該ディジタル信号は次いでＤＡＣ２６によりアナログ信号に変換される。その結果生じた出力信号３１は第二のミキサ２３ｂに送られ、該第二のミキサ２３ｂにて局部発振器２２からの前記二つの信号のうちの他方（矢印２９）と再結合される。ＤＡＣ２６からの出力信号３１は、関心周波数以外の周波数の信号成分を実質的に含んでいない。

ＤＳＰを、受信信号を処理してロードプル回路１の性能を高めるように構成することができることはわかると思う。ＤＳＰはフィルタ処理機能と帯域内信号に対する操作機能の両方を実行する。それによりＤＳＰは、ロードプル回路内にポジティブフィードバックループが存在する可能性を減らすことができる。また、回路１の構成要素は非理想的な挙動をもってもよく、ＤＳＰはそのような非理想特性を補償するようにプログラム可能であろう。例えば、ミキサは非線形だが容易に特性解析される挙動をもってもよい。（適切な較正手続中に）特性解析されれば、非線形の挙動に関してＤＳＰで補償が行われてもよい。

図７に示される本発明の第四の実施例によると、第一の実施例の信号修正器９に変えて、共に適切に構成されたコンピュータによって制御される可変移相器３３と可変増幅器３４と、を含む簡単な信号モジュレータ回路３２が用いられる。

第三の実施例に従って備えられる装置および回路を利用する第五の実施例によれば、ＬＯは関心周波数と同じ周波数で発振せしめられる。従って第一のミキサ２３ａの出力は関心周波数をもつ入力信号（矢印２７）の成分の大きさ（マグニチュード）を表すＤＣ成分を含む。アクティブロードプルによって加えられる負荷の相対的なマグニチュードおよび位相の制御は、前述した一つ発生器（図示せず）により生成され、ＤＵＴ６に入力される信号の位相に対してＬＯの位相を修正し、かつ第二のミキサ２３ｂに送られるＤＣ信号のマグニチュードを修正することにより制御可能である。同じ技法を第一および第四の実施例に関しても用いることができることはわかると思う。

第六の実施例が図１０および図１１に示されている。図１０に図式的に示される回路は、第二の実施例の回路と構想の点で類似しており、第一の信号源２４０ａ（この場合、米国のアジレントテクノロジー社から入手可能なアジレントＥＳＧ高周波信号発生器から成る）に第一のポートが接続されたＤＵＴ２０６を含んでいる。ＤＵＴ２０６の第二のポートはアクティブロードプル回路２０１に接続されている。ロードプル回路はＤＵＴ２０６の第二のポートからの信号のごく一部を第一信号結合器２４１によって抽出し、抽出された信号は、ＩＱデモジュレータ２３６へ送られ、該ＩＱデモジュレータは該入力信号をＩ信号およびＱ信号に有効にダウンコンバートする。ＩＱデモジュレータ２３６からの信号はアナログ信号処理回路２３７によって受信される。該アナログ信号処理回路について以下でより詳しく説明する。

アナログ信号処理回路２３７は、ＩＱデモジュレータから受信したＩ信号およびＱ信号を、事前設定される変換方式であって、一部は入力信号ｘおよびｙによって定義される変換方式によって新たな信号Ｉ’およびＱ’に変換する。変換された信号は、第二の信号発生器２４０ｂ（これもアジレントＥＳＧ高周波信号発生器である）によって受信され、該第二信号発生器はＩ’信号およびＱ’信号を、（Ｉ’信号およびＱ’信号が表すマグニチュードおよび位相をもつ）修正されたフィードバック信号に有効にアップコンバートし、該修正されたフィードバック信号は第一の結合器を経由してＤＵＴの第二のポートに戻される。実際のところ信号発生器２４０ｂは、ここでは該信号発生器２４０ｂに組み込まれたＩＱモジュレータによって、ＩＱモジュレータとして使用されている。こうして回路２０１は、信号処理回路２３７に供給される入力ｘとｙを制御することによってフィードバックループを制御することが可能な、アクティブロードプルフィードバック回路として働く。

第六の実施例の回路は、ＤＵＴ２０６によって生成される信号とアクティブロードプル回路２０１によって生成される信号との関係を制御する転換機能であって、信号ｘおよびｙを提供するプログラム可能なＤＣ源によって制御可能な転換機能を実行すると見なすこともできる。測定はオシロスコープ２４２を用いて行われ、該オシロスコープには、（第一信号発生器２４０ａとＤＵＴ２０６の間に直列に設けられた）第二、第三の結合器２４３ａ、２４３ｂによって、ＤＵＴの第一のポートにおける伝達信号および反射信号を表す信号が供給されると共に、（第一の結合器２４１、信号発生器２４０ａとＤＵＴ２０６の間に直列に設けられた）第四、第五の結合器２４４ａ、２４４ｂによって、ＤＵＴの第二のポートにおける伝達信号および反射信号を表す信号が供給される。

図１１は、第六の実施例における信号処理回路２３７をより詳しく示している。二つの別個の制御可能な信号発生器２４５ｘ，２４５ｙによって生成されるＤＣ信号ｘ，ｙと、囲み２４６によって表された（図１１には示されていない）ＩＱデモジュレータ２３６からの入力信号Ｉ，Ｑは、四つの信号乗算器２４７ａ，２４７ｂ，２４７，２４７ｄに送られ、ｘＩ，ｙＱ，ｘＱおよびｙＩを表す信号がそれぞれ生成される。ｙＱを表す信号はインバータを経由して第一の信号加算装置２４８ａに送られ、該第一の信号加算装置はｘＩを表わす信号をも受信する。こうして該加算装置の出力は［ｘＩ−ｙＱ］を表す。ｘＱとｙＩを表す信号は第二の信号加算装置２４８ｂへ送られ、該第二信号加算装置は［ｘＱ＋ｙＩ］を表す信号を出力する。第一と第二の加算装置の出力は、（囲み２４９によって表される）変換された信号Ｉ’，Ｑ’として、（図１１には示されていない）信号発生器に送られ、該信号発生器は該Ｉ’信号およびＱ’信号を有効にアップコンバートし、変換する。

こうして、アナログ信号処理回路２３７によって実行される変換機能Ｆ（ｘ、ｙ）は、以下のよう表すことができる。
Ｉ’＝ＩＸ−ＱＹ ； および
Ｑ’＝ＩＹ＋ＱＸ ， そしてそれは、：
Ｆｘ，ｙ（Ｉ，Ｑ）＝Ｉ’＋ｊＱ’＝（ｘ・Ｉ−ｙ・Ｑ）＋ｊ（ｘ・Ｑ＋ｙ・Ｉ）
＝（ｘ＋ｊｙ）＊（Ｉ＋ｊＱ）， および
（Ｉ’＋ｊＱ’）／（Ｉ＋ｊＱ）＝ｘ＋ｊｙ＝Ｚ、
ここに［Ｚ］は一定の複素定数である。

Ｚを定数として選ぶ結果、被試験デバイス（ＤＵＴ２０６）によって生成される信号とロードプル回路２３７によって生成される信号との関係も一定となる。従って信号のいかなる変化もロードプル回路によって再生されて、一定の疑似インピーダンスを生じることになる。このことは変調された信号にとって特に有益である。変調された信号は（ＧＳＭまたはＵＭＴＳなどの遠隔通信システム内で起こるのとほぼ同様に）変調帯域幅で異なる信号レベルを示すからである。

図１２ａ，１２ｂには、図１０，１１に示されている測定構成で得られた結果の一部を示す。これらの測定のために、中心周波数が１.８ＧＨｚで２０ｋＨｚずつ離れた三つのトーン信号が用いられた。（トーンの間隔がより大きくてもよいことはわかると思う）。図１２ａに示される第一のグラフは、負荷信号のマグニチュードを入力信号のマグニチュードの半分に設定し、位相を９０(置きに調べて生成された。提供された負荷は広帯域であり、つまり一定であるから、各位相設定で三点は重なり合う。図１２ｂに示された第二のグラフでは、スミスチャートで円を描いてインピーダンスが調べられ、各角度で測定が行われている。こればＸおよびＹの値を調べることによって達成される。図１２ｂに示されたグラフでは、点により構成される二つの円を見分けることができる。第一の下側の円２５０は搬送波を表し、第二の上側の円２５１は、上下の側波帯のプロットポイントを表すが、図１２ｂでは両者は極めて近接していて区別し難い。

要するにアナライザは、信号発生器２４０ａからの高周波入力信号（マルチトーンであってもよい）に対するＤＵＴ２０６の応答を測定する。ＤＵＴ２０６に接続されたアクティブロードプル回路２０１は、ＤＵＴ２０６から出力信号を受信し、修正された信号をＤＵＴ２０６に戻す。信号は、フィードバック回路２３７がもたらすマグニチュードゲインおよび位相の変化を制御するために、入力信号ｘ，ｙを考慮して信号処理回路２３７によって修正される。信号測定装置（オシロスコープ２４２）はＤＵＴ２０６のポートで観測された波形（該波形からｓ−パラメータを導き出すことができる）を測定し、これにより様々な負荷条件の下におけるＤＵＴ２０６の挙動を分析できるようにする。ロードプル回路２３７が提供する、より優れた制御によって、ポジティブフィードバックループを回避することができ、ＤＵＴの挙動の、より優れた分析が可能になる。

本発明の趣旨から逸脱することなく上述の実施例に種々の修正を加えることができることは、当業者には容易に明らかであろう。例えば、所望であれば、第二の実施例に関して上で説明したＤＳＰ２５も、（図３には示されていない）適宜プログラムされたコンピュータの制御の下で、入力信号３０を処理してそのマグニチュードと位相を修正するように構成し、別個にモジュレータを設けなくてもよいようにしてもよい。

図３に示された回路によって形成される極狭帯域フィルタ回路の帯域幅は２００ＫＨｚより狭くてもよい。２００ＫＨｚは、２ＧＨｚの入力信号では、０.０１％の帯域幅を表わす。帯域幅は必要なだけ低い数値に減少させることが可能であると想定される。上述した実施例に従って実施されるように、提案される最小の帯域幅は、２００ｋＨｚ、つまり狭帯域の中心の周波数の０.０１％より下である。

図３に示された実施例に関して、バンドパスフィルタ回路８のフィルタ処理特性が、従来型フィルタ１２の選択と、入力信号とＬＯ１１によって生成される信号との相対周波数差によって決まることはわかると思う。（所望の帯域幅をもつ）従来型帯域フィルタ１２が選択されたら、バンドパスフィルタ８の中心の周波数は、ＬＯ１１が生成すべき適切な周波数信号を事前選択することによって設定できる。

例えば、従来のフィルタが１ＭＨｚを中心とする１００ＫＨｚの帯域幅をもち、極狭帯域フィルタの帯域幅の中心を１.８ＧＨｚにしたい場合、ＬＯ１１は１.７９９ＧＨｚまたは１.８０１ＧＨｚで発振するように設定されよう。

また、必要に応じ、或る実施例の特徴を他の実施例に容易に組み入れることもできる。例えば第一の実施例の回路図のフィルタ８および信号修正器９は、それぞれ第三の実施例のＤＳＰ回路２１および第四の実施例のモジュレータ３２によって成っていてもよい。

上述の実施例に対し、その他の改良がなされてもよい。例えば図３に示された回路に関し、使用されるミキサの品質によっては、アクティブロードプル回路からＤＵＴへ、何らかの望ましからぬ信号漏れがあるかもしれない。そうした信号漏れは、例えば局部発振器から生じるかもしれない。そうだとすると、かつ局部発振器が関心周波数とは異なる周波数で発振するように設定されているとすると、そのような信号漏れは別のフィルタ処理回路、例えばＬＯ信号周波数とロードプル回路の出力周波数との間の遮断周波数をもつハイパスフィルタまたはローパスフィルタによって軽減させることができる。ＬＯの漏れは第二の実施例ではＤＳＰによって補償されてもよい。

かくしてＤＵＴの出力ポートで発生する信号が電波であり、往々にして多くの周波数から成ることから、出力ポートでの反射係数は各周波数で別々で、一般に異なっている。図に示されたロードプルシステムは、一つの周波数または一つの連続した周波数帯域について反射係数を操作する。各周波数および／または帯域幅のインピーダンス、つまり負荷の値を、周波数および／または帯域幅毎に別個のロードプル回路をデバイスに取り付けることによって制御してもよい。

例えば異なる周波数（例えば異なる高調波周波数）を中心とする帯域フィルタをもつ複数のアクティブロードプル回路から成る、そのようなマルチトーンアナライザが提供されてもよい。各アクティブロードプル回路は、例えば図２ｂの回路１から成っていてもよく、該回路は信号ジャンクションまたは信号スプリッタ経由でＤＵＴに接続される。または（図２ｂに示すような）こうした一つのロードプル回路が、シグナルサーキュレータ７から信号を受信するように構成された信号スプリッタを含んでいてもよく、分割された信号は、各々フィルタ、モジュレータおよび増幅器を含む該回路の複数の別個の部分をそれぞれ経由して送られる。

想定された第六の実施例の一つの変更は、より広い帯域幅で信号を制御することが望まれる場合に関する。その場合は、ＤＣ電源を用いてｘ値およびｙ値を発生させるよりは、任意波形発生器（ＡＷＧ）を用いて、より広い帯域幅でｘ値およびｙ値を制御できるようにすることもできる。

上述の実施例では、ロードプル回路は、ＤＵＴの出力にだけ接続されるものとして示した。したがって、例えば、少なくとも２個のアクティブロードプル回路から成るアナライザであって、一方のロードプル回路はＤＵＴの入力に、他方は出力に設けられるアナライザを提供することもできる。

１ フィードバック回路
５ 増幅器
６ ＤＵＴ（被試験デバイス）
７ サーキュレータ
８ バンドパスフィルタ
９ 信号修正ユニット
１０ａ，１０ｂ ミキサ
１１，２２ 局部発振器
１２ バンドパスフィルタ
１７ コンピュータ
１８，３２，３８ モジュレータ
２１ ディジタルシグナルプロセッサ回路
２２ 局部発振器
２３ａ，２３ｂ ミキサ
２６ アナログコンバータ
３２ 信号修正回路
３３ 可変移相器
３４ 可変増幅器
３６ デモジュレータ
３７ ディジタルシグナルプロセッサ
３９ 局部発振源
２０１ アクティブロードプル回路
２３６ ＩＱデモジュレータ
２３７ アナログ信号処理回路
２４０ａ，２４０ｂ 信号発生器（信号源）
２４１ 信号結合器
２４２ オシロスコープ（信号測定装置）
２４３ａ，２４３ｂ 結合器
２４４ａ，２４４ｂ 結合器

Claims (30)

1. 所定の周波数範囲内における或る周波数について、高周波入力信号に対する電子デバイスの応答を測定するためのアナライザであって、
   該アナライザは、使用中、分析される上記デバイスに接続可能なアクティブロードプル回路を備え、
   このアクティブロードプル回路は、
   （ｉ）前記分析されるべきデバイスから出力信号を受信し、
   （ｉｉ）この出力信号を修正し、そして
   （ｉｉｉ）この修正された信号を前記分析されるべきデバイスに戻すように構成されたフィードバック回路を備え、
   前記フィードバック回路は、前記周波数範囲内のすべての周波数について、該フィードバック回路のマグニチュードゲインを制限するように構成されていることを特徴とするアナライザ。
2. 請求項１に記載のアナライザであって、
   前記周波数範囲内の一つ以上の周波数について、前記フィードバック回路のマグニチュードゲインが調整可能であるように構成されている、アナライザ。
3. 請求項１または２に記載のアナライザであって、
   前記周波数範囲内の一つ以上の周波数について、前記フィードバック回路がもたらす位相変化が調整可能であるように構成されている、アナライザ。
4. 請求項１〜３のいずれかに記載にアナライザであって、
   前記フィードバック回路は、前記周波数範囲内のすべての周波数について、該フィードバックがもたらす位相変化を制限するように構成されている、アナライザ。
5. 請求項１〜４のいずれかに記載のアナライザであって、
   前記フィードバック回路は、前記周波数範囲内の複数の周波数に亘る帯域幅をもつバンドパスフィルタとして働くように構成されている、アナライザ。
6. 請求項１〜５のいずれかに記載のアナライザにおいて、
   前記信号を、前記デバイスに戻す前にフィルタ処理して前記フィードバック回路に入力し、またはフィルタ処理して前記フィードバック回路から出力するように構成された高周波バンドパスフィルタ回路であって、前記周波数範囲内の複数の周波数に亘る帯域幅をもつ高周波バンドパスフィルタ回路を備えた、アナライザ。
7. 請求項５または６に記載のアナライザであって、
   前記フィードバック回路は、１０ＭＨｚより大きい帯域幅を持つバンドパスフィルタとして働くように構成されている、アナライザ。
8. 請求項１〜７のいずれかに記載のアナライザであって、
   前記フィードバック回路は、ヘテロダインフィルタ環状回路を含む、アナライザ。
9. 請求項８に記載のアナライザであって、
   前記ヘテロダインフィルタ環状回路は、第一ミキサ、第二ミキサおよび信号修正ユニットを含み、使用中、第一ミキサにて、事前選択された周波数をもつ信号と共に入力を受信し、第一ミキサからの出力は、信号修正ユニット経由で第二ミキサに送られ、第二ミキサにて、前記事前選択された周波数に等しい周波数をもつ信号と結合されてヘテロダインフィルタ環状回路の出力信号を生成するように構成されている、アナライザ。
10. 請求項１〜９のいずれかに記載のアナライザであって、
    前記フィードバック回路は、使用中、前記分析されるべきデバイスからの信号を、事前選択可能な量だけ修正可能なシグナルプロセッサを含む、アナライザ。
11. 請求項１０に記載のアナライザであって、
    前記シグナルプロセッサは、前記信号のＩ値およびＱ値をそれぞれ表す信号を処理するように構成されている、アナライザ。
12. 請求項１〜１１のいずれかに記載のアナライザであって、
    前記分析されるべきデバイスに入力信号を送るように構成された信号発生器を含む、アナライザ。
13. 請求項１〜１２に記載のアナライザであって、
    前記分析されるべきデバイスに加えられた信号に応じて生じる負荷を測定する信号測定装置を含む、アナライザ。
14. 或る周波数範囲内の周波数について、高周波入力信号に対する電子デバイスの応答を測定するためのアナライザに使用されるアクティブロードプル回路であって、
    該アクティブロードプル回路は、使用中、分析されるべき電子デバイスに接続可能であり、該分析されるべき電子デバイスから出力信号を受信し、該信号を修正し、該修正された信号を前記分析されるべきデバイスに戻すように構成されたフィードバック回路を含み、
    前記フィードバック回路は、前記周波数範囲内のすべての周波数について、該フィードバック回路のマグニチュードゲインを制限するように構成されている、アクティブロードプル回路。
15. 請求項１４に記載のアクティブロードプル回路であって、
    請求項２〜１１のいずれかに記載のアナライザのアクティブロードプル回路の特徴を含む、アクティブロードプル回路。
16. 高周波入力信号に対する電子デバイスの応答を測定する方法であって、
    分析されるべき電子デバイスを用意する、
    該デバイスに高周波信号を加える、
    該デバイスからの出力信号を修正し、該修正された信号を該デバイスに戻してフィードバックループを形成する、
    或る周波数範囲内の複数の周波数について、前記デバイスに加えられた信号に対する前記デバイスの応答を測定する、
    ステップを含み、
    前記周波数範囲内の周波数について前記フィードバックループのマグニチュードゲインを制限する、方法。
17. 請求項１６に記載の高周波入力信号に対する電子デバイスの応答を測定する方法であって、
    前記フィードバックループがもたらす位相変化が、前記周波数範囲内の周波数について制限される、方法。
18. 請求項１６または１７に記載の高周波入力信号に対する電子デバイスの応答を測定する方法であって、
    前記デバイスからの出力信号の修正の仕方を事前選択するステップを含む、方法。
19. 請求項１８に記載の高周波入力信号に対する電子デバイスの応答を測定する方法であって、
    前記デバイスからの出力信号に加えられるマグニチュードゲインを事前選択するステップを含む、方法。
20. 請求項１８または１９に記載の高周波入力信号に対する電子デバイスの応答を測定する方法であって、
    前記デバイスからの出力信号に加えられる位相変化を事前選択するステップを含む、方法。
21. 請求項１６〜２０のいずれかに記載の高周波入力信号に対する電子デバイスの応答を測定する方法であって、
    前記デバイスからの出力信号を修正する前記ステップが、前記周波数範囲内の複数の周波数に亘るある周波数帯域の外の周波数をもつ信号をフィルタ処理によって除くことを含む、方法。
22. 請求項１６〜２１のいずれかに記載の高周波入力信号に対する電子デバイスの応答を測定する方法であって、
    前記デバイスに加えられる信号の基本周波数が１ＧＨｚより大きい、方法。
23. 請求項１６〜２２のいずれかに記載の高周波入力信号に対する電子デバイスの応答を測定する方法であって、
    前記デバイスからの出力信号の幾通りもの異なる修正に関して繰り返されて実行される、方法。
24. 請求項１６〜２３のいずれかに記載の高周波入力信号に対する電子デバイスの応答を測定する方法であって、
    前記デバイスに加えられる幾通りもの異なる入力信号に関して繰り返されて実行される、方法。
25. 請求項１〜１５のいずれかに記載のアナライザまたは請求項１６〜２４のいずれかに記載の高周波入力信号に対する電子デバイスの応答を測定する方法を較正する方法であって、
    幾通りもの異なる負荷について：
    前記フィードバックループまたはフィードバック回路の入力に高周波信号を加える、
    該加えられた高周波信号を修正し、該修正された信号を前記入力に戻して負荷を合成する、
    ある周波数範囲内の複数の周波数について、前記入力における前記修正された信号を測定する、
    前記の加えられた信号に対してなされた特定の修正に応じて前記フィードバックループまたはフィードバック回路が表す負荷を計算し、信号に対してなされた修正に対応させて測定結果を電子的に記憶する
    ステップを繰り返す、方法。
26. 請求項１６〜２４のいずれかに記載の高周波入力信号に対する電子デバイスの応答を測定する方法をであって、
    請求項２５に記載の較正を実施して前記信号を修正するステップ中において、前記電子的に記憶された計測値に従って適切な修正を選択することにより、所定の負荷が前記デバイスの出力に加えられるようにすることを含む、方法。
27. 請求項１６〜２６のいずれかに記載の高周波入力信号に対する電子デバイスの応答を測定する方法、またはこの測定方法を較正する方法であって、
    請求項１〜１５のいずれかに記載のアナライザを用いて実行される、方法。
28. 高周波大電力デバイスまたは高周波大電力デバイスを含む回路の設計を改良する方法であって、
    請求項１〜１５のいずれかに記載のアナライザを用いるか、または請求項１６〜２４,２６のいずれかに記載の方法を実行することによって前記デバイスの挙動を分析し、該デバイスの挙動の分析の結果を考慮して該デバイスの設計を修正、または該デバイスを含む回路を修正するステップを含む、方法。
29. 高周波大電力デバイスまたは高周波大電力デバイスを含む回路を製造する方法であって、
    類似の既存のデバイス、またはそうしたデバイスを含む既存の回路の設計を請求項２８に記載の方法を実行することにより改良し、該改良された設計に従ってデバイスまたはデバイスを含む回路を製造する、方法。
30. 請求項１〜１５のいずれかに記載のアナライザであって、
    前記フィードバック回路は、前記修正された信号を前記分析されるべきデバイスに戻すに先立って、前記受信信号を低周波信号にダウンコンバートし、該低周波信号修正し、該修正された低周波信号を修正された高周波信号にアップコンバートすることによって、前記信号を修正するように構成されている、アナライザ。

Images